JP3164738B2 - 高出力インバータ装置 - Google Patents
高出力インバータ装置Info
- Publication number
- JP3164738B2 JP3164738B2 JP22870994A JP22870994A JP3164738B2 JP 3164738 B2 JP3164738 B2 JP 3164738B2 JP 22870994 A JP22870994 A JP 22870994A JP 22870994 A JP22870994 A JP 22870994A JP 3164738 B2 JP3164738 B2 JP 3164738B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverter
- control
- target output
- maximum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は直列多重接続が可能なイ
ンバータ装置に広く適用可能なものであり、インバータ
装置に使用されるスイッチング素子の利用効率を最大限
に引き出し、高出力化を図ると同時に連続的な出力制御
を行うことが可能なインバータ装置に関するものであ
る。
ンバータ装置に広く適用可能なものであり、インバータ
装置に使用されるスイッチング素子の利用効率を最大限
に引き出し、高出力化を図ると同時に連続的な出力制御
を行うことが可能なインバータ装置に関するものであ
る。
【０００２】
【従来の技術】図５は従来の技術において、目標出力電
圧が最大変調率以上にならないよう制限を加えた場合の
ＰＷＭ制御原理を示したものである。スイッチング素子
固有の特性やインバータ回路の保護上の制限からある、
ある一定時間内以下（Ｔmin ；最小オン・オフ時間）で
高速にスイッチング素子を開閉することができない。こ
のため、一般のインバータ等では図５に示すように出力
目標値ＥC1（９）を制限したり、ＰＷＭ制御での変調信
号（キャリア信号）Ｃsiga（８ａ），Ｃsigb（８ｂ）の
周波数を下げたりするなどして素子の制限を回避するの
が一般的である。
圧が最大変調率以上にならないよう制限を加えた場合の
ＰＷＭ制御原理を示したものである。スイッチング素子
固有の特性やインバータ回路の保護上の制限からある、
ある一定時間内以下（Ｔmin ；最小オン・オフ時間）で
高速にスイッチング素子を開閉することができない。こ
のため、一般のインバータ等では図５に示すように出力
目標値ＥC1（９）を制限したり、ＰＷＭ制御での変調信
号（キャリア信号）Ｃsiga（８ａ），Ｃsigb（８ｂ）の
周波数を下げたりするなどして素子の制限を回避するの
が一般的である。
【０００３】スイッチング素子の利用効率を上げるＰＷ
Ｍ制御方式として、単純にスイッチング素子のパルス数
を減らし、最終的に１パルスの方形波出力で高い電圧を
得る制御方式が考案されている。
Ｍ制御方式として、単純にスイッチング素子のパルス数
を減らし、最終的に１パルスの方形波出力で高い電圧を
得る制御方式が考案されている。
【０００４】スイッチング素子の利用効率を低減させる
ことなく、ＰＷＭ制御を行う方法として、三相３線のイ
ンバータ装置では、出力波形が対称正弦波であることを
前提として、三相個々のインバータ装置のＰＷＭ制御を
電気角６０度区間ごとに順次停止するよう目標出力制御
信号を定め（１．０に固定する）、残りの二相で線間電
圧を制御するといったことも考えられている（文献；平
成４年電気学会全国大会講演論文集〔５，５２８〕「Ｌ
ＳＭ駆動用ＰＷＭインバータの出力電圧向上に関する検
討」）。
ことなく、ＰＷＭ制御を行う方法として、三相３線のイ
ンバータ装置では、出力波形が対称正弦波であることを
前提として、三相個々のインバータ装置のＰＷＭ制御を
電気角６０度区間ごとに順次停止するよう目標出力制御
信号を定め（１．０に固定する）、残りの二相で線間電
圧を制御するといったことも考えられている（文献；平
成４年電気学会全国大会講演論文集〔５，５２８〕「Ｌ
ＳＭ駆動用ＰＷＭインバータの出力電圧向上に関する検
討」）。
【０００５】
【発明が解決しようとする課題】素子を保護するために
は、ＰＷＭ制御上許される範囲に出力を制限することが
必要であり、この制限は大容量器ほど大きくなるため、
コストパフォーマンスは著しく低下させる。
は、ＰＷＭ制御上許される範囲に出力を制限することが
必要であり、この制限は大容量器ほど大きくなるため、
コストパフォーマンスは著しく低下させる。
【０００６】素子の利用率を上げる目的でＰＷＭ制御の
変調周波数を下げて行けば、ある程度、素子の利用効率
の改善は図れるが、変調周波数の低下に比例して制御性
能が低減すると同時に、出力高調波の増加や波形歪とい
った欠点が顕著に現れる。
変調周波数を下げて行けば、ある程度、素子の利用効率
の改善は図れるが、変調周波数の低下に比例して制御性
能が低減すると同時に、出力高調波の増加や波形歪とい
った欠点が顕著に現れる。
【０００７】同様に、パルス数を減らし高出力を得ると
いう方式も、制御性能を著しく低減させると同時に、波
形歪や高調波を増加させるといった欠点がある。
いう方式も、制御性能を著しく低減させると同時に、波
形歪や高調波を増加させるといった欠点がある。
【０００８】三相３線のインバータで各相６０度ごとに
ＰＷＭ制御を停止するという方式は、６０度区間を規定
することが難しく、その出力波形が非正弦波の場合には
全く適用できない。
ＰＷＭ制御を停止するという方式は、６０度区間を規定
することが難しく、その出力波形が非正弦波の場合には
全く適用できない。
【０００９】さらに負荷回路が三相４線式のインバータ
装置や単相インバータ装置では線間電圧を制御するとい
ったことが原理的にできないため、前記の従来技術は実
現不可能である。
装置や単相インバータ装置では線間電圧を制御するとい
ったことが原理的にできないため、前記の従来技術は実
現不可能である。
【００１０】上述の課題を解決するために、本発明の請
求項１は、複数のＰＷＭ（パルス幅変調）インバータ・
ユニットによって直列に多重化されたインバータ装置に
おいて、前記各インバータ・ユニットのいずれかがスイ
ッチング素子の制約から決まるＰＷＭ制御上可能な最大
変調率に達したとき、前記インバータ・ユニットごとに
行われているＰＷＭ制御を順次最大出力振幅値を与える
制御点で固定させて最大電圧を出力するとともに、前記
最大出力振幅値に達していない前記インバータ・ユニッ
トに対して総合目標出力（多重インバータ全体で出力し
ようとする目標出力値）に応じた出力制御を行うことに
よって、連続的な出力制御を行うことを特徴とする高出
力インバータ装置を提供する。また請求項２の発明は、
前記連続的な出力制御が、ＰＷＭ制御であることを特徴
とする請求項１に記載の高出力インバータ装置を提供す
る。
求項１は、複数のＰＷＭ（パルス幅変調）インバータ・
ユニットによって直列に多重化されたインバータ装置に
おいて、前記各インバータ・ユニットのいずれかがスイ
ッチング素子の制約から決まるＰＷＭ制御上可能な最大
変調率に達したとき、前記インバータ・ユニットごとに
行われているＰＷＭ制御を順次最大出力振幅値を与える
制御点で固定させて最大電圧を出力するとともに、前記
最大出力振幅値に達していない前記インバータ・ユニッ
トに対して総合目標出力（多重インバータ全体で出力し
ようとする目標出力値）に応じた出力制御を行うことに
よって、連続的な出力制御を行うことを特徴とする高出
力インバータ装置を提供する。また請求項２の発明は、
前記連続的な出力制御が、ＰＷＭ制御であることを特徴
とする請求項１に記載の高出力インバータ装置を提供す
る。
【００１１】
【作用】ＰＷＭ制御を一時的に停止しスイッチング素子
を導通状態に保つことで素子の利用効率を最大限に引き
出すことが可能となり、結果的に出力容量を増加させる
ことができる。
を導通状態に保つことで素子の利用効率を最大限に引き
出すことが可能となり、結果的に出力容量を増加させる
ことができる。
【００１２】多重接続されたインバータ群のうち、幾つ
かのインバータ・ユニットがＰＷＭ制御を行うため、Ｐ
ＷＭ制御を停止しているインバータ・ユニットが存在し
ても、多重インバータ装置全体として連続的な出力制御
を行うことができる。
かのインバータ・ユニットがＰＷＭ制御を行うため、Ｐ
ＷＭ制御を停止しているインバータ・ユニットが存在し
ても、多重インバータ装置全体として連続的な出力制御
を行うことができる。
【００１３】
【実施例】図１は多重インバータの主回路構成例を示し
たものである。インバータ・ユニット（１）はどのよう
な方式のＰＷＭインバータでもよく、出力変圧器（２）
が接続できて、かつ図１に示すように多重化が行えれば
よい。
たものである。インバータ・ユニット（１）はどのよう
な方式のＰＷＭインバータでもよく、出力変圧器（２）
が接続できて、かつ図１に示すように多重化が行えれば
よい。
【００１４】図２は、インバータ・ユニット（１）の１
例としてフルブリッジインバータのＰＷＭ制御原理を示
したものである。フルブリッジインバータを構成するス
イッチング素子（６）のＳＷ１、ＳＷ２、ＳＷ３、ＳＷ
４は２種類のキャリア信号Ｃsiga（８ａ），Ｃsigb（８
ｂ）と目標出力制御信号ＥC1（９）を比較することでオ
ン・オフ制御を行う。このとき目標出力制御信号（９）
がスイッチング素子（６）の最小オン・オフ時間Ｔmin
（１０）の制限から決まる最大変調率ａL （７）を越え
ると、それ以上短い時間Ｔmin （１０）以下でスイッチ
ングができないため、目標出力制御信号が最大変調率以
上になった領域（１１）でスイッチング素子をオン状態
に保つことで、高い電圧出力が得られるようにする。
例としてフルブリッジインバータのＰＷＭ制御原理を示
したものである。フルブリッジインバータを構成するス
イッチング素子（６）のＳＷ１、ＳＷ２、ＳＷ３、ＳＷ
４は２種類のキャリア信号Ｃsiga（８ａ），Ｃsigb（８
ｂ）と目標出力制御信号ＥC1（９）を比較することでオ
ン・オフ制御を行う。このとき目標出力制御信号（９）
がスイッチング素子（６）の最小オン・オフ時間Ｔmin
（１０）の制限から決まる最大変調率ａL （７）を越え
ると、それ以上短い時間Ｔmin （１０）以下でスイッチ
ングができないため、目標出力制御信号が最大変調率以
上になった領域（１１）でスイッチング素子をオン状態
に保つことで、高い電圧出力が得られるようにする。
【００１５】図３は個々のインバータ・ユニットの目標
出力制御信号の制御方式を示している。インバータ全体
ので目標出力制御信号ＥC （９ｅ）が最大変調率Ｍｕ×
ａL（１３ａ）に達した段階で第１番目のインバー・タ
ユニット（ＩＮＶ−１）の目標出力制御信号ＥC1（９
ａ）を１．０に保ち常時スイッチング素子をオン状態に
することで最大の出力電圧を得ることができる。残りの
インバータはインバータ全体の目標出力制御信号が所定
の値EC（９ｅ）になるよう、目標出力制御信号を均等に
分担して制御を行うＥC2（９ｂ）、ＥC3（９ｃ），ＥC4
（９ｄ）。
出力制御信号の制御方式を示している。インバータ全体
ので目標出力制御信号ＥC （９ｅ）が最大変調率Ｍｕ×
ａL（１３ａ）に達した段階で第１番目のインバー・タ
ユニット（ＩＮＶ−１）の目標出力制御信号ＥC1（９
ａ）を１．０に保ち常時スイッチング素子をオン状態に
することで最大の出力電圧を得ることができる。残りの
インバータはインバータ全体の目標出力制御信号が所定
の値EC（９ｅ）になるよう、目標出力制御信号を均等に
分担して制御を行うＥC2（９ｂ）、ＥC3（９ｃ），ＥC4
（９ｄ）。
【００１６】さらに、残りのインバータ（（Ｍｕ−１）
台）の目標出力制御信号が最大変調率１＋（Ｍｕ−１）
×ａL （１３ｂ）に達した段階で、第２番目のインバー
タ・ユニット（ＩＮＶ−２）の目標出力制御信号Ｅ
C2（９ｂ）を１．０に固定すると同時に、残りのインバ
ータ・ユニットで全体の目標出力制御信号が所定の値Ｅ
C（９ｅ）になるように均等に制御信号を分担する。こ
うして最大変調率に順次達した段階で１台づつインバー
タ・ユニットの変調率を１．０に固定すると同時に残り
のインバータで目標出力制御信号どうりに出力が得られ
るよう制御して行く。
台）の目標出力制御信号が最大変調率１＋（Ｍｕ−１）
×ａL （１３ｂ）に達した段階で、第２番目のインバー
タ・ユニット（ＩＮＶ−２）の目標出力制御信号Ｅ
C2（９ｂ）を１．０に固定すると同時に、残りのインバ
ータ・ユニットで全体の目標出力制御信号が所定の値Ｅ
C（９ｅ）になるように均等に制御信号を分担する。こ
うして最大変調率に順次達した段階で１台づつインバー
タ・ユニットの変調率を１．０に固定すると同時に残り
のインバータで目標出力制御信号どうりに出力が得られ
るよう制御して行く。
【００１７】
【発明の効果】以上のように，インバータを制御するこ
とで、従来のような最大変調率以下で制御された場合に
比べ、図４のように多重化数Ｍu に応じて、数１に定義
する出力増加率を１．１倍から２倍程度に上げることが
可能である。
とで、従来のような最大変調率以下で制御された場合に
比べ、図４のように多重化数Ｍu に応じて、数１に定義
する出力増加率を１．１倍から２倍程度に上げることが
可能である。
【００１８】
【数１】
【００１９】このインバータ装置は単相構成で連続的な
出力制御が行えるため、三相インバータでは、負荷回路
は三相３線でも三相４線でも構成可能である。
出力制御が行えるため、三相インバータでは、負荷回路
は三相３線でも三相４線でも構成可能である。
【００２０】このインバータ装置はスイチング素子を停
止させることで高出力化を図るため、ＰＷＭ（パルス幅
変調）制御の変調周波数を高くしてもスイッチング素子
の利用効率を低減させることなく制御することが可能で
ある。
止させることで高出力化を図るため、ＰＷＭ（パルス幅
変調）制御の変調周波数を高くしてもスイッチング素子
の利用効率を低減させることなく制御することが可能で
ある。
【図１】出力変圧器を用いてインバータ・ユニットを直
列多重接続したインバータ装置の構成図である。
列多重接続したインバータ装置の構成図である。
【図２】本発明の高出力インバータ装置におけるインバ
ータ・ユニットのＰＷＭ制御の１実施例でフルブリッジ
インバータを用いた場合の説明図である。
ータ・ユニットのＰＷＭ制御の１実施例でフルブリッジ
インバータを用いた場合の説明図である。
【図３】本発明に従って、総合目標出力に応じた出力制
御を行う場合のインバータ・ユニットの制御過程を示し
た説明図である。
御を行う場合のインバータ・ユニットの制御過程を示し
た説明図である。
【図４】本発明によって総合目標出力に応じた出力制御
を行った場合と、総合目標出力を最大変調率で制御した
場合とを出力増加率という観点から評価した図である。
を行った場合と、総合目標出力を最大変調率で制御した
場合とを出力増加率という観点から評価した図である。
【図５】従来の技術におけるＰＷＭ制御で、目標出力信
号を最大変調率に制限した場合の説明図である。
号を最大変調率に制限した場合の説明図である。
１…インバータ・ユニット ＩＮＶ−１ …第１番目のインバータ・ユニット ＩＮＶ−２ …第２番目のインバータ・ユニット ＩＮＶ−Ｍｕ…第Ｍｕ番目のインバータ・ユニット ２…出力変圧器 ３…整流装置 ４…負荷 ５…フリーホイーリングダイオード ６…スイッチング素子 ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…各スイッチング素子 ７…スイッチング素子の最小オン・オフ時間に相当する
最大変調率 ８ａ‥キャリア信号ａ ８ｂ‥キャリア信号ｂ ９…インバータ・ユニットの目標出力制御信号（ＥC ≦
｜１．０｜） ９ａ…ＩＮＶ−１の目標出力制御信号 ９ｂ…ＩＮＶ−２の目標出力制御信号 ９ｃ…ＩＮＶ−３の目標出力制御信号 ９ｄ…ＩＮＶ−４の目標出力制御信号 ９ｅ…多重インバータ全体の総合目標出力制御信号 １０…スイッチング素子の最小オン・オフ時間 １１…目標出力制御信号を１．０に固定しスイッチング
素子をオン状態に保つ領域 １２…インバータ・ユニット１台の出力電圧 １３ａ…多重インバータ全体（Ｍｕ台）の総合目標出力
制御制御信号がインバータの総合最大変調率（Ｍｕ×ａ
L ）に達する点 １３ｂ…残りの多重インバータ全体（Ｍｕ−１）の総合
目標出力制御制御信号が総合最大変調率（（Ｍｕ−１）
×ａL ）に達する点 １３ｃ…残りの多重インバータ全体（Ｍｕ−２）の総合
目標出力制御制御信号が総合最大変調率（（Ｍｕ−２）
×ａL ）に達する点 １３ｄ…残りの多重インバータ全体（Ｍｕ−３）の総合
目標出力制御制御信号が総合最大変調率（（Ｍｕ−３）
×ａL ）に達する点 １４…目標出力制御信号を最大変調率に固定し、スイッ
チング素子の最小オン・オフ時間を確保する制御領域
最大変調率 ８ａ‥キャリア信号ａ ８ｂ‥キャリア信号ｂ ９…インバータ・ユニットの目標出力制御信号（ＥC ≦
｜１．０｜） ９ａ…ＩＮＶ−１の目標出力制御信号 ９ｂ…ＩＮＶ−２の目標出力制御信号 ９ｃ…ＩＮＶ−３の目標出力制御信号 ９ｄ…ＩＮＶ−４の目標出力制御信号 ９ｅ…多重インバータ全体の総合目標出力制御信号 １０…スイッチング素子の最小オン・オフ時間 １１…目標出力制御信号を１．０に固定しスイッチング
素子をオン状態に保つ領域 １２…インバータ・ユニット１台の出力電圧 １３ａ…多重インバータ全体（Ｍｕ台）の総合目標出力
制御制御信号がインバータの総合最大変調率（Ｍｕ×ａ
L ）に達する点 １３ｂ…残りの多重インバータ全体（Ｍｕ−１）の総合
目標出力制御制御信号が総合最大変調率（（Ｍｕ−１）
×ａL ）に達する点 １３ｃ…残りの多重インバータ全体（Ｍｕ−２）の総合
目標出力制御制御信号が総合最大変調率（（Ｍｕ−２）
×ａL ）に達する点 １３ｄ…残りの多重インバータ全体（Ｍｕ−３）の総合
目標出力制御制御信号が総合最大変調率（（Ｍｕ−３）
×ａL ）に達する点 １４…目標出力制御信号を最大変調率に固定し、スイッ
チング素子の最小オン・オフ時間を確保する制御領域
Claims (2)
- 【請求項１】 複数のＰＷＭ（パルス幅変調）インバー
タ・ユニットによって直列に多重化されたインバータ装
置において、前記各インバータ・ユニットのいずれかが スイッチング
素子の制約から決まるＰＷＭ制御上可能な最大変調率に
達したとき、前記インバータ・ユニットごとに行われて
いるＰＷＭ制御を順次最大出力振幅値を与える制御点で
固定させて最大電圧を出力するとともに、前記最大出力
振幅値に達していない前記インバータ・ユニットに対し
て総合目標出力（多重インバータ全体で出力しようとす
る目標出力値）に応じた出力制御を行うことによって、
連続的な出力制御を行うことを特徴とする高出力インバ
ータ装置。 - 【請求項２】 前記連続的な出力制御は、ＰＷＭ制御で
あることを特徴とする請求項１に記載の高出力インバー
タ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22870994A JP3164738B2 (ja) | 1994-08-30 | 1994-08-30 | 高出力インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22870994A JP3164738B2 (ja) | 1994-08-30 | 1994-08-30 | 高出力インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870581A JPH0870581A (ja) | 1996-03-12 |
| JP3164738B2 true JP3164738B2 (ja) | 2001-05-08 |
Family
ID=16880585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22870994A Expired - Lifetime JP3164738B2 (ja) | 1994-08-30 | 1994-08-30 | 高出力インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3164738B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198178B1 (en) * | 1999-12-21 | 2001-03-06 | International Power Systems, Inc. | Step wave power converter |
| WO2009044293A2 (en) | 2007-06-04 | 2009-04-09 | Sustainable Energy Technologies | Prediction scheme for step wave power converter and inductive inverter topology |
| JP6399273B1 (ja) * | 2018-04-23 | 2018-10-03 | 三菱電機株式会社 | 電源装置 |
-
1994
- 1994-08-30 JP JP22870994A patent/JP3164738B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0870581A (ja) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6411530B2 (en) | Drive and power supply with phase shifted carriers | |
| US5625545A (en) | Medium voltage PWM drive and method | |
| CA2174295C (en) | Voltage source type power converting apparatus | |
| US6058031A (en) | Five level high power motor drive converter and control system | |
| EP0945971B1 (en) | Multi-level phase drivers and static power converters | |
| Roy et al. | Cycloconverter operation under a new scalar control algorithm | |
| US6101109A (en) | Static power converter multilevel phase driver containing power semiconductors and additional power semiconductor to attenuate ripple voltage | |
| US6747881B2 (en) | Frequency converter | |
| US20110299308A1 (en) | Common mode voltage reduction apparatus and method for current source converter based drive | |
| US6542390B2 (en) | System and method for regenerative PWM AC power conversion | |
| US5337227A (en) | Harmonic neutralization of static inverters by successive stagger | |
| EP3046203B1 (en) | Wind power conversion system | |
| US5610806A (en) | Pulse width modulation method for driving three phase power inverter/converter switches with balanced discontinuous phase commands | |
| JPS61262038A (ja) | 超電導コイル・エネルギ−貯蔵回路 | |
| EP3934051B1 (en) | Power conversion circuit, inverter, and control method | |
| Park et al. | A simple and reliable PWM synchronization & phase-shift method for cascaded H-bridge multilevel inverters based on a standard serial communication protocol | |
| JP3164738B2 (ja) | 高出力インバータ装置 | |
| US4306182A (en) | Polyphase motor drive system with balanced modulation | |
| JPS60226773A (ja) | 周波数変換装置 | |
| US6016262A (en) | Converter equipment | |
| Loh et al. | Multi-level discontinuous pulsewidth modulation: common mode voltage minimisation analysis | |
| WO1995015605A1 (en) | Device for tapping electric power from a high-voltage direct-current transmission line | |
| Ohnishi | Single phase line current compensator based on AC line current detection | |
| JP2003529994A (ja) | 高周波スイッチモード電力増幅器 | |
| US6580621B2 (en) | Three-phase hybrid AC-voltage/AC-voltage direct converter having minimal complexity and high commutation security |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |