JP3161706B2 - Packaging semiconductor device - Google Patents

Packaging semiconductor device

Info

Publication number
JP3161706B2
JP3161706B2 JP01645699A JP1645699A JP3161706B2 JP 3161706 B2 JP3161706 B2 JP 3161706B2 JP 01645699 A JP01645699 A JP 01645699A JP 1645699 A JP1645699 A JP 1645699A JP 3161706 B2 JP3161706 B2 JP 3161706B2
Authority
JP
Japan
Prior art keywords
cap
stiffener
semiconductor device
mounting
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01645699A
Other languages
Japanese (ja)
Other versions
JP2000216296A (en
Inventor
里佳 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP01645699A priority Critical patent/JP3161706B2/en
Publication of JP2000216296A publication Critical patent/JP2000216296A/en
Application granted granted Critical
Publication of JP3161706B2 publication Critical patent/JP3161706B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、実装半導体装置に
関し、特に、フリップボンディングにより接合している
実装半導体装置に関する。
The present invention relates to a mounted semiconductor device, and more particularly, to a mounted semiconductor device joined by flip bonding.

【0002】[0002]

【従来の技術】半導体チップは実装基板に実装されて出
荷され、その実装基板は更にプリント配線基板に表面実
装される。図6,7に示されるように、半導体チップ1
01の実装基板102への実装には、ケースを形成する
スティフナ103、スティフナ103と実装基板102
で形成される内側空間にその半導体チップ101を封止
するためのキャップ104が用いられる。
2. Description of the Related Art A semiconductor chip is mounted on a mounting board and shipped, and the mounting board is further surface-mounted on a printed wiring board. As shown in FIGS.
01 on the mounting board 102, the stiffener 103 forming the case, the stiffener 103 and the mounting board 102
A cap 104 for sealing the semiconductor chip 101 is used in the inner space formed by the above.

【0003】キャップ104とスティフナ103との間
にはエポキシ樹脂105が充填され、キャップ104と
スティフナ103とが固着され、半導体チップは、キャ
ップ104とスティフナ103と実装基板102とが形
成するパッケージの中に封止される。この封止の際に、
キャップ104が半導体チップ101に圧力を及ぼして
半導体チップ101を破壊することがあってはならず、
且つ、キャップ104とスティフナ103との固着は十
分に強靱で必要な剛性を保持していることが重要であ
る。更に、エポキシ樹脂105がパッケージ全体からは
み出して見苦しくなり、外形寸法がはっきり定まらない
ようなことも回避されることが好ましい。
An epoxy resin 105 is filled between the cap 104 and the stiffener 103, the cap 104 and the stiffener 103 are fixed, and the semiconductor chip is formed in a package formed by the cap 104, the stiffener 103, and the mounting board 102. Sealed. At the time of this sealing,
The cap 104 must not exert pressure on the semiconductor chip 101 to break the semiconductor chip 101,
In addition, it is important that the cap 104 and the stiffener 103 are firmly fixed to each other and have a necessary rigidity. Further, it is preferable to prevent the epoxy resin 105 from protruding from the entire package and making it unsightly, and to prevent the external dimensions from being clearly determined.

【0004】その固着の強靱さを確保し、半導体チップ
の破壊が回避されるフリップボンデイングチップが、特
開平10−65071号で知られている。この公知装置
は、ケースとキャップの間の間隔を制御して、チップに
作用する圧力を制御することができる。
[0004] A flip-bonding chip that ensures the toughness of the fixation and avoids destruction of the semiconductor chip is known from Japanese Patent Application Laid-Open No. H10-65071. This known device can control the pressure acting on the tip by controlling the distance between the case and the cap.

【0005】このような圧力制御を可能にするととも
に、ケースであるスティフナとキャップの離隔距離を一
定に保持すること、更に、スティフナに対してキャップ
を確実に、且つ、平坦に維持して強靱に固着して樹脂封
止を行うこと、更に、樹脂のパッケージからのはみ出し
を回避することが望まれる。
[0005] In addition to enabling such pressure control, the separation distance between the stiffener and the cap, which is a case, is kept constant, and the cap is securely and flatly maintained with respect to the stiffener to be strong. It is desired to perform resin sealing by fixing, and further, to prevent resin from protruding from the package.

【0006】[0006]

【発明が解決しようとする課題】本発明の課題は、半導
体チップへの圧力を制御しつつ、スティフナとキャップ
の離隔距離を一定に保持することができる実装半導体装
置を提供することにある。本発明の他の課題は、半導体
チップへの圧力を制御しつつ、スティフナとキャップの
離隔距離を一定に保持し、更に、スティフナに対してキ
ャップを確実に、且つ、平坦に維持して強靱に固着して
樹脂封止を行うことができる実装半導体装置を提供する
ことにある。本発明の更に他の課題は、半導体チップへ
の圧力を制御しつつ、スティフナとキャップの離隔距離
を一定に保持し、更に、スティフナに対してキャップを
確実に、且つ、平坦に維持して強靱に固着して樹脂封止
を行うことができ、更に樹脂のパッケージからのはみ出
しを回避することができる実装半導体装置を提供するこ
とにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a mounted semiconductor device which can maintain a constant distance between a stiffener and a cap while controlling pressure on a semiconductor chip. Another object of the present invention is to maintain a constant distance between the stiffener and the cap while controlling the pressure on the semiconductor chip, and furthermore, securely and flatly maintain the cap with respect to the stiffener and toughly. It is an object of the present invention to provide a mounted semiconductor device that can be fixed to perform resin sealing. Still another object of the present invention is to maintain a constant distance between the stiffener and the cap while controlling the pressure on the semiconductor chip, and furthermore, to maintain the cap securely and flat with respect to the stiffener and toughness. Another object of the present invention is to provide a mounted semiconductor device which can be fixed to a semiconductor device and can be sealed with a resin, and can further prevent the resin from protruding from a package.

【0007】[0007]

【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中の請求
項対応の技術的事項には、括弧()つきで、番号、記号
等が添記されている。その番号、記号等は、請求項対応
の技術的事項と実施の複数・形態のうちの少なくとも1
つの形態の技術的事項との一致・対応関係を明白にして
いるが、その請求項対応の技術的事項が実施の形態の技
術的事項に限定されることを示すためのものではない。
Means for solving the problem are described as follows. The technical matters corresponding to the claims in the expression are appended with numbers, symbols, etc. in parentheses (). The number, the symbol, etc. are at least one of the technical items corresponding to the claims and the plurality / forms of implementation.
Although the agreement and correspondence with the technical matters of the two forms are clarified, it is not intended to show that the technical matters corresponding to the claims are limited to the technical matters of the embodiment.

【0008】本発明による実装半導体装置は、実装基板
(3)と、半導体チップ(6)と、実装基板(3)に固
定され内側に半導体チップ(6)を封止するためのステ
ィフナ(5)と、スティフナ(5)に固着されスティフ
ナ(5)により実装基板(3)から離隔し実装基板
(3)との間に囲んで半導体チップ(6)を封止するた
めのキャップ(2)とからなり、スティフナ(5)は、
キャップ(2)の面(12)に対向する対向面(13)
を有し、対向面(13)はキャップ(2)の周囲より外
側に延びる周縁面(14)を有し、更に、キャップ
(2)の面(12)と対向面(13)との間に介設さ
れ、その間の間隔を規定するための離隔体(15)とか
らなり、その間に封止用樹脂(16)が周縁面(14)
に及んで充填されている。
[0008] A mounting semiconductor device according to the present invention comprises a mounting substrate (3), a semiconductor chip (6), and a stiffener (5) fixed to the mounting substrate (3) for sealing the semiconductor chip (6) inside. And a cap (2) fixed to the stiffener (5) and separated from the mounting substrate (3) by the stiffener (5) and surrounded by the mounting substrate (3) to seal the semiconductor chip (6). Nari, stiffener (5)
Opposing surface (13) opposing surface (12) of cap (2)
And the opposing surface (13) has a peripheral surface (14) extending outward from the periphery of the cap (2), and further, between the surface (12) of the cap (2) and the opposing surface (13). And a spacer (15) for defining an interval therebetween, between which the sealing resin (16) is provided with a peripheral surface (14).
Is filled.

【0009】周縁面(14)に及んで充填される封止用
樹脂は、その表面張力によりキャップ(2)とスティフ
ナ(5)を含むパッケージとの間の緊張関係を自ら制御
し、半導体チップに衝撃的な圧力がかかることを回避し
ている。更には、キャップとパッケージ(5)との固着
を強靱に且つ弾力的にしている。更に、封止用樹脂がパ
ッケージからはみ出すことを有効に防止している。離隔
体(15)は、そのような圧力制御のもとで、キャップ
とパッケージ構成部品との間の間隔を一様に、且つ、平
坦に維持している。
The sealing resin filled over the peripheral surface (14) controls the tension relationship between the cap (2) and the package including the stiffener (5) by its surface tension, and is applied to the semiconductor chip. Avoids the application of shocking pressure. Furthermore, the fixation between the cap and the package (5) is made tough and elastic. Further, the sealing resin is effectively prevented from protruding from the package. The spacer (15) keeps the gap between the cap and the package component uniform and flat under such pressure control.

【0010】離隔体(15)は、封止用樹脂に埋め込ま
れていることが特に重要である。封止用樹脂(16)
は、滑らかな外側表面(18)を有し、外側表面(1
8)は、対向面(13)及びキャップの周面(17)に
接続しているので、既述の制御効果がある。
It is particularly important that the separator (15) is embedded in a sealing resin. Resin for sealing (16)
Has a smooth outer surface (18) and an outer surface (1).
8) is connected to the opposing surface (13) and the peripheral surface (17) of the cap, so that the control effect described above is obtained.

【0011】外側表面(18)は、対向面(13)及び
周面(17)に滑らかに接続していることが望ましい。
半導体チップ(6)は、実装基板(3)に対してアンダ
ーフィルで支持され、半導体チップ(6)は、キャップ
(2)に対してペースト(11)で支持されている。こ
のような実装半導体がフリップチップである場合に、本
発明は特に有効である。
It is desirable that the outer surface (18) is smoothly connected to the facing surface (13) and the peripheral surface (17).
The semiconductor chip (6) is supported by the underfill with respect to the mounting substrate (3), and the semiconductor chip (6) is supported by the paste (11) with respect to the cap (2). The present invention is particularly effective when such a mounting semiconductor is a flip chip.

【0012】離隔体(15)は、複数体として互いに間
隔が開けられて配置されていることが望ましい。離隔体
(15)は、単数体として配置され離隔体(15)には
離隔体(15)の内外の空間を接続するための空隙が設
けられている必要がある。半導体チップ(6)は実装基
板(3)にフリップボンディングにより電気的に接続さ
れていることが有効である。
It is desirable that the plurality of spacers (15) are arranged at a distance from each other as a plurality of members. The separator (15) must be arranged as a singular body, and the separator (15) needs to be provided with a gap for connecting a space inside and outside the separator (15). It is effective that the semiconductor chip (6) is electrically connected to the mounting substrate (3) by flip bonding.

【0013】[0013]

【発明の実施の形態】図に一致対応して、本発明による
実装半導体装置の実施の形態は、パッケージが設けられ
ている。図1に示されるように、そのパッケージ1は、
キャップ2を備えている。図2に示されるように、パッ
ケージ1は、更に、実装基板3と、実装基板3の上面側
に固着され内側空間4を囲んで形成するスティフィナ5
とを備えている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Corresponding to the drawings, an embodiment of a mounted semiconductor device according to the present invention is provided with a package. As shown in FIG. 1, the package 1
A cap 2 is provided. As shown in FIG. 2, the package 1 further includes a mounting substrate 3 and a stiffener 5 fixed to the upper surface of the mounting substrate 3 and surrounding the inner space 4.
And

【0014】半導体チップ6は、パッケージ1とスティ
フィナ5とキャップ2で囲まれる内側空間4の中に実装
されている。半導体チップ6は、実装基板3に対してア
ンダーフィル7により支持されている。半導体チップ6
の下面には、突起・半球状のチップ側接続端子8が形成
されている。実装基板3の上面側には、突起・半球状の
基板側接続端子9が形成されている。組立実装後には、
チップ側接続端子8は、基板側接続端子9に確実に電気
的に接続され得る。半導体チップ6は、キャップ2に対
して、銀ペースト11により支持されている。
The semiconductor chip 6 is mounted in the inner space 4 surrounded by the package 1, the stiffener 5, and the cap 2. The semiconductor chip 6 is supported by an underfill 7 with respect to the mounting substrate 3. Semiconductor chip 6
On the lower surface of the substrate, a projection / hemispherical chip-side connection terminal 8 is formed. On the upper surface side of the mounting substrate 3, a projection / hemispherical substrate side connection terminal 9 is formed. After assembly and mounting,
The chip-side connection terminals 8 can be reliably electrically connected to the board-side connection terminals 9. The semiconductor chip 6 is supported by the silver paste 11 on the cap 2.

【0015】キャップは、スティフナ5に固着されステ
ィフナ5により実装基板3から離隔し実装基板3との間
に囲んで半導体チップ6を封止する。スティフナ6の上
面は、キャップ2の裏面12に対向する対向面13を有
している。対向面13は、キャップ2の周囲より外側に
延びる周縁面14を有している。周縁面14は、キャッ
プ2の裏面12を対向面13に正象直交投影したとき、
その投影された投影面の外側に位置する対向面の部分で
ある。
The cap is fixed to the stiffener 5, is separated from the mounting substrate 3 by the stiffener 5, surrounds the cap with the mounting substrate 3, and seals the semiconductor chip 6. The upper surface of the stiffener 6 has a facing surface 13 facing the back surface 12 of the cap 2. The facing surface 13 has a peripheral surface 14 extending outward from the periphery of the cap 2. When the back surface 12 of the cap 2 is orthogonally projected on the facing surface 13,
This is the part of the opposing surface located outside the projected projection plane.

【0016】複数・離隔体(スペーサ)15が、キャッ
プ2の裏面とスティフィナ5の上面である対向面13と
の間に介設される。複数・離隔体15は、その全てが同
形である。複数・離隔体15は、スティフィナ5とキャ
ップ2の間の間隔を規定する。その間隔は、一様に一定
である。このため、キャップ2は、スティフィナ5に対
して平坦である。
A plurality of spacers (spacers) 15 are provided between the back surface of the cap 2 and the opposing surface 13 which is the upper surface of the stiffener 5. All of the plurality / separators 15 have the same shape. The plural / separator 15 defines an interval between the stiffener 5 and the cap 2. The interval is uniformly constant. For this reason, the cap 2 is flat with respect to the stiffener 5.

【0017】キャップ2とスティフィナ5との間に封止
用樹脂16が充填されている。封止用樹脂16は、周縁
面14に及んでいる。この樹脂封止時には、キャップ2
はスティフィナ5に対して適正で且つ微妙に制御される
圧力で押さえつけられる。その圧力は、キャップ2の自
重であることができる。
A sealing resin 16 is filled between the cap 2 and the stiffener 5. The sealing resin 16 extends to the peripheral surface 14. At the time of this resin sealing, the cap 2
Is pressed against the stiffener 5 with an appropriate and finely controlled pressure. The pressure can be the weight of the cap 2.

【0018】このような圧力が作用すると、固化前の流
動体である封止用樹脂16は、図3に示されるように、
キャップ2とスティフィナ5の間からはみ出し、周縁面
14まで流動していく。離隔体15は、封止用樹脂16
に埋め込まれている。更に、封止用樹脂16は、キャッ
プ2の周面17に引かれて流動しその周面17をはい上
がる。このように粘性流動した封止用樹脂16は、表面
張力・反作用によりキャップ2とスティフィナ5に反発
し、自らは表面張力により滑らかに形成される外側表面
18を有している。
When such a pressure acts, the sealing resin 16 which is a fluid before solidification, as shown in FIG.
It protrudes from between the cap 2 and the stiffener 5 and flows to the peripheral surface 14. The spacer 15 is made of a sealing resin 16.
Embedded in Further, the sealing resin 16 is drawn by the peripheral surface 17 of the cap 2 and flows and rises up the peripheral surface 17. The sealing resin 16 that has flowed in this way repels the cap 2 and the stiffener 5 due to surface tension and reaction, and has an outer surface 18 that is formed smoothly by itself.

【0019】封止用樹脂16の外側表面18は、周縁面
14及び周面17に滑らかに接続している。それらの接
続点は、外側表面18の表面張力と粘性力により微視的
には当然に丸みを形成するが、その接続は実質的には滑
らかである。外側表面18の表面張力は、キャップ2と
スティフィナ5との間の圧力関係を微妙に制御する。こ
の自動制御により、半導体チップ6の実装基板3に対す
る圧力が衝撃的ではなくなる。このような制御を受けつ
つ、キャップ2とスティフィナ5の間隔は、離隔体15
により実質的に一様に規定される。
The outer surface 18 of the sealing resin 16 is smoothly connected to the peripheral surface 14 and the peripheral surface 17. The connection points are naturally rounded microscopically due to the surface tension and viscous forces of the outer surface 18, but the connection is substantially smooth. The surface tension of the outer surface 18 finely controls the pressure relationship between the cap 2 and the stiffener 5. By this automatic control, the pressure of the semiconductor chip 6 on the mounting substrate 3 is not shocking. Under such control, the gap between the cap 2 and the stiffener 5 is set to a distance 15
Are defined substantially uniformly by

【0020】図4は、単一形態に形成された離隔体15
を示している。離隔体15は、複数・本体部21と複数
・本体部21を一体化して連結する連結部22とから形
成されている。離隔体15は、全体には矩形状に形成さ
れている。封止用樹脂16は、連結部22が細く形成さ
れているので、隣り合う本体部21の間を通って流動す
ることができる。図5は、離隔体15の更に他の実施の
形態を示している。離隔体15は、矩形体として形成さ
れ、封止用樹脂16を流動させるための大きい穴23が
たくさん開けられている。
FIG. 4 shows a spacer 15 formed in a single form.
Is shown. The separating body 15 is formed of a plurality of main bodies 21 and a connecting portion 22 that integrally connects the plurality of main bodies 21. The spacer 15 is formed in a rectangular shape as a whole. Since the connecting portion 22 is formed thin, the sealing resin 16 can flow between the adjacent main body portions 21. FIG. 5 shows a further embodiment of the separator 15. The spacer 15 is formed as a rectangular body, and has many large holes 23 for flowing the sealing resin 16.

【0021】離隔体は、封止用樹脂16が固化する時
に、封止用樹脂16と一体になってキャップ2とスティ
フィナ5に固着される。外側表面18は、既述の通り、
キャップ2とスティフィナ5の固着を弾力的に、且つ、
強靱にすることができる。離隔体15は、その固着時
に、キャップ2とスティフィナ5の対向面どうしを平坦
に且つ一様に形成し、離隔間隔も一様に形成する。
The spacer is fixed to the cap 2 and the stiffener 5 integrally with the sealing resin 16 when the sealing resin 16 is solidified. The outer surface 18 is, as already mentioned,
Elastically fix the cap 2 and the stiffener 5 and
Can be tough. When the spacer 15 is fixed, the opposing surfaces of the cap 2 and the stiffener 5 are formed flat and uniformly, and the separation interval is also formed uniformly.

【0022】[0022]

【発明の効果】本発明による実装半導体装置は、キャッ
プとパッケージ構成部品の固着を弾力的に且つ強靱にす
ることができ、更には、半導体チップの破損を有効に回
避することができる。同時に樹脂漏れを防ぐ一石二鳥、
三鳥の効果がある。
According to the mounted semiconductor device of the present invention, the fixation of the cap and the package component can be made elastic and tough, and the breakage of the semiconductor chip can be effectively avoided. At the same time, two birds with one stone to prevent resin leakage,
There is an effect of three birds.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明による実装半導体装置の実施の
形態を示す射軸投影図である。
FIG. 1 is a projection view showing an embodiment of a mounted semiconductor device according to the present invention.

【図2】図2は、図1の正面断面図である。FIG. 2 is a front sectional view of FIG. 1;

【図3】図3は、流動体の物理的作用を示す正面断面図
である。
FIG. 3 is a front sectional view showing a physical action of a fluid.

【図4】図4は、離隔体の他の実施の形態を示す射軸投
影図である。
FIG. 4 is an axial projection view showing another embodiment of the separator.

【図5】図5は、離隔体の更に他の実施の形態を示す射
軸投影図である。
FIG. 5 is an axial projection view showing still another embodiment of the separator.

【図6】図6は、公知装置を示す射軸投影図である。FIG. 6 is an axial projection view showing a known device.

【図7】図7は、図6の正面図である。FIG. 7 is a front view of FIG. 6;

【符号の説明】[Explanation of symbols]

1…パッケージ 2…キャップ 3…実装基板 4…内側空間 5…スティフナ 6…半導体チップ 11…ペースト 12…キャップの面 13…対向面 14…周縁面 15…離隔体 16…封止用樹脂 17…キャップの周面 18…外側表面 DESCRIPTION OF SYMBOLS 1 ... Package 2 ... Cap 3 ... Mounting board 4 ... Inner space 5 ... Stiffener 6 ... Semiconductor chip 11 ... Paste 12 ... Cap surface 13 ... Opposite surface 14 ... Peripheral surface 15 ... Separator 16 ... Sealing resin 17 ... Cap 18 of the outer surface

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】実装基板と、 半導体チップと、 前記実装基板に固定され内側に前記半導体チップを封止
するためのスティフナと、 前記スティフナに固着され前記スティフナにより前記実
装基板から離隔し前記実装基板との間に囲んで前記半導
体チップを封止するためのキャップとからなり、 前記スティフナは、前記キャップの面に対向する対向面
を有し、 前記対向面は前記キャップの周囲より外側に延びる周縁
面を有し、 更に、前記キャップの面と前記対向面との間に介設さ
れ、前記間の間隔を規定するための離隔体とからなり、 前記間に封止用樹脂が前記周縁面に及んで充填されてい
る実装半導体装置。
A mounting board; a semiconductor chip; a stiffener fixed to the mounting board for sealing the semiconductor chip inside; a mounting board fixed to the stiffener and separated from the mounting board by the stiffener. And a cap for sealing the semiconductor chip surrounded by the stiffener, wherein the stiffener has a facing surface facing the surface of the cap, and the facing surface extends outside the periphery of the cap. And a spacer interposed between the surface of the cap and the opposing surface to define an interval between the caps, and a sealing resin interposed between the cap and the peripheral surface. Mounted semiconductor devices that are filled throughout.
【請求項2】請求項1において、 前記離隔体は、前記封止用樹脂に埋め込まれていること
を特徴とする実装半導体装置。
2. The mounting semiconductor device according to claim 1, wherein the spacer is embedded in the sealing resin.
【請求項3】請求項2において、 前記封止用樹脂は、滑らかな外側表面を有し、 前記外側表面は、前記対向面及び前記キャップの周面に
接続していることを特徴とする実装半導体装置。
3. The mounting according to claim 2, wherein the sealing resin has a smooth outer surface, and the outer surface is connected to the facing surface and a peripheral surface of the cap. Semiconductor device.
【請求項4】請求項3において、 前記外側表面は、前記対向面及び前記周面に滑らかに接
続していることを特徴とする実装半導体装置。
4. The mounted semiconductor device according to claim 3, wherein the outer surface is smoothly connected to the facing surface and the peripheral surface.
【請求項5】請求項1において、 前記半導体チップは、前記実装基板に対してアンダーフ
ィルで支持され、 前記半導体チップは、前記キャップに対してペーストで
支持されていることを特徴とする実装半導体装置。
5. The mounting semiconductor device according to claim 1, wherein the semiconductor chip is supported on the mounting substrate by underfill, and the semiconductor chip is supported on the cap by a paste. apparatus.
【請求項6】請求項1において、 前記離隔体は複数体として互いに間隔が開けられて配置
されていることを特徴とする実装半導体装置。
6. The mounting semiconductor device according to claim 1, wherein the plurality of spaced members are arranged at intervals from each other as a plurality of members.
【請求項7】請求項1において、 前記離隔体は単数体として配置され、前記離隔体には前
記離隔体の内外の空間を接続するための空隙が設けられ
ている。ことを特徴とする実装半導体装置。
7. The separator according to claim 1, wherein the spacer is arranged as a singular body, and the spacer is provided with a gap for connecting a space inside and outside the separator. A mounted semiconductor device characterized by the above-mentioned.
【請求項8】請求項1において、 前記半導体チップは前記実装基板にフリップボンディン
グにより電気的に接続されていることを特徴とする実装
半導体装置。
8. The mounting semiconductor device according to claim 1, wherein the semiconductor chip is electrically connected to the mounting substrate by flip bonding.
JP01645699A 1999-01-26 1999-01-26 Packaging semiconductor device Expired - Fee Related JP3161706B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01645699A JP3161706B2 (en) 1999-01-26 1999-01-26 Packaging semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01645699A JP3161706B2 (en) 1999-01-26 1999-01-26 Packaging semiconductor device

Publications (2)

Publication Number Publication Date
JP2000216296A JP2000216296A (en) 2000-08-04
JP3161706B2 true JP3161706B2 (en) 2001-04-25

Family

ID=11916763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01645699A Expired - Fee Related JP3161706B2 (en) 1999-01-26 1999-01-26 Packaging semiconductor device

Country Status (1)

Country Link
JP (1) JP3161706B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
US9282642B2 (en) 2012-09-28 2016-03-08 KYOCERA Circuit Solutions, Inc. Wiring board
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8405187B2 (en) 2008-02-11 2013-03-26 Globalfoundries Inc. Chip package with channel stiffener frame
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
US8927344B2 (en) 2008-03-19 2015-01-06 Ati Technologies Ulc Die substrate with reinforcement structure
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US9282642B2 (en) 2012-09-28 2016-03-08 KYOCERA Circuit Solutions, Inc. Wiring board
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows

Also Published As

Publication number Publication date
JP2000216296A (en) 2000-08-04

Similar Documents

Publication Publication Date Title
KR840006561A (en) Semiconductor device and assembly method
US8541891B2 (en) Semiconductor device
US20020168797A1 (en) Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
KR950004467A (en) Semiconductor device and manufacturing method
KR950021296A (en) Chip Carrier Semiconductor Device Assembly and Formation Method
EP4243057A2 (en) Pin, pin combination structure, packaging body and manufacturing method therefor
JP3161706B2 (en) Packaging semiconductor device
JPH04171969A (en) Structure and method for resin sealing of mounted ic chip
JPH0519310B2 (en)
US8258013B1 (en) Integrated circuit assembly having vented heat-spreader
JPS63240053A (en) Semiconductor device
US20040217451A1 (en) Semiconductor packaging structure
JP2008051658A (en) Ic-integrated acceleration sensor and its manufacturing method
KR20030071545A (en) Semiconductor device
JPH10209314A (en) Solid image sensor device
CN108695273B (en) Window type ball grid array packaging assembly
CN116581090A (en) Packaging structure and packaging method thereof
JPH0237761A (en) Hybrid integrated circuit device
KR960032660A (en) Semiconductor device and its assembling method
JP4547140B2 (en) Electronic component sealing method and electronic component resin sealing structure
JP4995764B2 (en) Lead supported semiconductor package
JPH01181450A (en) Resin sealed semiconductor device
JP2515036B2 (en) Resin-sealed semiconductor device
JPS63107147A (en) Semiconductor device
JPS62166552A (en) Package structure for electronic component

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees