JP3154730B2 - Thin film processing method and apparatus - Google Patents

Thin film processing method and apparatus

Info

Publication number
JP3154730B2
JP3154730B2 JP01354591A JP1354591A JP3154730B2 JP 3154730 B2 JP3154730 B2 JP 3154730B2 JP 01354591 A JP01354591 A JP 01354591A JP 1354591 A JP1354591 A JP 1354591A JP 3154730 B2 JP3154730 B2 JP 3154730B2
Authority
JP
Japan
Prior art keywords
film
process chamber
thin film
heat treatment
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01354591A
Other languages
Japanese (ja)
Other versions
JPH04247623A (en
Inventor
倉 明 道 米
村 勝 弥 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP01354591A priority Critical patent/JP3154730B2/en
Publication of JPH04247623A publication Critical patent/JPH04247623A/en
Application granted granted Critical
Publication of JP3154730B2 publication Critical patent/JP3154730B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に薄膜処理の方法及び装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method and an apparatus for processing a thin film.

【0002】[0002]

【従来の技術】半導体装置を製造する工程において、従
来は薄膜の形成やエッチング等の処理と熱処理とは、そ
れぞれ別のプロセス室で行われていた。薄膜形成を例に
とると、形成する膜の種類に応じて減圧、常圧、又はプ
ラズマ等の各種化学気相成長法(CVD法)や、蒸着や
スパッタリング等の物理気相成長法(PVD法)が用い
られる。しかし、いずれの方法を用いて薄膜を形成して
も、最終的に要求される性質を満足することはできず、
殆どの場合熱処理を行って形状や膜質を改善する必要が
ある。そして、この熱処理工程は薄膜形成工程とは異な
るプロセス室で行われていた。従って、真空炉の中で半
導体基板上に薄膜を一旦形成した後、半導体基板を炉か
ら搬出し、拡散炉に挿入して熱処理を行っていた。
2. Description of the Related Art In the process of manufacturing a semiconductor device, processes such as thin film formation and etching, and heat treatment have conventionally been performed in separate process chambers. Taking thin film formation as an example, various chemical vapor deposition methods (CVD methods) such as reduced pressure, normal pressure, or plasma, and physical vapor deposition methods (PVD methods) such as vapor deposition and sputtering, depending on the type of film to be formed. ) Is used. However, no matter which method is used to form the thin film, the properties finally required cannot be satisfied,
In most cases, heat treatment is required to improve the shape and film quality. This heat treatment step has been performed in a process chamber different from the thin film forming step. Therefore, once a thin film is formed on a semiconductor substrate in a vacuum furnace, the semiconductor substrate is carried out of the furnace and inserted into a diffusion furnace to perform heat treatment.

【0003】ところが、従来は薄膜形成等のプロセスと
熱処理とを別個のプロセス室で行っていたことにより、
次のような問題が生じていた。
However, conventionally, processes such as thin film formation and heat treatment were performed in separate process chambers.
The following problems occurred.

【0004】図6に、従来の薄膜処理方法により形成さ
れた層間絶縁膜を示す。先ず図6として、半導体基板2
1上に配線層として多結晶シリコン膜22が形成され、
その表面上に層間絶縁膜としてボロンリンケイ酸ガラス
(以下、BPSGという)膜23が形成されている。こ
こで、多結晶シリコン膜22には半導体基板21との間
で段差部分22aが存在する。そこで、この段差部分2
2aを埋めてステップカバレージを向上させるために、
BPSG膜が用いられる。
FIG. 6 shows an interlayer insulating film formed by a conventional thin film processing method. First, as shown in FIG.
1, a polycrystalline silicon film 22 is formed as a wiring layer,
On the surface thereof, a boron phosphosilicate glass (hereinafter referred to as BPSG) film 23 is formed as an interlayer insulating film. Here, a step 22 a exists between the polycrystalline silicon film 22 and the semiconductor substrate 21. Therefore, this step portion 2
To fill in 2a and improve step coverage,
A BPSG film is used.

【0005】ここで、BPSG膜23の形成にはO2 ,
PH3 (ホスフィン),Si H4 (モノシラン),B2
H6 (ジボラン)等により常圧CVD法や、TEOS
(テトラエトキシシラン)等の有機剤を用いた減圧CV
D法、あるいはプラズマCVD法が用いられる。この図
6(a)は、常圧CVD法を用いてBSPG膜23を形
成した場合を示している。
Here, the BPSG film 23 is formed by O2,
PH3 (phosphine), SiH4 (monosilane), B2
Atmospheric pressure CVD, TEOS using H6 (diborane), etc.
Decompression CV using an organic agent such as (tetraethoxysilane)
The D method or the plasma CVD method is used. FIG. 6A shows a case where the BSPG film 23 is formed by using the normal pressure CVD method.

【0006】形成されたBPSG膜23には、段差部分
22aにおいてボイド27が発生する。図6(a)のよ
うに、下地膜としての多結晶シリコン膜23の段差部分
22aに、順方向にテーパをつけた場合には比較的ボイ
ド27の大きさは小さい。しかし、パターニングの際に
順方向にテーパをつけるのは容易ではなく、図6(b)
の多結晶シリコン膜51のように逆方向にテーパが付き
やすい。逆方向にテーパが付いた場合には、BPSG膜
52には大きなボイド28が発生する。
In the formed BPSG film 23, a void 27 is generated at the step 22a. As shown in FIG. 6A, when the step portion 22a of the polycrystalline silicon film 23 as the base film is tapered in the forward direction, the size of the void 27 is relatively small. However, it is not easy to taper in the forward direction during patterning, and FIG.
As in the case of the polycrystalline silicon film 51, the taper tends to be formed in the opposite direction. When the taper is formed in the opposite direction, a large void 28 is generated in the BPSG film 52.

【0007】図6(c)及び(d)に、減圧CVD法に
よりBPSG膜54及び56を形成した場合を示す。減
圧CVD法を用いたことにより、常圧CVD法の場合よ
りもステップカバレージが向上する。これにより、図6
(c)のように多結晶シリコン膜53の段差部分53a
に順方向のテーパが付いている場合はボイドの発生は少
なく、図6(d)のように多結晶シリコン膜56の段差
部分56aに逆方向のテーパが付いているときはボイド
29は発生しやすい。
FIGS. 6C and 6D show the case where BPSG films 54 and 56 are formed by a low pressure CVD method. By using the low pressure CVD method, the step coverage is improved as compared with the normal pressure CVD method. As a result, FIG.
As shown in (c), the step portion 53a of the polycrystalline silicon film 53 is formed.
When a taper in the forward direction is provided, the generation of voids is small, and when the stepped portion 56a of the polycrystalline silicon film 56 is tapered in the reverse direction as shown in FIG. Cheap.

【0008】微細なパターンに加工された多結晶シリコ
ン膜にBPSG膜を形成した場合には、段差部分の形状
によりボイドの発生を防ぐことは困難であり、ステップ
カバレージに優れた減圧CVD法を用いた場合にも完全
に防ぐことはできない。
[0008] When a BPSG film is formed on a polycrystalline silicon film processed into a fine pattern, it is difficult to prevent the generation of voids due to the shape of the steps, and a low-pressure CVD method excellent in step coverage is used. It cannot be completely prevented.

【0009】そこで、形成されたBPSG膜に対して熱
処理を行い、溶融させてフローさせて平坦化することが
行われる。しかし図7(a)に示されたように、発生し
たボイドは熱処理後にも残留することが多い。場合によ
っては、図7(b)のようにボイド35aが溶融したB
PSG膜35の表面に浮き上がり、欠損を引き起こすこ
とがある。このようなボイドの存在やBPSG膜の欠損
は、製造歩留りの低下を招き、信頼性を低下させること
になる。そしてボイドの発生がもたらす問題は、半導体
装置の微細化が進むにつれて顕著になっている。
Therefore, a heat treatment is performed on the formed BPSG film, and the BPSG film is melted, flown, and planarized. However, as shown in FIG. 7A, the generated void often remains after the heat treatment. In some cases, as shown in FIG.
It may float on the surface of the PSG film 35 and cause a defect. The existence of such voids and the deficiency of the BPSG film cause a reduction in manufacturing yield and a decrease in reliability. The problem caused by the generation of voids has become more pronounced as the miniaturization of semiconductor devices progresses.

【0010】ボイドの発生を防止する手段として、従来
は次のような幾つかの方法が存在した。ボイドが発生し
ない程度の薄い膜厚で、一旦BPSG膜を成膜し、熱処
理を行ってフローさせ、下地との段差をある程度小さく
しておく。次に2回目の成膜を行い、同様に熱処理でフ
ローさせてさらに段差を小さくする。このようにして、
BPSG膜の成膜と熱処理とを異なるプロセス室で複数
回に渡って行う(参照、特願平2−9163号)。とこ
ろがこのような薄膜処理方法では、工程数が増えて製造
ラインのスループットが低下し、製造コストが上昇する
という問題があった。
Conventionally, there have been several methods for preventing the generation of voids as follows. A BPSG film is once formed to a thickness small enough to prevent voids from occurring, heat-treated and allowed to flow, so that the step from the base is reduced to some extent. Next, a second film formation is performed, and flow is similarly performed by heat treatment to further reduce the step. In this way,
The formation of the BPSG film and the heat treatment are performed a plurality of times in different process chambers (refer to Japanese Patent Application No. 2-9163). However, such a thin film processing method has a problem that the number of steps increases, the throughput of the manufacturing line decreases, and the manufacturing cost increases.

【0011】別の手段として、BPSG膜を摂氏850
度程度の溶融温度で形成し、成膜と同時にフローさせて
平坦化を行うという方法がある。しかし、この製造方法
ではBPSGの成膜反応自身が供給律速となる。即ち、
高温であるため反応速度が反応ガスの供給速度よりも速
く、反応ガスが供給された箇所から成膜されていくこと
になる。従って、多数の半導体ウェーハにバッチ処理を
行う場合に、膜厚及び膜質が均一なBPSG膜を形成す
ることが困難である。このような膜を実現しようとすれ
ば、製造装置の構成が複雑化し、装置価格の上昇等によ
り製造コストが増大する。従来技術によるBPSG膜形
成に関する別の問題点として、BPSG膜の吸湿の問題
がある。この問題はデバイスの微細化に伴ない、溶融温
度を低温化する際、顕著になって来た。
As another means, a BPSG film is 850 degrees Celsius.
There is a method in which the film is formed at a melting temperature on the order of degrees and is made to flow at the same time as the film formation to perform flattening. However, in this manufacturing method, the BPSG film forming reaction itself is rate-limiting. That is,
Since the temperature is high, the reaction speed is higher than the supply speed of the reaction gas, and the film is formed from the location where the reaction gas is supplied. Therefore, when performing batch processing on a large number of semiconductor wafers, it is difficult to form a BPSG film having a uniform thickness and film quality. To realize such a film, the configuration of the manufacturing apparatus becomes complicated, and the manufacturing cost increases due to an increase in the price of the apparatus. Another problem related to the formation of the BPSG film according to the prior art is the problem of moisture absorption of the BPSG film. This problem has become remarkable when the melting temperature is lowered with miniaturization of devices.

【0012】BPSG膜をフローさせる場合に、低温で
も溶融し得るようにBPSGのドーパント濃度を高くす
る必要がある。ところが、ドーパント濃度の高いBPS
G膜は吸湿性が高い。図8(a)に示されたように、半
導体基板41表面上の多結晶シリコン膜42を覆うよう
にBPSG膜43が真空炉内で形成される。そして、熱
処理を行うために炉から半導体基板41を取り出して大
気中に放置すると、図8(b)のようにBPSG膜43
の表面部分44で吸湿が起こり変質する。この状態で熱
処理を行いフローさせると、図8(c)に示されたBP
SG膜43a及び44aのような形状となり、平坦化す
ることができない。さらにフローを行った後にも、半導
体基板41を大気中に放置するとBPSG膜43aの表
面部分44aで吸湿が起こる。これにより、その後パタ
ーニングを行うためにレジストを塗布した場合に、レジ
スト膜とBPSG膜43aの表面部分44aとの密着性
が低下し、剥離するという問題があった。
When flowing the BPSG film, it is necessary to increase the dopant concentration of the BPSG so that the BPSG film can be melted even at a low temperature. However, BPS with a high dopant concentration
The G film has high hygroscopicity. As shown in FIG. 8A, a BPSG film 43 is formed in a vacuum furnace so as to cover the polycrystalline silicon film 42 on the surface of the semiconductor substrate 41. Then, when the semiconductor substrate 41 is taken out of the furnace and left in the air to perform the heat treatment, the BPSG film 43 is formed as shown in FIG.
Absorbs moisture at the surface portion 44 of the substrate, and is deteriorated. When a heat treatment is performed in this state to cause a flow, the BP shown in FIG.
It has a shape like the SG films 43a and 44a and cannot be planarized. Even after performing the flow, if the semiconductor substrate 41 is left in the air, moisture absorption occurs at the surface portion 44a of the BPSG film 43a. As a result, when a resist is applied for patterning thereafter, the adhesion between the resist film and the surface portion 44a of the BPSG film 43a is reduced, and there has been a problem that the resist film is peeled off.

【0013】従来の薄膜方法には、形成された薄膜が汚
染されるという問題もあった。例えば、多結晶シリコン
でゲート電極が形成されたMOSトランジスタやキャパ
シタ等を形成する場合には、半導体基板の表面を酸化し
てゲート絶縁膜を形成し、減圧CVD法により多結晶シ
リコン膜を形成し、リンなどの不純物をドープした後パ
ターニングしてゲート電極を得ている。この場合に、ゲ
ート絶縁膜の形成から多結晶シリコン膜の形成までの
間、半導体ウェーハを大気中に放置する。このときに、
ゲート絶縁膜に重金属等の不純物が付着して、ゲート耐
圧を低下させることがある。このような汚染により品質
が低下するという現象は、多結晶シリコン膜を酸化して
ゲート絶縁膜を得る場合や、シリコン窒化(Si3N4 )
膜をゲート絶縁膜として用いる場合にも同様に起こって
いた。
[0013] The conventional thin film method also has a problem that the formed thin film is contaminated. For example, when forming a MOS transistor, a capacitor, or the like having a gate electrode formed of polycrystalline silicon, a surface of a semiconductor substrate is oxidized to form a gate insulating film, and a polycrystalline silicon film is formed by a low-pressure CVD method. After doping with impurities such as phosphorus, the gate electrode is obtained by patterning. In this case, the semiconductor wafer is left in the air from the formation of the gate insulating film to the formation of the polycrystalline silicon film. At this time,
Impurities such as heavy metals may adhere to the gate insulating film and reduce the gate breakdown voltage. The phenomenon that the quality is deteriorated due to such contamination is caused by oxidizing a polycrystalline silicon film to obtain a gate insulating film, or by silicon nitride (Si3N4).
This also occurred when the film was used as a gate insulating film.

【0014】さらに、薄膜の形成や酸化処理に限らず、
エッチング処理を行った後に熱処理を施す場合にも次の
ような問題があった。エッチングを行った後、エッチン
グ用のプロセス室から熱処理用のプロセス室へ移動させ
るために、半導体基板を取り出して大気中に放置する。
このとき大気に含まれる水分や、重金属等の不純物が基
板表面に付着して汚染し、信頼性の低下を招いていた。
Further, the present invention is not limited to the formation and oxidation of a thin film.
There is also the following problem when heat treatment is performed after etching. After the etching, the semiconductor substrate is taken out and left in the air in order to move it from the etching process chamber to the heat treatment process chamber.
At this time, impurities such as moisture and heavy metals contained in the air adhere to and contaminate the surface of the substrate, resulting in a decrease in reliability.

【0015】これらの問題は半導体基板を大気中に露出
させる事が根本的な原因であるが、これを解決する手段
としてロードロックチャンバーを備えたバッチタイプの
マルチチャンバー装置が考えられている。例えば、ロー
ドロックチャンバーによって、減圧CVD装置、拡散
炉、エッチングチャンバーをつなぎ合わせた形の装置で
ある。
These problems are basically caused by exposing the semiconductor substrate to the atmosphere. To solve these problems, a batch type multi-chamber apparatus having a load lock chamber has been considered. For example, it is a device in which a low-pressure CVD device, a diffusion furnace, and an etching chamber are connected by a load lock chamber.

【0016】しかし、この装置を使用する場合、装置の
大型化を避けられず、しかもロードロックチャンバーが
共用のため、あるチャンバーに対して基板の受け渡しを
行なっている間、他のチャンバーは同時に動作を行なう
事ができず、装置の稼働率は低いものとなってしまう。
このため、設備コスト、ランニングコストの増大をまね
く。
However, when this apparatus is used, it is unavoidable to enlarge the apparatus, and since the load lock chamber is shared, while the transfer of the substrate to one chamber is performed, the other chamber operates simultaneously. Cannot be performed, and the operation rate of the apparatus is low.
This leads to an increase in equipment costs and running costs.

【0017】[0017]

【発明が解決しようとする課題】このように従来は、薄
膜形成や酸化、エッチング等の処理と、熱処理とを別個
のプロセス室で行っていたため、スループットの低下や
製造コストの上昇、汚染等による信頼性の低下などの問
題を招いていた。
As described above, conventionally, processes such as thin film formation, oxidation, etching, and the like, and heat treatment are performed in separate process chambers, so that throughput is reduced, manufacturing costs are increased, and contamination is caused. This has led to problems such as reduced reliability.

【0018】本発明は上記事情に鑑みてなされたもので
あり、信頼性が高く均一な品質の半導体装置を、低コス
トで製造することができる方法及び装置を提供すること
を目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method and an apparatus capable of manufacturing a semiconductor device having high reliability and uniform quality at low cost.

【0019】本発明の薄膜処理方法は、複数の被処理基
板をプロセス室に搬入する工程と、前記プロセス室の内
部で、前記プロセス室から外部へ前記被処理基板を搬出
することなく、少なくとも1回の化学気相成長法による
薄膜形成処理と、少なくとも1回の熱処理とを含む複数
のプロセスを、同一加熱源を用いて異なる温度で行う工
程とを備えることを特徴とする。
According to the thin film processing method of the present invention, a plurality of substrates to be processed are loaded into a process chamber, and at least one substrate is transported from the process chamber to the outside inside the process chamber. And a step of performing a plurality of processes including a thin film formation process by chemical vapor deposition and at least one heat treatment at different temperatures using the same heating source.

【0020】ここで各プロセスにおける温度の変更は、
プロセス室内において毎分摂氏50度以上の割合で昇降
温させて所定の温度に到達した後行うのが好ましい。
Here, the change of the temperature in each process is as follows.
It is preferable that the temperature is raised and lowered at a rate of 50 degrees Celsius or more per minute in the process chamber to reach a predetermined temperature.

【0021】[0021]

【0022】本発明の薄膜処理装置は、プロセス室内に
複数の基板を平行に載置する手段と、毎分摂氏50度以
上の割合で、前記プロセス室内の温度を昇降温させる加
熱手段と、プロセスを行うために必要なガスを、前記プ
ロセス室内に供給する手段と、前記プロセス室内の空気
を排出させる真空排気手段とを備え、前記プロセス室の
内部で、前記プロセス室から外部へ前記被処理基板を搬
出することなく、少なくとも1回の化学気相成長法によ
る薄膜形成処理と少なくとも1回の熱処理とを含む複数
のプロセスを同一の前記加熱手段を用いて異なる温度で
行うことを特徴とする。
The thin film processing apparatus according to the present invention comprises: means for placing a plurality of substrates in a process chamber in parallel; heating means for raising and lowering the temperature in the process chamber at a rate of 50 ° C. or more per minute; Means for supplying a gas necessary for performing the process into the process chamber, and vacuum evacuation means for exhausting air in the process chamber, and inside the process chamber, the substrate to be processed from the process chamber to the outside. A plurality of processes including at least one thin film formation process by a chemical vapor deposition method and at least one heat treatment are carried out at different temperatures by using the same heating means without carrying out.

【0023】[0023]

【作用】同一のプロセス室内で、外部へ被処理基板を搬
出することなく、それぞれ少なくとも1回の化学気相成
長法による薄膜形成処理と熱処理とを含む複数のプロセ
スを同一加熱源を用いて異なる温度で行うことにより、
スループットが向上して製造コストが低減されると共
に、半導体基板をプロセス室から外部へ搬出して大気に
さらすことがないため、基板が吸湿により変質したり汚
染される虞がなく、信頼性が向上する。
A plurality of processes including at least one thin film formation process by a chemical vapor deposition method and a heat treatment are performed using the same heating source without unloading the substrate to be processed in the same process chamber. By performing at temperature,
Throughput is improved, manufacturing costs are reduced, and since the semiconductor substrate is not taken out of the process chamber and exposed to the atmosphere, there is no risk of deterioration or contamination of the substrate due to moisture absorption, and reliability is improved. I do.

【0024】ここで各プロセスは、プロセス室内で毎分
摂氏50度以上の割合で昇降温させて所定の温度に到達
した後行うことが、スループット確保の上で重要であ
る。
Here, it is important from the viewpoint of securing the throughput that each process is performed after the temperature is raised and lowered at a rate of 50 ° C. or more per minute in the process chamber to reach a predetermined temperature.

【0025】また、プロセスに化学気相成長法による薄
膜形成処理が含まれているが、この薄膜形成処理処理を
行って得られた薄膜に対して同一のプロセス室内で熱処
理を行うことにより、大気中に放置されることによる膜
質の変質や重金属等の不純物による汚染を効果的に防止
することができる。
Further, the process includes a thin film formation process by a chemical vapor deposition method, and a thin film obtained by performing the thin film formation process is subjected to a heat treatment in the same process chamber, thereby making it possible to form an atmosphere. It is possible to effectively prevent deterioration of the film quality due to being left inside and contamination by impurities such as heavy metals.

【0026】このような薄膜処理は、本発明の薄膜処理
装置を用いることで可能となる。複数の基板が平行に載
置されたプロセス室内の温度が、同一加熱源により、毎
分摂氏50度以上の割合で上昇あるいは下降し、さらに
プロセスに必要なガスが供給され、真空排気されること
により、プロセス室から基板を搬出することなく、化学
気相成長法による薄膜形成処理と熱処理とを含む複数の
プロセスを異なる温度で行うことができる。
Such a thin film processing can be performed by using the thin film processing apparatus of the present invention. The temperature in the process chamber where a plurality of substrates are placed in parallel is raised or lowered at the rate of 50 degrees Celsius or more per minute by the same heating source, and gas required for the process is supplied and evacuated. Accordingly, a plurality of processes including a thin film formation process by a chemical vapor deposition method and a heat treatment can be performed at different temperatures without unloading the substrate from the process chamber.

【0027】[0027]

【実施例】以下、本発明の一実施例について図面を参照
して説明する。図1に、本実施例による薄膜形成方法を
工程別に示す。図1(a)に示されるように、半導体基
板1上に多結晶シリコン膜2が形成されており、高さが
約0.8μmで横方向の間隔が約0.5μmの段差部分
2aが存在する。この段差部分2aを、以下のようにし
てBSPG膜を形成することで平坦化する。成膜処理装
置には、例えば炉の内部全体を加熱するHot Wall型の縦
型減圧CVD装置を用いることができる。成膜する際の
条件として、例えば反応ガスにTEOS(テトラエトキ
シシラン)、PH3 (ホスフィン)、TMB(トリメチ
ルボレート)等を使用し、温度は約摂氏600度で、圧
力は約1Torrに設定する。先ず1回目の成膜として、段
差部分2aにボイドが発生しない程度の膜厚で、多結晶
シリコン膜2上にBPSG膜3を形成する。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a method of forming a thin film according to the present embodiment step by step. As shown in FIG. 1A, a polycrystalline silicon film 2 is formed on a semiconductor substrate 1, and a step portion 2a having a height of about 0.8 μm and a horizontal interval of about 0.5 μm exists. I do. The step portion 2a is flattened by forming a BSPG film as follows. As the film forming apparatus, for example, a Hot Wall type vertical reduced pressure CVD apparatus for heating the entire inside of a furnace can be used. As conditions for forming the film, for example, TEOS (tetraethoxysilane), PH3 (phosphine), TMB (trimethylborate) or the like is used as a reaction gas, the temperature is set to about 600 degrees Celsius, and the pressure is set to about 1 Torr. First, as a first film formation, a BPSG film 3 is formed on the polycrystalline silicon film 2 with a film thickness that does not cause voids in the step portion 2a.

【0028】ここでBPSG膜3の膜厚は、次のように
して設定することでボイドの発生を防止することができ
る。図2に、段差部分の高さが0.8μmの多結晶シリ
コン膜の表面にBSPG膜を形成した場合に、段差部分
の横方向の間隔(0.3μm〜1.0μm)と膜厚(2
000〜6000オングストローム)とがボイドの発生
にどのように関係するかを調べた結果を示す。この結果
より、段差部分の間隔が0.5μmの場合には、膜厚が
約3000オングストローム以下であればボイドの発生
を防止し得ることがわかる。
Here, by setting the thickness of the BPSG film 3 as follows, the generation of voids can be prevented. FIG. 2 shows that when a BSPG film is formed on the surface of a polycrystalline silicon film having a height of 0.8 μm at the step portion, the horizontal interval (0.3 μm to 1.0 μm) of the step portion and the film thickness (2
(2000 to 6000 Å) is shown as a result of examining how it relates to the generation of voids. From this result, it can be seen that when the interval between the step portions is 0.5 μm, the generation of voids can be prevented if the film thickness is about 3000 Å or less.

【0029】次に、半導体基板1を成膜処理装置から取
り出さずに、同じ炉のなかで熱処理を行う。炉の内部の
雰囲気を、例えば窒素ガス(N2 )に置換して大気圧に
戻し、炉の温度を例えば毎分摂氏50度の昇温速度で摂
氏850度まで上昇させた後、半導体基板1を約20分
間放置する。これによりBPSG膜がフローし、図1
(b)に示されたような平滑化されたBPSG膜3aと
なる。
Next, heat treatment is performed in the same furnace without taking out the semiconductor substrate 1 from the film forming apparatus. After the atmosphere inside the furnace was replaced with, for example, nitrogen gas (N2) and returned to atmospheric pressure, the temperature of the furnace was raised to, for example, 850 degrees Celsius at a rate of 50 degrees Celsius per minute. Leave for about 20 minutes. As a result, the BPSG film flows, and FIG.
The BPSG film 3a is smoothed as shown in FIG.

【0030】炉内部の雰囲気温度を、毎分摂氏50度の
降温速度で摂氏600度まで戻し、真空引きを行って2
回目の成膜を行い、図1(c)のようにBPSG膜4を
形成する。このBPSG膜4の膜厚は、装置として最終
的に必要な膜厚が得られるように、例えば5000オン
グストロームとする。
The temperature of the atmosphere inside the furnace was returned to 600 degrees Celsius at a temperature reduction rate of 50 degrees Celsius per minute, and the furnace was evacuated to 2 degrees.
The first film formation is performed, and a BPSG film 4 is formed as shown in FIG. The thickness of the BPSG film 4 is, for example, 5000 angstroms so that a film thickness finally required for the apparatus is obtained.

【0031】炉の温度を、毎分摂氏50度の昇温速度で
摂氏850度まで上昇させる。炉の雰囲気は窒素(N2
)と水蒸気に置換し、約15分間に渡って熱処理を行
う。これにより、図1(d)に示されたような平坦化さ
れたBPSG膜5を、段差部分2aにボイドを発生させ
ることなく形成することができる。さらに、半導体基板
1を炉から搬出せずに成膜及び熱処理を行うため、大気
中に放置されない。従って、BPSG膜5が吸湿により
変質することが防止される。
The furnace temperature is increased to 850 degrees Celsius at a rate of 50 degrees Celsius per minute. The furnace atmosphere was nitrogen (N2
) And steam and heat treating for about 15 minutes. Thereby, the flattened BPSG film 5 as shown in FIG. 1D can be formed without generating a void in the step portion 2a. Further, since the film formation and the heat treatment are performed without taking the semiconductor substrate 1 out of the furnace, the semiconductor substrate 1 is not left in the air. Therefore, the BPSG film 5 is prevented from being deteriorated due to moisture absorption.

【0032】ここで、成膜用の反応ガスにTEOS等を
用いているが、Si H4 (モノシラン)やSi2H6 (ジ
シラン)や他の、有機系ソースを用いることもできる。
また2回目の熱処理では、炉内を窒素と水蒸気の雰囲気
にしているが、1回目同様に窒素のみの雰囲気としても
よく、また1回目と2回目を共に水蒸気の雰囲気として
もよい。さらに、O2 (酸素)やAr (アルゴン)等の
別のガスを用いることもできる。
Here, TEOS or the like is used as a reaction gas for film formation, but SiH4 (monosilane), Si2H6 (disilane), or other organic sources can also be used.
In the second heat treatment, the inside of the furnace is set to an atmosphere of nitrogen and water vapor. However, as in the first heat treatment, an atmosphere of only nitrogen may be used, or both the first and second heat treatments may be made of a water vapor atmosphere. Further, another gas such as O2 (oxygen) or Ar (argon) can be used.

【0033】実施例では、BPSG膜をフローさせると
きの温度を摂氏850度に設定しているが、BPSG膜
のフロー性や熱処理に対する装置としての許容度、必要
な平坦性等を考慮し、摂氏800度、あるいは摂氏90
0度等の他の温度に設定することもできる。BPSGの
成膜及びフロー処理を、実施例では2回ずつ行っている
がこの回数には限定されない。また実施例では、下地膜
の段差部分を平坦化する絶縁膜としてBPSGを材料に
用いているが、PSG(リンケイ酸ガラス)やBSG
(ボロンケイ酸ガラス)を用いてもよい。
In the embodiment, the temperature at which the BPSG film is flowed is set to 850 degrees Celsius. However, in consideration of the flowability of the BPSG film, the tolerance of the apparatus for the heat treatment, and the required flatness, etc. 800 degrees or 90 degrees Celsius
Other temperatures, such as 0 degrees, can also be set. In the embodiment, the BPSG film formation and the flow process are performed twice each, but the number is not limited to this number. In the embodiment, BPSG is used as a material for the insulating film for flattening the step portion of the base film, but PSG (phosphosilicate glass) or BSG
(Boron silicate glass) may be used.

【0034】次に、上述の実施例の変形として、BPS
G膜上にさらに酸化シリコン膜を形成する場合の方法に
ついて述べる。BPSG膜をフローした後、温度を摂氏
700度に設定し、例えばTEOSを反応ガスとして減
圧CVD法により不純物が注入されていない酸化シリコ
ン膜を1000オングストロームの厚さに堆積する。こ
の後、炉内の温度を急速に摂氏900度まで昇温させ、
窒素雰囲気中で20分間熱処理を行う。この熱処理によ
って、酸化シリコン膜の密度が高くなり、仮に大気中に
放置されたとしても吸湿せず膜質が安定し、レジストを
塗布しても剥離する虞れがなくなる。以上、TEOSを
反応ガスとして酸化シリコン膜を形成し熱処理を行う工
程を述べたが、成膜条件や膜厚、熱処理の温度等を変え
て設定してもよい。成膜する材質もアンドープ酸化シリ
コンに限らず、低濃度に不純物が注入されたPSGやB
PSG、あるいは窒化シリコンを用いてもよい。
Next, as a modification of the above embodiment, the BPS
A method for forming a silicon oxide film on the G film will be described. After flowing through the BPSG film, the temperature is set to 700 degrees Celsius, and a silicon oxide film into which impurities are not implanted is deposited to a thickness of 1000 angstroms by, for example, low pressure CVD using TEOS as a reaction gas. After that, the temperature inside the furnace was rapidly raised to 900 degrees Celsius,
Heat treatment is performed in a nitrogen atmosphere for 20 minutes. This heat treatment increases the density of the silicon oxide film, stabilizes the film quality without absorbing moisture even if the silicon oxide film is left in the air, and eliminates the possibility of peeling off even when a resist is applied. Although the process of forming a silicon oxide film and performing heat treatment using TEOS as a reaction gas has been described above, the process may be set by changing film formation conditions, film thickness, heat treatment temperature, and the like. The material to be deposited is not limited to undoped silicon oxide, but may be PSG or B doped with impurities at a low concentration.
PSG or silicon nitride may be used.

【0035】また本発明の製造方法は、半導体基板の表
面を酸化して絶縁膜を形成する場合にも同様に適用する
ことができる。本発明の他の実施例として、半導体基板
上にMOSキャパシタを形成する場合の工程を図3を参
照して説明する。
The manufacturing method of the present invention can be similarly applied to the case where the surface of a semiconductor substrate is oxidized to form an insulating film. As another embodiment of the present invention, a process for forming a MOS capacitor on a semiconductor substrate will be described with reference to FIG.

【0036】図3(a)に示されるように、半導体基板
11の表面上の素子分離領域に、通常の選択酸化法によ
りフィールド酸化膜12が形成される。この半導体基板
を摂氏600度の温度に設定された本発明による装置内
に設置し、例えば毎分摂氏50度の昇温速度で摂氏80
0度まで上昇させ、素子形成領域に約100オングスト
ロームのシリコン酸化膜13を形成する。
As shown in FIG. 3A, a field oxide film 12 is formed in a device isolation region on the surface of a semiconductor substrate 11 by a normal selective oxidation method. The semiconductor substrate is placed in an apparatus according to the present invention set at a temperature of 600 degrees Celsius, for example, at a temperature increase rate of 50 degrees Celsius per minute and 80 degrees Celsius.
The temperature is raised to 0 degrees, and a silicon oxide film 13 of about 100 angstroms is formed in the element formation region.

【0037】そして炉の内部温度を例えば摂氏600度
まで毎分摂氏50度の降温速度で降下させ、真空引きを
行って約0.5Torrに減圧する。炉内にSi H4 ガスを
導入し、図3(b)のように多結晶シリコン膜14を約
4000オングストロームの膜厚で形成する。その後、
多結晶シリコン膜14にリンをドーピングし、パターニ
ングを行って図3(c)に示されるような多結晶シリコ
ン膜15を形成し、キャパシタを得る。
Then, the internal temperature of the furnace is lowered to, for example, 600 degrees Celsius at a temperature decreasing rate of 50 degrees Celsius per minute, and the pressure is reduced to about 0.5 Torr by vacuum evacuation. A SiH4 gas is introduced into the furnace, and a polycrystalline silicon film 14 is formed to a thickness of about 4000 angstroms as shown in FIG. afterwards,
The polycrystalline silicon film 14 is doped with phosphorus and patterned to form a polycrystalline silicon film 15 as shown in FIG. 3C, thereby obtaining a capacitor.

【0038】ここで、熱処理工程として酸化工程に限ら
ず、アニール処理等を同一の炉内で行うこともできる。
また、リンを成膜時にドープしながら多結晶シリコンを
堆積させるプロセスと、熱処理を行って多結晶シリコン
膜中のリンを活性化させるプロセスとを同一の炉内で行
うことで本発明を適用することもできる。あるいは、ガ
スエッチングによる半導体基板表面の洗浄処理と熱処理
とを組み合わせてもよい。また、図3では酸化膜13を
形成する下地膜は半導体基板11であるが、多結晶シリ
コン膜を下地膜として形成することも可能である。ゲー
ト絶縁膜を形成する場合には、シリコン酸化膜に限ら
ず、シリコン窒化膜や、シリコン窒化膜とシリコン酸化
膜との組み合わせを用いることもできる。
Here, the heat treatment step is not limited to the oxidation step, but an annealing treatment or the like can be performed in the same furnace.
Further, the present invention is applied by performing, in the same furnace, a process of depositing polycrystalline silicon while doping phosphorus during film formation and a process of performing heat treatment to activate phosphorus in the polycrystalline silicon film. You can also. Alternatively, cleaning treatment of the semiconductor substrate surface by gas etching and heat treatment may be combined. In FIG. 3, the underlying film on which the oxide film 13 is formed is the semiconductor substrate 11, but it is also possible to form a polycrystalline silicon film as the underlying film. When the gate insulating film is formed, not only the silicon oxide film but also a silicon nitride film or a combination of the silicon nitride film and the silicon oxide film can be used.

【0039】上述した実施例では、いずれもMOS型半
導体装置の製造を前提にしているが、液晶表示装置の加
工等、薄膜技術を応用した技術分野にも本発明を適用す
ることができる。
In each of the embodiments described above, it is assumed that a MOS type semiconductor device is manufactured. However, the present invention can be applied to a technical field to which thin film technology is applied, such as processing of a liquid crystal display device.

【0040】本発明の薄膜処理方法を行うための装置と
しては、次のような条件を満たす必要がある。 1.毎分摂氏50度以上の割合で昇降温が可能であり、
昇降温中にウェーハ面内での温度差が、摂氏20度以下
であること。 2.摂氏850度以上の高温熱処理が可能であること。 3.真空排気が可能であること。 4.CVDプロセス、熱処理プロセス、エッチングプロ
セスを行うことができるように、ガス供給機能を有する
こと。以下、本発明の一実施例による薄膜処理装置の構
成について図面を参照して説明する。図4にホットウォ
ール炉型のLP−CVD装置の縦断面を示す。全体が石
英アウタチューブ61で覆われ、その内部に石英インナ
チューブ62が設けられている。石英インナチューブ6
2の内部には、基板保持具64が設置されている。この
基板保持具64の詳細な構造は、図5に示されるようで
ある。石英ボード68の内周に、リング状トレイ69が
上下に平行に多数段設けられ、このリング状トレイ69
上に半導体ウェーハ70が載置されている。リング状ト
レイ69は、昇降温時の半導体ウェーハ70の面内温度
差を抑制すると同時に、CVD法を用いて薄膜を成形す
る時のウェーハ70面内の膜厚を均一にする効果があ
る。
An apparatus for performing the thin film processing method of the present invention must satisfy the following conditions. 1. It can raise and lower the temperature at a rate of 50 degrees Celsius or more per minute,
The temperature difference within the wafer surface during temperature rise and fall should be 20 degrees Celsius or less. 2. High temperature heat treatment of 850 degrees Celsius or more is possible. 3. Evacuation must be possible. 4. Having a gas supply function so that a CVD process, a heat treatment process, and an etching process can be performed. Hereinafter, a configuration of a thin film processing apparatus according to an embodiment of the present invention will be described with reference to the drawings. FIG. 4 shows a longitudinal section of a hot wall furnace type LP-CVD apparatus. The whole is covered with a quartz outer tube 61, and a quartz inner tube 62 is provided therein. Quartz inner tube 6
The substrate holder 64 is installed inside the second holder 2. The detailed structure of the substrate holder 64 is as shown in FIG. A number of ring-shaped trays 69 are provided in parallel on the inner periphery of the quartz board 68 in the vertical direction.
A semiconductor wafer 70 is mounted thereon. The ring-shaped tray 69 has an effect of suppressing an in-plane temperature difference of the semiconductor wafer 70 at the time of raising and lowering the temperature, and at the same time, making a film thickness on the surface of the wafer 70 uniform when forming a thin film by the CVD method.

【0041】本実施例による装置の特徴は、TEOS,
PH3,TMB,O等のCVD用材料ガス、エッチン
グガス、酸化用ガス、不活性ガス等を導入することがで
きる点と、半導体ウェーハ70相互間の膜厚を均一にす
るため、分散ノズルインジェクタ65が設けられている
点、さらには真空にするための排気系配管66を有し、
高温に耐え十分な気密性を持つフランジを備えている点
にある。ここで、フランジのシール材としてゴム性Oリ
ングを用いることはできず、中空メタルのOリングシー
ル等を用いる必要がある。
The features of the device according to the present embodiment are as follows: TEOS,
PH3, TMB, CVD material gas such as O 2 etching gas, oxidizing gas, and that can be introduced inert gas or the like, in order to uniform the film thickness between the semiconductor wafer 70 mutually, distribution nozzle injector 65 is provided, and further has an exhaust system piping 66 for making a vacuum,
It has a flange that can withstand high temperatures and has sufficient airtightness. Here, a rubber O-ring cannot be used as a sealing material for the flange, and a hollow metal O-ring seal or the like must be used.

【0042】本実施例による装置は、縦型炉構造による
ものである。しかし、毎分摂氏50度以上の割合で昇降
温することができ、摂氏850度以上の高温熱処理が可
能な炉体を有し、必要なプロセスガスの導入及び真空排
気の機能が備わっていれば、横型炉構造の装置でもよ
い。
The apparatus according to this embodiment has a vertical furnace structure. However, if it has a furnace body that can raise and lower the temperature at a rate of 50 degrees Celsius or more per minute, can perform high-temperature heat treatment at 850 degrees Celsius or more, and has the necessary process gas introduction and evacuation functions. Alternatively, an apparatus having a horizontal furnace structure may be used.

【0043】[0043]

【発明の効果】以上説明したように、本発明の薄膜処理
方法は、半導体基板をプロセス室に搬入し、プロセス室
から外部へ半導体基板を搬出することなく、少なくとも
1回の化学気相成長法による薄膜形成処理と熱処理とを
含む複数のプロセスを同一加熱源を用いて異なる温度で
行うことにより、製造時間が短縮されコスト低減に寄与
することができ、また大気中に基板が放置されて膜質が
変質したり汚染される虞がなく、信頼性及び歩留りの向
上を達成することができる。
As described above, according to the thin film processing method of the present invention, at least one chemical vapor deposition method is carried out without loading a semiconductor substrate into a process chamber and unloading the semiconductor substrate from the process chamber to the outside. By performing a plurality of processes including a thin film forming process and a heat treatment at different temperatures using the same heating source, the manufacturing time can be shortened and the cost can be reduced. There is no risk of deterioration or contamination, and improvement in reliability and yield can be achieved.

【0044】またこのような処理は、本発明の薄膜処理
装置を用いることで可能となる。
Such processing can be performed by using the thin film processing apparatus of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例による薄膜処理方法を示す工
程別素子断面図。
FIG. 1 is a sectional view of an element in each step showing a thin film processing method according to an embodiment of the present invention.

【図2】BPSG膜中にボイドが発生しない条件を示す
説明図。
FIG. 2 is an explanatory diagram showing conditions under which voids do not occur in a BPSG film.

【図3】本発明の他の実施例による薄膜処理方法を示す
工程別素子断面図。
FIG. 3 is a sectional view of an element according to a step showing a thin film processing method according to another embodiment of the present invention.

【図4】本発明の一実施例による薄膜処理装置の構成を
示した縦断面図。
FIG. 4 is a longitudinal sectional view showing a configuration of a thin film processing apparatus according to one embodiment of the present invention.

【図5】図4に示された装置の基板保持具を詳細に示し
た拡大図。
5 is an enlarged view showing the substrate holder of the apparatus shown in FIG. 4 in detail.

【図6】従来の薄膜処理方法を用いて形成したBPSG
膜の断面形状を示した縦断面図。
FIG. 6 shows a BPSG formed using a conventional thin film processing method.
FIG. 4 is a longitudinal sectional view showing a sectional shape of a film.

【図7】従来の薄膜処理方法を用いて形成したBPSG
膜の断面形状を示した縦断面図。
FIG. 7 shows a BPSG formed by using a conventional thin film processing method.
FIG. 4 is a longitudinal sectional view showing a sectional shape of a film.

【図8】従来の薄膜処理方法を用いてBPSG膜を形成
し、熱溶融でフローさせた場合の断面形状を示した縦断
面図。
FIG. 8 is a vertical cross-sectional view showing a cross-sectional shape when a BPSG film is formed by using a conventional thin film processing method and is caused to flow by hot melting.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 多結晶シリコン膜 3 BPSG膜 4 BPSG膜 5 BPSG膜 11 半導体基板 12 フィールド酸化膜 13 ゲート酸化膜 14 多結晶シリコン膜 15 多結晶シリコン膜 61 石英アウタチューブ 62 石英インナチューブ 63 ヒーター 64 基板保持具 65 分散イズルインジェクタ 66 排気系配管 67 メタル中空Oリング 68 石英ボード 69 リング状トレイ 70 基板 Reference Signs List 1 semiconductor substrate 2 polycrystalline silicon film 3 BPSG film 4 BPSG film 5 BPSG film 11 semiconductor substrate 12 field oxide film 13 gate oxide film 14 polycrystalline silicon film 15 polycrystalline silicon film 61 quartz outer tube 62 quartz inner tube 63 heater 64 substrate Holder 65 Dispersion nozzle injector 66 Exhaust system piping 67 Metal hollow O-ring 68 Quartz board 69 Ring tray 70 Substrate

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/205 H01L 21/31 H01L 21/22 C23C 16/00 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/205 H01L 21/31 H01L 21/22 C23C 16/00

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の被処理基板をプロセス室に搬入する
工程と、 前記プロセス室の内部で、前記プロセス室から外部へ前
記被処理基板を搬出することなく、少なくとも1回の化
学気相成長法による薄膜形成処理と、少なくとも1回の
熱処理とを含む複数のプロセスを、同一加熱源を用いて
異なる温度で行う工程と、 を備えることを特徴とする薄膜処理方法。
A step of loading a plurality of substrates into a process chamber; and performing at least one chemical vapor deposition inside the process chamber without unloading the substrates from the process chamber to the outside. Performing a plurality of processes including a thin film formation process using a heating method and at least one heat treatment at different temperatures using the same heating source.
【請求項2】前記熱処理は、前記プロセス室内におい
て、毎分摂氏50度以上の割合で昇温させて所定の温度
に到達した後行うことを特徴とする請求項1記載の薄膜
処理方法。
2. The thin film processing method according to claim 1, wherein the heat treatment is performed after the temperature is raised at a rate of 50 degrees Celsius per minute or more and reaches a predetermined temperature in the process chamber.
【請求項3】プロセス室内に複数の基板を平行に載置す
る手段と、 毎分摂氏50度以上の割合で、前記プロセス室内の温度
を昇降温させる加熱手段と、 プロセスを行うために必要なガスを、前記プロセス室内
に供給する手段と、 前記プロセス室内の空気を排出させる真空排気手段と、 を備え、 前記プロセス室の内部で、前記プロセス室から外部へ前
記被処理基板を搬出することなく、少なくとも1回の化
学気相成長法による薄膜形成処理と、少なくとも1回の
熱処理とを含む複数のプロセスを同一の前記加熱手段を
用いて異なる温度で行うことを特徴とする薄膜処理装
置。
3. A means for placing a plurality of substrates in parallel in a process chamber; a heating means for raising and lowering the temperature in the process chamber at a rate of 50 degrees Celsius per minute or more; Means for supplying a gas into the process chamber; and evacuation means for exhausting air in the process chamber, wherein the substrate to be processed is not carried out from the process chamber to the outside inside the process chamber. A thin film processing apparatus, wherein a plurality of processes including at least one thin film formation process by a chemical vapor deposition method and at least one heat treatment are performed at different temperatures by using the same heating means.
JP01354591A 1991-02-04 1991-02-04 Thin film processing method and apparatus Expired - Fee Related JP3154730B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01354591A JP3154730B2 (en) 1991-02-04 1991-02-04 Thin film processing method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01354591A JP3154730B2 (en) 1991-02-04 1991-02-04 Thin film processing method and apparatus

Publications (2)

Publication Number Publication Date
JPH04247623A JPH04247623A (en) 1992-09-03
JP3154730B2 true JP3154730B2 (en) 2001-04-09

Family

ID=11836129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01354591A Expired - Fee Related JP3154730B2 (en) 1991-02-04 1991-02-04 Thin film processing method and apparatus

Country Status (1)

Country Link
JP (1) JP3154730B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963059B2 (en) 2008-09-04 2015-02-24 Franz Haimer Maschinenbau Kg Inductive clamping device for clamping and unclamping tools

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184000B2 (en) * 1993-05-10 2001-07-09 株式会社東芝 Method and apparatus for forming thin film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963059B2 (en) 2008-09-04 2015-02-24 Franz Haimer Maschinenbau Kg Inductive clamping device for clamping and unclamping tools

Also Published As

Publication number Publication date
JPH04247623A (en) 1992-09-03

Similar Documents

Publication Publication Date Title
JP3437832B2 (en) Film forming method and film forming apparatus
US6350685B1 (en) Method for manufacturing semiconductor devices
JP3437830B2 (en) Film formation method
JPH07176627A (en) Fabrication of semiconductor device
JP3578155B2 (en) Oxidation method of the object
US5225036A (en) Method of manufacturing semiconductor device
JPH09102492A (en) Manufacture of semiconductor device and semiconductor manufacturing apparatus
KR100562541B1 (en) Process for forming a sion/teos interlevel dielectric with after-treatment of the cvd silicon oxynitride layer
JP3154730B2 (en) Thin film processing method and apparatus
JP2004111747A (en) Method of processing semiconductor substrate, and semiconductor device
JP3158259B2 (en) Film formation method
EP0420590B1 (en) Process for forming deposited film and process for producing semiconductor device
KR100243291B1 (en) Method for forming silicide layers in processes fabricating a semiconductor device
JPH10321556A (en) Deposition of film
US6090725A (en) Method for preventing bubble defects in BPSG film
JP2001168098A (en) Semiconductor device and method of forming pattern data
KR100262400B1 (en) Method of planarization semiconductor device
KR0139767B1 (en) Semiconductor device and fabricating method therefor
JPH02162722A (en) Manufacture of semiconductor device
JPH09260366A (en) Manufacture of semiconductor device
JP3173698B2 (en) Heat treatment method and apparatus
JPH10256183A (en) Manufacture of semiconductor device
JP3393213B2 (en) Film formation method
KR100549584B1 (en) Method for manufacturing isolation layer of semiconductor device
KR100444611B1 (en) Method for manufacturing semiconductor device to reduce stress of substrate by forming silicon nitride layer using plasma

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090202

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees