JP3158259B2 - Film formation method - Google Patents

Film formation method

Info

Publication number
JP3158259B2
JP3158259B2 JP03878692A JP3878692A JP3158259B2 JP 3158259 B2 JP3158259 B2 JP 3158259B2 JP 03878692 A JP03878692 A JP 03878692A JP 3878692 A JP3878692 A JP 3878692A JP 3158259 B2 JP3158259 B2 JP 3158259B2
Authority
JP
Japan
Prior art keywords
gas
film
forming
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03878692A
Other languages
Japanese (ja)
Other versions
JPH05251357A (en
Inventor
裕一 見方
勝弥 奥村
礼二 新納
義幸 藤田
博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Tokyo Electron Ltd
Original Assignee
Toshiba Corp
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Electron Ltd filed Critical Toshiba Corp
Priority to JP03878692A priority Critical patent/JP3158259B2/en
Publication of JPH05251357A publication Critical patent/JPH05251357A/en
Application granted granted Critical
Publication of JP3158259B2 publication Critical patent/JP3158259B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えば半導体デバイス
の製造工程における成膜方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a film forming method in, for example, a semiconductor device manufacturing process.

【0002】[0002]

【従来の技術】半導体デバイスにおいて、ポリシリコン
膜はトランジスタのゲート電極などをはじめ広範囲に用
いられており、特にデバイスの微細化が進んでディープ
サブミクロン領域になると、コンタクトホールの埋め込
み電極などを形成する場合に信頼性の高い材料として不
可欠のものになっている。このようなことからポリシリ
コン膜に不純物をドーピングする方法についても今後一
層検討を重ねなければならない状況にある。
2. Description of the Related Art In a semiconductor device, a polysilicon film is widely used including a gate electrode of a transistor and the like. In particular, when a device is miniaturized and a deep submicron region is formed, a buried electrode for a contact hole is formed. It has become indispensable as a highly reliable material. For these reasons, it is necessary to further study the method of doping the polysilicon film with impurities.

【0003】ところで、不純物例えばリン(P)をドー
プしたポリシリコン膜を形成する方法として、従来イオ
ン注入によりリンをポリシリコン膜内に打ち込み、その
後アニール処理する方法や、あるいはPOCl3ガスを
用いてP2O5膜をポリシリコン膜の表面に形成し、そ
の後拡散処理する方法などが知られている。
Incidentally, as a method of forming a polysilicon film doped with an impurity such as phosphorus (P), conventionally, a method of implanting phosphorus into a polysilicon film by ion implantation and then performing an annealing treatment, or a method of forming a P2O5 film using a POCl3 gas. There is known a method of forming a film on the surface of a polysilicon film and then performing a diffusion treatment.

【0004】またHOT−WALL型減圧CVDを利用
した方法として、例えばヘリウム(He)ガスでフォス
フィン(PH3)ガスを希釈したドープ用ガスと、モノ
シラン(SiH4)ガスまたはジシラン(Si2H6)
ガスを例えばヘリウムガスで希釈した成膜用ガスとを同
時に反応管内に供給すると共に、当該反応管内を所定の
減圧状態に維持しながら成膜するin−situ法が知
られている。
As a method utilizing HOT-WALL type low pressure CVD, for example, a doping gas obtained by diluting a phosphine (PH3) gas with a helium (He) gas, a monosilane (SiH4) gas or a disilane (Si2H6) gas is used.
There is known an in-situ method in which a film-forming gas diluted with, for example, helium gas is simultaneously supplied into a reaction tube and a film is formed while maintaining the inside of the reaction tube at a predetermined reduced pressure.

【0005】[0005]

【発明が解決しようとする課題】しかしながらイオン注
入によりリンをドープする方法は、イオン注入の衝撃に
よりポリシリコン膜中の結晶が破壊する欠点があるし、
またPOCl3ガスを用いた方法は、深さ方向の濃度均
一性が悪く、更にP2O5膜を削る工程を必要とするの
で工程が繁雑であるという欠点がある。
However, the method of doping phosphorus by ion implantation has a disadvantage that crystals in the polysilicon film are destroyed by the impact of ion implantation.
Further, the method using the POCl3 gas has the disadvantage that the concentration uniformity in the depth direction is poor, and furthermore, a step of shaving the P2O5 film is required, so that the step is complicated.

【0006】これに対し、in−situ法は、上述の
ような欠点がないし、またドープ用ガスの流量を調整す
ることにより薄膜中のリン濃度をコントロールできるな
どの利点があり、ポリシリコン膜を成膜する有効な方法
として広く実施されているが、このin−situ法に
おいては、ウエハの周縁部の膜厚が中央部よりも厚くな
る傾向が強く、膜厚についてウエハの面内均一性を得に
くいという欠点がある。ここでデバイスの微細化、高信
頼性の要求に伴い、膜厚の面内均一性についてもより一
層高めなければならず、このため従来では、例えば外径
がウエハの径よりも大きいダミーリングあるいはダミー
ディスクをウエハボートに設けて、これらの上に爪を介
してウエハを載置し、ウエハボートの外縁部における成
膜領域にダミーが存在することにより、その内方側にお
けるウエハの膜厚の面内均一性を確保するようにしてい
る。
On the other hand, the in-situ method does not have the above-mentioned drawbacks and has the advantage that the phosphorus concentration in the thin film can be controlled by adjusting the flow rate of the doping gas. Although widely used as an effective method for forming a film, in the in-situ method, the thickness of the peripheral portion of the wafer tends to be larger than that of the central portion, and the in-plane uniformity of the film thickness is reduced. There is a disadvantage that it is difficult to obtain. Here, with the demand for miniaturization and high reliability of the device, the in-plane uniformity of the film thickness must be further increased. For this reason, conventionally, for example, a dummy ring or an outer diameter having a larger outer diameter than the diameter of the wafer is required. Dummy disks are provided on a wafer boat, and wafers are placed on these wafers via claws. The presence of the dummy in the film formation area at the outer edge of the wafer boat allows the wafer thickness on the inner side to be reduced. In-plane uniformity is ensured.

【0007】しかしながらこのような方法では、治具類
が複雑になるのでコスト高になる上、面間距離が大きく
なってしまうのでウエハボートの段数が少なくなり、1
バッチ当りの処理枚数が少なくなるなどの欠点があっ
た。
However, in such a method, the jigs are complicated and the cost is high, and the distance between the surfaces is large.
There are drawbacks such as a reduced number of processed sheets per batch.

【0008】また一般にモノシランガスを用いてポリシ
リコン膜を形成する場合には良好なカバレ−ジ形状が得
られるが、モノシランガスとホスフィンガスとを同時に
流す場合には、図7に示すように凹部a内の側壁及び底
部の成膜速度が凹部a以外の箇所の成膜速度よりも小さ
くるため、凹部aの入口bが内部よりも狭くなってカバ
レ−ジ形状が悪くなり、この結果内部に空洞部(voi
d)cが形成されるおそれがあり、この傾向は、ポリシ
リコン膜中のリン濃度が高くなるにつれて大きくなって
いく。
In general, when a polysilicon film is formed using a monosilane gas, a good coverage shape can be obtained. However, when a monosilane gas and a phosphine gas are allowed to flow at the same time, as shown in FIG. Since the film forming rate at the side wall and the bottom of the concave portion is smaller than the film forming speed at a portion other than the concave portion a, the entrance b of the concave portion a becomes narrower than the inside, so that the coverage shape is deteriorated. (Voi
d) c may be formed, and this tendency increases as the phosphorus concentration in the polysilicon film increases.

【0009】本発明はこのような事情のもとになされた
ものであり、その目的は、不純物をドープした薄膜を成
膜するにあたって、膜厚の面内均一性を向上することが
でき、また良好なステップカバレ−ジを得ることのでき
る方法を提供することにある。
The present invention has been made under such circumstances, and an object thereof is to improve the in-plane uniformity of the film thickness when forming a thin film doped with impurities. An object of the present invention is to provide a method capable of obtaining good step coverage.

【0010】[0010]

【課題を解決するための手段】本発明は、不純物をドー
プした薄膜を被処理体上に成膜する方法において、シラ
ン系のガスである成膜用ガスを被処理雰囲気中に供給
て、シリコンからなる第1の層を形成する第1の工程
と、ドープ用ガスを被処理雰囲気中に供給するか、また
はドープ用ガスと共に成膜用ガスを被処理雰囲気中に供
給して不純物のみまたは不純物が高濃度の第2の層を形
成する第2の工程と、を交互に行うと共に、第2の工程
の後、第1の工程を行う前に第2の工程で用いたガスを
被処理雰囲気から排出する工程を行い、こうして複数の
第1の層の間に第2の層が挟まれた構造を有する薄膜を
得、その後前記薄膜を熱処理して第2の層の不純物を第
1の層内に拡散させることを特徴とする。
The present invention SUMMARY OF] is a method for forming a thin film doped with an impurity on the target object, Sila
The film forming gas is a down-based gas is supplied into the treatment atmosphere
A first step of forming a first layer made of silicon , and supplying a doping gas into the atmosphere to be processed, or supplying a film-forming gas into the atmosphere to be processed together with the doping gas to form an impurity. a second step and, the line alternating Utotomoni or only the impurities to form the second layer of high density, a second step
After that, before performing the first step, the gas used in the second step is
A process of discharging from the atmosphere to be processed is performed, and thus a plurality of
A thin film having a structure in which a second layer is sandwiched between first layers
Obtaining and then heat-treating the thin film to diffuse impurities in the second layer into the first layer.

【0011】[0011]

【作用】前記第1の工程及び第2の工程を交互に行うこ
とによって、例えば不純物を含まない第1の層と不純物
のみの第2の層とが交互に積層された積層体が得られ、
これを熱処理することによって第2の層の不純物が第1
の層内に拡散し、不純物をドープした薄膜が得られる。
ここで不純物の上にシリコンが付着するときに成膜速度
の面内不均一性が起こると考えられ、成膜用ガスとドー
プ用ガスとを同時に被処理雰囲気に供給すると、成膜中
は常に不純物が表面に点在した状態にあるから、成膜速
度の面内不均一性が起こり、このため薄膜の膜厚の面内
均一性が悪くなる。
By alternately performing the first step and the second step, a laminated body in which, for example, a first layer containing no impurities and a second layer containing only impurities are alternately obtained, is obtained.
This is subjected to a heat treatment so that impurities in the second layer are removed from the first layer.
And a thin film doped with impurities is obtained.
Here, it is considered that in-plane non-uniformity of the film-forming rate occurs when silicon is deposited on the impurity. If the film-forming gas and the doping gas are supplied to the atmosphere to be processed simultaneously, the film is always Since the impurities are scattered on the surface, in-plane non-uniformity of the film-forming speed occurs, and therefore, the in-plane uniformity of the film thickness of the thin film deteriorates.

【0012】これに対して本発明によれば、例えば成膜
用ガス及びドープ用ガスを交互に流す場合には、第2の
層を形成した後第1の層を形成する初期時にのみ成膜速
度の不均一性が起こり、また第1の工程にて成膜用ガス
に加えてドープ用ガスを流す場合にも不純物量は少ない
し、あるいは第2の工程にてドープ用ガスに加えて成膜
用ガスを流す場合にもシリコンの量は少ないので、結局
成膜中における成膜速度の面内不均一性の程度が小さ
く、この結果膜厚の面内均一性が向上する。
On the other hand, according to the present invention, for example, when a film-forming gas and a doping gas are alternately flowed, the film is formed only at the initial stage of forming the first layer after forming the second layer. When the doping gas is supplied in addition to the film-forming gas in the first step, the amount of impurities is small, or the rate is not uniform in the second step. Even when the film gas is supplied, the amount of silicon is small, so that the degree of in-plane non-uniformity of the film formation rate during the film formation is small .

【0013】[0013]

【実施例】図1は本発明方法を実施するための成膜装置
の一例を示す縦断側面図である。加熱炉1はベースプレ
ート10上に設置されており、金属板11の内面に積層
された断熱層12の内周面に、後述の反応管を囲統する
ようにヒータ13を設けて構成される。
FIG. 1 is a vertical sectional side view showing an example of a film forming apparatus for carrying out the method of the present invention. The heating furnace 1 is provided on a base plate 10, and is configured by providing a heater 13 on an inner peripheral surface of a heat insulating layer 12 laminated on an inner surface of a metal plate 11 so as to surround a reaction tube described later.

【0014】前記加熱炉1内には、例えば石英からな
る、上端が閉じている外筒21と、この外筒21内に同
心状に配置された例えば石英からなる内筒22とを備え
た、被処理雰囲気を形成する2重管構造の反応管2が設
けられている。
The heating furnace 1 includes an outer cylinder 21 made of, for example, quartz and having a closed upper end, and an inner cylinder 22 made of, for example, quartz concentrically arranged in the outer cylinder 21. A reaction tube 2 having a double tube structure for forming an atmosphere to be processed is provided.

【0015】前記外筒21及び内筒22は、各々その下
端にてステンレス等からなる筒状のマニホールド3に保
持されており、このマニホールド3は前記ベースプレー
ト10の開口部に挿入された状態で固定されている。前
記マニホールド3の下端開口部には、当該開口部を気密
に封止するためのキャップ部31が開閉自在に設けられ
ている。
The outer cylinder 21 and the inner cylinder 22 are respectively held at their lower ends by a cylindrical manifold 3 made of stainless steel or the like. The manifold 3 is fixed in a state inserted into the opening of the base plate 10. Have been. A cap 31 for hermetically sealing the opening is provided at the lower end opening of the manifold 3 so as to be openable and closable.

【0016】前記キャップ部31の中心部には、例えば
磁気シールにより気密な状態で回転可能な回転軸32が
挿通されており、回転軸32の下端は昇降台4の図示し
ない回転機構に接続されると共に、上端はターンテーブ
ル33に固定されている。前記ターンテーブル33の上
方側には、保温筒34を介してウエハボート5が搭載さ
れており、このウエハボート5は、例えば150枚の半
導体ウエハWを所定の間隔で積み重ねて収容できるよう
になっている。
A rotary shaft 32 that can rotate in a hermetically sealed state is inserted through the center of the cap portion 31 by, for example, a magnetic seal. The lower end of the rotary shaft 32 is connected to a rotating mechanism (not shown) of the lift 4. The upper end is fixed to the turntable 33. A wafer boat 5 is mounted on the upper side of the turntable 33 via a heat retaining cylinder 34. The wafer boat 5 can store, for example, 150 semiconductor wafers W stacked at a predetermined interval. ing.

【0017】前記昇降台4は、昇降軸41に沿って昇降
し、ウエハボート5を反応管2内に対してロード、アン
ロードする役割をもつものである。
The elevating table 4 moves up and down along the elevating shaft 41 to load and unload the wafer boat 5 into and from the reaction tube 2.

【0018】前記マニホールド3の下部側面には、成膜
用ガス例えばモノシラン(SiH4)ガスやジシランガ
ス(Si2H6)ガスを例えばヘリウムガスなどのキャ
リアガスと混合して反応管2内に導入するための第1の
ガス導入管61及び第2のガス導入管62が挿設されて
おり、これらガス導入管61、62は別系統の図示しな
いガス供給源に接続されている。そして第1のガス導入
管61は、ガス流出口がウエハボート5の上部に位置す
るように上方に向けてL字状に曲折されると共に、第2
のガス導入管62は、ガス流出口がウエハボート5の下
端部付近に位置するように同様にL字状に曲折されてい
る。このように成膜用ガスの導入管を長短2本の構造と
することにより、成膜用ガスをウエハボート5上の各ウ
エハWに対してより均一に供給することができる。
On the lower side surface of the manifold 3, a film forming gas such as a monosilane (SiH 4) gas or a disilane gas (Si 2 H 6) gas is mixed with a carrier gas such as a helium gas and introduced into the reaction tube 2. A first gas introduction pipe 61 and a second gas introduction pipe 62 are inserted, and these gas introduction pipes 61 and 62 are connected to a separate gas supply source (not shown). The first gas introduction pipe 61 is bent upward in an L shape so that the gas outlet is located above the wafer boat 5, and the second gas introduction pipe 61
Is similarly bent in an L-shape such that the gas outlet is located near the lower end of the wafer boat 5. In this way, by adopting a structure in which the film-forming gas introduction pipes have two long and short lines, the film-forming gas can be more uniformly supplied to each wafer W on the wafer boat 5.

【0019】また前記マニホールド3の下部側面には、
ドープ用ガス例えばフォスフィン(PH3)をヘリウム
ガスなどのキャリアガスと混合して反応管2内に導入す
るための第3の導入管7が水平に挿設されている。
On the lower side surface of the manifold 3,
A third introduction pipe 7 for horizontally mixing a doping gas such as phosphine (PH3) with a carrier gas such as helium gas and introducing the mixed gas into the reaction tube 2 is provided.

【0020】一方前記マニホールド3の上部側面には、
外筒21と内筒22との間隙から処理ガスを排出して反
応管2内を所定の減圧雰囲気に設定するための、図示し
ない真空ポンプに連結された排気管8が接続されてい
る。
On the other hand, on the upper side surface of the manifold 3,
An exhaust pipe 8 connected to a vacuum pump (not shown) for discharging the processing gas from the gap between the outer cylinder 21 and the inner cylinder 22 to set the inside of the reaction tube 2 to a predetermined reduced pressure atmosphere is connected.

【0021】次に上述の成膜装置を用いた本発明方法の
実施例について説明する。先ずヒータ13により、ウエ
ハボート5のセンター部(上下方向の中央部)の温度が
例えば620℃となるように反応管2内の被処理雰囲気
を加熱しておいて、反応管2内に下方開口部から昇降台
4により、例えば4.76mmのピッチで100枚のウ
エハWを収容したウエハボート5をロードする。
Next, an embodiment of the method of the present invention using the above-described film forming apparatus will be described. First, the atmosphere to be processed in the reaction tube 2 is heated by the heater 13 so that the temperature of the center portion (central portion in the vertical direction) of the wafer boat 5 becomes, for example, 620 ° C. A wafer boat 5 containing 100 wafers W is loaded from the unit by the lift 4 at a pitch of, for example, 4.76 mm.

【0022】次に反応管2内を所定の真空度例えば1×
10−3Torrまで真空引きした後に第2のガス導入
管62(短い方のガス導入管)から薄膜の主成分を含む
成膜用ガスである100%のモノシランガスを180S
CCMの流量で内筒22内に導入いると共に、反応管2
内を0.4Torrの圧力となるように排気を行い、ウ
エハボート5を例えば3rpmの回転数で回転させなが
ら10分間成膜を行う。
Next, a predetermined degree of vacuum, for example, 1 ×
After evacuating to 10-3 Torr, a 100% monosilane gas, which is a film forming gas containing a main component of the thin film, is supplied from the second gas introduction pipe 62 (the shorter gas introduction pipe) for 180 seconds.
While being introduced into the inner cylinder 22 at the flow rate of CCM, the reaction tube 2
The inside is evacuated to a pressure of 0.4 Torr, and the film is formed for 10 minutes while rotating the wafer boat 5 at a rotation speed of, for example, 3 rpm.

【0023】続いてモノシランガスの供給を止め、反応
管2内のガス(モノシランガス)を排出するために、排
気管8に接続された図示しない真空ポンプにより例えば
30秒間程度真空引きする。
Then, the supply of the monosilane gas is stopped, and the gas (monosilane gas) in the reaction tube 2 is exhausted by, for example, a vacuum pump (not shown) connected to the exhaust pipe 8 for about 30 seconds.

【0024】しかる後第3のガス導入管7からドープ用
ガスである例えばフォスフィンガスをヘリウムガスで1
0%に希釈した混合ガスを100SCCMの流量で内筒
22内に導入すると共に、反応管2内を0.5Torr
の圧力となるように排気を行い例えば1分間成膜を行
う。続いてドープ用ガスの供給を止め、反応管2内のガ
スを反応管2内から排出するために例えば30秒間程度
真空引きし、その後第1のガス導入管61及び第2のガ
ス導入管62からモノシランガスを夫々100SCCM
及び80SCCMの流量で内筒22内に導入すると共に
反応管2内を0.4Torrとなるように排気を行い、
例えば10分間成膜を行う。この成膜を行った後に更に
反応管2内のガスを排出するために同様に30秒間程度
真空引きする。
Thereafter, a doping gas, for example, phosphine gas, is supplied from the third gas introduction pipe 7 with helium gas.
The mixed gas diluted to 0% is introduced into the inner cylinder 22 at a flow rate of 100 SCCM, and the inside of the reaction tube 2 is 0.5 Torr.
And the film is formed for, for example, one minute. Subsequently, the supply of the doping gas is stopped, and the gas in the reaction tube 2 is evacuated, for example, for about 30 seconds in order to exhaust the gas from the reaction tube 2, and then the first gas introduction tube 61 and the second gas introduction tube 62 100 SCCM each from monosilane gas
And at a flow rate of 80 SCCM into the inner cylinder 22 and exhaust the inside of the reaction tube 2 to 0.4 Torr.
For example, film formation is performed for 10 minutes. After this film formation, vacuum is drawn for about 30 seconds in order to further discharge the gas in the reaction tube 2.

【0025】このような操作によって、先ずウエハWの
表面にポリシリコン層が形成され、その上にリン吸着層
及びポリシリコン層がこの順に形成される。そしてこの
実施例では、図2のシーケンス図に示すようにリン吸着
層を形成する工程以後の各工程、即ちリン吸着層形成→
排気→ポリシリコン層形成→排気の各工程を複数回例え
ば20回繰り返すことによって図3に示すようにポリシ
リコン層91の間にリン吸着層92が挟まれたいわばサ
ンドイッチ構造の積層体9が形成される。この実施例に
おいて、モノシランガスによりポリシリコン層91を形
成する工程、及びフォスフィンガスによりリン吸着層9
2を形成する工程は、夫々本発明の第1の工程及び第2
の工程に相当するものである。
By such an operation, first, a polysilicon layer is formed on the surface of the wafer W, and a phosphorus adsorption layer and a polysilicon layer are formed thereon in this order. In this embodiment, as shown in the sequence diagram of FIG. 2, each step after the step of forming the phosphorus adsorption layer, that is, the formation of the phosphorus adsorption layer →
By repeating the steps of evacuation → polysilicon layer formation → evacuation a plurality of times, for example, 20 times, a laminate 9 having a sandwich structure in which a phosphorus adsorption layer 92 is interposed between the polysilicon layers 91 as shown in FIG. 3 is formed. Is done. In this embodiment, a step of forming the polysilicon layer 91 with a monosilane gas and a step of forming a phosphorus adsorption layer 9 with a phosphine gas are described.
2 are formed by the first step and the second step of the present invention, respectively.
This corresponds to the step of

【0026】そしてこのような操作を行った後に反応管
2内を窒素(N2)ガス雰囲気下で900℃に加熱し
て、上述の積層体9に対してアニール処理を60分間行
ったところ、リン濃度が2×1020個/CC、膜厚が
4000オングストロームのポリシリコン薄膜が得ら
れ、このポリシリコン薄膜の面内均一性は±2.1〜
3.4%であった。
After performing such an operation, the inside of the reaction tube 2 is heated to 900 ° C. in a nitrogen (N 2) gas atmosphere, and the above-mentioned laminate 9 is annealed for 60 minutes. A polysilicon thin film having a concentration of 2 × 1020 / CC and a thickness of 4000 Å is obtained, and the in-plane uniformity of the polysilicon thin film is ± 2.1 to
It was 3.4%.

【0027】上述実施例において、シリコン層91を形
成する場合、被処理雰囲気の温度を580℃以下、また
は610℃以上とすることが望ましい。その理由はシリ
コンは580℃以下ではアモルファス状態、610℃以
上では多結晶状態であり、この間の温度範囲では、両方
の状態が入り混ざっていて表面が粗くなり、このためリ
ンの吸着量について面間の吸着量のばらつきが大きいか
らである。
In the above embodiment, when the silicon layer 91 is formed, the temperature of the atmosphere to be processed is desirably 580 ° C. or lower, or 610 ° C. or higher. The reason is that silicon is in an amorphous state at 580 ° C. or lower and is in a polycrystalline state at 610 ° C. or higher. In a temperature range between the two, both states are mixed and the surface becomes rough. This is because the variation in the adsorption amount is large.

【0028】次にリン吸着層92を40層形成した他は
上述実施例と全く同様にして薄膜を形成し、またリン吸
着層92を8層形成した他は上述実施例と全く同様にし
て薄膜を形成し、各薄膜の成膜速度とウエハの高さ位置
との関係を調べたところ、図4に示す結果が得られた。
図4において縦軸は、図3に示すサンドイッチ構造の薄
膜(積層体)の厚さを成膜に要した時間(各工程の排気
時間は除く)で割り算して得た成膜速度であり、横軸は
ウエハボートの最下段から数えた位置である。また図4
中○、△、□は夫々リン吸着層が40層、20層、8層
に対応するデータである。各条件において成膜速度の面
内均一性、面間均一性を評価したところ、次のとおりで
あった。
Next, a thin film was formed in exactly the same manner as in the above embodiment except that 40 phosphorus adsorption layers 92 were formed, and a thin film was formed in exactly the same manner as in the above embodiment except that eight phosphorus adsorption layers 92 were formed. Was formed, and the relationship between the deposition rate of each thin film and the height position of the wafer was examined. The result shown in FIG. 4 was obtained.
In FIG. 4, the vertical axis represents the film formation rate obtained by dividing the thickness of the thin film (laminate) having the sandwich structure shown in FIG. 3 by the time required for film formation (excluding the exhaust time in each process). The horizontal axis is the position counted from the bottom of the wafer boat. FIG. 4
The middle circles, triangles, and squares are data corresponding to 40, 20, and 8 phosphorus adsorption layers, respectively. The in-plane uniformity and the inter-plane uniformity of the film forming rate were evaluated under the respective conditions, and the results were as follows.

【0029】(リン吸着層が8層の場合) 面内均一性:±1.3〜1.9% 面間均一性:±3.
7% (リン吸着層が20層の場合) 面内均一性:±2.1〜3.4% 面間均一性:2.3
% (リン吸着層が40層の場合) 面内均一性:±3.6〜4.7% 面間均一性:±2.
9% 以上の結果において、フォスフィンガスとモノシランガ
スとを同時に反応管内に導入して成膜していたin−s
itu法における膜厚の面内均一性が10%前後である
ことからすれば、各条件の膜厚の面内均一性はin−s
itu法に比べて格段に向上していることが理解でき
る。
(In the case of eight phosphorus adsorption layers) In-plane uniformity: ± 1.3 to 1.9% Inter-plane uniformity: ± 3.
7% (when the phosphorus adsorption layer is 20 layers) In-plane uniformity: ± 2.1 to 3.4% Inter-plane uniformity: 2.3
% (When the phosphorus adsorption layer is 40 layers) In-plane uniformity: ± 3.6 to 4.7% Inter-plane uniformity: ± 2.
In the result of 9% or more, the phosphine gas and the monosilane gas were simultaneously introduced into the reaction tube to form an in-s film.
Given that the in-plane uniformity of the film thickness in the itu method is about 10%, the in-plane uniformity of the film thickness under each condition is in-s.
It can be understood that the improvement is remarkably improved as compared with the itu method.

【0030】また成膜速度は、in−situ法の場合
10オングストローム/分程度であるが、本発明方法で
は図4からわかるように25オングストローム/分〜5
5オングストローム/分であり、従って本発明方法の方
が可成り早くなっている。そしてまた膜厚の面間均一性
についてもin−situ法の場合10%程度であるこ
とから、本発明方法はin−situ法に比べて優れて
いることがわかる。
The film formation rate is about 10 Å / min in the case of the in-situ method, but in the method of the present invention, as shown in FIG.
5 Angstroms / minute, so the method of the invention is considerably faster. In addition, the in-situ method has a film thickness uniformity of about 10% in the in-situ method, which indicates that the method of the present invention is superior to the in-situ method.

【0031】更に上述の各条件で得られた薄膜について
リン濃度の面間均一性、比抵抗の面間均一性についても
調べたところ、夫々5%前後、及び2〜4%程度であ
り、良好な結果であった。
Further, the thin film obtained under each of the above conditions was also examined for the uniformity of the phosphorus concentration between the surfaces and the uniformity of the specific resistance between the surfaces. The results were about 5% and about 2 to 4%, respectively. It was a good result.

【0032】更にまた第1の層であるポリシリコン層の
厚さと、薄膜のリン濃度との関係を調べるために、ポリ
シリコン層の厚さを種々変えて、リン濃度を測定したと
ころ、図5に示す結果が得られた。ただし、モノシラン
ガスを反応管内に供給する時間をコントロールした以外
は上述実施例と同様の方法で実施した。この結果からリ
ン濃度と第1の層であるポリシリコン層の厚さとの関係
については非常に直線性が良く、従ってポリシリコン層
の厚さをコントロールすることによりリン濃度をコント
ロールできることがわかる。
Further, in order to examine the relationship between the thickness of the polysilicon layer as the first layer and the phosphorus concentration of the thin film, the phosphorus concentration was measured while changing the thickness of the polysilicon layer in various ways. The result shown in FIG. However, the procedure was performed in the same manner as in the above example, except that the time for supplying the monosilane gas into the reaction tube was controlled. From this result, it can be seen that the relationship between the phosphorus concentration and the thickness of the polysilicon layer as the first layer is very linear, and that the phosphorus concentration can be controlled by controlling the thickness of the polysilicon layer.

【0033】ここで従来のin−situ法で得られた
薄膜の膜厚の面内均一性が悪い理由について考察する
と、既に(作用)の項にて述べたように、この場合リン
の上にシリコンが付着するときに成膜速度の面内不均一
性が起こると考えられる。即ち膜表面にリンが吸着して
いる場合、モノシランがこのリンにより跳ね返されて付
着することができず、専らモノシランの気相中の分解反
応により生成されたSiH2の付着を介してシリコンが
吸着されるが、気相中における分解反応(SiH2の生
成反応)の起こる確率が小さいので、シリコンの吸着速
度はSiH2の供給律速となり、このためウエハの周縁
部側の成膜速度が中央部よりも大きくなって、膜厚の面
内不均一性が起こると推察される。このことは例えばジ
シラン(Si2H6)ガスを用いる場合も同様である。
Here, the reason why the in-plane uniformity of the film thickness of the thin film obtained by the conventional in-situ method is poor is considered. As already described in the section (action), in this case, It is considered that in-plane non-uniformity of the film forming rate occurs when silicon is attached. That is, when phosphorus is adsorbed on the film surface, monosilane is repelled by the phosphorus and cannot be adhered, and silicon is adsorbed exclusively through adhesion of SiH2 generated by a decomposition reaction of monosilane in a gas phase. However, since the probability of occurrence of a decomposition reaction (a reaction of forming SiH2) in the gas phase is small, the silicon adsorption rate is determined by the rate of supply of SiH2, so that the film forming rate on the peripheral side of the wafer is higher than that in the center. It is presumed that in-plane non-uniformity of the film thickness occurs. This is the same when, for example, a disilane (Si2H6) gas is used.

【0034】このような現象はin−situ法では常
時起こっているが、上述実施例では、リン吸着層を形成
した後ポリシリコン層を形成するときの初期にのみ起こ
るので、膜厚の面内均一性が向上しかつ成膜速度が大き
くなるものと考えられる。従って第2の工程(リン吸着
層を形成する工程)と第1の工程(ポリシリコン層を形
成する工程)との間に、上述の実施例の如く反応管内の
ガスを排気し、モノシランガスとフォスフィンガスとが
混合した状態で成膜が進行することを避けることが望ま
しい。また上述実施例の方法によれば、ノンド−プのポ
リシリコン膜が凹部内においても交互に積層されていく
ため、ステップカバレ−ジの形状についても、図6に示
すようにノンド−プのポリシリコン膜を成膜する場合と
同様に非常に良好であり、凹部a内にvoid(空洞
部)は存在しなかった。
Although such a phenomenon always occurs in the in-situ method, in the above-described embodiment, it occurs only at the initial stage of forming the polysilicon layer after the formation of the phosphorus adsorption layer. It is considered that the uniformity is improved and the deposition rate is increased. Therefore, between the second step ( the step of forming the phosphorus adsorption layer) and the first step ( the step of forming the polysilicon layer), the gas in the reaction tube is evacuated as in the above-described embodiment, and the monosilane gas and the phosphorous gas are discharged. It is desirable to prevent film formation from proceeding in a state where the fin gas is mixed. Further, according to the method of the above-described embodiment, since the non-doped polysilicon films are alternately laminated even in the concave portions, the shape of the step coverage is also changed as shown in FIG. It was very good as in the case of forming a silicon film, and no void was present in the concave portion a.

【0035】以上において本発明では、第1の工程にお
いて成膜用ガスとドープ用ガスとを混合して不純物濃度
の低い第1の層を形成するようにしてもよいし、あるい
はまた第2の工程において成膜用ガスとドープ用ガスと
を混合して不純物濃度の高い第2の層を形成するように
してもよい。
As described above, in the present invention, in the first step, a first gas having a low impurity concentration may be formed by mixing a film-forming gas and a doping gas, In the step, a second gas having a high impurity concentration may be formed by mixing a film forming gas and a doping gas.

【0036】そしてサンドイッチ構造の積層体を熱処理
するにあたっては、アニール処理を行わなくても、その
後に酸化、拡散、CVD処理などが行われる場合には、
これら熱処理で代用することができる。
[0036] Then when heat-treating the laminate of the sandwich, if even without annealing treatment, followed by oxidation, diffusion, such as the CVD process is performed,
These heat treatments can be substituted.

【0037】なお本発明では不純物としてリンに限定さ
れるものではない。
In the present invention, the impurities are not limited to phosphorus .

【0038】[0038]

【発明の効果】本発明によれば、不純物が零または低濃
度の第1の層と、不純物が全部または高濃度の第2の層
とを交互に積層し、その後熱処理して不純物をドーピン
グした薄膜を得ている。従ってドープ用ガスと成膜用ガ
スとを同時に供給しながら所定濃度の不純物を含む薄膜
を成長させる場合に比べ、既述したように成膜速度の面
内不均一性の程度を小さく抑えることができるので、膜
厚の面内均一性の高い薄膜が得られると共に、良好なス
テップカバレ−ジ形状を得ることができる。
According to the present invention, the first layer having zero or low concentration of impurities and the second layer having all or high concentration of impurities are alternately stacked, and then the impurities are doped by heat treatment. I have a thin film. Therefore, as described above, the degree of in-plane non-uniformity of the film formation rate can be reduced as compared with the case where a thin film containing a predetermined concentration of impurities is grown while simultaneously supplying the doping gas and the film formation gas. As a result, a thin film having high in-plane uniformity of the film thickness can be obtained, and a good step coverage shape can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例で用いる装置の一例を示す縦断
側面図である。
FIG. 1 is a vertical sectional side view showing an example of an apparatus used in an embodiment of the present invention.

【図2】ガス供給のシーケンスの一例を示す説明図であ
る。
FIG. 2 is an explanatory diagram showing an example of a gas supply sequence.

【図3】熱処理前の積層体を示す説明図である。FIG. 3 is an explanatory view showing a laminate before a heat treatment.

【図4】成膜速度の面間分布を示す特性図である。FIG. 4 is a characteristic diagram showing an inter-plane distribution of a film forming speed.

【図5】ポリシリコン層の厚さとリン濃度との関係を示
す特性図である。
FIG. 5 is a characteristic diagram showing a relationship between a thickness of a polysilicon layer and a phosphorus concentration.

【図6】本発明方法で得られたステップカバレージ形状
の説明図である。
FIG. 6 is an explanatory diagram of a step coverage shape obtained by the method of the present invention.

【図7】従来方法で得られたステップカバレージ形状の
説明図である。
FIG. 7 is an explanatory diagram of a step coverage shape obtained by a conventional method.

【符号の説明】[Explanation of symbols]

1 加熱炉 2 反応管 3 マニホールド 4 昇降台 5 ウエハボート 61、62、7 ガス導入管 8 排気管 91 ポリシリコン層 92 リン吸着層 DESCRIPTION OF SYMBOLS 1 Heating furnace 2 Reaction tube 3 Manifold 4 Lifting table 5 Wafer boat 61, 62, 7 Gas introduction tube 8 Exhaust tube 91 Polysilicon layer 92 Phosphorus adsorption layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新納 礼二 東京都新宿区西新宿2丁目3番1号 東 京エレクトロン株式会社内 (72)発明者 藤田 義幸 東京都新宿区西新宿2丁目3番1号 東 京エレクトロン株式会社内 (72)発明者 鈴木 博 岩手県江刺市岩谷堂字松長根52番地 東 京エレクトロン東北株式会社内 (56)参考文献 特開 平1−186615(JP,A) 特開 平4−5824(JP,A) 特開 平5−62904(JP,A) 特開 昭64−44013(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/205 H01L 21/225 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Reiji Shinno 2-3-1 Nishi-Shinjuku, Shinjuku-ku, Tokyo Inside Tokyo Electron Limited (72) Inventor Yoshiyuki Fujita 2-3-1 Nishi-Shinjuku, Shinjuku-ku, Tokyo No. Tokyo Electron Co., Ltd. (72) Inventor Hiroshi Suzuki 52 Imatsudane, Iwayado, Esashi City, Iwate Prefecture Inside Tokyo Electron Tohoku Co., Ltd. (56) References JP-A-1-186615 (JP, A) JP JP-A-4-5824 (JP, A) JP-A-5-62904 (JP, A) JP-A-64-44013 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21 / 205 H01L 21/225

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 不純物をドープした薄膜を被処理体上に
成膜する方法において、シラン系のガスである 成膜用ガスを被処理雰囲気中に供
して、シリコンからなる第1の層を形成する第1の工
程と、 ドープ用ガスを被処理雰囲気中に供給するか、またはド
ープ用ガスと共に成膜用ガスを被処理雰囲気中に供給し
て不純物のみまたは不純物が高濃度の第2の層を形成す
る第2の工程と、 を交互に行うと共に、第2の工程の後、第1の工程を行
う前に第2の工程で用いたガスを被処理雰囲気から排出
する工程を行い、こうして複数の第1の層の間に第2の
層が挟まれた構造を有する薄膜を得、その後前記薄膜を
熱処理して第2の層の不純物を第1の層内に拡散させる
ことを特徴とする成膜方法。
In a method for forming a thin film doped with an impurity on an object to be processed, a film-forming gas which is a silane-based gas is supplied into an atmosphere to be processed to form a first layer made of silicon. A first step of forming, and supplying a doping gas into the atmosphere to be processed, or supplying a film-forming gas together with the doping gas into the atmosphere to be processed to form a second impurity containing only impurities or a high concentration of impurities. after the second row and steps, the alternating Utotomoni, second step of forming a layer, line a first step
The gas used in the second step before the process
Performing a second step between the plurality of first layers.
A film forming method comprising: obtaining a thin film having a structure in which layers are sandwiched; and thereafter heat-treating the thin film to diffuse impurities of a second layer into the first layer.
JP03878692A 1992-01-29 1992-01-29 Film formation method Expired - Lifetime JP3158259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03878692A JP3158259B2 (en) 1992-01-29 1992-01-29 Film formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03878692A JP3158259B2 (en) 1992-01-29 1992-01-29 Film formation method

Publications (2)

Publication Number Publication Date
JPH05251357A JPH05251357A (en) 1993-09-28
JP3158259B2 true JP3158259B2 (en) 2001-04-23

Family

ID=12534988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03878692A Expired - Lifetime JP3158259B2 (en) 1992-01-29 1992-01-29 Film formation method

Country Status (1)

Country Link
JP (1) JP3158259B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057654A2 (en) * 2002-12-20 2004-07-08 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
WO2007108401A1 (en) * 2006-03-20 2007-09-27 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method and substrate processing apparatus
JPWO2008126729A1 (en) * 2007-04-06 2010-07-22 シャープ株式会社 Semiconductor device, method for manufacturing the same, and electronic device including the semiconductor device
JP5696530B2 (en) * 2010-05-01 2015-04-08 東京エレクトロン株式会社 Thin film forming method and film forming apparatus
JP5741382B2 (en) 2011-09-30 2015-07-01 東京エレクトロン株式会社 Thin film forming method and film forming apparatus
US11374112B2 (en) * 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
WO2019147400A1 (en) * 2018-01-24 2019-08-01 Applied Materials, Inc. Seam healing using high pressure anneal
JP7412257B2 (en) * 2019-12-20 2024-01-12 東京エレクトロン株式会社 Etching method, substrate processing equipment, and substrate processing system
US20230127833A1 (en) * 2021-10-27 2023-04-27 Asm Ip Holding B.V. Method of forming a doped polysilicon layer

Also Published As

Publication number Publication date
JPH05251357A (en) 1993-09-28

Similar Documents

Publication Publication Date Title
JP3023982B2 (en) Film formation method
JP5240159B2 (en) Film forming apparatus and film forming method
JP3373990B2 (en) Film forming apparatus and method
US6218293B1 (en) Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
US7446366B2 (en) Process sequence for doped silicon fill of deep trenches
JPH0969496A (en) Polysilicon/tungsten silicide multilayer composite formed onintegrated circuit structure and manufacture thereof
JP3158259B2 (en) Film formation method
JP4259247B2 (en) Deposition method
JPH0786174A (en) Film deposition system
JP2819073B2 (en) Method of forming doped thin film
JP4655495B2 (en) Deposition method
US5677235A (en) Method for forming silicon film
JP3432601B2 (en) Film formation method
JPH11168090A (en) Semiconductor manufacturing method
JP4655578B2 (en) Film forming apparatus and film forming method
JPS63175418A (en) Doped polycrystalline silicon layer for semiconductor device
JPH0714826A (en) Thin film forming device
JP3173698B2 (en) Heat treatment method and apparatus
JP3154730B2 (en) Thin film processing method and apparatus
JPS63228626A (en) Method and apparatus for forming thin film
JPH05251347A (en) Film formation method
US7763550B2 (en) Method of forming a layer on a wafer
JP3230185B2 (en) Deposition method of uniform dielectric layer
JPH06120150A (en) Thin film treatment
WO2024095887A1 (en) Method for manufacturing semiconductor device, manufacturing device for semiconductor device, and semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090216

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 11

EXPY Cancellation because of completion of term