JP3152501B2 - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JP3152501B2
JP3152501B2 JP13692092A JP13692092A JP3152501B2 JP 3152501 B2 JP3152501 B2 JP 3152501B2 JP 13692092 A JP13692092 A JP 13692092A JP 13692092 A JP13692092 A JP 13692092A JP 3152501 B2 JP3152501 B2 JP 3152501B2
Authority
JP
Japan
Prior art keywords
microcomputer
integrated circuit
board
conductive path
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13692092A
Other languages
Japanese (ja)
Other versions
JPH05333111A (en
Inventor
栄寿 前原
純一 飯村
永 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13692092A priority Critical patent/JP3152501B2/en
Publication of JPH05333111A publication Critical patent/JPH05333111A/en
Application granted granted Critical
Publication of JP3152501B2 publication Critical patent/JP3152501B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は集積回路基板にマイクロ
コンピュータを実装し、そのマイクロコンピュータの機
能チェックが可能なマイクロコンピュータ内蔵型の混成
集積回路装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit device with a built-in microcomputer in which a microcomputer is mounted on an integrated circuit board and the function of the microcomputer can be checked.

【0002】[0002]

【従来の技術】既にマスクROMにより書込まれた記憶
情報が内蔵されたマイクロコンピュータは各種電子機器
に好んで用いられている。このマイクロコンピュータ
は、制御用あるいは駆動用集積回路と共に現在、その殆
んどがプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路(IC)チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ICチップが合成樹脂
によって被覆され、極めて小型軽量化が達成されてい
る。
2. Description of the Related Art Microcomputers having stored information already written in a mask ROM are preferably used in various electronic devices. Most of these microcomputers are currently mounted on printed wiring boards together with control or drive integrated circuits. In various electronic devices that are required to be reduced in size and weight, a semiconductor integrated circuit (IC) chip is directly mounted on a printed wiring board by a technique called chip-on-board, and after required wiring is applied, The IC chip including the wiring portion is covered with a synthetic resin, and extremely small and light weight is achieved.

【0003】かかる従来のマイクロコンピュータの実装
構造を図4に示す。図4は従来のマイクロコンピュータ
の一部断面を有する斜視図であって、主表面上に導電性
配線パターン(41)が形成されたガラス・エポキシ樹
脂などから構成された絶縁性基板(42)のスルーホー
ル(43)にサーディップ型パッケージに組込まれたマ
イクロコンピュータ(44)が搭載されている。このマ
イクロコンピュータ(44)はヘッダー(45)及びキ
ャップ(46)を有し、前記ヘッダー(45)はセラミ
ック基材(47)に外部導出リード(48)か低融点ガ
ラス材で接着されている。又このヘッダー(45)はガ
ラスに金粉が多量に混入したいわゆる金ペーストを焼結
した素子搭載部(50)が前記低融点ガラス材上あるい
はセラミック基材(47)上に接着されており、この素
子搭載部(50)にマイクロコンピュータチップ(5
1)が装着され、このチップ(51)の電極と前記外部
導出リード(48)とが金属細線(52)によって接続
されている。このキャップ(46)は低融点ガラスによ
ってヘッダー(45)に配置されたマイクロコンピュー
タチップ(51)を密封している。この様にマイクロコ
ンピュータチップ(51)を密封したマイクロコンピュ
ータ(44)は、前記絶縁性基板(42)のスルーホー
ル(43)に外部導出リード(48)を挿通させ半田に
よって固定される。このスルーホール(43)は導電性
配線パターン(41)によって所要の配線引回しが施さ
れ、前記絶縁性基板の端部に設けられた雄型コネクタ端
子部(55)から図示しない雌型コネクタへと接続され
る。
FIG. 4 shows a mounting structure of such a conventional microcomputer. FIG. 4 is a perspective view having a partial cross section of a conventional microcomputer, showing an insulating substrate (42) made of glass epoxy resin or the like having a conductive wiring pattern (41) formed on a main surface. A microcomputer (44) incorporated in a cerdip type package is mounted in the through hole (43). The microcomputer (44) has a header (45) and a cap (46), and the header (45) is adhered to a ceramic base (47) by an external lead (48) or a low-melting glass material. The header (45) has an element mounting portion (50) obtained by sintering a so-called gold paste in which a large amount of gold powder is mixed into glass, and is adhered on the low melting point glass material or the ceramic base material (47). A microcomputer chip (5) is mounted on the element mounting portion (50).
1) is mounted, and the electrode of the chip (51) and the external lead (48) are connected by a thin metal wire (52). The cap (46) seals the microcomputer chip (51) disposed on the header (45) with low-melting glass. The microcomputer (44) in which the microcomputer chip (51) is sealed in this way is fixed by soldering by inserting an external lead (48) into the through hole (43) of the insulating substrate (42). This through hole (43) is provided with a required wiring by the conductive wiring pattern (41), and is connected from a male connector terminal portion (55) provided at an end of the insulating substrate to a female connector (not shown). Connected to

【0004】さて、かかる従来のマイクロコンピュータ
素子の実装構造は、マイクロコンピュータチップ(5
1)に比べパッケージ外形が極めて大きく、平面占有率
もさることながら三次元、つまり高さもチップの高さの
数倍となり、薄型化に極めて不利である。更にスルーホ
ール(43)に外部導出リードを挿通した後、半田など
で固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってマイクロコンピュー
タ素子を一旦パッケージに組立てることである。
The mounting structure of such a conventional microcomputer element is a microcomputer chip (5).
Compared with 1), the package outer shape is extremely large, and the package occupancy is not only three-dimensional but also several times the height of the chip, which is extremely disadvantageous for thinning. Further, after the external lead is inserted into the through hole (43), it is necessary to fix the lead with solder or the like. A further significant disadvantage is that the microcomputer element is once assembled into a package prior to mounting on an insulating substrate.

【0005】ここではサーディップパッケージタイプの
マイクロコンピュータ素子について述べたが樹脂封止型
パッケージについても上述した問題は発生する。斯る問
題を解決するために図5に示した実装構造が既に使用さ
れている。以下に図5に示したマイクロコンピュータ実
装構造について説明する。主表面(60a)に導電性配
線パターン(60b)が形成されたガラス・エポキシ樹
脂板などの絶縁性基板(60)上には、マイクロコンピ
ュータチップ(61)を載置するチップ搭載エリア(6
0c)を有し、前記配線パターン(60b)は、このエ
リア近傍から主表面(60a)上を引回されて図示しな
い雄型コネクタ端子部に接続されている。前記エリア
(60c)には、マイクロコンピュータチップ(61)
が搭載され、このチップ(61)の表面電極と前記配線
パターン(60b)とが金属細線(62)により接続さ
れている。勿論金属細線(62)の1本は前記チップ
(61)のサブストレートと接続する為に、このチップ
(61)が搭載された配線パターン(60b)とワイヤ
リングされている。そして、このようにマイクロコンピ
ュータを搭載した集積回路基板は、インバータエアコ
ン、洗濯機等の種々の製品に応用されている。
Here, the description has been given of the cerdip package type microcomputer element, but the above-described problem also occurs in the resin sealing type package. The mounting structure shown in FIG. 5 has already been used to solve such a problem. The microcomputer mounting structure shown in FIG. 5 will be described below. A chip mounting area (6) for mounting a microcomputer chip (61) on an insulating substrate (60) such as a glass-epoxy resin plate having a conductive wiring pattern (60b) formed on a main surface (60a).
0c), the wiring pattern (60b) is routed on the main surface (60a) from near this area and connected to a male connector terminal portion (not shown). The area (60c) includes a microcomputer chip (61)
Is mounted, and the surface electrode of the chip (61) and the wiring pattern (60b) are connected by a thin metal wire (62). Of course, one of the thin metal wires (62) is wired to a wiring pattern (60b) on which the chip (61) is mounted in order to connect to the substrate of the chip (61). The integrated circuit board on which the microcomputer is mounted is applied to various products such as an inverter air conditioner and a washing machine.

【0006】しかし、図5で示したマイクロコンピュー
タ実装構造ではマイクロコンピュータのチップをプリン
ト基板上にダイボンディングしているため、小型化とな
ることはいうまでもない。しかしながら、ここでいう小
型化はあくまでマイクロコンピュータ自体の小型化であ
り、図5からは明らかにされていないがマイクロコンピ
ュータの周辺に固着されているその周辺回路素子はディ
スクリート等の電子部品で構成されている。従って、マ
イクロコンピュータを搭載したプリント基板用の集積回
路としてのシステム全体を見た場合なんら小型化とはな
らず従来通りプリント基板の大型化、即ちシステム全体
が大型化になるという不具合を解決するために、アルミ
ニウム等の金属基板上に絶縁樹脂層を介して導電パター
ンを形成した集積回路基板上に直接チップ状のマイクロ
コンピュータを搭載した混成集積回路装置が提案されて
いる。
However, in the microcomputer mounting structure shown in FIG. 5, since the chip of the microcomputer is die-bonded on the printed circuit board, it goes without saying that the size is reduced. However, the miniaturization referred to here is merely a miniaturization of the microcomputer itself. Although not evident from FIG. 5, the peripheral circuit elements fixed around the microcomputer are constituted by electronic components such as discretes. ing. Therefore, when the entire system as an integrated circuit for a printed circuit board equipped with a microcomputer is viewed, the size of the printed circuit board is not increased and the size of the printed circuit board is increased as before, that is, to solve the problem that the entire system is enlarged. There has been proposed a hybrid integrated circuit device in which a chip-shaped microcomputer is directly mounted on an integrated circuit substrate having a conductive pattern formed on a metal substrate such as aluminum via an insulating resin layer.

【0007】[0007]

【発明が解決しょうとする課題】一般的にチップ状のマ
イクロコンピュータを集積回路基板上に搭載する場合に
は、搭載する前にマイクロコンピュータ内部のリーク電
流等のチェックを行い、マイクロコンピュータの信頼性
を確保している。しかし、上述したように、絶縁処理が
施された金属基板上にチップ状のマイクロコンピュータ
を搭載する場合、マイクロコンピュータをパッド上にろ
う付する際の熱工程により、マイクロコンピュータ内部
異常リーク電流が発生する場合があり、従来の混成集
積回路装置では、チップ状のマイクロコンピュータを搭
載した後の熱工程により発生する異常リーク電流を検出
することができず、不良品となったものであってもその
まま製品に用いられる恐れがあり、マイクロコンピュー
タの誤動作により二次災害を誘発させる危惧がある。
In general, when a chip microcomputer is mounted on an integrated circuit board, the microcomputer checks the leakage current and the like inside the microcomputer before mounting the microcomputer. Is secured. However, as described above, when a chip-shaped microcomputer is mounted on an insulated metal substrate, an abnormal leakage current is generated inside the microcomputer due to a heat process when brazing the microcomputer on a pad. In the conventional hybrid integrated circuit device, an abnormal leak current generated by a heat process after mounting a chip-shaped microcomputer cannot be detected, and even if the device becomes defective. The product may be used as it is, and a malfunction of the microcomputer may cause a secondary disaster.

【0008】この発明は、上述した課題に鑑みてなされ
たものであり、この発明の目的は、マイクロコンピュー
タを集積回路基板上に搭載した後、マイクロコンピュー
タ内部にリーク電流を検出測定し、異常リーク電流の発
生の有無を検出し、良品となったマイクロコンピュータ
のみを搭載した混成集積回路装置を提供することであ
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to mount a microcomputer on an integrated circuit board, detect and measure a leak current inside the microcomputer, and detect an abnormal leak. An object of the present invention is to provide a hybrid integrated circuit device that detects only the presence or absence of generation of a current and includes only a microcomputer that has become a good product.

【0009】[0009]

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、本発明の混成集積回路装置は、絶
縁基板上に銅箔により所望形状の回路パターンが形成さ
れた集積回路基板と、この基板上に形成された所望位置
の回路パターンに接続され且つ所望のプログラム・デー
タを内蔵したマイクロコンピュータと、このマイクロコ
ンピュータから出力される所定の制御信号が供給され且
つ前記基板上の導電路と接続されたその周辺の回路素子
とを具備し、 前記マイクロコンピュータと接続される
マイコン用パッドと前記回路パターンと接続される回路
パターン用パッドとマイクロコンピュータ内部に外部か
ら所定の信号を印加するための外部信号入力用パッドと
を有する複数の外部信号用導電路を設けたことを特徴と
する。また、本発明の混成集積回路装置は、絶縁基板上
に銅箔により所望形状の回路パターンが形成された集積
回路基板と、この基板上に形成された所望位置の回路パ
ターンに接続され且つ所望のプログラム・データを内蔵
したチップ状あるいは樹脂封止型のマイクロコンピュー
タと、このマイクロコンピュータから出力される所定の
制御信号が供給され且つ前記基板上の導電路と接続され
たその周辺の回路素子とを具備し、前記マイクロコンピ
ュータと接続されるマイコン用パッドと前記回路パター
ンと接続される回路パターン用パッドとマイクロコンピ
ュータ内部に外部から所定の信号を印加するための外部
信号入力用パッドとを有し、前記基板上に搭載した状態
のマイクロコンピュータ内部のリーク電流を測定する際
の印加電流が流れる複数のリーク電流測定用導電路を設
けたことを特徴とする。更に、本発明の混成集積回路装
置は、絶縁基板上に銅箔により所望形状の回路パターン
が形成された集積回路基板と、この基板上に形成された
所望位置の回路パターンに接続され且つ所望のプログラ
ム・データを内蔵したチップ状あるいは樹脂封止型のマ
イクロコンピュータと、このマイクロコンピュータから
出力される所定の制御信号が供給され且つ前記基板上の
導電路と接続されたその周辺の回路素子と、前記マイク
ロコンピュータ周辺部近傍に設けられ、前記基板上に搭
載した状態のマイクロコンピュータ内部のリーク電流を
測定する際の印加電流が流れる複数のリーク電流測定用
導電路を具備し、前記リーク電流測定用導電路は、少な
くとも測定パッド、マイクロコンピュータ接続用パッド
及び周辺の導電路接続用パッドとを有し、前記マイクロ
コンピュータ接続用パッドは前記マイクロコンピュータ
に、前記導電路接続用パッドは周辺の導電路に夫々ワイ
ヤーボンディングされることを特徴とする。
Means for Solving the Problems The above-mentioned problems are solved,
In order to achieve the object, a hybrid integrated circuit device according to the present invention is connected to an integrated circuit board having a circuit pattern of a desired shape formed of copper foil on an insulating substrate and a circuit pattern at a desired position formed on the board. And a circuit element provided with a predetermined control signal output from the microcomputer and a peripheral circuit element connected to a conductive path on the substrate, the microcomputer including: A plurality of external signal conductors having a microcomputer pad connected to a microcomputer, a circuit pattern pad connected to the circuit pattern, and an external signal input pad for applying a predetermined signal from outside to the inside of the microcomputer. A road is provided. In addition, a hybrid integrated circuit device of the present invention includes an integrated circuit board in which a circuit pattern of a desired shape is formed by copper foil on an insulating substrate, A chip-shaped or resin-sealed microcomputer incorporating program data and a peripheral circuit element to which a predetermined control signal output from the microcomputer is supplied and which is connected to a conductive path on the substrate are connected. Having a microcomputer pad connected to the microcomputer, a circuit pattern pad connected to the circuit pattern, and an external signal input pad for applying a predetermined signal from outside to the inside of the microcomputer, A plurality of applied currents when measuring a leak current inside the microcomputer mounted on the substrate; Characterized in that a leakage current measurement conducting path. Further, the hybrid integrated circuit device of the present invention is an integrated circuit board in which a circuit pattern of a desired shape is formed by copper foil on an insulating board, and a circuit pattern at a desired position formed on the board and connected to a desired circuit pattern. A chip-shaped or resin-sealed microcomputer incorporating program data, a predetermined control signal output from the microcomputer is supplied, and peripheral circuit elements connected to the conductive path on the substrate, A plurality of leakage current measuring conductive paths provided near the microcomputer peripheral portion and through which an applied current flows when measuring a leak current inside the microcomputer mounted on the substrate; The conductive path has at least a measurement pad, a microcomputer connection pad and a peripheral conductive path connection pad, The serial microcomputer connection pad the microcomputer, the conductive path connecting pad is characterized by being respectively wire-bonded to the periphery of the conductive path.

【0010】[0010]

【作用】以上の様に構成される混成集積回路装置におい
ては、マイクロコンピュータの周辺部近傍に複数の外部
信号用導電路が設けられているために、その外部信号用
導電路を用いてマイクロコンピュータ内部の異常リーク
電流をマイクロコンピュータを搭載したままの状態で検
出することができる。従って、組立工程時にマイクロコ
ンピュータに発生した異常リーク電流を有した不良品を
搭載した集積回路基板を取り除くことができる。
In the hybrid integrated circuit device constructed as described above, since a plurality of external signal conductive paths are provided in the vicinity of the peripheral portion of the microcomputer, the microcomputer uses the external signal conductive paths. The internal abnormal leak current can be detected while the microcomputer is mounted. Therefore, it is possible to remove the integrated circuit board on which the defective product having the abnormal leakage current generated in the microcomputer during the assembling process is mounted.

【0011】[0011]

【実施例】以下に図1〜図3に示した実施例に基づいて
本発明の混成集積回路装置を詳細に説明する。図1は本
発明の混成集積回路装置の要部拡大斜視図である。この
混成集積回路装置は、独立した電子部品として用いら
れ、インバータエアコン、洗濯機等の電化製品に主に用
いられている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A hybrid integrated circuit device according to the present invention will be described below in detail with reference to the embodiments shown in FIGS. FIG. 1 is an enlarged perspective view of a main part of a hybrid integrated circuit device according to the present invention. This hybrid integrated circuit device is used as an independent electronic component, and is mainly used for electric appliances such as an inverter air conditioner and a washing machine.

【0012】この混成集積回路装置(1)は図1に示す
様に集積回路基板(2)と、集積回路基板(2)上に形
成された所望形状の導電路(5)と、導電路(5)と接
続されたマイクロコンピュータ(6)(以下マイコンと
いう)と、そのマイコン(6)から出力制御信号を供給
され基板(2)上の導電路(5)と接続された複数の周
辺の回路素子(4)と、マイコン(6)の周辺近傍に形
成され、このマイコン(6)のみワイヤボンディングし
た時、そのマイコン(6)の各端子とその導電路は電気
的に接続されるが、その際に他の周辺の回路素子(4)
に影響を与えない(回路的に回り込みがない)ように、
即ちマイコン(6)の各端子と各導電路とが1対1で同
電位になるようにして、電気的に独立可能な複数の外部
信号用導電路(7)とから構成される。
As shown in FIG. 1, the hybrid integrated circuit device (1) includes an integrated circuit board (2), a conductive path (5) having a desired shape formed on the integrated circuit board (2), and a conductive path ( A microcomputer (6) (hereinafter referred to as a microcomputer) connected to the microcomputer (5), and a plurality of peripheral circuits connected to the conductive path (5) on the substrate (2) supplied with an output control signal from the microcomputer (6). Formed near the element (4) and the periphery of the microcomputer (6)
And only this microcomputer (6) is wire bonded.
The terminals of the microcomputer (6) and the conductive paths
The other peripheral circuit elements (4)
So that it does not affect
That is, each terminal of the microcomputer (6) and each conductive path are one-to-one.
It is constituted by a plurality of electrically independent external signal conductive paths (7) so as to be at a potential .

【0013】集積回路基板(2)はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。金属基板としては例えば0.5〜1.
0mm厚のアルミニウム基板を用いる。その基板(2)
の表面には、周知の陽極酸化により酸化アルミニウム膜
が形成され、その一主面側に10〜70μ厚のエポキシ
あるいはポリイミド等の絶縁樹脂層(3)が貼着され
る。更に絶縁樹脂層(3)上には10〜70μ厚の銅箔
が絶縁樹脂層と同時にローラーあるいはホットプレス等
の手段により貼着されている。
As the integrated circuit board (2), a hard board made of ceramic, glass epoxy, metal or the like is used. In this embodiment, a metal board excellent in heat dissipation and mechanical strength is used. As the metal substrate, for example, 0.5 to 1.
An aluminum substrate having a thickness of 0 mm is used. The substrate (2)
An aluminum oxide film is formed by well-known anodic oxidation on the surface of the substrate, and an insulating resin layer (3) such as epoxy or polyimide having a thickness of 10 to 70 μ is adhered to one main surface thereof. Further, on the insulating resin layer (3), a copper foil having a thickness of 10 to 70 [mu] m is attached simultaneously with the insulating resin layer by means such as a roller or a hot press.

【0014】基板(2)の一主面上に設けられた銅箔表
面上にはスクリーン印刷によって所望形状の導電路を露
出してレジストでマスクされ、貴金属(金、銀、白金)
メッキ層が銅箔表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔(11)
のエッチングを行い所望の導電路(5)が形成される。
ここでスクリーン印刷による導電路(5)の細さは0.
5mmが限界であるため、極細配線パターンを必要とす
るときは周知の写真蝕刻技術に依り約2μまでの極細導
電路(5)の形成が可能となる。
On a copper foil surface provided on one main surface of the substrate (2), a conductive path having a desired shape is exposed by screen printing and masked with a resist, and a noble metal (gold, silver, platinum) is used.
A plating layer is plated on the copper foil surface. After that, the resist is removed and the copper foil (11) using the noble metal plating layer as a mask
Is etched to form a desired conductive path (5).
Here, the fineness of the conductive path (5) by screen printing is 0.1.
Since 5 mm is the limit, when a fine wiring pattern is required, a fine conductive path (5) up to about 2 μm can be formed by a known photolithography technique.

【0015】基板(2)上に形成される導電路(5)
は、図1からでは明らかにされないが略基板(2)の全
面に形成され、その導電路(5)が延在される基板
(2)の周端部には外部リード端子あるいは外部コネク
タが接続される固着パッドが形成されている。そして、
導電路(5)上の所望位置には、マイコン(6)、LS
Iチップ、トランジスタ、チップコンデンサ、チップ抵
抗等の複数の回路素子(4)及び印刷抵抗体が固着搭載
形成される。
A conductive path (5) formed on a substrate (2)
Although not clearly shown in FIG. 1, an external lead terminal or an external connector is connected to the peripheral end of the substrate (2), which is formed substantially on the entire surface of the substrate (2) and extends the conductive path (5). The fixing pad to be formed is formed. And
At a desired position on the conductive path (5), the microcomputer (6), LS
A plurality of circuit elements (4) such as an I chip, a transistor, a chip capacitor, and a chip resistor and a printed resistor are fixedly mounted.

【0016】マイコン(6)は周知の如く、プログラム
プロセッサ(CPU)を中心にプログラムメモリにRA
M,ROM、周辺装置に入出力インターフェイスを組合
わせている素子である。本実施例で用いるマイコン
(6)にはあらかじめ所定のプログラム・データ(RO
M)がマスク化されたマスクROM型のチップ状のマイ
コンであり、以下チップ状のマイコン(6)を用いて説
明するが、マイコン(6)はチップ状のものとは限定さ
れず、樹脂封止型のいわゆるDIP型マイコンであって
もよい。
As is well known, the microcomputer (6) mainly stores a program processor (CPU) in a program memory.
This is an element that combines an input / output interface with M, ROM, and peripheral devices. The microcomputer (6) used in this embodiment stores predetermined program data (RO) in advance.
M) is a masked chip ROM-type microcomputer with a mask, and will be described below using a chip-type microcomputer (6). However, the microcomputer (6) is not limited to a chip-type microcomputer, A so-called DIP microcomputer of a stop type may be used.

【0017】このマイコン(6)を搭載した周辺近傍に
は、マイコン(6)内部に外部から所定の信号を印加す
ることが可能な複数の外部信号用導電路(7)が設けら
れている。この実施例では、マイコン(6)のVDD,
TEST,RES,VSS,HOLDの各電極に対応す
る5本の外部信号用導電路(7)が設けられている。こ
の外部信号用導電路(7)の本数はマイコン(6)の機
能に応じて異なるものであって、その数は任意に決定さ
れるものである。そして、これらの外部信号用導電路
(7)は他のマイコン(6)は他の回路パターン(5)
から独立した状態に形成されている。
In the vicinity of the periphery where the microcomputer (6) is mounted, there are provided a plurality of external signal conducting paths (7) capable of applying a predetermined signal from outside to the inside of the microcomputer (6). In this embodiment, VDD of the microcomputer (6),
Five external signal conductive paths (7) corresponding to the electrodes TEST, RES , VSS, and HOLD are provided. The number of the external signal conductive paths (7) differs depending on the function of the microcomputer (6), and the number is arbitrarily determined. The external signal conductive path (7) is connected to another microcomputer (6) by another circuit pattern (5).
Is formed in a state independent of the

【0018】具体的に述べると、これらの外部信号用導
電路(7)は混成集積回路装置の完成前では独立した状
態であるが、完成後は他の回路パターン(5)と電気的
に接続された状態となる。更に、それらの外部信号用導
電路(7)には少なくとも3つのパッドを有している。
即ち、マイコン(6)と接続するためのマイコン用パッ
ド(7A)、外部信号入力用パッド(以下、入力用パッ
ドという)(7B)及び他の回路パターン(5)と接続
する回路パターン用パッド(7C)を有する。
Specifically, these external signal conductive paths (7) are independent before completion of the hybrid integrated circuit device, but are electrically connected to other circuit patterns (5) after completion. It will be in the state that was done. Furthermore, these external signal conducting paths (7) have at least three pads.
That is, a microcomputer pad (7A) for connection with the microcomputer (6), an external signal input pad (hereinafter, referred to as an input pad) (7B), and a circuit pattern pad (7) connected to another circuit pattern (5). 7C).

【0019】マイコン用パッド(7C)は図1に示す如
く、マイコン(6)の近傍にまで延在形成されており、
マイコン(6)の接続電極と約40μm径のワイヤ線で
ボンディング接続される。そして、このボンディング時
に、周辺回路素子(4)、例えばIC、LSI等のチッ
プ状の回路素子が同時に周辺の導電路(5)とボンディ
ング接続される。
As shown in FIG. 1, the microcomputer pad (7C) extends to the vicinity of the microcomputer (6).
Bonding connection is made with a connection electrode of the microcomputer (6) using a wire having a diameter of about 40 μm. At the time of this bonding, the peripheral circuit element (4), for example, a chip-shaped circuit element such as an IC or an LSI, is simultaneously bonded and connected to the peripheral conductive path (5).

【0020】入力用パッド(7B)には、所定の電圧が
印加され、マイコン(6)内部の異常リーク電流が検出
される。例えば、図1及び図2に示す如く、マイコン
(6)のVDD,TEST電極と接続された入力用パッ
ド(7B)を正側とし、HOLD,VSS,RES電極
と接続された入力用パッド(7B)をGNDとして、D
C7.0Vの電圧を印加し、マイコン(6)内部に発生
する異常リーク電流を検出する。尚、異常リーク電流を
検出する方法は、従来周知な方法で行うものであり、例
えば、前記TEST,HOLD及びRES電極と接続さ
れた入力用パッド(7B)をVDDあるいはVSS電極
と接続された入力用パッド(7B)に接続し、このVD
D−VSS間に電圧を印加することにより、マイコン
(6)のスタンバイ電流を測定するモードに入る。尚、
使用するためのマイコン端子、印加電圧等は、マイコン
(6)毎のプログラムによって異なる。このモードは、
マイコン(6)が動作していない時の電流(リーク電
流)を測定するものであるため、内部MOSトランジス
タ等のセルに異常があった場合にはリーク電流が増える
ので判別できる。この際、VDD,TEST,HOL
D,VSS及びRESの各入力用パッド(7B)上には
プローブ端子が当接されるために、各入力用パッド(7
B)上には半田(8)がもられている。従って、図3に
示す如く、各入力用パッド(7B)上に形成された半田
(8)にプローブ端子(9)を突刺すことにより、両者
の接触抵抗を最小限下げることができ、マイコン(6)
内部の異常リーク電流を精度良く検出することが可能と
なる。
A predetermined voltage is applied to the input pad (7B), and an abnormal leakage current inside the microcomputer (6) is detected. For example, as shown in FIGS. 1 and 2, the input pad (7B) connected to the VDD and TEST electrodes of the microcomputer (6) is set to the positive side, and the input pad (7B) connected to the HOLD, VSS and RES electrodes. ) As GND and D
A voltage of 7.0 V is applied to detect an abnormal leak current generated inside the microcomputer (6). Note that abnormal leakage current
The detection method is performed by a conventionally well-known method.
For example, the TEST, HOLD and RES electrodes
Input pad (7B) to VDD or VSS electrode
Connected to the input pad (7B) connected to
By applying voltage between D-VSS, microcomputer
The operation enters the standby current measurement mode (6). still,
The microcomputer terminals and applied voltage to use
(6) It depends on each program. This mode is
Current (leakage current) when the microcomputer (6) is not operating
Current), the internal MOS transistor
Leakage current increases if there is an abnormality in the cell
Can be determined. At this time, VDD, TEST, HOL
Since a probe terminal is in contact with each input pad (7B) of D, VSS and RES, each input pad (7
B) On top is a solder (8). Therefore, as shown in FIG. 3, by piercing the probe terminal (9) into the solder (8) formed on each input pad (7B), the contact resistance between them can be reduced to a minimum, and the microcomputer ( 6)
It is possible to accurately detect the internal abnormal leak current.

【0021】マイコン(6)の異常リーク電流の有無を
検出し、基準レベルよりも大きい場合は不良品として取
扱い、良品のみを次工程に進め混成集積回路を完成させ
る。即ち、異常リーク電流がなしと判定されたものにつ
いては、回路パターン用パッド(7C)と他の回路パタ
ーン(5)とを約400μm径のワイヤ線でボンディン
グ接続し周辺の回路素子との相互接続を行いマイコン
(6)搭載の混成集積回路装置を完成する。
The presence or absence of an abnormal leakage current of the microcomputer (6) is detected, and if it is larger than the reference level, it is treated as a defective product, and only a good product is advanced to the next step to complete a hybrid integrated circuit. In other words, when no abnormal leakage current is determined, the circuit pattern pad (7C) and another circuit pattern (5) are bonded to each other with a wire having a diameter of about 400 μm and interconnected with peripheral circuit elements. To complete the hybrid integrated circuit device equipped with the microcomputer (6).

【0022】[0022]

【発明の効果】以上に詳述した如く、本発明に依れば、
マイコン(6)の周辺近傍に複数の外部信号用導電路
(7)を設けることにより、マイコン(6)を集積回路
基板(2)上に固着搭載した後、再度マイコン(6)の
機能チェックを行うことができ、製造工程中に不良とな
ったマイコン(6)を確実に取り除くことができる。そ
の結果、マイコン(6)の誤動作の極めて少ない品質の
優れたマイコン(6)を搭載した混成集積回路装置を提
供することができる。
As described in detail above, according to the present invention,
By providing a plurality of external signal conductive paths (7) near the periphery of the microcomputer (6), after the microcomputer (6) is fixedly mounted on the integrated circuit board (2), the function of the microcomputer (6) is checked again. The microcomputer (6) that has become defective during the manufacturing process can be reliably removed. As a result, it is possible to provide a hybrid integrated circuit device equipped with an excellent quality microcomputer (6) with extremely little malfunction of the microcomputer (6).

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を示す斜視要部拡大図である。FIG. 1 is an enlarged view of a main part of a perspective view showing the present invention.

【図2】マイコンのリーク電流を測定する配線図であ
る。
FIG. 2 is a wiring diagram for measuring a leakage current of a microcomputer.

【図3】プローブ端子を当接させたときの要部拡大断面
図である。
FIG. 3 is an enlarged sectional view of a main part when a probe terminal is brought into contact.

【図4】従来例を示す斜視図である。FIG. 4 is a perspective view showing a conventional example.

【図5】従来例を示す斜視図である。FIG. 5 is a perspective view showing a conventional example.

【符号の説明】[Explanation of symbols]

(1) 混成集積回路装置 (2) 集積回路基板 (3) 絶縁樹脂層 (4) 回路素子 (5) 回路パターン(導電路) (6) マイコン (7) 外部信号入力用導電路 (1) hybrid integrated circuit device (2) integrated circuit board (3) insulating resin layer (4) circuit element (5) circuit pattern (conductive path) (6) microcomputer (7) conductive path for external signal input

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−167442(JP,A) 特開 平4−167491(JP,A) 特開 平4−167492(JP,A) 特開 平4−167493(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 31/28 - 31/3193 G01R 19/00 - 19/32 G06F 11/22 H05K 1/18 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-4-167442 (JP, A) JP-A-4-167491 (JP, A) JP-A-4-167492 (JP, A) JP-A-4-167492 167493 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G01R 31/28-31/3193 G01R 19/00-19/32 G06F 11/22 H05K 1/18

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁基板上に銅箔により所望形状の回路
パターンが形成された集積回路基板と、この基板上に形
成された所望位置の回路パターンに接続され且つ所望の
プログラム・データを内蔵したマイクロコンピュータ
と、このマイクロコンピュータから出力される所定の制
御信号が供給され且つ前記基板上の導電路と接続された
その周辺の回路素子とを具備し、前記マイクロコンピュータと接続されるマイコン用パッ
ドと前記回路パターンと接続される回路パターン用パッ
ドとマイクロコンピュータ内部に外部から所定の信号を
印加するための外部信号入力用パッドとを有する複数の
外部信号用導電路を設けたことを特徴とする混成集積回
路装置。
An integrated circuit board having a circuit pattern of a desired shape formed of copper foil on an insulating substrate and a circuit pattern at a desired position formed on the board and containing desired program data. A microcomputer, to which a predetermined control signal output from the microcomputer is supplied and a peripheral circuit element connected to a conductive path on the substrate, and a microcomputer package connected to the microcomputer;
And a circuit pattern pad connected to the circuit pattern.
A predetermined signal from the outside to the microcomputer
A plurality of external signal input pads for applying
Hybrid integrated circuit characterized by providing conductive paths for external signals
Road equipment.
【請求項2】 絶縁基板上に銅箔により所望形状の回路
パターンが形成された集積回路基板と、この基板上に形
成された所望位置の回路パターンに接続され且つ所望の
プログラム・データを内蔵したチップ状あるいは樹脂封
止型のマイクロコンピュータと、このマイクロコンピュ
ータから出力される所定の制御信号が供給され且つ前記
基板上の導電路と接続されたその周辺の回路素子とを具
備し、前記マイクロコンピュータと接続されるマイコン用パッ
ドと前記回路パターンと接続される回路パターン用パッ
ドとマイクロコンピュータ内部に外部から所定の信号を
印加するための外部信号入力用パッドとを有し、前記基
板上に搭載した状態のマイクロコンピュータ内部のリー
ク電流を測定する際の印加電流が流れる複数のリーク電
流測定用導電路を設けたことを特徴とする混成集積回路
装置。
2. An integrated circuit board in which a circuit pattern of a desired shape is formed by copper foil on an insulating board, and a circuit pattern at a desired position formed on the board and having desired program data built therein. comprising a microcomputer chip-like or resin-sealed, and a circuit element surrounding the predetermined control signal is connected to the conductive path on the supplied and the substrate to be outputted from the microcomputer, the microcomputer Microcomputer package connected to
And a circuit pattern pad connected to the circuit pattern.
A predetermined signal from the outside to the microcomputer
And an external signal input pad for applying the signal.
Lead inside the microcomputer mounted on a board
Leakage current flowing when applying
Hybrid integrated circuit characterized by providing a conductive path for current measurement
apparatus.
【請求項3】 絶縁基板上に銅箔により所望形状の回路
パターンが形成された集積回路基板と、この基板上に形
成された所望位置の回路パターンに接続され且つ所望の
プログラム・データを内蔵したチップ状あるいは樹脂封
止型のマイクロコンピュータと、このマイクロコンピュ
ータから出力される所定の制御信号が供給され且つ前記
基板上の導電路と接続されたその周辺の回路素子と、前
記マイクロコンピュータ周辺部近傍に設けられ、前記基
板上に搭載した状態のマイクロコンピュータ内部のリー
ク電流を測定する際の印加電流が流れる複数のリーク電
流測定用導電路を具備し、 前記リーク電流測定用導電路は、少なくとも測定パッ
ド、マイクロコンピュータ接続用パッド及び周辺の導電
路接続用パッドとを有し、前記マイクロコンピュータ接
続用パッドは前記マイクロコンピュータに、前記導電路
接続用パッドは周辺の導電路に夫々ワイヤーボンディン
グされることを特徴とする混成集積回路装置。
3. An integrated circuit board in which a circuit pattern having a desired shape is formed by copper foil on an insulating board, and a circuit pattern at a desired position formed on the board and having desired program data built therein. A chip-shaped or resin-encapsulated microcomputer, a predetermined control signal output from the microcomputer is supplied, and a peripheral circuit element connected to a conductive path on the substrate and a peripheral portion of the microcomputer provided, the base
Lead inside the microcomputer mounted on a board
Leakage current flowing when applying
A current measuring conductive path, wherein the leak current measuring conductive path has at least a measuring pad, a microcomputer connecting pad and a peripheral conductive path connecting pad, and the microcomputer connecting pad is the microcomputer. A hybrid integrated circuit device, wherein the conductive path connection pads are respectively wire-bonded to peripheral conductive paths.
【請求項4】 前記測定用パッド上には半田層が設けら
れていることを特徴とする請求項3記載の混成集積回路
装置。
4. The hybrid integrated circuit device according to claim 3, wherein a solder layer is provided on the measurement pad.
JP13692092A 1992-05-28 1992-05-28 Hybrid integrated circuit device Expired - Fee Related JP3152501B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13692092A JP3152501B2 (en) 1992-05-28 1992-05-28 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13692092A JP3152501B2 (en) 1992-05-28 1992-05-28 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH05333111A JPH05333111A (en) 1993-12-17
JP3152501B2 true JP3152501B2 (en) 2001-04-03

Family

ID=15186666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13692092A Expired - Fee Related JP3152501B2 (en) 1992-05-28 1992-05-28 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JP3152501B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280425B (en) 2010-06-11 2014-05-28 卡西欧计算机株式会社 Semiconductor device equipped with bonding wires and manufacturing method thereof
JP5252027B2 (en) * 2010-06-11 2013-07-31 カシオ計算機株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH05333111A (en) 1993-12-17

Similar Documents

Publication Publication Date Title
JP2570637B2 (en) MCM carrier
US6087716A (en) Semiconductor device package having a connection substrate with turned back leads and method thereof
JPH10229142A (en) Ball grid array package
JP2568748B2 (en) Semiconductor device
JPH05129366A (en) Tab mounting structure for integrated circuit use
JP3152501B2 (en) Hybrid integrated circuit device
JPH01256161A (en) Printed wiring board device
JP3166490B2 (en) BGA type semiconductor device
JP3172292B2 (en) Hybrid integrated circuit device
JPH11121648A (en) Electronic part package body and substrate constituting it
JP2885202B2 (en) Inspection jig for semiconductor package
JPH08250620A (en) Semiconductor device
KR20090049015A (en) Circuit module
JP2002280693A (en) Method for mounting electronic part
JP2652222B2 (en) Substrate for mounting electronic components
JPH06302757A (en) Electronic component mounting device and packaging method thereof
JPH04352459A (en) Semiconductor device
JPS62134939A (en) Hybrid integrated circuit
JPH04269841A (en) Semiconductor device
JPH1154881A (en) Electronic component mounting board and its connection check method
JP3447496B2 (en) Wiring board for semiconductor mounting
JP3737093B2 (en) Semiconductor device
JP2839083B2 (en) Semiconductor device
JPH11102991A (en) Semiconductor element mounting frame
JP2599290Y2 (en) Hybrid IC

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees