JP2599290Y2 - Hybrid IC - Google Patents

Hybrid IC

Info

Publication number
JP2599290Y2
JP2599290Y2 JP3832493U JP3832493U JP2599290Y2 JP 2599290 Y2 JP2599290 Y2 JP 2599290Y2 JP 3832493 U JP3832493 U JP 3832493U JP 3832493 U JP3832493 U JP 3832493U JP 2599290 Y2 JP2599290 Y2 JP 2599290Y2
Authority
JP
Japan
Prior art keywords
wiring board
hole
printed wiring
chip
bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3832493U
Other languages
Japanese (ja)
Other versions
JPH0710948U (en
Inventor
政義 山口
和彦 笹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3832493U priority Critical patent/JP2599290Y2/en
Publication of JPH0710948U publication Critical patent/JPH0710948U/en
Application granted granted Critical
Publication of JP2599290Y2 publication Critical patent/JP2599290Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate

Landscapes

  • Wire Bonding (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、ベアICチップを使用
したハイブリッドICに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid IC using a bare IC chip.

【0002】[0002]

【従来の技術】ベアICチップを使用した従来のCOB
(チップ オン ボード)実装構造型のハイブリッドI
Cを図5及び図6に示す。
2. Description of the Related Art Conventional COB using a bare IC chip
(Chip on board) Hybrid I of mounting structure type
C is shown in FIGS.

【0003】図5に示すハイブリッドICの基板は、多
層のプリント配線板10とこのプリント配線板10の一
方の面11の全面に貼り合わされた板状のダム枠20と
で構成されており、プリント配線板10の一方の面11
にはベアICチップ30を取り付けるための穴部12が
形成され、ダム枠20には、穴部12及び一方の面11
上の穴部12の周縁に設けられているワイヤボンディン
グ用の電極パターン13を外部に露出するための穴部2
1が形成されている。そして、ベアICチップ30は穴
部12の底面に接着剤32にて固定され、ベアICチッ
プ30の電極パッド30aとプリント配線板10の電極
パターン13とがボンディングワイヤ34で電気的に接
続され、その後、穴部12,21内に樹脂35が充填さ
れて樹脂封止される。また、プリント配線板10の他方
の面14側のランド15にははんだペースト36が印刷
され、コンデンサ、抵抗等のチップ部品37やQFP
(クワッド フラット パッケージ)、SOP(スモー
ル アウトライン パッケージ)等の半導体部品38が
リフローにてはんだ付けされる。
The hybrid IC substrate shown in FIG. 5 includes a multilayer printed wiring board 10 and a plate-shaped dam frame 20 bonded to the entire surface of one surface 11 of the printed wiring board 10. One surface 11 of wiring board 10
A hole 12 for mounting the bare IC chip 30 is formed in the dam frame 20, and the hole 12 and one surface 11 are formed in the dam frame 20.
The hole 2 for exposing the electrode pattern 13 for wire bonding provided on the periphery of the upper hole 12 to the outside.
1 is formed. The bare IC chip 30 is fixed to the bottom surface of the hole 12 with an adhesive 32, and the electrode pads 30a of the bare IC chip 30 and the electrode patterns 13 of the printed wiring board 10 are electrically connected by bonding wires 34, Thereafter, the resin 35 is filled in the holes 12 and 21 and sealed. A solder paste 36 is printed on the land 15 on the other surface 14 side of the printed wiring board 10, and chip components 37 such as a capacitor and a resistor and a QFP
Semiconductor components 38 such as (quad flat package) and SOP (small outline package) are soldered by reflow.

【0004】このハイブリッドICでは、プリント配線
板10の一方の面11側には全面にわたってダム枠20
が設けられており、ベアICチップ30以外の電子部品
を実装できないので、電子部品を高密度に実装できない
という不具合を有していた。
In this hybrid IC, a dam frame 20 is provided on the entire surface of one side 11 of the printed wiring board 10.
Since electronic components other than the bare IC chip 30 cannot be mounted, there is a problem that electronic components cannot be mounted at a high density.

【0005】また、図6に示すハイブリッドICでは、
プリント配線板10の一方の面11には穴部12の周囲
にだけダム枠20Aが設けられた構造となっているの
で、面11側にもチップ部品37や半導体部品38の実
装が可能となり、図5に示すハイブリッドICよりも電
子部品を高密度に実装することができる。
In the hybrid IC shown in FIG.
Since the dam frame 20A is provided only on the one surface 11 of the printed wiring board 10 around the hole 12, the chip component 37 and the semiconductor component 38 can be mounted on the surface 11 side. Electronic components can be mounted at a higher density than the hybrid IC shown in FIG.

【0006】しかし、この構造では、ダム枠20Aが面
11よりも突出しているので、面11側のランド15に
はんだペースト36を一括して印刷することができなか
った。そのため、ディスペンサを用いてペースト36を
一点一点塗布する必要があるので、電子部品37,38
の実装に多くの工数が必要となっていた。また電極数の
多いベアICチップ30を実装する場合に、ICチップ
30の電極に対応する数の電極を穴部12の周縁に設け
ると、この電極パターン13の占める面積が大きくなり
すぎ、又、ダム枠20Aも大形化するので、面11側に
実装できる電子部品37,38の数が減少するという不
具合もあった。
However, in this structure, since the dam frame 20A protrudes from the surface 11, the solder paste 36 cannot be printed on the land 15 on the surface 11 at a time. Therefore, it is necessary to apply the paste 36 one point at a time using a dispenser.
Requires a lot of man-hours to implement. Further, when mounting the bare IC chip 30 having a large number of electrodes, if the number of electrodes corresponding to the electrodes of the IC chip 30 is provided on the periphery of the hole portion 12, the area occupied by the electrode pattern 13 becomes too large, Since the dam frame 20A also becomes large, there is a problem that the number of electronic components 37 and 38 that can be mounted on the surface 11 decreases.

【0007】[0007]

【考案が解決しようとする課題】上記の如く、図5に示
すハイブリットICでは基板の片面側にはベアICチッ
プしか実装できないという問題点があった。また、図6
に示すハイブリッドICでは、ダム枠が突出するので、
ベアICチップが実装される基板の面にはペーストはん
だを印刷により塗布できないという問題があり、また、
ベアICチップの電極数が多いと、この電極に対応する
電極パターンの占める面積が大きくなり、実装し得る他
の電子部品の数が減少するという問題もあった。
As described above, the hybrid IC shown in FIG. 5 has a problem that only a bare IC chip can be mounted on one side of the substrate. FIG.
In the hybrid IC shown in (1), the dam frame projects,
There is a problem that paste solder cannot be applied by printing to the surface of the board on which the bare IC chip is mounted.
When the number of electrodes of the bare IC chip is large, the area occupied by the electrode pattern corresponding to this electrode increases, and there is a problem that the number of other electronic components that can be mounted decreases.

【0008】本考案はこのような従来の欠点を解決する
べくなされたものであり、製造工数を増大させることな
く、基板に電子部品を高密度に実装できるハイブリッド
ICを提供することを目的とする。
The present invention has been made to solve such a conventional drawback, and an object of the present invention is to provide a hybrid IC in which electronic components can be mounted on a substrate at a high density without increasing the number of manufacturing steps. .

【0009】[0009]

【課題を解決するための手段】本考案に係るハイブリッ
ドICは、主プリント配線板の一方の面に形成された有
底の第1の穴部内にベアICチップが取り付けられ、
のベアICチップの電極群と前記一方の面の前記第1の
穴部の周縁に設けられた電極群とがワイヤボンディング
により電気的に接続されるハイブリッドICにおいて、
第2の穴部が形成された副プリント配線板が前記第1の
穴部の周縁に設けられた電極群を前記第2の穴部で囲繞
する状態に位置付けられて前記主プリント配線板に貼り
合され、かつ、スルーホールを介して前記主プリント配
線板に電気的に接続され、前記第1及び第2の穴部内は
樹脂で封止されていることを特徴とする。
A hybrid according to the present invention is provided.
De IC mainly printed wiring first one with a bottom formed on a surface of the plate of the bare IC chip mounting et al is in the hole, of the bare IC chip and the electrode group the one surface of the first In a hybrid IC in which an electrode group provided on the periphery of the hole is electrically connected by wire bonding,
The sub-printed wiring board having the second hole is positioned so as to surround the electrode group provided on the periphery of the first hole with the second hole, and is attached to the main printed wiring board. The first and second holes are electrically connected to the main printed wiring board via through holes, and the inside of the first and second holes is sealed with a resin .

【0010】また、第2の考案に係るハイブリッドIC
は、主プリント配線板の一方の面に形成された有底の第
1の穴部内にベアICチップが取り付けられるハイブリ
ッドICにおいて、第2の穴部が形成された副プリント
配線板が前記第1の穴部の周縁を前記第2の穴部で囲繞
する状態に位置付けられて前記主プリント配線板に貼り
合されると共に、スルーホールを介して前記主プリント
配線板に電気的に接続され、前記第1及び第2の穴部内
は前記副プリント配線板の前記面より突出しない状態で
樹脂で封止され、前記副プリント配線板における前記主
プリント配線板に貼り合わされていない面には電子部品
が実装されていることを特徴とする。
Further , a hybrid IC according to the second invention is provided.
Is the bottomed bottom formed on one side of the main printed wiring board.
A hybrid in which a bare IC chip is mounted in the hole 1
Sub-print in which a second hole is formed in a pad IC
A wiring board surrounds a periphery of the first hole with the second hole.
Position on the main printed wiring board
And the main print through the through hole
Electrically connected to the wiring board and in the first and second holes;
Is in a state where it does not protrude from the surface of the sub-printed wiring board.
The main printed circuit board in the sub-printed wiring board
Electronic components are on the side not bonded to the printed wiring board
Is implemented .

【0011】[0011]

【作用】第1の考案では、主プリント配線板の一方の面
側に貼り合わされた副プリント配線板が主プリント配線
板の一方の面側に実装されるベアICチップを樹脂封止
する際のダム枠を兼ねているので、この副プリント配線
板に電子部品を実装できる。
According to the first aspect of the present invention, a sub-printed circuit board bonded to one surface of a main printed circuit board is used for resin-sealing a bare IC chip mounted on one surface of the main printed circuit board. Since it also serves as a dam frame, electronic components can be mounted on this sub-printed wiring board.

【0012】第2の考案に係るハイブリッドICは、主
プリント配線板の一方の面に形成された有底の第1の穴
部内にベアICチップが取り付けられるハイブリッドI
Cにおいて、第2の穴部が形成された副プリント配線板
が前記第1の穴部の周縁を前記第2の穴部で囲繞する状
態に位置付けられて前記主プリント配線板に貼り合され
ると共に、スルーホールを介して前記主プリント配線板
に電気的に接続され、前記第1及び第2の穴部内は前記
副プリント配線板の前記面より突出しない状態で樹脂で
封止されているので、この面に対してリフローはんだ付
けのために、はんだペーストを印刷により塗布でき、は
んだ作業の効率が高まる。また、前記副プリント配線板
の前記主プリント配線板に貼り合わされていない面には
電子部品が実装され、多くの部品を実装できる。
The hybrid IC according to the second invention mainly comprises
First bottomed hole formed on one surface of the printed wiring board
Hybrid I with bare IC chip attached inside
C, a sub-printed wiring board having a second hole formed therein
Surrounds the periphery of the first hole with the second hole.
Is attached to the main printed wiring board
And the main printed wiring board through a through hole.
The first and second holes are electrically connected to each other.
With resin without protruding from the surface of the sub printed wiring board
Since it is sealed, reflow soldering to this surface
For printing, solder paste can be applied by printing.
Work efficiency is increased. Further, the sub-printed wiring board
The surface not bonded to the main printed wiring board
Electronic components are mounted, and many components can be mounted.

【0013】[0013]

【実施例】以下、本考案の一実施例を図1乃至図4を参
照して詳述する。ここに、図1はハイブリッドICの断
面図、図2は図1のハイブリッドICのワイヤボンディ
ング部分の拡大平面図、図3は図1のハイブリッドIC
のワイヤボンディング部分の拡大断面図、図4は図1の
ハイブリッドICの製造工程フロー図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below in detail with reference to FIGS. 1 is a cross-sectional view of the hybrid IC, FIG. 2 is an enlarged plan view of a wire bonding portion of the hybrid IC of FIG. 1, and FIG. 3 is a hybrid IC of FIG.
4 is an enlarged cross-sectional view of the wire bonding portion, and FIG. 4 is a flowchart of a manufacturing process of the hybrid IC of FIG.

【0014】本例に係るハイブリッドICは従来例と同
様、ベアICチップを使用したCOB実装構造型のハイ
ブリッドICであり、その基板は、図1に示す如く、多
層の主プリント配線板50とこの主プリント配線板50
の一方の面51の全面にわたって貼り合わされた副プリ
ント配線板60とで構成されている。
The hybrid IC according to this embodiment is a hybrid IC of a COB mounting structure type using a bare IC chip similarly to the conventional example, and its substrate is a multilayer main printed wiring board 50 as shown in FIG. Main printed wiring board 50
And the sub-printed wiring board 60 bonded over the entire surface of the one surface 51.

【0015】主プリント配線板50の一方の面51には
ベアICチップ71を取り付けるための穴部52が形成
され、穴部52の周縁にはワイヤボンディング用の電極
パターン53が設けられている。この電極パターン53
は、ベアICチップ71の電極71aに対応する数だけ
設けられており、図2に示す如く、電極パターン53を
多数配設しなければならない部分については、電極53
は、ベアICチップ71の電極71aに近接(本例では
距離1.5mm程度)する第1の電極パターン53aとこ
の電極53aより若干ベアICチップの電極53aから
離れた(本例では距離2.5mm程度)第2の電極パター
ン53bとで千鳥状に配置されて構成されている。
A hole 52 for mounting a bare IC chip 71 is formed on one surface 51 of the main printed wiring board 50, and an electrode pattern 53 for wire bonding is provided on the periphery of the hole 52. This electrode pattern 53
Are provided in a number corresponding to the electrodes 71a of the bare IC chip 71, and as shown in FIG.
Is a first electrode pattern 53a approaching the electrode 71a of the bare IC chip 71 (in this example, a distance of about 1.5 mm) and slightly separated from the electrode 53a of the bare IC chip (in this example, a distance of 2. (About 5 mm) and the second electrode pattern 53b.

【0016】副プリント配線板60は、その表面に設け
られているランド61と電気的に接続されているスルー
ホール62が多数設けられており、導電性の接着剤73
により主プリント配線板50に貼り合わされることによ
り、スルーホール62は主プリント配線板50の一方の
面51に形成されたパターン55に電気的に接続され
る。また、副プリント配線板60には、主プリント配線
板50の穴部52及び電極53を外部に露出するための
穴部64が形成されている。そして、ベアICチップ7
1は穴部52の底面に絶縁性接着剤75で接着され、電
極パッド71aがボンディングワイヤ77により電極パ
ターン53に電気的に接続され、その後、穴部52及び
穴部64に樹脂78が充填されて、ベアICチップ71
は樹脂封止される。尚、副プリント配線板60の表面に
はんだペースト80を印刷できるように、樹脂78は副
プリント配線板60の表面よりも突出しない程度に充填
される。
The sub-printed wiring board 60 has a large number of through holes 62 electrically connected to lands 61 provided on the surface thereof, and a conductive adhesive 73.
The through holes 62 are electrically connected to the patterns 55 formed on one surface 51 of the main printed wiring board 50 by being bonded to the main printed wiring board 50. The sub printed wiring board 60 has a hole 64 for exposing the hole 52 and the electrode 53 of the main printed wiring board 50 to the outside. And the bare IC chip 7
1 is bonded to the bottom of the hole 52 with an insulating adhesive 75, the electrode pad 71a is electrically connected to the electrode pattern 53 by a bonding wire 77, and then the resin 78 is filled in the hole 52 and the hole 64. And bare IC chip 71
Is resin-sealed. The resin 78 is filled so that the solder paste 80 does not protrude from the surface of the sub-printed wiring board 60 so that the solder paste 80 can be printed on the surface of the sub-printed wiring board 60.

【0017】また、主プリント配線板50の他方の面5
6側のランド57や副プリント配線板60の表面のラン
ド61にははんだペースト80が印刷され、コンデン
サ、抵抗等のチップ部品83やQFP、SOP等の半導
体部品84がリフローにてはんだ付けされている。
The other surface 5 of the main printed wiring board 50
The solder paste 80 is printed on the lands 57 on the sixth side and the lands 61 on the surface of the sub-printed wiring board 60, and chip components 83 such as capacitors and resistors and semiconductor components 84 such as QFP and SOP are soldered by reflow soldering. I have.

【0018】次に、上記ハイブリッドICの製造工程を
図4を用いて説明する。
Next, a manufacturing process of the hybrid IC will be described with reference to FIG.

【0019】まず、穴部52を有する主プリント配線板
50に穴部64を有する副プリント配線板60を導電性
接着剤73にて貼り合わせ硬化させて、主、副が一体形
成されたプリント配線板を形成する(第1工程)。
First, a sub-printed wiring board 60 having a hole 64 is bonded to a main printed wiring board 50 having a hole 52 with a conductive adhesive 73 and cured to form a printed wiring in which the main and sub-portions are integrally formed. A plate is formed (first step).

【0020】次に、穴部52の底面に絶縁性接着剤75
を塗布し、その上にベアICチップ71をダイボンダ
(図示しない)を用いて正確に搭載し、クリーンオーブ
ン(図示しない)で絶縁性接着剤を硬化させる(第2、
第3工程)。
Next, an insulating adhesive 75 is applied to the bottom of the hole 52.
Is applied thereon, and the bare IC chip 71 is accurately mounted thereon using a die bonder (not shown), and the insulating adhesive is cured in a clean oven (not shown).
Third step).

【0021】次に、ワイヤボンダ(図示しない)を用い
て、ベアICチップ71の電極パッド71aとプリント
配線板側の電極パターン53をワイヤ77により電気的
に接続する(第4工程)。この場合に、電極パターン5
3が電極53aと電極53bとで千鳥状に配置されてい
る部分については、図3に示す如く、最初に、短いワイ
ヤ77aを用いて電極53aに低ループ(高さ150μ
m以下)でワイヤボンディングを行い、次に、長いワイ
ヤ77bを用いて電極53bに高ループ(高さ200μ
m程度)でワイヤボンディングを行う。このように、低
ループのワイヤ77aと高ループのワイヤ77bとを分
けることにより、電極53a,53bが近接配置されて
いても、ワイヤ同志の接触事故をなくすことができる。
Next, using a wire bonder (not shown), the electrode pads 71a of the bare IC chip 71 and the electrode patterns 53 on the printed wiring board are electrically connected by wires 77 (fourth step). In this case, the electrode pattern 5
As shown in FIG. 3, first, a short loop (150 μm in height) is applied to the electrode 53a using a short wire 77a for the portion where the electrodes 3 are arranged in a zigzag manner between the electrode 53a and the electrode 53b.
m or less, and then a long loop (200 μm in height) is applied to the electrode 53b using the long wire 77b.
m) for wire bonding. By separating the low-loop wire 77a and the high-loop wire 77b in this manner, even if the electrodes 53a and 53b are arranged close to each other, it is possible to eliminate a contact accident between the wires.

【0022】次に、ベアICチップ71とボンディング
ワイヤ77とを樹脂封止装置(図示しない)を用いて封
止樹脂78でコーティングし、クリーンオーブン(図示
しない)にて樹脂硬化させる(第5、第6工程)。この
とき、前述したように、封止樹脂の上面は副プリント配
線板60の表面よりも突出させないようにする。
Next, the bare IC chip 71 and the bonding wires 77 are coated with a sealing resin 78 using a resin sealing device (not shown), and the resin is cured in a clean oven (not shown) (fifth, Sixth step). At this time, as described above, the upper surface of the sealing resin is made not to protrude from the surface of the sub-printed wiring board 60.

【0023】これで、一体形成された主、副のプリント
配線板(以下、複合プリント配線板という)に対するベ
アICチップ71の実装工程(COB工程)が終了し、
当該複合プリント配線板についての機能、性能検査(F
/T)を行う。
This completes the mounting step (COB step) of the bare IC chip 71 on the main and sub-printed wiring boards (hereinafter, referred to as a composite printed wiring board) integrally formed,
Function and performance inspection (F
/ T).

【0024】次に、複合プリント配線板の表面、すなわ
ち、副プリント配線板60の表面をはんだペースト印刷
機(図示しない)を用いて、はんだペースト80で印刷
し、チップマウンタ(図示しない)を用いて、チップ部
品83や半導体部品84をマウントし、リフローはんだ
付けを行う(第8乃至第10工程)。
Next, the surface of the composite printed wiring board, that is, the surface of the sub-printed wiring board 60 is printed with a solder paste 80 using a solder paste printing machine (not shown), and a chip mounter (not shown) is used. Then, the chip component 83 and the semiconductor component 84 are mounted, and reflow soldering is performed (eighth to tenth steps).

【0025】次に、複合プリント配線板の裏面、すなわ
ち、主プリント配線板50の他方の面56をはんだペー
スト印刷機を用いてはんだペースト80で印刷し、チッ
プマウンタを用いてチップ部品83や半導体部品84を
マウントし、リフローはんだ付けを行う(第11乃至第
13工程)。
Next, the back surface of the composite printed wiring board, that is, the other surface 56 of the main printed wiring board 50 is printed with a solder paste 80 using a solder paste printing machine, and a chip component 83 or a semiconductor is printed using a chip mounter. The component 84 is mounted, and reflow soldering is performed (eleventh to thirteenth steps).

【0026】次に、総合的な機能、性能検査を行い、C
OB実装構造型のハイブリッドICが完成する。
Next, comprehensive function and performance inspections are performed, and C
The OB mounting structure type hybrid IC is completed.

【0027】上記のように、本例のハイブリッドICで
は、ベアICチップ71が実装される面側にも電子部品
を実装できるので、電子部品を高密度に実装できる。こ
の場合に、はんだペーストは印刷により塗布できるの
で、製造工数が増大することはない。また、ベアICチ
ップ71の電極71aの数が多くとも、プリント配線板
側の電極53a,53bを千鳥状に配置することによ
り、その占有面積を最小限にすることができるので、電
子部品の一層の高密度実装が実現できる。
As described above, in the hybrid IC of this embodiment, since the electronic components can be mounted on the surface on which the bare IC chip 71 is mounted, the electronic components can be mounted at a high density. In this case, since the solder paste can be applied by printing, the number of manufacturing steps does not increase. Further, even if the number of electrodes 71a of the bare IC chip 71 is large, the occupied area can be minimized by arranging the electrodes 53a and 53b on the printed wiring board side in a staggered manner, so that more electronic components can be provided. High-density mounting can be realized.

【0028】尚、本例では、副プリント配線板60の表
面にはリフローによるはんだ付けにより電子部品が実装
される場合につき説明したが、これらのかわりに印刷抵
抗等の加熱を要しない電子部品を副プリント配線板60
の表面に形成する構成とするならば、ベアICチップ7
1が実装された面側に高熱が加わらなくなるので、ベア
ICチップ71に高熱が加わることも排除できる。
In this embodiment, a case has been described in which electronic components are mounted on the surface of the sub-printed wiring board 60 by soldering by reflow. Instead of these, electronic components that do not require heating such as a print resistor are used. Sub printed wiring board 60
If it is configured to be formed on the surface of the bare IC chip 7
Since high heat is not applied to the surface on which the IC chip 1 is mounted, it is also possible to eliminate high heat applied to the bare IC chip 71.

【0029】[0029]

【考案の効果】以上説明したように、第1の考案では、
主プリント配線板の一方の面側に貼り合わされた副プリ
ント配線板が主プリント配線板の一方の面側に実装され
るベアICチップを樹脂封止する際のダム枠を兼ねてお
り、この副プリント配線板に電子部品を実装できるので
電子部品を高密度に実装することができる。また、電子
部品をリフローによりはんだ付けする際には、はんだペ
ーストを印刷により副プリント配線板に塗布できるの
で、電子部品を実装するときの作業工数を削減できる。
[Effects of the Invention] As described above, in the first invention,
The sub-printed wiring board bonded to one side of the main printed wiring board also functions as a dam frame for resin-sealing a bare IC chip mounted on one side of the main printed wiring board. Since the electronic components can be mounted on the printed wiring board, the electronic components can be mounted at a high density. Further, when the electronic component is soldered by reflow, the solder paste can be applied to the sub-printed wiring board by printing, so that the number of work steps for mounting the electronic component can be reduced.

【0030】また、第2の考案に係るハイブリッドIC
によれば、主プリント配線板の一方の面に形成された有
底の第1の穴部内にベアICチップが取り付けられるハ
イブリッドICにおいて、第2の穴部が形成された副プ
リント配線板が前記第1の穴部の周縁を前記第2の穴部
で囲繞する状態に位置付けられて前記主プリント配線板
に貼り合されると共に、スルーホールを介して前記主プ
リント配線板に電気的に接続され、前記第1及び第2の
穴部内は前記副プリント配線板の前記面より突出しない
状態で樹脂で封止されているので、この面に対してリフ
ローはんだ付けのために、はんだペーストを印刷により
塗布できはんだ作業の効率が高まるという効果を得る
ことができる。また、前記副プリント配線板の前記主プ
リント配線板に貼り合わされていない面には電子部品が
実装され、多くの部品を実装できる効果がある。
Further, a hybrid IC according to the second invention is provided.
According to the above, the main printed wiring board has one
A bare IC chip is mounted in the first hole at the bottom.
In an hybrid IC, a sub-punch having a second hole is formed.
A lint wiring board is provided so that the periphery of the first hole is aligned with the second hole.
The main printed wiring board is positioned in a state of being surrounded by
Bonded to each other is Rutotomoni, the main-flops via a through-hole in
Electrically connected to a lint wiring board, the first and second
The inside of the hole does not protrude from the surface of the sub-printed wiring board
Since it is sealed with resin in this state,
Printing solder paste for low soldering
Coating can be applied , which has the effect of increasing the efficiency of soldering work
be able to. Further, the main printed circuit board of the sub printed wiring board
Electronic components are on the surface that is not bonded to the lint wiring board.
There is an effect that many components can be mounted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案に係るハイブリッドICの断面図。FIG. 1 is a sectional view of a hybrid IC according to the present invention.

【図2】図1のハイブリッドICのワイヤボンディング
部分の拡大平面図。
FIG. 2 is an enlarged plan view of a wire bonding portion of the hybrid IC of FIG.

【図3】図1のハイブリッドICのワイヤボンディング
部分の拡大断面図。
FIG. 3 is an enlarged sectional view of a wire bonding portion of the hybrid IC of FIG. 1;

【図4】図1のハイブリッドICの製造工程を示すフロ
ー図。
FIG. 4 is a flowchart showing a manufacturing process of the hybrid IC of FIG. 1;

【図5】従来のハイブリッドICの断面図。FIG. 5 is a cross-sectional view of a conventional hybrid IC.

【図6】別の従来のハイブリッドICの断面図。FIG. 6 is a cross-sectional view of another conventional hybrid IC.

【符号の説明】[Explanation of symbols]

50 主プリント配線板 52 第1の穴
部 53 電極パターン 60 副プリン
ト配線板 62 スルーホール 64 第2の穴
部 71 ベアICチップ 71a 電極パ
ッド 77 ワイヤ 78 樹脂
Reference Signs List 50 main printed wiring board 52 first hole 53 electrode pattern 60 sub printed wiring board 62 through hole 64 second hole 71 bare IC chip 71a electrode pad 77 wire 78 resin

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 23/12 H01L 21/60 301 Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 23/12 H01L 21/60 301

Claims (3)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 主プリント配線板の一方の面に形成され
た有底の第1の穴部内にベアICチップが取り付けら
れ、このベアICチップの電極群と前記一方の面の前記
第1の穴部の周縁に設けられた電極群とがワイヤボンデ
ィングにより電気的に接続されるハイブリッドICにお
いて、 第2の穴部が形成された副プリント配線板は、前記第1
の穴部の周縁に設けられた電極群を前記第2の穴部で囲
繞する状態に位置付けられて前記主プリント配線板に貼
り合されると共に、スルーホールを介して前記主プリン
ト配線板に電気的に接続され、前記第1及び第2の穴部
内は前記副プリント配線板の前記面より突出しない状態
で樹脂で封止され、前記副プリント配線板における前記
主プリント配線板に貼り合わされていない面には電子部
品が実装されていることを特徴とするハイブリッドI
C。
A bare IC chip is mounted in a bottomed first hole formed in one surface of a main printed wiring board, and an electrode group of the bare IC chip and the first surface of the one surface. in the hybrid IC in which the electrode group provided in the periphery of the hole are electrically connected by wire bonding, the sub-printed circuit board second hole portion is formed, the first
Is a hole electrodes provided on the periphery of the laminated to the main printed circuit board is positioned in a state of surrounding with the second hole portion Rutotomoni, electrical to the main printed circuit board via a through hole The first and second holes are connected
Inside is a state where it does not protrude from the surface of the sub-printed wiring board
In the sub-printed wiring board
The electronic parts are on the side not bonded to the main printed wiring board.
Hybrid I characterized by having a product mounted
C.
【請求項2】 主プリント配線板の一方の面に形成され
た有底の第1の穴部内にベアICチップが取り付けられ
るハイブリッドICにおいて、 第2の穴部が形成された副プリント配線板が前記第1の
穴部の周縁を前記第2の穴部で囲繞する状態に位置付け
られて前記主プリント配線板に貼り合されると共に、ス
ルーホールを介して前記主プリント配線板に電気的に接
続され、前記第1及び第2の穴部内は前記副プリント配
線板の前記面より突出しない状態で樹脂で封止され、前
記副プリント配線板における前記主プリント配線板に貼
り合わされていない面には電子部品が実装されているこ
とを特徴とするハイブリッドIC。
2. A printed circuit board formed on one surface of a main printed wiring board.
A bare IC chip is mounted in the first hole having a bottom.
In the hybrid IC, the sub-printed wiring board having the second hole is formed by the first printed circuit board.
Positioned so that the periphery of the hole is surrounded by the second hole
And bonded to the main printed wiring board.
Electrically connected to the main printed wiring board through a through hole
And the inside of the first and second holes is the sub-print arrangement.
It is sealed with resin in a state where it does not protrude from the surface of the wire plate.
Affixed to the main printed wiring board in the sub-printed wiring board
Make sure that electronic parts are mounted on
And a hybrid IC.
【請求項3】 前記第2の穴部で囲繞された第1の穴部
の周縁には、ベアICチップの電極群とワイヤボンディ
ングにより電気的に接続される電極群が設けられ、 前記第1の穴部の周縁に設けられた電極群は、前記ベア
ICチップに近接配置された第1の電極群と、この第1
の電極群よりも前記ベアICチップから離れ、かつ、上
記第1の電極を囲繞するように同一面にて近接配置され
た第2の電極群とからなり、 前記第2の電極群と前記ベアICチップの電極群とを電
気的に接続するワイヤ は、前記第1の電極群と前記ベア
ICチップの電極群とを電気的に接続するワイヤよりも
背の高いループを描くようにしてボンデイングされてい
ることを特徴とする請求項2に記載のハイブリッドI
C。
3. A first hole surrounded by said second hole.
The bare IC chip electrode group and wire bonder
An electrode group that is electrically connected to the first hole portion is provided, and the electrode group provided on the periphery of the first hole portion includes the bare electrode.
A first electrode group disposed in close proximity to the IC chip;
Farther from the bare IC chip than the electrode group of
The first electrode is disposed close to and on the same surface so as to surround the first electrode.
The second electrode group and the bare IC chip electrode group.
The wire to be connected pneumatically is connected to the first electrode group and the bare electrode.
Than the wire that electrically connects the electrode group of the IC chip
Bonded like drawing a tall loop
The hybrid I according to claim 2, wherein
C.
JP3832493U 1993-07-13 1993-07-13 Hybrid IC Expired - Fee Related JP2599290Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3832493U JP2599290Y2 (en) 1993-07-13 1993-07-13 Hybrid IC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3832493U JP2599290Y2 (en) 1993-07-13 1993-07-13 Hybrid IC

Publications (2)

Publication Number Publication Date
JPH0710948U JPH0710948U (en) 1995-02-14
JP2599290Y2 true JP2599290Y2 (en) 1999-08-30

Family

ID=12522113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3832493U Expired - Fee Related JP2599290Y2 (en) 1993-07-13 1993-07-13 Hybrid IC

Country Status (1)

Country Link
JP (1) JP2599290Y2 (en)

Also Published As

Publication number Publication date
JPH0710948U (en) 1995-02-14

Similar Documents

Publication Publication Date Title
US6228683B1 (en) High density leaded ball-grid array package
GB2286084A (en) Electronic package with thermally conductive support
JP2002076589A5 (en)
JP3063846B2 (en) Semiconductor device
US5504370A (en) Electronic system circuit package directly supporting components on isolated subsegments
US6320249B1 (en) Multiple line grids incorporating therein circuit elements
US5422515A (en) Semiconductor module including wiring structures each having different current capacity
KR100251868B1 (en) Chip scale semiconductor package using flexible circuit board and manufacturing method thereof
JP3656861B2 (en) Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
JP2925722B2 (en) Hermetic seal type electric circuit device
JP2599290Y2 (en) Hybrid IC
JP3450477B2 (en) Semiconductor device and manufacturing method thereof
JP4038021B2 (en) Manufacturing method of semiconductor device
JP2705468B2 (en) Hybrid integrated circuit device
JPH0517709B2 (en)
JP2541494B2 (en) Semiconductor device
KR100367729B1 (en) Multiple line grid array package
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JPH0645763A (en) Printed wiring board
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package
JP3405718B2 (en) Semiconductor device
JPH11102991A (en) Semiconductor element mounting frame
JP4132124B2 (en) Semiconductor device structure
JPH0297042A (en) Substrate for electronic component mounting use
KR19990006189A (en) Pattern film and laminated package using same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990622

LAPS Cancellation because of no payment of annual fees