JP3150011B2 - Semiconductor light emitting device and method of manufacturing the same - Google Patents

Semiconductor light emitting device and method of manufacturing the same

Info

Publication number
JP3150011B2
JP3150011B2 JP17909693A JP17909693A JP3150011B2 JP 3150011 B2 JP3150011 B2 JP 3150011B2 JP 17909693 A JP17909693 A JP 17909693A JP 17909693 A JP17909693 A JP 17909693A JP 3150011 B2 JP3150011 B2 JP 3150011B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
protective layer
emitting device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17909693A
Other languages
Japanese (ja)
Other versions
JPH0738149A (en
Inventor
修 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP17909693A priority Critical patent/JP3150011B2/en
Publication of JPH0738149A publication Critical patent/JPH0738149A/en
Application granted granted Critical
Publication of JP3150011B2 publication Critical patent/JP3150011B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は半導体発光素子および
その製造方法に関する。より詳しくは、発光ダイオード
チップおよびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device and a method for manufacturing the same. More specifically, the present invention relates to a light emitting diode chip and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来の代表的なLEDとしては図6に示
すようなものがある。このLEDチップは、いわゆるダ
ブルヘテロ構造を有し、p−GaAs基板100上に、
p−AlYGa1-YAsクラッド層101、p−AlX
1-XAs活性層102、n−AlYGa1-YAsクラッ
ド層103を順に備えている(以下、クラッド層10
1、活性層102およびクラッド層103の三層を「発
光層」という。)。クラッド層103側にn型電極10
4、基板100側にp型電極105が設けられている。
LEDは、ダイシングによって分割された状態でパッケ
ージにマウントされ、樹脂モールドされる。電圧を印加
して電極104、105間に通電すると、発光層内の活
性層(発光部分)102で発した光が、発光層の表面お
よび端面(光出射面)を通して外部へ出射される。な
お、通常、活性層102、クラッド層101,103
は、それぞれAl混晶比X=0.35、Y=0.7程度
に設定される。この結果、ピーク波長660nmの赤色
光を発する。
2. Description of the Related Art FIG. 6 shows a typical conventional LED. This LED chip has a so-called double heterostructure, and is formed on a p-GaAs substrate 100.
p-Al Y Ga 1-Y As clad layer 101, p-Al X G
a 1-x As active layer 102 and an n-Al Y Ga 1-y As clad layer 103 are provided in this order (hereinafter, clad layer 10).
1. The three layers of the active layer 102 and the cladding layer 103 are referred to as “light emitting layer”. ). The n-type electrode 10 is provided on the cladding layer 103 side.
4. A p-type electrode 105 is provided on the substrate 100 side.
The LED is mounted on a package in a state of being divided by dicing, and is resin-molded. When a voltage is applied and current is passed between the electrodes 104 and 105, light emitted from the active layer (light emitting portion) 102 in the light emitting layer is emitted to the outside through the surface and the end surface (light emitting surface) of the light emitting layer. Note that the active layer 102 and the cladding layers 101 and 103 are usually
Are set to be about Al = 0.35 and about Y = 0.7, respectively. As a result, red light having a peak wavelength of 660 nm is emitted.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来のLEDは、パッケージ状態で屋外使用時に要求され
る高温高湿度試験を行ったとき、樹脂モールドされてい
るにもかかわらず、光出射面が酸化により劣化して、輝
度が低下するという問題がある。すなわち、Alを組成
に含む発光層がチップ外周に露出しているため、発光層
が樹脂を通して侵入した水分により酸化され、酸化され
た箇所に非発光準位が形成される。この非発光準位を介
して、通電時に電極104、105から注入されたキャ
リアが非発光再結合し、発熱する。そして、この発熱に
よって、光出射面からチップ内部に酸化が進行して、発
光効率が低下し、輝度が低下する。なお、ダイシング時
に光出射面に欠陥が多数導入されており、これも非発光
準位となって劣化要因となる。
However, when the above-mentioned conventional LED is subjected to a high-temperature and high-humidity test required for outdoor use in a package state, the light emitting surface is oxidized despite being molded with resin. Therefore, there is a problem that the luminance is lowered due to the deterioration. That is, since the light-emitting layer containing Al in the composition is exposed on the outer periphery of the chip, the light-emitting layer is oxidized by moisture penetrating through the resin, and a non-light-emitting level is formed in the oxidized portion. Carriers injected from the electrodes 104 and 105 at the time of energization are non-radiatively recombined via this non-light emitting level, and generate heat. Owing to this heat generation, oxidation proceeds from the light emitting surface to the inside of the chip, so that the luminous efficiency is reduced and the luminance is reduced. It should be noted that many defects are introduced into the light emitting surface during dicing, and these also become non-emission levels and cause deterioration.

【0004】ここで、従来より、SiO2膜やSi34
膜を光出射面に蒸着形成する試みがなされている。しか
し、工程が複雑になる上、水分の侵入を完全には防止す
ることができない。また、光出射面が大気に晒されてか
らの処理になるため、蒸着前に光出射面が酸化されてし
まい、十分ではなかった。
Here, conventionally, SiO 2 films and Si 3 N 4
Attempts have been made to deposit a film on the light exit surface. However, the process becomes complicated, and the penetration of moisture cannot be completely prevented. In addition, since the process is performed after the light emitting surface is exposed to the atmosphere, the light emitting surface is oxidized before vapor deposition, which is not sufficient.

【0005】そこで、この発明の目的は、発光層がチッ
プ外周に露出せず、チップ分割時に発光層端面に欠陥が
生じることがなく、したがって、輝度の低下を防止して
信頼性を高めることができる半導体発光素子およびその
製造方法を提供することにある。
Accordingly, an object of the present invention is to prevent the light emitting layer from being exposed on the outer periphery of the chip and to prevent defects from occurring at the end face of the light emitting layer when dividing the chip. An object of the present invention is to provide a semiconductor light emitting device that can be manufactured and a method for manufacturing the same.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の半導体発光素子は、半導体基板
と、上記半導体基板の表面に設けられた所定形状の開口
を有する絶縁膜からなり、上記半導体基板の表面を上記
開口に対応した領域に仕切るマスク層と、上記基板表面
の上記領域に、上記マスク層の厚さよりも厚く形成さ
れ、表面が平坦で、かつ、端面が上記開口の縁で規定さ
れた発光層と、上記発光層の表面および端面を所定の厚
さで覆って、上記発光層が酸化されるのを防止する保護
層と、上記保護層の表面側、上記基板の裏面側にそれぞ
れ設けられた電極を備えたことを特徴としている。
According to a first aspect of the present invention, there is provided a semiconductor light emitting device comprising a semiconductor substrate and an insulating film having an opening of a predetermined shape provided on a surface of the semiconductor substrate. A mask layer that partitions the surface of the semiconductor substrate into a region corresponding to the opening, and a region formed on the substrate surface that is thicker than the thickness of the mask layer, the surface is flat, and the end surface of the opening is A light-emitting layer defined by an edge, a protective layer that covers the surface and the end surface of the light-emitting layer with a predetermined thickness, and that prevents the light-emitting layer from being oxidized; It is characterized by having electrodes provided on the back side respectively.

【0007】また、請求項2に記載の半導体発光素子で
は、上記保護層は、上記発光層のうちの少なくとも一部
よりも酸化され難い半導体材料からなる。
Further, in the semiconductor light emitting device according to the second aspect, the protective layer is made of a semiconductor material that is less oxidized than at least a part of the light emitting layer.

【0008】また、請求項3に記載の半導体発光素子で
は、上記保護層のバンドギャップエネルギは、上記発光
層内の発光部分のバンドギャップエネルギよりも大きく
設定されている。
Further, in the semiconductor light emitting device according to the third aspect, the band gap energy of the protective layer is set to be larger than the band gap energy of the light emitting portion in the light emitting layer.

【0009】また、請求項4に記載の半導体発光素子で
は、上記保護層の抵抗率は、上記発光層内の発光部分の
抵抗率よりも大きく設定されている。
Further, in the semiconductor light emitting device according to the fourth aspect, the resistivity of the protective layer is set to be higher than the resistivity of a light emitting portion in the light emitting layer.

【0010】また、請求項5に記載の半導体発光素子で
は、上記発光層の発光波長をλ、上記保護層の波長λで
の屈折率をnとしたとき、上記保護層の厚さは、実質的
にλ/4nの奇数倍に設定されている。
In the semiconductor light emitting device according to the present invention, when the light emitting wavelength of the light emitting layer is λ and the refractive index at the wavelength λ of the protective layer is n, the thickness of the protective layer is substantially Is set to an odd multiple of λ / 4n.

【0011】また、請求項6に記載の半導体発光素子の
製造方法は、半導体基板の表面に絶縁膜を設け、この絶
縁膜に所定形状の開口を所定ピッチで複数形成して、上
記半導体基板の表面を上記開口に対応した複数の領域に
仕切るマスク層となす工程と、選択気相成長法により、
上記半導体基板の上記マスク層で仕切られた上記領域
に、上記マスク層の厚さよりも厚く、表面が平坦で、か
つ、端面が上記開口の縁で規定された発光層を形成し、
続いて、この発光層の表面および端面を所定の厚さで覆
う保護層を形成する工程と、上記保護層の表面側、上記
基板の裏面側にそれぞれ電極を形成する工程と、上記基
板の上記マスク層が存する箇所を切断または劈開して、
上記基板をチップに分割する工程を有することを特徴と
している。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor light emitting device, an insulating film is provided on a surface of the semiconductor substrate, and a plurality of openings having a predetermined shape are formed in the insulating film at a predetermined pitch. A step of forming a mask layer that partitions the surface into a plurality of regions corresponding to the openings, and by a selective vapor deposition method,
In the region partitioned by the mask layer of the semiconductor substrate, a light emitting layer having a thickness greater than the thickness of the mask layer, a flat surface, and an end surface defined by an edge of the opening is formed.
Subsequently, a step of forming a protective layer covering the surface and the end face of the light emitting layer with a predetermined thickness, a step of forming electrodes on the front side of the protective layer and the back side of the substrate, respectively, Cut or cleave where the mask layer is,
A step of dividing the substrate into chips.

【0012】また、請求項7の半導体発光素子の製造方
法では、上記発光層と保護層を成長するとき、原料ガス
にHClを混合する。
In the method of manufacturing a semiconductor light emitting device of the present invention, when growing the light emitting layer and the protective layer, HCl is mixed with a source gas.

【0013】[0013]

【作用】請求項1の半導体発光素子では、発光層の表面
および端面(光出射面)が保護層で覆われているので、
光出射面が従来に比して酸化されにくくなっている。し
たがって、酸化に起因する非発光準位の発生が抑えられ
て、輝度の低下が抑制される。上記発光層および保護層
は、成長段階でマスク層が仕切る領域毎に分離されてい
るので、ダイシング時に光出射面に欠陥が導入されるこ
とがない。したがって、さらに輝度低下が抑制され、信
頼性が高まる。
According to the semiconductor light emitting device of the present invention, the surface and the end face (light emitting surface) of the light emitting layer are covered with the protective layer.
The light emitting surface is less susceptible to oxidation than in the past. Therefore, generation of a non-light-emitting level due to oxidation is suppressed, and a decrease in luminance is suppressed. Since the light emitting layer and the protective layer are separated for each region partitioned by the mask layer in the growth stage, no defect is introduced into the light emitting surface during dicing. Therefore, a decrease in luminance is further suppressed, and reliability is improved.

【0014】また、請求項2の半導体発光素子では、上
記保護層は、上記発光層のうちの少なくとも一部よりも
酸化され難い半導体材料からなるので、さらに酸化に起
因する非発光準位の発生が抑えられて、輝度の低下がさ
らに抑制される。
Further, in the semiconductor light emitting device according to the second aspect, since the protective layer is made of a semiconductor material that is harder to be oxidized than at least a part of the light emitting layer, further generation of non-emission levels due to oxidation is further improved. Is suppressed, and a decrease in luminance is further suppressed.

【0015】また、請求項3の半導体発光素子では、上
記保護層のバンドギャップエネルギは、上記発光層内の
発光部分のバンドギャップエネルギよりも大きく設定さ
れている。したがって、保護層によって光が吸収される
ことがなく、素子の発光特性に悪影響を及ぼすことがな
い。
Further, in the semiconductor light emitting device of the present invention, the band gap energy of the protective layer is set to be larger than the band gap energy of a light emitting portion in the light emitting layer. Therefore, light is not absorbed by the protective layer, and the light emitting characteristics of the element are not adversely affected.

【0016】また、請求項4の半導体発光素子では、上
記保護層の抵抗率は、上記発光層内の発光部分の抵抗率
よりも大きく設定されているので、上記保護層から光出
射面へのキャリアの注入が抑制される。したがって、素
子の発光特性に悪影響を及ぼすことがない。
Further, in the semiconductor light emitting device according to the fourth aspect, the resistivity of the protective layer is set to be higher than the resistivity of a light emitting portion in the light emitting layer. Carrier injection is suppressed. Therefore, the light emitting characteristics of the element are not adversely affected.

【0017】また、請求項5の半導体発光素子では、上
記発光層の発光波長をλ、上記保護層の波長λでの屈折
率をnとしたとき、上記保護層の厚さは実質的にλ/4
nの奇数倍に設定されているので、保護層による反射率
が低くなり、発光層が発した光が効率良くチップ外へ出
射される。
In the semiconductor light emitting device of the present invention, when the light emitting wavelength of the light emitting layer is λ and the refractive index at the wavelength λ of the protective layer is n, the thickness of the protective layer is substantially λ. / 4
Since it is set to an odd multiple of n, the reflectance of the protective layer is reduced, and the light emitted from the light emitting layer is efficiently emitted out of the chip.

【0018】請求項6の半導体発光素子の製造方法によ
れば、請求項1乃至5の半導体発光素子を簡単に作製す
ることができる。
According to the method of manufacturing a semiconductor light emitting device of claim 6, the semiconductor light emitting devices of claims 1 to 5 can be easily manufactured.

【0019】また、請求項6の如く、上記発光層と保護
層を成長するとき、原料ガスにHClを混合する場合、
マスク層の表面に上記発光層と保護層が全く成長するこ
とがない。つまり、完全な選択成長が行われる。
Further, when the light emitting layer and the protective layer are grown, when HCl is mixed with the source gas,
The light emitting layer and the protective layer never grow on the surface of the mask layer. That is, complete selective growth is performed.

【0020】[0020]

【実施例】以下、この発明の半導体発光素子およびその
製造方法を実施例により詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the semiconductor light emitting device of the present invention and a method of manufacturing the same will be described in detail with reference to embodiments.

【0021】図1(a)は第1実施例のLEDの断面を示
している。
FIG. 1A shows a cross section of the LED of the first embodiment.

【0022】このLEDは、p型GaAs基板1上のS
34膜2で仕切られた領域Aに、p型Al0.7Ga0.3
Asクラッド層3、p型Al0.35Ga0.65As活性層
4、n型Al0.7Ga0.3Asクラッド層5、p型Al
0.5Ga0.5As保護層6を順に備えている。クラッド層
3,5および発光部分としての活性層4が発光層を構成
している。上記クラッド層3の表面3aは基板表面1a
に平行をなし、クラッド層3の端面3bは、表面3aに
対して一定角で傾斜してSi34膜2の表面2aに達し
ている。活性層4,クラッド層5,保護層6はそれぞれ
下層を覆っている。すなわち、活性層4の表面4a,端
面4bはそれぞれクラッド層3の表面3a,3b、クラ
ッド層5の表面5a,端面5bはそれぞれ活性層4の表
面4a,4b、保護層6の表面6a,端面6bはそれぞ
れクラッド層5の表面5a,端面5bを覆っている。活
性層4,クラッド層5,保護層6の端面4b,5b,6
bは、それぞれクラッド層3の端面3aと同じ角度で傾
斜してSi34膜2の表面2aに達している。保護層6
の表面6a中央にp型電極6、基板1の裏面1b全面に
n型電極7が設けられている。
This LED is formed on a p-type GaAs substrate 1
In the region A partitioned by the i 3 N 4 film 2, p-type Al 0.7 Ga 0.3
As clad layer 3, p-type Al 0.35 Ga 0.65 As active layer 4, n-type Al 0.7 Ga 0.3 As clad layer 5, p-type Al
A 0.5 Ga 0.5 As protective layer 6 is sequentially provided. The cladding layers 3 and 5 and the active layer 4 as a light emitting portion constitute a light emitting layer. The surface 3a of the cladding layer 3 is the substrate surface 1a.
The end face 3b of the cladding layer 3 reaches the surface 2a of the Si 3 N 4 film 2 at a constant angle with respect to the surface 3a. The active layer 4, the cladding layer 5, and the protective layer 6 respectively cover the lower layers. That is, the surface 4a and the end surface 4b of the active layer 4 are the surfaces 3a and 3b of the clad layer 3, respectively, the surface 5a and the end surface 5b of the clad layer 5 are the surfaces 4a and 4b of the active layer 4 and the surface 6a and the end surface of the protective layer 6, respectively. Numerals 6b cover the surface 5a and the end face 5b of the cladding layer 5, respectively. Active layer 4, clad layer 5, end face 4b, 5b, 6 of protective layer 6
b reach the surface 2a of the Si 3 N 4 film 2 at the same angle as the end face 3a of the cladding layer 3. Protective layer 6
A p-type electrode 6 is provided at the center of the front surface 6a, and an n-type electrode 7 is provided on the entire back surface 1b of the substrate 1.

【0023】このLEDは、次のようにして作製され
る。
This LED is manufactured as follows.

【0024】まず、図1(b)に示すように、(10
0)面を主面とするp型GaAs基板1上に、プラズマ
CVD法により厚さ0.1μmのSi34膜2を堆積
し、ホトリソグラフィ、リフトオフ法、エッチング法等
によりSi34膜をパターン加工して、幅30μmの格
子状マスク層2を形成する。なお、同図(b)は模式図で
あり、実際には2インチの基板1に300μmピッチで
格子を形成する。
First, as shown in FIG.
0) plane on the p-type GaAs substrate 1 whose principal the Si 3 N 4 film 2 having a thickness of 0.1μm is deposited by a plasma CVD method, Si 3 N 4 photolithography, lift-off, by etching or the like The film is patterned to form a lattice-shaped mask layer 2 having a width of 30 μm. FIG. 3B is a schematic diagram, and actually a lattice is formed on a 2-inch substrate 1 at a pitch of 300 μm.

【0025】次に、同図(a)に示すように、MOCV
D法(有機金属気相成長法)により、基板1上に厚さ5
μmのp型Al0.7Ga0.3Asクラッド層3、厚さ1.
5μmのp型Al0.35Ga0.65As活性層4、厚さ5μ
mのn型Al0.7Ga0.3Asクラッド層5、厚さ0.1
μmのp型Al0.5Ga0.5As保護層6を順次成長させ
る。このとき、マスク層2上には結晶成長せず、マスク
層2で仕切られた矩形領域Aに各層3,4,5,6が平
坦に成長する。各層3,4,5,6の端面3b,4b,
5b,6bは基板表面1aに対して一定角で傾斜した状
態に仕上がる。なお、一般にはマスク層上に多結晶が成
長することがあるが、成長にあたって、成長材料ガスに
微量のHClを混入しておくことによって、マスク層2
の上には全く成長しない完全な選択成長を実現すること
ができる。
Next, as shown in FIG.
By the method D (metal organic chemical vapor deposition), a thickness of 5
μm p-type Al 0.7 Ga 0.3 As clad layer 3, thickness 1.
5 μm p-type Al 0.35 Ga 0.65 As active layer 4, thickness 5 μ
m n-type Al 0.7 Ga 0.3 As clad layer 5, thickness 0.1
A μm p-type Al 0.5 Ga 0.5 As protective layer 6 is sequentially grown. At this time, each of the layers 3, 4, 5, and 6 grows flat in the rectangular area A partitioned by the mask layer 2 without crystal growth on the mask layer 2. The end faces 3b, 4b of each layer 3, 4, 5, 6
5b and 6b are finished in a state inclined at a constant angle with respect to the substrate surface 1a. In general, polycrystals may grow on the mask layer. However, during the growth, a small amount of HCl is mixed into the growth material gas to form the mask layer 2.
It is possible to achieve a completely selective growth that does not grow on the top.

【0026】クラッド層3,活性層4,クラッド層5,
保護層6はMOCVD装置内で連続的に成長されるの
で、製造工程中にクラッド層3,活性層4,クラッド層
5が酸化されることはない。
Clad layer 3, active layer 4, clad layer 5,
Since the protective layer 6 is continuously grown in the MOCVD apparatus, the clad layer 3, the active layer 4, and the clad layer 5 are not oxidized during the manufacturing process.

【0027】なお、保護層6のAl混晶比は、活性層4
よりもバンドギャップエネルギが大きくなるように設定
すれば良い。保護層6での光吸収を無くし、発光特性に
影響を与えないためである。この例では、p型AlZ
1-ZAsにおいて、Z=0.5とした。
Note that the Al mixed crystal ratio of the protective layer 6
What is necessary is just to set so that band gap energy becomes larger than that. This is because light absorption in the protective layer 6 is eliminated and the light emission characteristics are not affected. In this example, the p-type Al Z G
In a 1-Z As, Z = 0.5.

【0028】次に、保護層6の表面6a中央にn型電
極8、基板1の裏面1b全面にp型電極7を蒸着し、合
金化する。この後、基板1をマスク層2のパターンに沿
ってダイシングして、チップ110に分割する。
Next, an n-type electrode 8 is deposited at the center of the front surface 6a of the protective layer 6, and a p-type electrode 7 is deposited and alloyed on the entire back surface 1b of the substrate 1. Thereafter, the substrate 1 is diced along the pattern of the mask layer 2 to be divided into chips 110.

【0029】上述のプロセスで作製されたLEDチップ
110は、例えば図4に示すように、リードフレーム1
11にマウントされる。ワイヤーボンド(ワイヤを11
3で示す)を行い、エポキシ樹脂112でモールドする
ことによって、LEDランプが得られる。または、上記
LEDチップ110は、図5に示すように、プリント基
板141の配線142上にマウントされる。ワイヤーボ
ンド(ワイヤを145で示す)を行い、反射板143と
光拡散板144とを有するパッケージ150に収容する
ことによって、面発光LED素子が得られる。
The LED chip 110 manufactured by the above-described process is, for example, as shown in FIG.
11 is mounted. Wire bond (wire 11
3), and molding with an epoxy resin 112 to obtain an LED lamp. Alternatively, the LED chip 110 is mounted on the wiring 142 of the printed board 141 as shown in FIG. By performing wire bonding (wires are indicated by 145) and housing the package in a package 150 having a reflecting plate 143 and a light diffusing plate 144, a surface-emitting LED element is obtained.

【0030】このLEDでは、図1に示したように、p
型Al0.7Ga0.3Asクラッド層3、p型Al0.35Ga
0.65As活性層4およびn型Al0.7Ga0.3Asクラッ
ド層5が、クラッド層3,5に比してAl混晶比が低
く、酸化され難いp型Al0.5Ga0.5As保護層6で覆
われている。この結果、クラッド層3の表面3aやクラ
ッド層3,5および活性層4の端面3a,5a,4a
(光出射面)が酸化されにくくなっている。したがっ
て、酸化に起因する非発光準位の発生を抑えて、輝度の
低下を抑制することができる。また、各層3,4,5,
6は、成長段階で矩形領域A毎に分離されているので、
ダイシング時に光出射面に欠陥が導入されることがな
い。したがって、さらに輝度低下を抑制することがで
き、信頼性を高めることができる。
In this LED, as shown in FIG.
Al 0.7 Ga 0.3 As clad layer 3, p-type Al 0.35 Ga
The 0.65 As active layer 4 and the n-type Al 0.7 Ga 0.3 As clad layer 5 are covered with the p-type Al 0.5 Ga 0.5 As protective layer 6 which has a lower Al mixed crystal ratio than the clad layers 3 and 5 and is hardly oxidized. ing. As a result, the surface 3a of the cladding layer 3 and the end surfaces 3a, 5a, 4a of the cladding layers 3, 5 and the active layer 4 are formed.
(Light emitting surface) is less likely to be oxidized. Therefore, it is possible to suppress the occurrence of non-light-emitting levels due to oxidation and to suppress a decrease in luminance. In addition, each layer 3, 4, 5,
6 is separated for each rectangular area A at the growth stage,
No defects are introduced into the light exit surface during dicing. Therefore, a decrease in luminance can be further suppressed, and reliability can be improved.

【0031】実際に、発明の効果を確認するために、図
4のように構成したLEDランプを高温高湿度通電試験
に投入した。この結果、出射出力が半減するまでの走行
時間を、従来に比して10倍以上に改善できることが分
かった。
Actually, in order to confirm the effect of the present invention, the LED lamp configured as shown in FIG. As a result, it was found that the traveling time until the emission output was reduced by half can be improved to 10 times or more as compared with the related art.

【0032】また、保護層6の材料として、AlGaA
sに代えて、Alを含まないGaInPを用いたとこ
ろ、さらに信頼性を改善することができた。なお、Al
GaAs/GaAsでは、端面3a,4a,5a,6a
の面方位によって成長速度が異なったり、成長条件によ
っては成長速度が殆どゼロとなったりする。これに対し
て、GaInPは、面方位などによらず安定に成長する
ので、この意味からも保護層6の材料として好ましい。
保護層6の材料としては、このほか、AlGaInP、
GaPや、Zn、S、Se、Cd、Mg等の混晶からな
るII−VI族半導体等も用いることができる。
The material of the protective layer 6 is AlGaAs.
When GaInP containing no Al was used instead of s, the reliability could be further improved. In addition, Al
In the case of GaAs / GaAs, the end faces 3a, 4a, 5a, 6a
The growth rate varies depending on the plane orientation of the crystal, or the growth rate becomes almost zero depending on the growth conditions. On the other hand, GaInP grows stably irrespective of the plane orientation and the like, and is therefore preferable as the material of the protective layer 6 in this sense.
Other materials for the protective layer 6 include AlGaInP,
GaP, a II-VI group semiconductor composed of a mixed crystal of Zn, S, Se, Cd, Mg and the like can also be used.

【0033】また、上記保護層6はp型としたが、表面
のキャリアを抑える意味では、アンドープとして比較的
高抵抗にするのが望ましい。なお、保護層6が高抵抗で
あれば、電極8直下の直列抵抗が大きくなって素子特性
に悪影響が生じる。しかし、保護層6の厚さを薄く設定
することによって、電極8の合金化時に電極8直下の抵
抗値を小さくすることができ、素子特性への影響を回避
できる。
Although the protective layer 6 is of the p-type, it is preferable to have a relatively high resistance as undoped from the viewpoint of suppressing carriers on the surface. If the protective layer 6 has a high resistance, the series resistance immediately below the electrode 8 increases, which adversely affects the device characteristics. However, by setting the thickness of the protective layer 6 to be thin, the resistance value immediately below the electrode 8 can be reduced when the electrode 8 is alloyed, and the influence on the element characteristics can be avoided.

【0034】図2(a)は第2実施例のLEDを斜めから
見たところ、同図(b)は上記LEDの断面を示してい
る。
FIG. 2A is an oblique view of the LED of the second embodiment, and FIG. 2B shows a cross section of the LED.

【0035】このLEDは、n型GaAs基板11上の
SiO2膜12で仕切られた領域A′に、n型(Al0.7
Ga0.30.5In0.5Pクラッド層13、アンドープ
(Al0.3Ga0.70.5In0.5P活性層14、p型(A
0.7Ga0.30.5In0.5Pクラッド層15、アンドー
プ(Al0.5Ga0.50.5In0.5P保護層16、GaA
sコンタクト層17を順に備えている。クラッド層1
3,15および発光部分としての活性層14が発光層を
構成している。上記クラッド層13の表面13aは基板
表面11aに平行をなし、クラッド層13の端面13b
は、垂直にSiO2膜12の表面12aに達している。
活性層14,クラッド層15,保護層16はそれぞれ下
層を覆っている。すなわち、活性層14の表面14a,
端面14bはそれぞれクラッド層13の表面13a,1
3b、クラッド層15の表面15a,端面15bはそれ
ぞれ活性層14の表面14a,14b、保護層16の表
面16a,端面16bはそれぞれクラッド層15の表面
15a,端面15bを覆っている。活性層14,クラッ
ド層15,保護層16の端面14b,15b,16b
は、それぞれ垂直にSi34膜12の表面12aに達し
ている。保護層16の表面16a中央にコンタクト層1
7とp型電極18、基板11の裏面11b全面にn型電
極19が設けられている。
In this LED, an n-type (Al 0.7) is formed in an area A ′ partitioned by an SiO 2 film 12 on an n-type GaAs substrate 11.
Ga 0.3 ) 0.5 In 0.5 P clad layer 13, undoped (Al 0.3 Ga 0.7 ) 0.5 In 0.5 P active layer 14, p-type (A
l 0.7 Ga 0.3) 0.5 In 0.5 P cladding layer 15, an undoped (Al 0.5 Ga 0.5) 0.5 In 0.5 P protective layer 16, GaA
An s-contact layer 17 is provided in order. Clad layer 1
The active layers 3 and 15 and the active layer 14 as a light emitting portion constitute a light emitting layer. The surface 13a of the cladding layer 13 is parallel to the substrate surface 11a, and the end surface 13b of the cladding layer 13
Reaches the surface 12a of the SiO 2 film 12 vertically.
The active layer 14, the cladding layer 15, and the protective layer 16 respectively cover the lower layers. That is, the surface 14a of the active layer 14
The end faces 14b are the surfaces 13a, 1 of the cladding layer 13, respectively.
3b, the surface 15a and the end face 15b of the cladding layer 15 respectively cover the surfaces 14a and 14b of the active layer 14, and the surface 16a and the end face 16b of the protective layer 16 respectively cover the surface 15a and the end face 15b of the cladding layer 15. End faces 14b, 15b, 16b of active layer 14, clad layer 15, and protective layer 16
Respectively reach the surface 12a of the Si 3 N 4 film 12 vertically. The contact layer 1 is located at the center of the surface 16a of the protective layer 16.
7, a p-type electrode 18, and an n-type electrode 19 are provided on the entire back surface 11 b of the substrate 11.

【0036】このLEDは次のようにして作製される。This LED is manufactured as follows.

【0037】まず、同図(c)に示すように、(10
0)面を主面とするn型GaAs基板11上に、プラズ
マCVD法により厚さ0.1μmのSiO2膜12を堆
積し、ホトリソグラフィ、リフトオフ法、エッチング法
等によりSiO2膜12をパターン加工して、直径20
0μm,ピッチ300μmの円形状開口A′を持つマス
ク層12を形成する。
First, as shown in FIG.
0) A SiO 2 film 12 having a thickness of 0.1 μm is deposited on a n-type GaAs substrate 11 having a principal surface by a plasma CVD method, and the SiO 2 film 12 is patterned by photolithography, a lift-off method, an etching method, or the like. Processing, diameter 20
A mask layer 12 having a circular opening A ′ having a pitch of 0 μm and a pitch of 300 μm is formed.

【0038】次に、同図(b)に示すように、MOCV
D法により、基板11上に厚さ2μmのn型(Al0.7
Ga0.30.5In0.5Pクラッド層13、厚さ0.6μ
mのアンドープ(Al0.3Ga0.70.5In0.5P活性層
14、厚さ2μmのp型(Al0.7Ga0.30.5In0.5
Pクラッド層15、アンドープ(Al0.5Ga0.50.5
In0.5P保護層16、GaAsコンタクト層17を順
次成長させる。このとき、マスク層12上には結晶成長
せず、マスク層12で仕切られた円形領域A′に各層1
3,14,15,16,17が平坦に成長する。各層1
3,14,15,16の端面13b,14b,15b,
16bは基板表面11aに対して垂直な状態に仕上が
る。
Next, as shown in FIG.
According to the D method, a 2 μm-thick n-type (Al 0.7
Ga 0.3 ) 0.5 In 0.5 P clad layer 13, thickness 0.6 μm
m undoped (Al 0.3 Ga 0.7 ) 0.5 In 0.5 P active layer 14, 2 μm thick p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5
P cladding layer 15, undoped (Al 0.5 Ga 0.5 ) 0.5
An In 0.5 P protective layer 16 and a GaAs contact layer 17 are sequentially grown. At this time, no crystal grows on the mask layer 12, and each layer 1 is placed in the circular region A 'partitioned by the mask layer 12.
3, 14, 15, 16, 17 grow flat. Each layer 1
3, 14, 15, 16 end faces 13b, 14b, 15b,
16b is finished in a state perpendicular to the substrate surface 11a.

【0039】なお、クラッド層13,活性層14,クラ
ッド層15,保護層16,コンタクト層17はMOCV
D装置内で連続的に成長されるので、製造工程中にクラ
ッド層13,活性層14,クラッド層15が酸化される
ことはない。
The clad layer 13, active layer 14, clad layer 15, protective layer 16, and contact layer 17 are MOCV
Since it is continuously grown in the D apparatus, the clad layer 13, the active layer 14, and the clad layer 15 are not oxidized during the manufacturing process.

【0040】アンドープの保護層16の光学膜厚は、発
光波長をλ、波長λでの保護層16の屈折率をnとした
とき、低反射膜となるように実質的にλ/4nの(2m
+1)倍(奇数倍)に設定する。この例では、λ=59
0nm、n=3.55であり、m=0として、保護層1
6の厚さは0.042μm程度に設定する。
The optical film thickness of the undoped protective layer 16 is substantially λ / 4n (λ / n) so as to be a low reflection film, where λ is the emission wavelength and n is the refractive index of the protective layer 16 at the wavelength λ. 2m
+1) times (odd number times). In this example, λ = 59
0 nm, n = 3.55, and m = 0, the protective layer 1
6 is set to about 0.042 μm.

【0041】次に、コンタクト層17の表面17a中
央に円形状のp型電極18、基板11の裏面11b全面
にn型電極19を蒸着する。続いて、GaAsコンタク
ト層17を、電極18直下の部分を残して選択的にエッ
チングして除去する。この後、電極18,19の合金化
を行い、基板11を領域A′単位にダイシングして、チ
ップに分割する。
Next, a circular p-type electrode 18 is deposited at the center of the surface 17a of the contact layer 17, and an n-type electrode 19 is deposited on the entire back surface 11b of the substrate 11. Subsequently, the GaAs contact layer 17 is selectively etched and removed except for a portion immediately below the electrode 18. Thereafter, the electrodes 18 and 19 are alloyed, and the substrate 11 is diced into units of the region A ′ to be divided into chips.

【0042】このLEDは、n型AlGaInPクラッ
ド層13、アンドープAlGaInP活性層14および
p型AlGaInPクラッド層15が、アンドープAl
GaInP保護層16で覆われているので、第1実施例
と同様に、クラッド層13の表面13aやクラッド層1
3,15および活性層14の端面13a,15a,14
a(光出射面)が酸化されにくくなっている。したがっ
て、酸化に起因する非発光準位の発生を抑えて、輝度の
低下を抑制することができる。また、各層13,14,
15,16は、成長段階で円形領域A′毎に分離されて
いるので、ダイシング時に光出射面に欠陥が導入される
ことがない。したがって、さらに輝度低下を抑制するこ
とができ、信頼性を高めることができる。
In this LED, the n-type AlGaInP cladding layer 13, the undoped AlGaInP active layer 14, and the p-type AlGaInP
Since it is covered with the GaInP protective layer 16, as in the first embodiment, the surface 13a of the clad layer 13 and the clad layer 1
3, 15 and end faces 13a, 15a, 14 of active layer 14
a (light emitting surface) is not easily oxidized. Therefore, it is possible to suppress the occurrence of non-light-emitting levels due to oxidation and to suppress a decrease in luminance. In addition, each layer 13, 14,
Since the layers 15 and 16 are separated for each circular area A 'at the growth stage, no defects are introduced into the light emitting surface during dicing. Therefore, a decrease in luminance can be further suppressed, and reliability can be improved.

【0043】しかも、このLEDは、クラッド層13,
15および活性層14を円柱状に形成しているので、四
角柱状のものに比して、端面13a,15a,14aの
曲率によって全反射を低減させて、素子の輝度を高める
ことができる。すなわち、端面が平面である場合は、端
面に斜めに向かう光線は全反射されて外部に出射されな
いが、端面が曲率を持っている場合は、全反射される光
線成分が大幅に減少する。この結果、端面を透過する光
線成分が増加して、高輝度が得られるのである。実際
に、図6に示した従来のLEDに比して、2倍以上の輝
度を得ることができた。
Moreover, this LED has a cladding layer 13,
Since the active layer 15 and the active layer 14 are formed in a columnar shape, the total reflection can be reduced by the curvature of the end faces 13a, 15a, and 14a, and the luminance of the element can be increased as compared with a rectangular column. That is, when the end face is flat, light rays obliquely directed to the end face are totally reflected and are not emitted to the outside, but when the end face has a curvature, the totally reflected light ray component is greatly reduced. As a result, the light component transmitted through the end face increases, and high luminance can be obtained. Actually, it was possible to obtain twice or more luminance as compared with the conventional LED shown in FIG.

【0044】なお、保護層16bの材料として、Cd
S、ZnS、ZnSe、ZnSSe、ZnCdSSe、
ZnMgSSe等のII−VI族半導体を用いることもでき
る。
The material of the protective layer 16b is Cd
S, ZnS, ZnSe, ZnSSe, ZnCdSSe,
II-VI group semiconductors such as ZnMgSSe can also be used.

【0045】図3(a)は、第3実施例のLEDの断面を
示している。
FIG. 3A shows a cross section of the LED of the third embodiment.

【0046】このLEDは、(111)を主面とするG
aP基板21上のSi34膜22で仕切られた領域A″
に、n型GaP層23、p型GaP層24、アンドープ
GaP保護層25を順に備えている。n型GaP層23
およびp型GaP層24は発光層を構成し、両層23,
24の接合面が発光する。n型GaP層23の表面は基
板表面21aに平行をなし、n型GaP層23の端面2
3bは、垂直にSi34膜22の表面22aに達してい
る。p型GaP層24,アンドープGaP保護層25は
それぞれ下層を覆っている。すなわち、p型GaP層2
4の表面24a,端面24bはそれぞれn型GaP層2
3の表面23a,端面23b、アンドープGaP保護層
25の表面25a,端面25bはそれぞれp型GaP層
24の表面24a,端面24bを覆っている。p型Ga
P層24,アンドープGaP保護層25の端面24a,
25aはそれぞれ垂直にSi34膜22の表面22aに
達している。p型GaP層24の表面24a中央には保
護層25を貫通してp型電極26が設けられ、基板21
の裏面21bには所定パターンのn型電極27が設けら
れている。
This LED has G (111) as the main surface.
Region A ″ on the aP substrate 21 partitioned by the Si 3 N 4 film 22
An n-type GaP layer 23, a p-type GaP layer 24, and an undoped GaP protective layer 25 are sequentially provided. n-type GaP layer 23
And the p-type GaP layer 24 constitute a light emitting layer.
24 joint surfaces emit light. The surface of the n-type GaP layer 23 is parallel to the substrate surface 21a.
3b reaches the surface 22a of the Si 3 N 4 film 22 vertically. The p-type GaP layer 24 and the undoped GaP protective layer 25 respectively cover the lower layers. That is, the p-type GaP layer 2
4 have an n-type GaP layer 2
The surface 23a and the end face 23b of the third element 3 and the surface 25a and the end face 25b of the undoped GaP protective layer 25 cover the surface 24a and the end face 24b of the p-type GaP layer 24, respectively. p-type Ga
P layer 24, end face 24a of undoped GaP protective layer 25,
Reference numerals 25a each vertically reach the surface 22a of the Si 3 N 4 film 22. At the center of the surface 24a of the p-type GaP layer 24, a p-type electrode 26 is provided so as to penetrate the protective layer 25.
An n-type electrode 27 having a predetermined pattern is provided on the back surface 21b of the substrate.

【0047】このLEDは次のようにして作製される。This LED is manufactured as follows.

【0048】まず、同図(b)に示すように、(11
1)面を主面とするn型GaP基板11上に、プラズマ
CVD法により厚さ0.1μmのSi34膜22を堆積
し、ホトリソグラフィ、リフトオフ法、エッチング法等
によりSi34膜22をパターン加工して、三角形状開
口A″を持つマスク層22を形成する。
First, as shown in FIG.
On the n-type GaP substrate 11 to 1) plane as a principal the Si 3 N 4 film 22 having a thickness of 0.1μm is deposited by a plasma CVD method, Si 3 N 4 photolithography, lift-off, by etching or the like The film 22 is patterned to form a mask layer 22 having a triangular opening A ″.

【0049】次に、同図(a)に示すように、VPE法
(気相成長法)により、基板21上に厚さ20μmのn
型GaP層23、厚さ20μmのp型GaP層24、厚
さ1μmのアンドープGaP保護層25を順次成長させ
る。このとき、マスク層22上には結晶成長せず、マス
ク層22で仕切られた三角形領域A″に各層23,2
4,25が平坦に成長する。各層23,24,25の端
面23b,24b,25bは基板表面21aに対して垂
直な状態に仕上がる。
Next, as shown in FIG. 5A, a 20 μm thick n
A GaP layer 23, a p-type GaP layer 24 having a thickness of 20 μm, and an undoped GaP protective layer 25 having a thickness of 1 μm are sequentially grown. At this time, each layer 23, 2 is not grown on the mask layer 22 and is located in the triangular area A ″ partitioned by the mask layer 22.
4, 25 grow flat. The end faces 23b, 24b, 25b of the layers 23, 24, 25 are finished in a state perpendicular to the substrate surface 21a.

【0050】なお、n型GaP層23、p型GaP層2
4、アンドープGaP保護層25はVPE装置内で連続
的に成長されるので、製造工程中にn型GaP層23、
p型GaP層24が酸化されることはない。
The n-type GaP layer 23 and the p-type GaP layer 2
4. Since the undoped GaP protective layer 25 is continuously grown in the VPE device, the n-type GaP layer 23,
The p-type GaP layer 24 is not oxidized.

【0051】次に、保護層25の表面25a中央にエ
ッチングにより円形状の開口を形成し、p型電極26を
形成する。また、基板21の裏面21bn型電極27を
形成する。この後、電極26,27の合金化を行い、基
板21を領域A″単位にダイシングして、チップに分割
する。
Next, a circular opening is formed in the center of the surface 25a of the protective layer 25 by etching, and a p-type electrode 26 is formed. Further, the back surface 21bn type electrode 27 of the substrate 21 is formed. Thereafter, the electrodes 26 and 27 are alloyed, and the substrate 21 is diced into units of the region A ″ to be divided into chips.

【0052】このLEDは、n型GaP層23およびp
型GaP層24が、アンドープGaP保護層25で覆わ
れているので、n型GaP層23の表面23aおよびn
型GaP層23,p型GaP層24の端面23a,24
a(光出射面)が酸化されにくくなっている。したがっ
て、第1,第2実施例と同様に、酸化に起因する非発光
準位の発生を抑えて、輝度の低下を抑制することができ
る。また、各層23,24,25は、成長段階で三角形
領域A″毎に分離されているので、ダイシング時に光出
射面に欠陥が導入されることがない。したがって、さら
に輝度低下を抑制することができ、信頼性を高めること
ができる。
This LED has an n-type GaP layer 23 and a p-type
Since the n-type GaP layer 24 is covered with the undoped GaP protective layer 25, the surfaces 23a and n
Face 23a, 24 of p-type GaP layer 23 and p-type GaP layer 24
a (light emitting surface) is not easily oxidized. Therefore, similarly to the first and second embodiments, it is possible to suppress the occurrence of the non-light emitting level due to the oxidation and to suppress the decrease in luminance. In addition, since the layers 23, 24, and 25 are separated for each triangular area A ″ at the growth stage, no defect is introduced into the light emitting surface during dicing. And reliability can be improved.

【0053】しかも、このLEDは、n型GaP層23
およびp型GaP層24を三角柱状に形成しているの
で、四角柱状のものに比して全反射を低減させて、素子
の輝度を高めることができる(ただし、円柱状端面には
及ばない。)。実際に、図6に示した従来のLEDに比
して、2倍以上の輝度を得ることができた。
Moreover, this LED has an n-type GaP layer 23.
In addition, since the p-type GaP layer 24 is formed in a triangular prism shape, total reflection can be reduced as compared with a quadrangular prism shape, and the luminance of the element can be increased (however, it does not reach the cylindrical end face). ). Actually, it was possible to obtain twice or more luminance as compared with the conventional LED shown in FIG.

【0054】次に、図示しない第4実施例のLEDにつ
いて説明する。
Next, an LED (not shown) of the fourth embodiment will be described.

【0055】このLEDは、GaP基板上のSi34
またはSiO2膜で仕切られた領域に、超格子(Al
P)n(GaP)m(n,mはモノレイヤー数1,2,
3,…)からなる活性層と、この活性層の表面および端
面を覆う保護層を備えている。上記活性層および保護層
は、例えば図2の例のように、円柱状に形成されてい
る。上記保護層の表面中央、上記基板の裏面にそれぞれ
電極を備える。
In this LED, a superlattice (Al) is formed in a region partitioned by a Si 3 N 4 film or a SiO 2 film on a GaP substrate.
P) n (GaP) m (n and m are 1, 2, 2,
3) and a protective layer covering the surface and the end face of the active layer. The active layer and the protective layer are formed in a column shape, for example, as shown in FIG. Electrodes are provided at the center of the front surface of the protective layer and the back surface of the substrate.

【0056】上記活性層,保護層は、例えばALE法
(原子層エピタキシー法)により連続的に成長される。
チップ分割は、マスク層すなわちSi34膜またはSi
2膜の箇所をダイシングして行われる。したがって、
上記活性層,保護層が切断されることはない。
The active layer and the protective layer are continuously grown by, for example, an ALE method (atomic layer epitaxy method).
The chip is divided into a mask layer, that is, a Si 3 N 4 film or a Si layer.
This is performed by dicing the portion of the O 2 film. Therefore,
The active layer and the protective layer are not cut.

【0057】AlGaPは、本来間接遷移型の半導体で
あるが、超格子にした場合、ゾーンホールディング効果
によって直接遷移型とすることができる。これにより、
従来III−V族半導体では得られなかった550nm以
下の緑色域で高い発光効率を実現することができる。し
かし、AlPは酸化され易い上、潮解性があるため、従
来は、製造過程で既にこの活性層の露出部分が変質し、
十分な発光が得られず、また、輝度の低下も著しかっ
た。この第4実施例のLEDでは、製造工程中に、活性
層が露出することがないので、AlP層を安定に形成す
ることができる。また、作製後も、保護層によって、A
lP層の酸化や潮解を防ぐことができる。したがって、
格段の高い輝度と安定した発光特性を得ることができ
る。
AlGaP is originally an indirect transition type semiconductor, but when it is made to be a superlattice, it can be made a direct transition type by a zone holding effect. This allows
High luminous efficiency can be realized in a green region of 550 nm or less, which has not been obtained with conventional III-V semiconductors. However, since AlP is easily oxidized and deliquescent, conventionally, the exposed portion of the active layer has already been altered during the manufacturing process,
Sufficient light emission was not obtained, and the luminance was significantly reduced. In the LED of the fourth embodiment, since the active layer is not exposed during the manufacturing process, the AlP layer can be formed stably. Further, even after the production, A
Oxidation and deliquescence of the IP layer can be prevented. Therefore,
Extremely high luminance and stable light emission characteristics can be obtained.

【0058】[0058]

【発明の効果】以上より明らかなように、請求項1の半
導体発光素子では、発光層の表面および端面(光出射
面)が保護層で覆われているので、光出射面が従来に比
して酸化されにくくなっている。したがって、酸化に起
因する非発光準位の発生を抑えて、輝度の低下を抑制す
ることができる。上記発光層および保護層は、成長段階
でマスク層が仕切る領域毎に分離されているので、ダイ
シング時に光出射面に欠陥が導入されることがない。し
たがって、さらに輝度低下を抑制でき、信頼性を高める
ことができる。
As is apparent from the above description, in the semiconductor light emitting device of the first aspect, the light emitting surface is covered by the protective layer, so that the light emitting surface is larger than that of the conventional semiconductor light emitting device. It is hard to be oxidized. Therefore, it is possible to suppress the occurrence of non-light-emitting levels due to oxidation and to suppress a decrease in luminance. Since the light emitting layer and the protective layer are separated for each region partitioned by the mask layer in the growth stage, no defect is introduced into the light emitting surface during dicing. Therefore, a decrease in luminance can be further suppressed, and reliability can be improved.

【0059】また、請求項2の半導体発光素子では、上
記保護層は、上記発光層のうちの少なくとも一部よりも
酸化され難い半導体材料からなるので、さらに酸化に起
因する非発光準位の発生を抑えることができ、輝度の低
下をさらに抑制できる。
Further, in the semiconductor light emitting device according to the second aspect, since the protective layer is made of a semiconductor material which is harder to be oxidized than at least a part of the light emitting layer, further generation of a non-light emitting level due to oxidation is achieved. Can be suppressed, and a decrease in luminance can be further suppressed.

【0060】また、請求項3に記載の半導体発光素子で
は、上記保護層のバンドギャップエネルギは、上記発光
層内の発光部分のバンドギャップエネルギよりも大きく
設定されている。したがって、保護層によって光が吸収
されることがなく、素子の発光特性に悪影響が生じるの
を防止できる。
Further, in the semiconductor light emitting device according to the third aspect, the band gap energy of the protective layer is set to be larger than the band gap energy of the light emitting portion in the light emitting layer. Accordingly, light is not absorbed by the protective layer, and it is possible to prevent the light emitting characteristics of the element from being adversely affected.

【0061】また、請求項4に記載の半導体発光素子
は、上記保護層の抵抗率は、上記発光層内の発光部分の
抵抗率よりも大きく設定されているので、上記保護層か
ら光出射面へのキャリアの注入が抑制される。したがっ
て、素子の発光特性に悪影響が生じるのを防止できる。
In the semiconductor light emitting device according to the fourth aspect, the resistivity of the protective layer is set to be higher than the resistivity of a light emitting portion in the light emitting layer. Injection of carriers into the substrate is suppressed. Therefore, it is possible to prevent the light emitting characteristics of the element from being adversely affected.

【0062】また、請求項5に記載の半導体発光素子
は、上記発光層の発光波長をλ、上記保護層の波長λで
の屈折率をnとしたとき、上記保護層の厚さはλ/4n
の奇数倍に設定されているので、保護層による反射率を
低減でき、発光層が発した光を効率良くチップ外へ出射
させることができる。
In the semiconductor light emitting device according to the present invention, when the light emitting wavelength of the light emitting layer is λ and the refractive index at the wavelength λ of the protective layer is n, the thickness of the protective layer is λ / 4n
Since it is set to an odd multiple of, the reflectance of the protective layer can be reduced, and the light emitted by the light emitting layer can be efficiently emitted out of the chip.

【0063】また、請求項6の半導体発光素子の製造方
法によれば、請求項1乃至5の半導体発光素子を簡単に
作製することができる。
Further, according to the method for manufacturing a semiconductor light emitting device of claim 6, the semiconductor light emitting devices of claims 1 to 5 can be easily manufactured.

【0064】また、請求項7の如く、上記発光層と保護
層を成長するとき、原料ガスにHclを混合する場合、
マスク層の表面に上記発光層と保護層が全く成長するこ
とがない。つまり、完全な選択成長を行うことができ
る。
Further, when the light emitting layer and the protective layer are grown, when Hcl is mixed with the source gas,
The light emitting layer and the protective layer never grow on the surface of the mask layer. That is, complete selective growth can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の第1実施例のLEDの断面構造お
よび製造途中の半導体基板を示す図である。
FIG. 1 is a diagram showing a cross-sectional structure of an LED according to a first embodiment of the present invention and a semiconductor substrate being manufactured.

【図2】 この発明の第2実施例のLEDの外観、断面
構造および製造途中の半導体基板を示す図である。
FIG. 2 is a diagram showing an appearance, a cross-sectional structure, and a semiconductor substrate in the course of manufacture of an LED according to a second embodiment of the present invention.

【図3】 この発明の第3実施例のLEDの断面構造お
よび製造途中の半導体基板を示す図である。
FIG. 3 is a diagram showing a cross-sectional structure of an LED according to a third embodiment of the present invention and a semiconductor substrate being manufactured.

【図4】 LEDランプの概略構造を示す図である。FIG. 4 is a view showing a schematic structure of an LED lamp.

【図5】 LED面発光素子の概略構造を示す図であ
る。
FIG. 5 is a view showing a schematic structure of an LED surface light emitting device.

【図6】 従来のLEDの断面構造を示す図である。FIG. 6 is a diagram showing a cross-sectional structure of a conventional LED.

【符号の説明】[Explanation of symbols]

1、11、21 半導体基板 2、12、22 マスク層 3、5、13、15 クラッド層 4、14 活性層 6、16、25 保護層 7、8、18、19、26、27 電極 23 n型GaP層 24 p型GaP層 1, 11, 21 Semiconductor substrate 2, 12, 22 Mask layer 3, 5, 13, 15 Cladding layer 4, 14 Active layer 6, 16, 25 Protection layer 7, 8, 18, 19, 26, 27 Electrode 23 n-type GaP layer 24 p-type GaP layer

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板と、 上記半導体基板の表面に設けられた所定形状の開口を有
する絶縁膜からなり、上記半導体基板の表面を上記開口
に対応した領域に仕切るマスク層と、 上記基板表面の上記領域に、上記マスク層の厚さよりも
厚く形成され、表面が平坦で、かつ、端面が上記開口の
縁で規定された発光層と、 上記発光層の表面および端面を所定の厚さで覆って、上
記発光層が酸化されるのを防止する保護層と、 上記保護層の表面側、上記基板の裏面側にそれぞれ設け
られた電極を備えたことを特徴とする半導体発光素子。
1. A semiconductor substrate, a mask layer made of an insulating film having an opening of a predetermined shape provided on the surface of the semiconductor substrate, and dividing the surface of the semiconductor substrate into a region corresponding to the opening; In the above-mentioned region, a light-emitting layer formed thicker than the thickness of the mask layer, having a flat surface, and an end surface defined by an edge of the opening, and a surface and an end surface of the light-emitting layer having a predetermined thickness. A semiconductor light emitting device comprising: a protective layer that covers and prevents the light emitting layer from being oxidized; and electrodes provided on a front surface side of the protective layer and a back surface side of the substrate.
【請求項2】 請求項1に記載の半導体発光素子におい
て、 上記保護層は、上記発光層のうちの少なくとも一部より
も酸化され難い半導体材料からなることを特徴とする半
導体発光素子。
2. The semiconductor light emitting device according to claim 1, wherein the protective layer is made of a semiconductor material that is less oxidized than at least a part of the light emitting layer.
【請求項3】 請求項1または2に記載の半導体発光素
子において、 上記保護層のバンドギャップエネルギは、上記発光層内
の発光部分のバンドギャップエネルギよりも大きく設定
されていることを特徴とする半導体発光素子。
3. The semiconductor light emitting device according to claim 1, wherein a band gap energy of the protective layer is set to be larger than a band gap energy of a light emitting portion in the light emitting layer. Semiconductor light emitting device.
【請求項4】 請求項1乃至3のいずれか一つに記載の
半導体発光素子において、 上記保護層の抵抗率は、上記発光層内の発光部分の抵抗
率よりも大きく設定されていることを特徴とする半導体
発光素子。
4. The semiconductor light emitting device according to claim 1, wherein a resistivity of the protective layer is set to be higher than a resistivity of a light emitting portion in the light emitting layer. Characteristic semiconductor light emitting device.
【請求項5】 請求項1乃至4にいずれか一つに記載の
半導体発光素子において、 上記発光層の発光波長をλ、上記保護層の波長λでの屈
折率をnとしたとき、上記保護層の厚さは、実質的にλ
/4nの奇数倍に設定されていることを特徴とする半導
体発光素子。
5. The semiconductor light emitting device according to claim 1, wherein the light emitting layer has an emission wavelength of λ, and the protective layer has a refractive index of n at a wavelength of λ. The thickness of the layer is substantially λ
A semiconductor light emitting device characterized by being set to an odd multiple of / 4n.
【請求項6】 半導体基板の表面に絶縁膜を設け、この
絶縁膜に所定形状の開口を所定ピッチで複数形成して、
上記半導体基板の表面を上記開口に対応した複数の領域
に仕切るマスク層となす工程と、 選択気相成長法により、上記半導体基板の上記マスク層
で仕切られた上記領域に、上記マスク層の厚さよりも厚
く、表面が平坦で、かつ、端面が上記開口の縁で規定さ
れた発光層を形成し、続いて、この発光層の表面および
端面を所定の厚さで覆う保護層を形成する工程と、 上記保護層の表面側、上記基板の裏面側にそれぞれ電極
を形成する工程と、 上記基板の上記マスク層が存する箇所を切断または劈開
して、上記基板をチップに分割する工程を有することを
特徴とする半導体発光素子の製造方法。
6. An insulating film is provided on a surface of a semiconductor substrate, and a plurality of openings having a predetermined shape are formed in the insulating film at a predetermined pitch.
Forming a mask layer that partitions the surface of the semiconductor substrate into a plurality of regions corresponding to the openings; and forming the mask layer in the region partitioned by the mask layer of the semiconductor substrate by selective vapor deposition. Forming a light emitting layer having a thickness larger than that of the light emitting layer and having a flat surface and an end face defined by the edge of the opening, and subsequently forming a protective layer covering the surface and the end face of the light emitting layer with a predetermined thickness. Forming electrodes on the front surface side of the protective layer and the back surface side of the substrate; and cutting or cleaving a portion of the substrate where the mask layer exists to divide the substrate into chips. A method for manufacturing a semiconductor light emitting device, comprising:
【請求項7】 請求項6に記載の半導体発光素子の製造
方法において、 上記発光層と保護層を成長するとき、原料ガスにHCl
を混合することを特徴とする半導体発光素子の製造方
法。
7. The method for manufacturing a semiconductor light emitting device according to claim 6, wherein when the light emitting layer and the protective layer are grown, HCl is used as a source gas.
And a method for manufacturing a semiconductor light emitting device.
JP17909693A 1993-07-20 1993-07-20 Semiconductor light emitting device and method of manufacturing the same Expired - Fee Related JP3150011B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17909693A JP3150011B2 (en) 1993-07-20 1993-07-20 Semiconductor light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17909693A JP3150011B2 (en) 1993-07-20 1993-07-20 Semiconductor light emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0738149A JPH0738149A (en) 1995-02-07
JP3150011B2 true JP3150011B2 (en) 2001-03-26

Family

ID=16059981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17909693A Expired - Fee Related JP3150011B2 (en) 1993-07-20 1993-07-20 Semiconductor light emitting device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3150011B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988429B2 (en) 2001-10-10 2007-10-10 ソニー株式会社 Semiconductor light emitting element, image display device, lighting device and method for manufacturing the same
US7338827B2 (en) 2003-03-25 2008-03-04 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor laser and method for fabricating the same
EP2249406B1 (en) 2009-05-04 2019-03-06 LG Innotek Co., Ltd. Light emitting diode
JP5608589B2 (en) * 2011-03-10 2014-10-15 スタンレー電気株式会社 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP6035736B2 (en) * 2011-10-26 2016-11-30 ソニー株式会社 LIGHT EMITTING ELEMENT, MANUFACTURING METHOD THEREOF, AND LIGHT EMITTING DEVICE
CN113764557A (en) * 2021-08-31 2021-12-07 北海惠科光电技术有限公司 LED chip, display panel and transfer method of LED chip

Also Published As

Publication number Publication date
JPH0738149A (en) 1995-02-07

Similar Documents

Publication Publication Date Title
US6791117B2 (en) Semiconductor light emission device and manufacturing method thereof
US5811839A (en) Semiconductor light-emitting devices
US5739552A (en) Semiconductor light emitting diode producing visible light
JP3557011B2 (en) Semiconductor light emitting device and manufacturing method thereof
US5753940A (en) Light-emitting diode having narrow luminescence spectrum
JP4054631B2 (en) Semiconductor light emitting device and method for manufacturing the same, LED lamp, and LED display device
JP4169821B2 (en) Light emitting diode
US6083769A (en) Method for producing a light-emitting diode
JPH114020A (en) Semiconductor light-emitting element, manufacture thereof and semiconductor light-emitting device
JPH08288544A (en) Semiconductor light-emitting element
JPH07297476A (en) Semiconductor laser device
US7485902B2 (en) Nitride-based semiconductor light-emitting device
JPH11330559A (en) Light emitting element
US6201265B1 (en) Group III-V type nitride compound semiconductor device and method of manufacturing the same
JPH06326360A (en) Semiconductor light emitting element and manufacture thereof
JPH0614564B2 (en) Semiconductor light emitting element
JP3150011B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP2007194247A (en) Semiconductor light emitting device and its fabrication process
JP3341576B2 (en) Group III nitride compound semiconductor light emitting device
JP2824371B2 (en) Light emitting diode
JP2004047918A (en) Manufacturing method of nitride semiconductor laser element
JPH07176788A (en) Light emitting diode
JP2655943B2 (en) Semiconductor light emitting device and method of manufacturing the same
JPH07307489A (en) Semiconductor light-emitting element and its manufacture
JP2002008980A (en) Method of growing semiconductor layer, and method of manufacturing semiconductor light-emitting element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080119

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees