JP3148604B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3148604B2 JP3148604B2 JP28406395A JP28406395A JP3148604B2 JP 3148604 B2 JP3148604 B2 JP 3148604B2 JP 28406395 A JP28406395 A JP 28406395A JP 28406395 A JP28406395 A JP 28406395A JP 3148604 B2 JP3148604 B2 JP 3148604B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- island
- wire bonding
- space
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体チップを封
止するパッケージの構造に係り、特に電力半導体チップ
を接着する放熱板のアイランド部分の構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a package for encapsulating a semiconductor chip, and more particularly, to a structure of an island portion of a heat sink to which a power semiconductor chip is bonded.
【０００２】[0002]
【従来の技術】図４は、従来のパワートランジスタ等を
含むパワーＬＳＩチップのパッケージ構造、特にリード
端子とチップのボンディングパッド間のワイヤの接続状
態を示す。放熱板１７の半導体チップ１０が接着される
中央部分は、銀メッキが施されアイランド１１を形成し
ている。この半導体チップ１０は、パワー素子を含むＬ
ＳＩチップであるため、放熱板１７のアイランド１１上
にハンダ共晶により接着されている。2. Description of the Related Art FIG. 4 shows a package structure of a conventional power LSI chip including a power transistor and the like, particularly a connection state of wires between lead terminals and bonding pads of the chip. The central portion of the heat sink 17 to which the semiconductor chip 10 is bonded is silver-plated to form an island 11. This semiconductor chip 10 has an L
Since it is an SI chip, it is bonded on the island 11 of the heat sink 17 by solder eutectic.
【０００３】そしてアイランド部１１には、Ｖ溝１４が
設けてある。半導体チップ１０は、アイランド部１１に
ハンダで接着されるが、このハンダが外に流れることを
防止するためにＶ溝１４が設けられている。又、Ｖ溝１
４は、パッケージ外から水分が半導体チップに浸入する
ことを溝に噛み込んだモールド樹脂により防止してい
る。この放熱板１７は、リボンフレームのリード端子１
２と段差を設けてカシメにより接合されている。従っ
て、リボンフレームのリード端子１２と放熱板１７間に
は、紙面に垂直方向に空隙が設けられている。リード端
子１２の先端部１２Ａと、半導体チップのワイヤボンデ
ィングパッド間には、金線１６がワイヤボンディングに
より接続されている。リード端子の先端部、放熱板１７
上のチップ及び金線等は、モールド樹脂によって封止さ
れ、放熱板１７の裏面が熱放散のために露出するように
なっている。[0005] The island portion 11 is provided with a V-shaped groove 14. The semiconductor chip 10 is bonded to the island portion 11 with solder, and a V-groove 14 is provided to prevent the solder from flowing out. V-groove 1
No. 4 prevents the infiltration of moisture into the semiconductor chip from outside the package by the mold resin biting into the groove. The heat radiating plate 17 is connected to the lead terminal 1 of the ribbon frame.
2 and a step is provided and joined by caulking. Therefore, a gap is provided between the lead terminal 12 of the ribbon frame and the heat radiating plate 17 in a direction perpendicular to the paper surface. A gold wire 16 is connected by wire bonding between the tip 12A of the lead terminal 12 and the wire bonding pad of the semiconductor chip. Lead terminal, heat sink 17
The upper chip, the gold wire, and the like are sealed with a mold resin, and the back surface of the heat radiating plate 17 is exposed for heat dissipation.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、チップ
或いはリード端子からグランド接続等のため、チップを
固定したアイランド１１上に直接ワイヤボンディングを
施したい場合がある。係る場合に、Ｖ溝１４の内側のハ
ンダが流れている部分では、ハンダ上には金線のワイヤ
が接着できないため、ワイヤボンディングが不可能であ
り、グランド接続を行うことができない。このため、従
来はＶ溝１４の外側の適当な空いている場所にグランド
ワイヤボンディングを行うことがあるが、リードフレー
ムの構造によっては、ワイヤボンディングのキャピラリ
が入らず、ワイヤボンディングをするスペースがない場
合もある。However, there is a case where it is desired to perform wire bonding directly on the island 11 to which the chip is fixed, for ground connection from the chip or the lead terminal. In such a case, in a portion where the solder flows inside the V-groove 14, the gold wire cannot be bonded on the solder, so that wire bonding is impossible and ground connection cannot be performed. For this reason, conventionally, ground wire bonding may be performed in a suitable vacant place outside the V-groove 14, but depending on the structure of the lead frame, a capillary for wire bonding does not enter and there is no space for wire bonding. In some cases.
【０００５】係る場合にはリード端子又は半導体チップ
のボンディングパッドからグランド接続のためのワイヤ
ボンディングを行うことができず、又あえてワイヤボン
ディングを行うと、ワイヤの弛み等により他のリード端
子等に接触して、歩留まりの低下等の問題を生じること
になる。In such a case, wire bonding for ground connection cannot be performed from a lead terminal or a bonding pad of a semiconductor chip, and if wire bonding is intentionally performed, the wire may come into contact with another lead terminal or the like due to loosening of the wire. As a result, a problem such as a decrease in yield occurs.
【０００６】本発明は上述した事情に鑑みて為されたも
ので、半導体チップをハンダでアイランドに接着する半
導体装置において、該アイランド内にスムーズにグラン
ドワイヤをボンディングすることができる半導体装置を
提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides a semiconductor device in which a semiconductor chip is bonded to an island by soldering, in which a ground wire can be smoothly bonded in the island. The purpose is to:
【０００７】[0007]
【課題を解決するための手段】本発明の半導体装置は、
半導体チップをハンダで放熱板上に接着するアイランド
内に、該ハンダの流れ出しを防止するための溝を設ける
と共に、該溝の内側にワイヤボンディングを施すための
スペースと、該スペースを取囲む溝を更に設けたことを
特徴とする。According to the present invention, there is provided a semiconductor device comprising:
A groove for preventing the solder from flowing out is provided in an island for bonding the semiconductor chip onto the heat sink with solder, and a space for performing wire bonding inside the groove and a groove surrounding the space are provided. It is further characterized by being provided.
【０００８】上述した半導体装置の構成によれば、アイ
ランドのＶ溝内にワイヤボンディングのためのスペース
と、これを取巻く溝を設けたことから、半導体チップを
ハンダ共晶でダイボンディングする際に、流れたハンダ
がそのスペースを取囲む溝内にトラップされ、ワイヤボ
ンディングのためのスペース内に流れ込まない。従っ
て、溝で取囲まれたスペース内に、半導体チップ側か
ら、又リード端子側から容易にワイヤボンディングを行
うことができる。According to the structure of the semiconductor device described above, since a space for wire bonding and a groove surrounding the space are provided in the V groove of the island, when the semiconductor chip is die-bonded by solder eutectic, The flowed solder is trapped in the groove surrounding the space and does not flow into the space for wire bonding. Therefore, wire bonding can be easily performed from the semiconductor chip side and the lead terminal side in the space surrounded by the groove.
【０００９】[0009]
【発明の実施の形態】以下、本発明の一実施例について
図１乃至３を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.
【００１０】図１は、本発明の一実施例のワイヤボンデ
ィングのスペースをＶ溝内に備えた放熱板の構造を示
す。図２は、この放熱板をリードフレームにカンメ接続
してグランドワイヤボンディングを施した状態の部分断
面構造を示す。放熱板１７は、その四隅に凸部１８を有
し、これがリードフレームの穴部に嵌合し、この部分を
カシメることにより、放熱板１７とリードフレーム１２
とを接続する。リード端子の先端部１２Ａとカシメ接続
部分のリード端子１２とは、もともとは１枚の銅板から
エッチング加工により形成されたものであるが、図２に
示すように段差を設けることにより、リード先端部１２
Ａを放熱板１７から離隔して配置することができる。FIG. 1 shows a structure of a heat sink having a space for wire bonding in a V-shaped groove according to an embodiment of the present invention. FIG. 2 shows a partial cross-sectional structure in a state where the heat sink is connected to a lead frame by a cane connection and ground wire bonding is performed. The heat radiating plate 17 has projections 18 at the four corners thereof, which are fitted into the holes of the lead frame, and are caulked to form the heat radiating plate 17 and the lead frame 12.
And connect. The tip 12A of the lead terminal and the lead terminal 12 of the caulking connection portion are originally formed from a single copper plate by etching, but by providing a step as shown in FIG. 12
A can be arranged separately from the heat sink 17.
【００１１】そして、放熱板１７は、図１に示すように
その中央部の点線内がアイランド部１１であり、この部
分には半導体チップを共晶接合するため、銀メッキが施
されている。尚、本実施例では放熱板１７として厚さ約
１ｍｍの銅片が用いられている。そしてアイランド１１
内には、ダイボンディング時にハンダがアイランド外に
流れ出ることを防止するためのＶ溝１４が設けられてい
る。そして、その内側にワイヤボンディングのための円
部１９と、その円部を取囲む溝１５が設けられている。As shown in FIG. 1, the radiating plate 17 has an island portion 11 in the center of the dashed line, and this portion is plated with silver for eutectic bonding of the semiconductor chip. In this embodiment, a copper piece having a thickness of about 1 mm is used as the heat radiating plate 17. And island 11
Inside, a V-groove 14 is provided for preventing solder from flowing out of the island during die bonding. A circular portion 19 for wire bonding and a groove 15 surrounding the circular portion are provided on the inside.
【００１２】放熱板１７のアイランド部１１に設けられ
たＶ溝１４は、本実施例では幅が０．３ｍｍであり、深
さが０．１ｍｍである。ワイヤボンディングのスペース
である円部１９は、その直径が０．７mmφ程度であり、
ワイヤボンディングの際のキャピラリが入るのに十分な
大きさとなっている。そして溝１５の深さは０．１mm程
度である。この程度の深さの溝を設けることにより、ハ
ンダの流れをトラップして、Ｖ溝１４ではその外部に流
れ出ないようにして、円環状の溝１５ではボンディング
のためのスペース１９にハンダが入り込まないようにす
ることができる。The V-groove 14 provided in the island portion 11 of the heat radiating plate 17 has a width of 0.3 mm and a depth of 0.1 mm in this embodiment. The circle 19, which is a space for wire bonding, has a diameter of about 0.7 mmφ,
It is large enough to accommodate the capillary at the time of wire bonding. The depth of the groove 15 is about 0.1 mm. By providing a groove having such a depth, the flow of solder is trapped so that the V-groove 14 does not flow out of the outside, and the annular groove 15 does not allow solder to enter the bonding space 19. You can do so.
【００１３】この放熱板１７は、厚さ１ｍｍ程度の銅板
を図１に示すような形状に打抜き加工後、凸部１８及び
溝１４，１５をスタンピングにより形成する。その後中
央部に銀メッキを施すことによりアイランド部１１が形
成される。The heat radiating plate 17 is formed by stamping a copper plate having a thickness of about 1 mm into a shape as shown in FIG. 1 and then forming the projections 18 and the grooves 14 and 15 by stamping. Thereafter, the island portion 11 is formed by applying silver plating to the central portion.
【００１４】図３は、本発明の一実施例の半導体チップ
とリード端子とのワイヤ接続状態を示す。上述の加工を
施した放熱板１７をリードフレームにカシメ加工した後
に、放熱板１７のアイランド１１上に半導体チップ１０
をハンダを用いてダイボンディングする。半導体チップ
を接着するアイランド１１は、銅板からなる放熱板に銀
メッキが施された部分であり、半導体チップ裏面は例え
ば金とクロムの合金からなる裏張り部を備えているの
で、ハンダによるダイボンディングで比較的低温でアイ
ランド部１１に接着する。FIG. 3 shows a wire connection state between a semiconductor chip and a lead terminal according to one embodiment of the present invention. After the heat radiating plate 17 subjected to the above processing is caulked to the lead frame, the semiconductor chip 10 is placed on the island 11 of the heat radiating plate 17.
Is die-bonded using solder. The island 11 to which the semiconductor chip is adhered is a portion in which a heat sink made of a copper plate is plated with silver, and the back surface of the semiconductor chip is provided with a backing portion made of, for example, an alloy of gold and chromium. At a relatively low temperature.
【００１５】このアイランド部１１には、前述したよう
にＶ溝１４の他に、Ｖ溝１４で囲まれた内部に環状の溝
１５が設けられている。このＶ溝及び環状の溝１５によ
り、ダイボンディングの際流れ出るハンダはトラップさ
れ、溝１５により形成されたワイヤボンディングのため
の円部１９内にハンダの流れ込みが防止される。The island portion 11 is provided with an annular groove 15 inside the V groove 14 in addition to the V groove 14 as described above. The V-groove and the annular groove 15 trap the solder flowing out during die bonding, and prevent the solder from flowing into the wire bonding circular portion 19 formed by the groove 15.
【００１６】金線のワイヤ１６は、それぞれのリード端
子１２Ａの先端部と半導体チップ１０のボンディングパ
ッド間にワイヤボンディングにより接続される。本実施
例においては、グランド接続したいリード端子１２ａか
ら溝１５内の円部１９に金線１６ａがグランドワイヤボ
ンディングされている。このグランドワイヤボンディン
グにより、リード端子の１本１２ａが、半導体チップの
基板部分と同電位となり、特性の安定化等を図ることが
できる。The gold wire 16 is connected by wire bonding between the tip of each lead terminal 12A and the bonding pad of the semiconductor chip 10. In this embodiment, a gold wire 16a is ground wire bonded from the lead terminal 12a to be grounded to the circular portion 19 in the groove 15. By this ground wire bonding, one of the lead terminals 12a has the same potential as that of the substrate portion of the semiconductor chip, and the characteristics can be stabilized.
【００１７】尚、本実施例では、リード端子側から、円
部１９にグランドワイヤボンディングを行っているが、
半導体チップ側から円部１９にグランドワイヤボンディ
ングを行うことも勿論可能である。In this embodiment, ground wire bonding is performed on the circular portion 19 from the lead terminal side.
It is of course possible to perform ground wire bonding to the circular portion 19 from the semiconductor chip side.
【００１８】本実施例のパワーＬＳＩチップは、ワイヤ
ボンディング後に放熱板１７の裏面が露出するように樹
脂モールド封止される。そして、リードフレームのリー
ド端子が加工され、樹脂封止された半導体装置として完
成する。The power LSI chip of this embodiment is sealed with a resin mold so that the back surface of the heat sink 17 is exposed after wire bonding. Then, the lead terminals of the lead frame are processed to complete a resin-sealed semiconductor device.
【００１９】尚、上述した実施例においては、ワイヤボ
ンディングを施すためのスペースは円部とし、その円部
を取囲む円環状の溝を設けたが、このスペースは楕円形
或いは四角形であっても良く、このスペースを取り囲む
溝も楕円状又は角帯状であっても勿論良い。このように
本発明の趣旨を逸脱することなく、種々の変形実施例が
可能である。In the above-described embodiment, the space for performing the wire bonding is a circular portion, and an annular groove surrounding the circular portion is provided. However, the space may be elliptical or square. Of course, the groove surrounding this space may of course be elliptical or square band-shaped. Thus, various modifications can be made without departing from the spirit of the present invention.
【００２０】又、放熱板に設けられたワイヤボンディン
グのための円部を取囲む円環状の溝は、放熱板をリード
フレームにカシメ接続する際の位置合わせに、合わせマ
ークとして利用することができる。The annular groove provided on the heat radiating plate and surrounding the circular portion for wire bonding can be used as an alignment mark for positioning when the heat radiating plate is caulked to the lead frame. .
【００２１】[0021]
【発明の効果】以上に説明したように、本発明の半導体
装置は、半導体チップをハンダで接着するアイランド
に、そのハンダの流れ込みを防止するための環状の溝を
設け、その環状の溝内の円部にワイヤボンディングを施
すようにしたものである。係る半導体装置の構造によ
り、容易にグランドワイヤをリード端子又は半導体チッ
プ側からアイランド部分に接続することができる。As described above, in the semiconductor device of the present invention, an annular groove for preventing the flow of the solder is provided on the island to which the semiconductor chip is bonded by soldering. The wire portion is subjected to wire bonding. With such a structure of the semiconductor device, the ground wire can be easily connected to the island portion from the lead terminal or the semiconductor chip side.
【００２２】アイランド部分にハンダの流れ防止のため
の溝を設けることは、放熱板の加工時に容易に行うこと
が出来るので、ほとんどコストを要することなく本発明
の半導体装置を製作することができる。そして、係るグ
ランドワイヤボンディングにより、半導体装置の特性を
安定させ、又、半導体装置生産の歩留まりを向上させる
ことができる。Providing a groove for preventing the flow of solder in the island portion can be easily performed at the time of processing the heat sink, so that the semiconductor device of the present invention can be manufactured at almost no cost. By such ground wire bonding, the characteristics of the semiconductor device can be stabilized, and the yield of semiconductor device production can be improved.
【図１】本発明の一実施例の放熱板の上面図。FIG. 1 is a top view of a heat sink according to an embodiment of the present invention.
【図２】図１における放熱板とリード端子との接続の状
態を示す部分断面図。FIG. 2 is a partial cross-sectional view showing a state of connection between a heat sink and a lead terminal in FIG. 1;
【図３】本発明の一実施例の半導体装置のワイヤ接続状
態を示す説明図。FIG. 3 is an explanatory diagram showing a wire connection state of the semiconductor device according to one embodiment of the present invention.
【図４】従来の半導体装置のワイヤ接続状態を示す説明
図。FIG. 4 is an explanatory diagram showing a wire connection state of a conventional semiconductor device.
Claims (1)
るアイランドと、外部接続用の複数のリードと、前記半
導体チップを被覆する樹脂と、前記半導体チップのボン
ディングパッドと前記リードの先端部とをワイヤで接続
した半導体装置であって、前記アイランドの表面に、前記半導体チップを取り囲み
前記半田の流れ出しを防止するための溝を設けると共
に、前記半導体チップの周囲であって且つ前記溝の内側
に、ワイヤボンディングを施すためのスペースと、該ス
ペースを取り囲む溝を更に設け、前記リードの一部と前
記スペースとを前記ワイヤで接続したことを特徴とする
半導体装置。An island for bonding a semiconductor chip onto a heat sink with solder ; a plurality of leads for external connection;
A resin for covering the conductor chip, and a resin
Connecting pad and the tip of the lead with a wire
A semiconductor device, the surface of said island, said provided with grooves for preventing the surrounding semiconductor chips flow out of the solder, the inner and the groove a periphery of said semiconductor chip
In the space for performing wire bonding, further a groove surrounding the space provided, before a part of the lead
A semiconductor device , wherein the space is connected to the space by the wire .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28406395A JP3148604B2 (en) | 1995-10-31 | 1995-10-31 | Semiconductor device |
| KR1019960050256A KR100378277B1 (en) | 1995-10-31 | 1996-10-30 | A semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28406395A JP3148604B2 (en) | 1995-10-31 | 1995-10-31 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09129812A JPH09129812A (en) | 1997-05-16 |
| JP3148604B2 true JP3148604B2 (en) | 2001-03-19 |
Family
ID=17673819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28406395A Expired - Fee Related JP3148604B2 (en) | 1995-10-31 | 1995-10-31 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148604B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066553A (en) * | 2006-09-08 | 2008-03-21 | Furukawa Electric Co Ltd:The | Semiconductor device |
| JP5428542B2 (en) * | 2009-06-03 | 2014-02-26 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
| CN105047641A (en) * | 2015-08-12 | 2015-11-11 | 深圳市槟城电子有限公司 | Semiconductor chip integrated element |
-
1995
- 1995-10-31 JP JP28406395A patent/JP3148604B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09129812A (en) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100500919B1 (en) | Resin sealed semiconductor device and method for manufacturing the same | |
| JP4388586B2 (en) | Semiconductor device | |
| US6455348B1 (en) | Lead frame, resin-molded semiconductor device, and method for manufacturing the same | |
| US6545347B2 (en) | Enhanced leadless chip carrier | |
| US5844306A (en) | Die pad structure for solder bonding | |
| US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
| JPH08116016A (en) | Lead frame and semiconductor device | |
| JP3367299B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| KR20020076030A (en) | Semiconductor package and method for manufacturing the same | |
| JP2000243887A (en) | Semiconductor device and its manufacture | |
| US7002251B2 (en) | Semiconductor device | |
| KR100804341B1 (en) | A semiconductor device and method of manufacturing the same | |
| JP3148604B2 (en) | Semiconductor device | |
| JPH11260990A (en) | Lead frame, resin-sealed semiconductor device and its manufacture | |
| JP2000243880A (en) | Semiconductor device and its manufacture | |
| JP3445930B2 (en) | Resin-sealed semiconductor device | |
| KR100487135B1 (en) | Ball Grid Array Package | |
| JP3313009B2 (en) | Heat dissipation member, lead frame and semiconductor device | |
| JP3342292B2 (en) | Semiconductor device | |
| JP4764608B2 (en) | Semiconductor device | |
| KR100481926B1 (en) | General chip type semiconductor package and flip chip type semiconductor package and manufacturing method | |
| KR100252862B1 (en) | Semiconductor package and method for fabricating the same | |
| JP3891772B2 (en) | Semiconductor device | |
| KR100460072B1 (en) | Semiconductor Package | |
| JP2005135938A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |