JP3129113B2

JP3129113B2 - 半導体電流制御装置

Info

Publication number: JP3129113B2
Application number: JP06243654A
Authority: JP
Inventors: 一二山田; 明田中; 隆一斉藤; 保敏栗原; 忠雄九嶋; 孝服巻; 義彦小池; 隆細川; 守沢畠; 正博小泉; 仁大貫; 和弘鈴木; 勇雄小林; 英雄清水
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-10-07
Filing date: 1994-10-07
Publication date: 2001-01-29
Anticipated expiration: 2016-01-29
Also published as: JPH08111503A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、おもには、電力用半導
体素子を用いた半導体電流制御装置に係り、特にインバ
ータ及びコンバータ用の半導体電流制御装置に関する。

【０００２】

【従来の技術】各種モータ制御に、大電力分野では、Ｇ
ＴＯ(Gate Turn Off Thyristor）が、小電力分野では、
トランジスタが用いられていた。しかし、最近は、電圧
信号で大電流が制御できるという使い易さから、ＩＧＢ
Ｔ(Insulated Gate Bipolar Transistor）が、ＧＴＯ，
トランジスタの分野を急速に席巻している。一般的に、
ＩＧＢＴはモジュール化されて使用される。現在、その
形態はいろいろある。例えば、３相モータ制御では、３
相及び上アーム／下アームの電流をスイッチングする必
要がある。すなわち、上アームに３個及び下アームに３
個の計６アーム分のスイッチが必要である。従って、１
つのアームに相当したＩＧＢＴを１つのモジュールに搭
載したものから、６つのアームに相当したＩＧＢＴを１
つのモジュールに搭載したもの、さらに、付加回路を搭
載したモジュールがある。

【０００３】構造にも、いろいろ考案されているけれど
も、本発明に近い例で、１つのアームに相当したＩＧＢ
Ｔを１つのモジュールに搭載したものについて説明す
る。

【０００４】ＩＧＢＴは１個のチップでは所望の容量の
電流を制御できないとき、複数個のチップを並列接続し
て使うことができることから、並列接続された複数個の
チップを搭載した半導体スイッチング装置を取り上げ
る。

【０００５】一般的な製造プロセスに従って、構造を説
明する。ＩＧＢＴチップの一方の面は、両面にＣｕ薄板
が接合されたアルミナあるいはＡｌＮセラミックスの一
方のＣｕ板面上に、モジュールで使用される半田のうち
最も融点が高い半田で接合される。一般には、Ｓｎ−Ｓ
ｂ系半田や９５ｗｔ％Ｐｂ−５ｗｔ％Ｓｎ半田が用いら
れる。このＣｕ板は、一般にコレクタ端子となる。チッ
プの他方面にはエミッタとゲート電極が形成され、それ
ぞれ、セラミックス上のコレクタ端子と同一面上に形成
された、エミッタとゲート端子用Ｃｕ薄板パターンにワ
イヤボンディングされる。セラミックスの他方のＣｕ板
面は、モジュールのベースである冷却板に半田接合され
る。この冷却板には、一般に、ＡｌあるいはＣｕ板が用
いられる。モジュール外部端子とセラミックス上の電極
の接続は、外部端子と一体化したＣｕリードでなされ
る。この外部端子体は、一般に、端子ブロックと呼ばれ
る。金属ベース（冷却板）にモールド形成された樹脂ケ
ースが接着剤で接着される。ケースと端子ブロックの意
識的にあけられたすき間からゲルが注入，硬化される、
その上に、ハードレジンが流し込まれ、硬化される。し
かし、本来、ゲルは注入後、十分脱泡してから硬化する
ことが望ましい。しかし、この構造で脱泡すると、ゲル
がケースの内面をはい上がり、ハードレジンとケースの
接合が悪くなる。このため、肝心のゲル脱泡をせずにハ
ードレジン注入が行われている。

【０００６】以上が、モジュールの一般的な製造プロセ
スであり、構造である。

【０００７】モジュールは、金属ベースの４隅に形成さ
れた穴をつかって、所要の冷却構造体にボルト等で取り
付けられる。一般に、冷却構造体の電位は、接地電位で
あるため、ＩＧＢＴチップとの絶縁は、セラミックス基
板が受け持つ。

【０００８】外部端子は、コレクタ，エミッタ，ゲート
及びゲート用のエミッタ補助端子で構成される。

【０００９】

【発明が解決しようとする課題】上記従来技術において
は、次のような課題がある。

【００１０】（１）金属ベースとセラミックス基板の半
田接続寿命：モジュールが動作すると、熱が発生し、金
属ベースとセラミックス基板の線膨張係数の差で、接続
半田内に剪断応力が発生し、半田が熱疲労し、一般に、
金属ベースの周辺から、半田内にクラックが進展する。
ある値以上に進展すると、ＩＧＢＴチップと金属ベース
間の熱抵抗が上昇し、熱的に、半田クラックに対して正
帰還がかかり、半田クラックの進展が、加速度的に進
み、ついには、モジュールが動作不能となる。

【００１１】（２）ゲルはＩＧＢＴチップ上をコーティ
ングすることで、パッシベーションの役割をする。ゲル
上に流し込まれたハードレジンを硬化するとき、一般
に、１５０℃程度に加熱される。この時、ゲル体積は、
室温に比較し、約１０％膨張する。硬化が完了し、冷却
する過程で、ゲル体積の収縮が、ケースとハードレジン
で拘束されるため、ゲル内にクラックが発生する。この
現象は、実際の製品をＸ線観察することによって確認で
きる。このクラックがＩＧＢＴチップ上に達すると、チ
ップのパッシベーション効果は無くなる。

【００１２】（３）モジュールを並列接続して使用する
場合、入力回路の、ゲートーエミッタ回路がループを作
る。ゲート間及びエミッタ間のインダクタンス及び浮遊
容量，入力容量で発振現象を起すことがある。

【００１３】（４）外部端子は、構造上、モジュールの
長手方向に、コレクタ，エミッタ，ゲート／エミッタ補
助端子と配列されることが一般的である。しかし、この
配置では、インバータとしてモジュールを多数個実装す
るとき、外部配線が複雑になるとともに、互いのノイズ
で誤動作する恐れがある。特に、車両用インバータに適
用される場合、床下に実装するため、高さ方向の実装空
間を極力押さえなければならない。従って、モジュール
の短軸方向を高さ方向に実装することが望ましい。この
場合、従来の外部端子配置では、配線が複雑になる。

【００１４】（５）モジュールを高速スイッチングする
ためには、コレクタ，エミッタ端子のインダクタンスを
できるかぎり押さえる必要がある。

【００１５】これまで述べたモジュールは、電力用スイ
ッチング装置の問題について述べたが、基本的には、半
導体を使った電流制御装置には共通な問題である。

【００１６】本発明の目的は、以上のような従来技術の
問題点を解決することにある。

【００１７】

【課題を解決するための手段】

（１）前記課題（１）に対する解決手段は、ＩＧＢＴチ
ップ（バイポーラ，MOSトランジスタでも同じ）の発熱
量を押さえること以外に、半導体電流制御装置として
は、チップが搭載されるセラミックス基板と金属ベース
の線膨張係数を近付けるとともに、金属ベース部材の熱
伝導率が高い材料とすることが必要である。チップとセ
ラミックス基板が半田で接合されるため、結局は、チッ
プ，セラミックス基板，金属ベースの線膨張係数を合わ
せることが肝要となる。チップの線膨張係数は約３.５
×１０^-6／℃ であることから、金属ベースにＭｏを使
うことが思い当たる。しかし、我々は、実験から、従来
のＣｕベースを単にＭｏに替えるだけでは、３つの大き
な問題が生ずることを見出した。

【００１８】１つは、電極端子が半田付けされる、セラ
ミックス基板上のＣｕ薄板下のセラミックスにクラック
が生ずることである。セラミックス基板とＭｏ板の線膨
張係数が近いため、セラミックス基板とＭｏ板間の半田
にかかる熱応力は低減する、すなわち、見かけ上セラミ
ックス基板とＭｏ板が一体になって、熱変形するように
ふるまう。そのため、セラミックス基板上のＣｕ薄板と
セラミックス基板間の熱応力が増大する。まして、Ｃｕ
薄板上にＣｕ端子が付けられると、端子下の熱応力は極
端に増加し、Ｃｕ薄板下のセラミックスにクラックが生
ずるものと、熱応力解析結果と合わせて推定した。従っ
て、Ｃｕ端子が付くＣｕ薄板部はセラミックスに接着し
ない、浮かした状態にしておく、Ｃｕ端子が付く部分を
Ｃｕ薄板パターンの端に置かず内側にする、あるいは、
Ｃｕ端子とＣｕ薄板間に線膨張係数の小さい例えばＭｏ
を挿入すること等で、Ｃｕ薄板の熱変形を押さえて、Ｃ
ｕ薄板／セラミックス基板間の熱応力を低減させ、セラ
ミックスの破壊を防ぐことが必要となる。

【００１９】第２の問題は、半導体電流制御装置の金属
ベースと半導体電流制御装置を取り付ける部材の線膨張
係数の違いによる熱変形で、取り付けボルトのゆるみ、
あるいは、ボルト破壊が生ずる。そこで、ボルトの頭と
金属ベース間にボルトの線膨張係数に近いリングを挿入
する構造とすることによってボルトの長さを長くし、先
に述べた熱変形を、ボルトの変形で吸収できる構造とし
た。

【００２０】第３の問題は、Ｍｏをはじめ線膨張係数が
シリコンに近い材料で、熱伝導度がＣｕに匹敵するもの
が無いことである。例えば、Ｃｕの熱伝導度は約３９０
Ｗ／ｍＫであるのにたいして、Ｍｏのそれは、約１４０
Ｗ／ｍＫで、Ｃｕの約１／３である。チップから金属ベ
ースまでの熱抵抗だけならば問題にならない所であるけ
れども、半導体電流制御装置を取り付ける外部冷却部材
間に、両者の反り等を吸収するため、普通、グリースが
いれられる。しかし、グリースの熱伝導度は１Ｗ／ｍＫ
と非常に小さいため、それを補うためには、半導体電流
制御装置内で発生した熱を、金属ベース全面に拡げて大
面積で、グリースを介して放熱することが必要である。
しかし、金属ベースにＭｏを使うと、チップから伝わっ
た熱が、十分広がらず金属ベースの小さい面積から放熱
しなければならなくなり、熱抵抗が増大してしまう。こ
れを補償するためには、発熱源であるチップをできるだ
けまばらに配置することが必要である。

【００２１】（２）前記課題（２）項で述べたゲルのク
ラックを防止するためには、ゲル上に注入するハードレ
ジンとゲル界面が、ハードレジン硬化時、剥がれている
ことが前提となる。ゲル表面を離形材をコーティングす
ることが望ましいが、現状では優れた材料が無い。

【００２２】そこで、ゲル上面を空間にし、ゲルが自由
に収縮膨張できるようにした。この時、空間の機密性を
保つことがポイントになる。次の構造を考案した。

【００２３】（ｉ）端子ブロックにおける、端子とモー
ルド間を粘度の高いレジン及び（ii）で述べるハードレ
ジンで封止する。

【００２４】（ii）ケースと端子ブロック間をＪ字型で
噛み合わせ、そこをハードレジンで封止する。

【００２５】以上のごとく機密性の対策を施しても、ケ
ース等が有機材料であることを考慮すると、ゲル表面の
結露に対する対策が必要となる。そこで、次の方法を考
案した。端子は、ゲル内と空間中を通る。ゲル表面が結
露すると、ゲル表面で電極間の絶縁耐圧が劣化する。そ
こで、空間中の電極を端子ブロックのモールド材で包
み、かつ、包んだ部分の最下部がゲル中に入るようにす
る、すなわち、モジュール内の電極は、空間中に露出し
ない構造とすることを考案した。

【００２６】（３）前記課題（３）項で述べた、半導体
電流制御装置の並列接続で発生しやすい発振現象を押さ
えるには、ゲート回路に外部抵抗を挿入することが有効
である。この時、ゲート回路に加わる外部ノイズを極力
押さえなければならない。そこで、半導体スイッチング
装置の端子ブロックに補助ゲート端子を設けて、ゲート
回路と補助エミッタ回路の配線で形成される面積を小さ
くして、電磁誘導によるノイズを押さえるための端子配
置を考案した。

【００２７】（４）前記課題（４）項で述べたように、
インバータとしての実装面積と配線を簡単化するため、
モジュールの単軸方向に、コレクタ，エミッタ端子を配
列する構造を考案した。

【００２８】（５）前記課題（４）項で述べた、電極端
子のインダクタンスを極力押さえるために、次の構造を
考案した。

【００２９】（ｉ）電極端子のインダクタンスを押さえ
るためには、まず、端子の機械的長さをできる限り短く
することである。そこで、コレクタ，エミッタ端子をゲ
ル中で、直交させ（当然、高さ方向には、間隔を設け、
絶縁は保つ）、端子の長さを最短にする構造を考案し
た。

【００３０】（ii）もう１つの方法として、コレクタ，
エミッタ端子の電流方向を考慮して、互いの相互インダ
クタンスを使って、実効のインダクタンスを小さくする
方法がある。そこで、コレクタ，エミッタ端子の垂直方
向位置では、電流が互いに逆方向に流れるので、垂直部
分の幅の広い部分を互いに並行になるような構造を考案
し、電極端子のインダクタンスを押さえた。

【００３１】

【作用】半導体電流制御装置特に半導体大電流スイッチ
ング装置では、温度差が大きく、極めて多い繰返しサイ
クルを受ける。従って、部材間を接合する半田の疲労寿
命を確保することが最大の課題である。根本策は、部材
間の線膨張係数をできるだけ近付けることによって、半
田に発生する歪を小さくし、熱疲労寿命を伸ばすことで
ある。また、この対策によって生ずる、上述した、３つ
の主要課題を同時に克服しなければならない。（１）端
子下のセラミック基板のクラック対策、（２）発熱源の
分散化、（３）取り付けボルトの変形を軽減する強度対
策を同時にほどこすことで、長寿命化が達成できる。
（１）に関しては、端子下のＣｕ薄板とセラミック基板
をあらかじめ剥離しておき、いわゆる、片持梁とするこ
とで、Ｃｕ薄板の変形を容易にして、セラミック基板と
Ｃｕ薄板間に応力が発生しないようにして解決する。他
の手段としては、しかし、同時にすべての対策が必要か
は、製品に要求される信頼性で決まる。端子をＣｕ薄板
パターンの端部で接合せず、端子板厚＋Ｃｕ薄板板厚の
２倍程度内側にいれることによって、Ｃｕ薄板パターン
端部の応力を低減することで解決する。他の方法とし
て、端子とＣｕ薄板間にセラミック基板の線膨張係数に
近い金属を挿入し、Ｃｕ薄板をはさみこんで、熱変形の
ほとんどをＣｕ薄板に持たせることで、端子下のセラミ
ック基板表面の熱応力を低減する。（２）に関しては、
セラミック基板上のＣｕ薄板パターンに工夫を加え、電
気的特性を損なうことなく、同時発熱するチップを分散
させることが必要。（３）に関しては、ボルトにかかる
応力を低減することがポイント。ボルトと線膨張係数に
近い材料のカラーをボルトの頭と金属ベース間にいれ、
ボルトの長さを長くするとともに、カラーを熱変形させ
ることで、ボルトにかかる応力を低減する。

【００３２】従来技術における、ゲルクラック対策は大
きな問題である。クラックがチップ表面まで達すると、
ゲルによるパッシベーション効果は無くなる。ゲルの収
縮を阻害する構造が主要因であるため、ゲル上面に空間
を設けることが根本策となる。これにも、副作用があ
る。空間の気密性確保と、端子間の絶縁確保が必要にな
る。従来端子ブロックとケース間のハードレジンの濡れ
性を阻害していたゲルの注入硬化時における、ゲルのケ
ース壁面はいあがり現象を押さえることが必要である。
そこで、ゲル注入硬化をハードレジン硬化後する構造の
考案で対処する。端子間の絶縁は、空間中の端子をモー
ルド材でカバーすることによって確保した。これによっ
て、装置の重さが大幅に低減できる効果も得られる。

【００３３】

【実施例】本発明の実施例を、図１（ａ）及び（ｂ）を
使って説明する。図１（ａ）は本発明の半導体電流制御
装置の斜視図、図１（ｂ）はその上面図を示す。１１は
端子ブロック、端子ブロックには、主電極端子であるエ
ミッタ端子１５ａ，コレクタ端子１５ｂ，両電極間の絶
縁耐圧を得るための絶縁板２０，ゲート端子１７，ゲー
ト補助端子１８，１９（普通は、ゲート補助端子１８，
１９は短絡され、ゲート補助端子１９及びゲート端子１
７間に、発振防止用ゲート抵抗が接続される。）、端子
ブロック下の空間の気密性を保つためのゴムキャップ２
１ａ，２１ｂが含まれる。１２はケースで、ケース，端
子間はハードレジン１４ａで固着される。電極端子と端
子ブロック間の機密を確保するためのハードレジン１４
ｂ，１４ｃ，１４ｄ，１４ｅ，１３は金属ベース、２３
ａ，２３ｂはケースに埋め込まれた埋込ナットを示す。
金属ベース１３とケース１２は接着材（ここでは、図示
されていない）及び埋込ナット２３ａ，２３ｂを使っ
て、ネジで固着される。２２ａ，２２ｂ，２２ｃ，２２
ｄは半導体電流制御装置１を外部放熱板に固着するため
の穴に取り付けられた、ボルトの長さを長くするための
カラーである。金属ベース１３にＭｏを用いた。しか
し、Ｍｏでも、先に述べたように、熱伝導度が十分では
なく、他の材料、例えば、Ａｌ／ＳｉＣコンポジット材
料をはじめとするＣｕ／ＳｉＣ，Ｃｕ／ＢＮ等の、コン
ポジット材料でもよい。金属ベースの具備すべき物理定
数は、電流制御装置が使われる対象の信頼性条件で決ま
るため、線膨張係数がある値以上なら良く、ある値以下
ならだめという明確な条件は無いが、車両用では、負荷
条件が厳しく、製品寿命が２０年以上であり、実験的
に、線膨張係数がＣｕの半分以下すなわち７×１０^-6／
℃以下で、Ｓｉ以上すなわち３.５×１０^-6／℃ 以上；
熱伝導度がＣｕの１／４以上すなわち１００Ｗ／mK以上
であることが望ましい。使用条件が緩やかであれば、上
記条件である必要は無い。

【００３４】ゲート外部抵抗は、ゲート補助端子１９と
ゲート端子１７間に接続される。外部ゲート回路は、ゲ
ート補助端子１８に接続される。半導体電流制御装置が
単品で使用される場合は、外部ゲート回路はゲート端子
１７へ直接接続される。ゲート補助端子１８及び１９を
端子ブロック上に設置するため、両電極端子を近付けた
配置にできる。

【００３５】本発明の半導体電流制御装置の端子を中心
とした内部構造の詳細を、図２(ａ)，図２（ｂ）を使っ
て説明する。２０１ａ，２０１ｂはＡｌＮセラミックス
基板である。基板の金属ベース１３側は、ほとんど全面
にＣｕ薄板がＡｌＮセラミックス基板２０１ａ，２０１
ｂに直接あるいはＴｉ等活性金属入りろう材で接着され
ている。金属ベース１３とＡｌＮセラミックス基板２０
１ａ，２０１ｂ上のＣｕ薄板は、共晶半田で接合されて
いる。ＡｌＮセラミックス基板２０１ａ，２０１ｂの他
面も前記と同様にＣｕ薄板が接着されている。但し、こ
の面のＣｕ薄板は、コレクタ２０２ａ，２０２ｂ，エミ
ッタ２０３ａ，２０３ｂ，ゲート領域（図示なし）にパ
ターニングされている。コレクタパターン上適当な位置
に、ＩＧＢＴチップ（図示せず）が半田接続される。コ
レクタパターンは基板上２つの領域に分けられ、細いＣ
ｕ薄板パターン２０４ａ，２０４ｂでそれぞれ接続され
ている。コレクタ端子１５ｂは、接続部２０５ａ，２０
５ｃ及び２０５ｂ，２０５ｄでＣｕ薄板パターン２０２
ａ，２０２ｂに共晶半田で接続される。エミッタパター
ン２０３ａ，２０３ｂはエミッタ端子１５ａは、エミッ
タ端子接続位置２０７ａ，２０７ｂでＣｕ薄板パターン
２０３ａ，２０３ｂに共晶半田で接続される。コレクタ
電極端子１５６は、その長さが最短になるように、エミ
ッタ端子の下を通って、互いにクロスしている。また、
コレクタ及びエミッタ端子立ち上げ部２０８ａ，２０８
ｂは互いに隣接して配置されている。

【００３６】本実施例では、セラミックス基板にＡｌＮ
を用いた。ＡｌＮは、線膨張係数がＳｉに近い５.７×
１０^-6／℃ であり、熱伝導度が１００Ｗ／ｍＫ以上と
良好な材料であるからである。しかし、一般に、基板厚
さが０.６mm 程度と薄いため、アルミナでも熱抵抗が極
端に大きくはならない。従って、半導体素子の電力消費
量が少なければ、アルミナでもよい。

【００３７】金属ベース１３の４隅の穴２０９ａ，２０
９ｂ，２０９ｃ，２０９ｄ（図示せず）は、半導体電流
制御装置を外部冷却部材に取り付けるための穴である。
また、穴２１０ａ及び２１０ｂは、金属ベース１３とケ
ースを接合するためのネジ穴である。

【００３８】更に、コレクタ端子接続位置例えば２０５
ａの基板断面構造の詳細を図３を用いて説明する。重複
するところが有るけれども、図に沿って説明する。Ａｌ
Ｎセラミックス基板２０１の下面ほぼ全面に、Ｃｕ薄板
パターン３０２が接合され、そのＣｕ薄板パターンと金
属ベース１３は共晶半田３０１で接合されている(Ｃu薄
膜とＡｌＮセラミック基板間の接着層の図示は省略し
た）。一方、ＡｌＮセラミックス基板２０１の他面は、
Ｃｕ薄板パターンがＴｉ入り銀ろう層３０４で接着され
ている。コレクタ端子接続位置２０５は共晶半田３０６
でＣｕ薄板パターン２０２ａに接合されている。この接
合部分のＣｕ薄板パターン下は図示されたとおり、接合
されない空間３０５が形成されている。さらに、その空
間のセラミックス基板表面は、Ｔｉ入り銀ろうによって
形成された薄いメタライズ層３０３が形成されている。

【００３９】構造の詳細を、図１（ｂ）の断面Ａ−Ａ′
を用いて説明する。図４にその断面を示す。１１は端子
ブロック、１２はケース、１３は金属ベース、２０は絶
縁板、１５ａはエミッタ端子、１５ｂはコレクタ端子、
２０１ａ，２０１ｂはＡｌＮセラミック基板、２０７
ａ，２０７ｂは、エミッタ端子接続位置、４０１は、端
子立ち上げ部２０８ａをカバーした端子カバーモールド
部材で、下端はゲル407内に入っている。製造プロセス
に沿って、本発明の構造的特徴を説明する。

【００４０】端子と端子カバーモールド部材間の気密性
は、２段レジン注入で得られる。まず、端子ブロック製
作段階で、比較的粘度の高いレジン４０５を端子ブロッ
クと端子間に流し込むことで、レジンを流出させること
無く両者を固着する。これで、気密性の高い端子ブロッ
クが得られる。ＩＧＢＴチップ（図示せず）が接続され
たＡｌＮセラミックス基板２０１ａ，２０１ｂを金属ベ
ース１３に半田接続する。次に、端子ブロック１１をエ
ミッタ端子接続位置２０７ａ，２０７ｂを介して、Ａｌ
Ｎセラミックス基板２０１ａ，２０１ｂに半田接続す
る。洗浄後、ケース１２を有機接着剤４０６で金属ベー
ス１３の周辺に接合する。端子ブロックとケースの周辺
端子ブロックはめあわせ部４０２およびケースはめあわ
せ部４０３に、第１ハードレジン４０４をオーバフロー
させること無く注入し、硬化する。次に、第２のハード
レジン１４ａを、端子部にハードレンジ１４ｂを注入硬
化する。次に、ゴムキャップ２１ａを取り付ける穴か
ら、シリコンゲル４０７を液面計を利用して注入し、脱
泡，硬化する。脱泡時、ゲルを十分脱泡するには、シリ
コンゲル４０７を端子ブロックはめあわせ部４０２に接
触させないようにすることが重要であることを実験的に
得た。最後に、ゴムキャップはめ、組立作業を終了す
る。

【００４１】以上のプロセス及び構造とすることによ
り、気密性に関し、次に述べる特徴が得られる。

【００４２】（ｉ）ケース，端子ブロックのハードレジ
ンによる接合を、ゲル脱泡前に実行するため、一般的プ
ロセスであるゲル脱泡後ハードレジンを注入するプロセ
スに比べ、ゲルの壁面はい上がりによるハードレジンの
ケース接着不良が無くなる。従って、気密性が極めて改
良される。

【００４３】（ii）ケースと端子ブロック間を、前記は
めあわせ構造とすることにより、ゲル表面上に空間４０
８を設けることができるため、ゲルの硬化収縮時阻害要
因がケース壁面のみで、ほとんどゲルは自由に収縮でき
るため、従来構造のように、ゲル内にゲルクラックは存
在しない。

【００４４】（iii)従来構造では、空間４０８がハード
レジンで埋められる構造となるため、装置重量が極めて
重くなる。それに比べ、本発明では、空間を空気層にで
きるため、装置重量を軽くできる。

【００４５】構造に関わる更に詳細な発明を、図５を用
いて説明する。図５（ａ）は、半導体電流制御装置の取
り付け部コーナの上面図、図５（ｂ）はその断面図であ
る。前記した第１ハードレジン４０４をオーバフローす
ること無く注入するには、その高さを正確に制御するこ
とが必要である。そこで、くぼみ５０１を設け、くぼみ
の底面を第１ハードレジンの液面とすることにより、正
確に第１ハードレジンを注入でき、組立時第１ハードレ
ジン４０４をオーバフローする心配はまったくなくな
る。実施例では、くぼみ５０１をコーナ部につけたが、
この位置に限ることは無い。

【００４６】次に、取り付けボルトのゆるみ防止に関す
る発明を図６を使って説明する。説明に不必要な部分は
省略した。１３は金属ベース、２２はカラー、６０１は
外部冷却部材、６０２は金属ベース１３と外部冷却部材
６０１の間に塗布された熱伝導グリース、６０３は取り
付けボルト、６０４はワッシャである。今、周囲温度が
上昇した場合を考える。外部冷却部材６０１は一般に、
ＣｕまたはＡｌが用いられる。一方、金属ベースの線膨
張係数は前述したように、シリコンのそれに近く小さ
い。そのため、外部冷却部材６０１は金属ベースより大
きく膨張する。グリース６０２があるため、外部冷却部
材６０１と金属ベース１３間は容易に滑る。

【００４７】カラー２２があると、カラー自身も変形
し、ボルトにかかる熱応力が緩和される。この時ボルト
のヘッドとカラー間にかかるすべり力が両者の摩擦力よ
り小さければ、ボルトはゆるまない。また、ボルトにか
かる剪断応力も緩和され、破壊することは無くなる。ま
た、ボルトにかかる軸方向荷重が変化しないことが望ま
しい。従って、カラーと金属ベースの変形がボルトの軸
方向変形に釣り合うことが望ましいことから、カラーの
線膨張係数に対する条件は、ボルトのそれに等しいか、
または、大きい方が望ましい。

【００４８】次に、ＩＧＢＴチップ配列について、図７
を使って説明する。図７（ａ）はセラミック基板をＩＧ
ＢＴチップが接着される面すなわち前記電極端子が接続
される側の上面図を示す。図２では、２枚使用された例
を示したが、本図では、片方を示す。他方の基板も対称
に作られている。たとえ、非対称でも、本発明の基本的
考え方が変わるものではない。まず、２０１は両面にＣ
ｕ薄板パターンが接着されたＡｌＮセラミック基板、２
０２はコレクタ電極Ｃｕ薄板パターン、２０４は上下の
コレクタ電極領域を短絡するＣｕ薄板パターン、２０３
はＣｕ薄板からなるエミッタパターン、７０１ａ，７０
１ｂはＣｕ薄板からなるゲートパターン、７０２ａ，７
０２ｂ，７０２ｃ，７０２ｄはＩＧＢＴチップ、７０３
ａ，703bはＩＧＢＴチップがｏｆｆ時に逆方向電流を流
すために並列に接続されるダイオードチップ、７０４
ａ，７０４ｂ，７０４ｃ，７０４ｄは内部ゲート抵抗
で、接続されない場合もある。７０５ａ，７０５ｂはコ
レクタ電極端子が接続されるコレクタ端子接続位置を示
す。これらは図２の２０５ｃ／２０５ｂ及び２０５ａ／
２０５ｄに対応する。７０６ａ，７０６ｂはエミッタ電
極端子が接続されるエミッタ端子接続位置を示す。これ
らは図２の２０７ａ及び２０７ｂに対応する（図２で
は、端子が省略して図示されている）。７０７は、エミ
ッタ電位を取り出すためのエミッタ補助端子位置、７０
８ａ，７０８ｂはゲート電極端子が接続されるゲート端
子接続位置である。図２では、７０７，７０８に対応し
た電極端子は省略されている。

【００４９】図７（ｂ）は等価回路を示す。それぞれの
記号は、対応しているので、説明は省略する。図２で示
した半導体電流制御装置は、図７（ｂ）の回路が更に並
列に接続されているので、ＩＧＢＴチップが８個、ダイ
オードチップが４個並列接続されていることがわかる。
半導体電流制御装置が全てこの数のチップ構成である必
要は無く、装置の電流容量でチップ数は替えられる。本
実施例では、半導体電流制御装置をブラックボックスと
して見れば、ダイオードが並列接続された１個のＩＧＢ
Ｔ素子と考えることができる。ＩＧＢＴ素子は全数同時
にｏｎ／ｏｆｆする。ダイオードは、ＩＧＢＴとは逆動
作で、ｏｆｆ／ｏｎ動作する。すなわち、基本的には、
ＩＧＢＴとダイオードが同時に発熱することはない。し
たがって、ＩＧＢＴチップ同士及びダイオードチップ同
士はできるだけ分散させて配置し、熱が集中して発生し
ないようにすることが必要である。この考え方は、基板
及び放熱板の熱伝導度が小さい場合にとくに重要である
が、放熱板がＣｕのように熱伝導度が大きい場合でも有
効である。一方、ＩＧＢＴチップとダイオードチップは
離す必要が無い。また、ＩＧＢＴの並列動作を均一にす
るには、エミッタ，ゲート間電圧が、チップ間で時間的
にも差がないことが重要である。このためには、エミッ
タ回路のインダクタンスを極力抑えることが肝要であ
る。この考えから、本発明では、図７に示したレイアウ
トに至った。すなわち、（１）４個のＩＧＢＴはまず２個ずつの領域に分けて配
置する。

【００５０】（２）２つのコレクタ領域電流が均一にな
るように、導体２０４で短絡する。

【００５１】（３）それぞれの領域のＩＧＢＴは更に、
段違いにしてチップ間を離す。

【００５２】（４）ＩＧＢＴチップとダイオードチップ
は隣接させる。

【００５３】（５）エミッタの配線を短くして、そのイ
ンダクタンスを小さくするため、基板中央部にエミッタ
パターンを配置する。

【００５４】（６）エミッタ端子接続位置７０６ａ，７
０６ｂはエミッタパターン２０３のほぼ中央部に配置
し、いわゆる吸盤効果で、端子下のセラミック割れを防
いだ。（７）図からは、正確にはわからないが、基板が対向す
る辺（図の右側）のＣｕパターン短部とセラミック基板
短部迄の距離を、他の辺のそれより大きくした。その理
由は、基板が対向する辺の半田は盛り上がりやすいた
め、縁面距離が小さくなるためである。

【００５５】半導体電流制御装置の応用について図８を
用いて説明する。３レベル制御のインバータを例に取
る。図８は１相分のＩＧＢＴモジュール（半導体電流制
御装置の１つと位置付けられる）の実装を示す。ゲート
回路等の図示は省略した。図９はその等価回路を示す
（ダイオードは省略）。並列接続した例を示す。インバ
ータとしては、３相分必要である。８０１ａ，８０１
ｂ，８０２ａ，８０２ｂ、４台で、１アームを形成す
る。８０５〜８０９はそれぞれ端子を直結するブスバー
である。短辺方向を上下にし、短辺方向に並行にコレク
タ，エミッタ端子を配置することで、上下方向に短くか
つ単純化したブスバーで結線できることがわかる。

【００５６】以上述べた実施例では、次に述べる主な効
果がある。

【００５７】（１）チップ，セラミック基板，金属ベー
スの線膨張係数を合わせることができるため、それらを
接合する半田の接続寿命を大幅に改善できる。

【００５８】（２）並列動作に必要なゲート抵抗をノイ
ズの影響を受けないように接続できる。

【００５９】（３）従来の製造過程で起こる、ゲルクラ
ックの発生を押さえることができる。（４）装置内の気密性を良くすることができる。

【００６０】（５）気密性を確保するためのハードレジ
ン注入量を目視しながら容易に制御できる。

【００６１】（６）装置をボルトのゆるみなしで、取り
付けできる。

【００６２】（７）端子のインダクタンスを小さくでき
る。

【００６３】（８）チップからの発熱を分散させ、熱抵
抗を小さくできる。

【００６４】（９）装置重量を軽くできる。

【００６５】（１０）短軸方向に、コレクタ，エミッタ
端子を配列することによって、装置の実装面積を小さく
でき、配線も簡単にできる。

【００６６】他の実施例を図１０に示す。１１は端子ブ
ロック、１３はＭｏからなるベース、１４ｂ，１４ｃは
端子と端子ブロック間の気密性を確保するためのハード
レジン、１５ａ，１５ｂはそれぞれ、エミッタ端子，コ
レクタ端子、２０１はＡｌＮセラミック基板、４０１
ａ，４０１ｂは端子間の絶縁を確保するために端子をカ
バーしたモールド部材、９０１は端子間の絶縁のための
面距離を確保するための絶縁溝を示す。この実施例で
は、端子のインダクタンスを小さく押さえながら、装置
の高さを小さくできる効果がある。

【００６７】他の実施例を図１１に示す。図１１（ａ）
において、１３はＭｏからなる金属ベース、２０１はセ
ラミックス基板で、Ｓｉに熱膨張係数が近く、熱伝導度
が大きい材料が望ましい。前記したように、ＡｌＮセラ
ミックが好ましい。アルミナでもよい。２０２及び３０
２はセラミックス基板２０１の両面に接着されたＣｕ薄
板パターン、３０１はセラミックス基板２０１とＭｏベ
ース１３とを接合する共晶半田、また１００２はセラミ
ックス基板内に形成され端部が露出しない平面電極であ
り、べた層でも良く、網状でもよい。この層は、コレク
タ端子２０５が接続されるコレクタパターン２０２にビ
アホール１００１で短絡される。この実施例では、端子
２０５とベース１３間に高電圧が加えられ、コレクタパ
ターン２０２がＡｌＮセラミック基板２０１から剥離し
ても、剥離部に電界がかからないため、部分放電を起こ
すことは無い。

【００６８】図１１（ａ）において、端子２０５の接続
位置を変えたときのコレクタパターン２０２端の直下の
セラミック基板表面の剪断熱応力の変化状況を図１１
（ｂ）に示す。理解しやすくするため、応力は単純化し
て示されている。

【００６９】他の実施例を図１２に示す。１３はＭｏか
らなる金属ベース、２０１はセラミックス基板で、Ｓｉ
に熱膨張係数が近く、熱伝導度が大きい材料が望まし
い。前記したように、ＡｌＮセラミックが好ましい。ア
ルミナでもよい。２０２及び３０２はＡｌＮセラミック
ス基板２０１の両面に接着されたＣｕ薄板パターン、３
０１はセラミックス基板２０１とＭｏベース１３とを接
合する共晶半田、1101は中間部材で、線膨張係数がＡｌ
Ｎセラミックス基板２０１に近い金属で、Ｍｏが好まし
い。コレクタ端子２０５と中間部材１１０１は溶接で接
合されることが好ましいが、半田付けまたはろう付けさ
れてもよい。中間部材１１０１とＡｌＮセラミック基板
２０１は、コレクタパターン２０２を介して共晶半田３
０６で接合される。この実施例では、コレクタパターン
２０２の両面が、線膨張係数の近い材料で拘束されるた
め、コレクタパターン２０２とセラミック基板２０１が
剥離することは無い。

【００７０】他の実施例を図１３に示す。この図は図５
をもとにして描かれている。ここでは両者の違いのみに
ついて説明する。この実施例では、ケース１２（図５参
照）と端子ブロック１１が一体成形されている。このた
め、図５で示したように、ケース１２と端子ブロック１
１をハードレジンで気密結合する必要が無くなる。

【００７１】

【発明の効果】本発明によれば、半田接続寿命が長く、
熱抵抗が小さく、耐圧劣化が起きない小型な半導体電流
制御装置が得られる。

【図面の簡単な説明】

【図１】本発明の半導体電流制御装置の外観図で、
（ａ）はその斜視図、（ｂ）はその上面図である。

【図２】（ａ）は本発明の半導体電流制御装置の内部構
造図、（ｂ）はその端子詳細図である。

【図３】端子接続部の基板断面図である。

【図４】本発明の半導体電流制御装置の断面図である。

【図５】（ａ）は本発明の半導体電流制御装置の取り付
け部コーナの上面図、（ｂ）はその断面図である。

【図６】取り付けボルトの変形説明図である。

【図７】（ａ）は本発明の半導体電流制御装置における
セラミック基板の上面図、(ｂ)はセラミック基板上に形
成された回路の等価回路である。

【図８】（ａ）は本発明の半導体電流制御装置を用いた
インバータの実装図である。

【図９】図８に示したインバータの等価回路である。

【図１０】本発明の半導体電流制御装置の他の実施例に
おける構造断面図である。

【図１１】（ａ）は端子部の他の実施例、（ｂ）は端子
下のセラミック基板表面の剪断応力図である。

【図１２】本発明の半導体電流制御装置の他の実施例で
ある。

【図１３】本発明の半導体電流制御装置の他の実施例で
ある。

【符号の説明】

１…半導体電流制御装置、１１…端子ブロック、１２…
ケース、１３…金属ベース、１４…ハードレジン、１５
ａ…エミッタ端子、１５ｂ…コレクタ端子、１６…エミ
ッタ補助端子、１７…ゲート端子、１８，１９…ゲート
補助端子、２０…絶縁板、２１…ゴムキャップ、２２…
カラー、２３…埋込ナット、２０１…ＡｌＮセラミック
基板、２０２…コレクタパターン、２０３…エミッタパ
ターン、２０４，３０２…Ｃｕ薄板パターン、２０５…
コレクタ端子、２０７，706…エミッタ端子接続位置、
２０８…端子立ち上げ部、２０９…取り付け穴、301,３
０６…共晶半田、３０３…メタライズ層、３０４…銀ろ
う層、３０５，４０８…空間、４０１…端子カバーモー
ルド部材、４０２…端子ブロックはめあわせ部、４０３
…ケースはめあわせ部、４０４…第１ハードレジン、４
０５…レジン、４０６…接着材、４０７…シリコンゲ
ル、５０１…くぼみ、６０１…グリース、６０２…ボル
ト、６０３…座金、７０１…ゲートパターン、７０２…
ＩＧＢＴチップ、７０３…ダイオードチップ、７０４…
内部ゲート抵抗、７０５…コレクタ端子接続位置、７０
７…エミッタ補助端子位置、７０８…ゲート端子接続位
置、８０１…半導体電流制御装置、８０５〜８０９…ブ
スバー、９０１…絶縁溝、１００１…ビアホール、１０
０２…内層パターン、１１０１…中間部材。

───────────────────────────────────────────────────── フロントページの続き (72)発明者栗原保敏茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者九嶋忠雄茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者服巻孝茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者小池義彦茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者細川隆茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者沢畠守茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者小泉正博茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者大貫仁茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者鈴木和弘茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者小林勇雄茨城県勝田市大字高場字鹿島谷津2477番地３日立オートモティブエンジニアリング株式会社内 (72)発明者清水英雄茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (56)参考文献特開平１−239963（ＪＰ，Ａ) 特開昭63−193553（ＪＰ，Ａ) 特開平５−235258（ＪＰ，Ａ) 特開平３−145755（ＪＰ，Ａ) 特開平４−350957（ＪＰ，Ａ) 特開平５−82670（ＪＰ，Ａ) 特開昭60−157241（ＪＰ，Ａ) 特開昭62−290163（ＪＰ，Ａ) 特開昭61−218151（ＪＰ，Ａ) 特開平１−95541（ＪＰ，Ａ) 特開平６−45518（ＪＰ，Ａ) 特開昭58−96757（ＪＰ，Ａ) 特開平６−236947（ＪＰ，Ａ) 実開平４−55147（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 25/00 H01L 23/36

Claims

(57)【特許請求の範囲】

【請求項１】主面に複数の電極パターンが形成された絶
縁基板の少なくとも１つの電極パターン上に、複数の半
導体電流制御素子が接合され、かつ、その半導体電流制
御素子の電極が前記電極パターンにそれぞれ電気的に接
続され、絶縁基板の他の面が放熱ベースに接合され、そ
の放熱ベース上に、前記半導体電流制御素子を外雰囲気
から遮断する部材で覆い、前記絶縁基板上の電極と前記
遮断する部材の外に設置された電極を電気的に接続した
端子を有した半導体電流制御装置において、前記放熱ベ
ース材料は、その線膨張係数が半導体電流制御素子の線
膨張係数以上ないしその係数の３倍以内、その熱伝導度
が１００Ｗ／ｍＫ以上で、前記半導体電流制御素子が前
記絶縁基板の主面上に、少なくとも１つの電極面上で、
他の電極面によって、少なくとも２つの領域に分離され
て配置されたことを特徴とする半導体電流制御装置。
【請求項２】請求項第１項の半導体電流制御装置におい
て、前記遮断する部材内で、前記複数の半導体電流制御
素子，絶縁基板の主面、及び放熱ベース上が、ゲル状物
質でコーティングされ、そのゲル状物質の表面は、実質
的に空間にされたことを特徴とする半導体電流制御装
置。
【請求項３】請求項第１項の半導体電流制御装置におい
て、前記電極端子が接続される絶縁基板上の電極パター
ン部と前記絶縁基板間に空間が設けられ、かつ、その空
間の前記絶縁基板への投影面積を含むように、絶縁基板
側に金属パターンが形成され、前記電極パターンと同電
位にされたことを特徴とする半導体電流制御装置。
【請求項４】請求項第１項の半導体電流制御装置におい
て、絶縁基板がその基板内に、その主面に形成された主
電流電極パターンと同電位にし、端面が露出しない少な
くとも１つの内層電極パターン有したことを特徴とする
半導体電流制御装置。
【請求項５】請求項第１項の半導体電流制御装置におい
て、主電流電極とその電極に対応した絶縁基板上の電極
間に、線膨張係数が放熱ベース材料のそれに近い中間部
材を挿入したことを特徴とする半導体電流制御装置。
【請求項６】請求項第１項の半導体電流制御装置におい
て、すくなくとも１つの端子において、前記電極端子が
接続される端子の端とその端子に対応した絶縁基板上の
電極パターンの端との距離が、端子を構成する部材の板
厚と前記電極パターンの板厚の和の、実質的に２倍以上
であることを特徴とする半導体電流制御装置。
【請求項７】請求項第１項の半導体電流制御装置におい
て、主電流外部電極配置を、半導体電流制御装置の端軸
方向に平行に配列したことを特徴とする半導体電流制御
装置。
【請求項８】請求項第１項の半導体電流制御装置におい
て、前記放熱ベースに明けられた、該装置を外部冷却板
に取り付けるための穴に、取り付けのためのボルトの線
膨張係数に実質的に等しい材料からなるカラーが取り付
けられたことを特徴とする半導体電流制御装置。
【請求項９】請求項第１項の半導体電流制御装置におい
て、２つの主電流電極端子を、ゲル状物質内で、互いに
十字に、高さ方向にスペースを設けて配置し、ゲル状物
質内から外部電極までの立ち上げ部を互いに平行に配置
したことを特徴とする半導体電流制御装置。
【請求項１０】請求項第１項の半導体電流制御装置にお
いて、入力端子に直列に抵抗を接続する補助端子を設け
たことを特徴とする半導体電流制御装置。
【請求項１１】請求項第２項の半導体電流制御装置にお
いて、前記ゲル状物質表面の空間の端子を、前記遮断す
る部材と同等な物質で覆ったことを特徴とする半導体電
流制御装置。
【請求項１２】請求項第２項の半導体電流制御装置にお
いて、前記端子を構成する部材と他の前記遮断する部材
間をハードレジンで結合したことを特徴とする半導体電
流制御装置。
【請求項１３】請求項第２項の半導体電流制御装置にお
いて、前記遮断する部材と端子を一体成形またはハード
レジン結合したことを特徴とする半導体電流制御装置。
【請求項１４】主面に複数の電極パターンが形成された
絶縁基板の少なくとも１つの電極パターン上に、複数の
半導体電流制御素子が接合され、かつ、その半導体電流
制御素子の電極が前記電極パターンにそれぞれ電気的に
接続され、絶縁基板の他の面が放熱ベースに接合され、
その放熱ベース上に、前記半導体電流制御素子を外雰囲
気から遮断する部材で覆い、前記絶縁基板上の電極と前
記遮断する部材の外に設置された電極を電気的に接続し
た端子を有した半導体電流制御装置において、前記半導
体電流制御素子が前記絶縁基板の主面上に、少なくとも
１つの電極面上で、他の電極面によって、少なくとも２
つの領域に分離されて配置され、遮断する部材内で、少
なくとも半導体電流制御素子，絶縁基板の主面，放熱ベ
ース表面がゲル状物質でコーティングされ、そのゲル状
物質の表面は、実質的に空間にされたことを特徴とする
半導体電流制御装置。
【請求項１５】請求項第１４項の半導体電流制御装置に
おいて、前記電極端子が接続される絶縁基板上の電極パ
ターン部と前記絶縁基板間に空間が設けられ、かつ、そ
の空間の前記絶縁基板への投影面積を含むように、絶縁
基板側に金属パターンが形成され、前記電極パターンと
同電位にされたことを特徴とする半導体電流制御装置。
【請求項１６】請求項第１４項の半導体電流制御装置に
おいて、絶縁基板がその基板内にその主面に形成された
主電流電極パターンと同電位にし、端面が露出しない少
なくとも１つの内層電極パターンを有したことを特徴と
する半導体電流制御装置。
【請求項１７】請求項第１４項の半導体電流制御装置に
おいて、少なくとも１つの端子において、前記電極端子
が接続される端子の端とその端子に対応した絶縁基板上
の電極パターンの端との距離が、端子を構成する部材の
板厚と前記電極パターンの板厚の和の実質的に２倍以上
であることを特徴とする半導体電流制御装置。
【請求項１８】請求項第１４項の半導体電流制御装置に
おいて、主電流外部電極端子配置を、半導体電流制御装
置の端軸方向に平行に配列したことを特徴とする半導体
電流制御装置。
【請求項１９】請求項第１４項の半導体電流制御装置に
おいて、２つの主電流電極端子を、ゲル状物質内で、互
いに十字に、高さ方向にスペースを設けて配置し、ゲル
状物質内から外部電極までの立ち上げ部を互いに平行に
配置したことを特徴とする半導体電流制御装置。
【請求項２０】請求項第１４項の半導体電流制御装置に
おいて、入力端子に直列に抵抗を接続する補助端子を設
けたことを特徴とする半導体電流制御装置。
【請求項２１】請求項第１４項の半導体電流制御装置に
おいて、前記ゲル状物質表面の空間の端子を、前記遮断
する部材と同等な物質で覆ったことを特徴とする半導体
電流制御装置。
【請求項２２】請求項第１４項の半導体電流制御装置に
おいて、端子を構成する部材と他の前記遮断する部材間
をハードレジンで結合したことを特徴とする半導体電流
制御装置。
【請求項２３】請求項第１４項の半導体電流制御装置に
おいて、前記遮断する部材と端子を一体成形またはハー
ドレジン結合したことを特徴とする半導体電流制御装
置。