JP3128931B2 - 半導体デバイスのシミュレーション方法 - Google Patents
半導体デバイスのシミュレーション方法Info
- Publication number
- JP3128931B2 JP3128931B2 JP04059399A JP5939992A JP3128931B2 JP 3128931 B2 JP3128931 B2 JP 3128931B2 JP 04059399 A JP04059399 A JP 04059399A JP 5939992 A JP5939992 A JP 5939992A JP 3128931 B2 JP3128931 B2 JP 3128931B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- drain
- temperature
- mobility
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004088 simulation Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体デバイス内の回路
をシミュレーションする方法に関するものであり，特
に，ＳＯＩ（Silicon On Insulator) 形半導体デバイ
ス，あるいは，ＴＦＴ（Thin Film Transistor) などの
ように絶縁体で包囲されトランジスタなどからの温度伝
達が妨げられ, 自己発熱の効果の大きい半導体デバイス
内の回路のシミュレーションに適した半導体デバイスの
シミュレーション方法に関する。
をシミュレーションする方法に関するものであり，特
に，ＳＯＩ（Silicon On Insulator) 形半導体デバイ
ス，あるいは，ＴＦＴ（Thin Film Transistor) などの
ように絶縁体で包囲されトランジスタなどからの温度伝
達が妨げられ, 自己発熱の効果の大きい半導体デバイス
内の回路のシミュレーションに適した半導体デバイスの
シミュレーション方法に関する。
【０００２】
【従来の技術】図５は従来の半導体デバイスのシミュレ
ーション方法の１例のフローチャートを示す。このシミ
ュレーション例はＳＯＩデバイス内のＭＯＳトランジス
タのドレーン電流ＩD を種々のドレーン電圧ＶD および
ゲート電圧ＶG について計算するものである。 ステップＳ１１（図５）：シミュレーションプログラム
は先ず初期設定を行う。この初期設定としては，温度Ｔ
を動作温度である或る初期温度Ｔ0 に設定し，繰り返し
回数インデックスｉを１に初期化する。 ステップＳ１２：次いでシミュレーションプログラムは
移動度μを計算する。移動度μは下記式で定義される。
ーション方法の１例のフローチャートを示す。このシミ
ュレーション例はＳＯＩデバイス内のＭＯＳトランジス
タのドレーン電流ＩD を種々のドレーン電圧ＶD および
ゲート電圧ＶG について計算するものである。 ステップＳ１１（図５）：シミュレーションプログラム
は先ず初期設定を行う。この初期設定としては，温度Ｔ
を動作温度である或る初期温度Ｔ0 に設定し，繰り返し
回数インデックスｉを１に初期化する。 ステップＳ１２：次いでシミュレーションプログラムは
移動度μを計算する。移動度μは下記式で定義される。
【数１】 ただし，μ0 は初期移動度であり，αは定数である。 ステップＳ１３：シミュレーションプログラムは与えら
れた（所定の）ドレーン電圧ＶD および与えられたゲー
ト電圧ＶG について，すでに知られているポアッソン方
程式および電流連続式を解いてドレーン電流ＩD を計算
する。このドレーン電流ＩD が所定の誤差範囲内に入る
まで，繰り返し回数インデックスｉを進めて上記ドレー
ン電流ＩD を計算するための反復計算を行う。 ステップＳ１４：あるドレーン電圧ＶD およびゲート電
圧ＶG についてドレーン電流ＩD が計算されたら，次の
異なるドレーン電圧ＶD および異なるゲート電圧ＶG に
ついての上記ステップの動作を反復して，それぞれのド
レーン電圧ＶDおよびゲート電圧ＶG についてドレーン
電流ＩD を算出する。
れた（所定の）ドレーン電圧ＶD および与えられたゲー
ト電圧ＶG について，すでに知られているポアッソン方
程式および電流連続式を解いてドレーン電流ＩD を計算
する。このドレーン電流ＩD が所定の誤差範囲内に入る
まで，繰り返し回数インデックスｉを進めて上記ドレー
ン電流ＩD を計算するための反復計算を行う。 ステップＳ１４：あるドレーン電圧ＶD およびゲート電
圧ＶG についてドレーン電流ＩD が計算されたら，次の
異なるドレーン電圧ＶD および異なるゲート電圧ＶG に
ついての上記ステップの動作を反復して，それぞれのド
レーン電圧ＶDおよびゲート電圧ＶG についてドレーン
電流ＩD を算出する。
【０００３】
【発明が解決しようとする課題】上述した半導体デバイ
スのシミュレーション方法は，温度Ｔを初期温度Ｔ0 の
値に固定している。通常の半導体デバイスの場合はかか
る前提をおいてシミュレーションしてもある程度の精度
でドレーン電流を算出できるが，ドレーン電流による発
熱が充分に放熱されない半導体デバイス，たとえば，Ｓ
ＯＩデバイス，ＴＦＴデバイスなどのようにトランジス
タなどの回路が絶縁物で包囲されている半導体デバイス
をシミュレーションするとそのデバイス内の自己発熱に
依存する移動度の変化を考慮しないと正確なシミュレー
ション結果が得られないことが判明した。
スのシミュレーション方法は，温度Ｔを初期温度Ｔ0 の
値に固定している。通常の半導体デバイスの場合はかか
る前提をおいてシミュレーションしてもある程度の精度
でドレーン電流を算出できるが，ドレーン電流による発
熱が充分に放熱されない半導体デバイス，たとえば，Ｓ
ＯＩデバイス，ＴＦＴデバイスなどのようにトランジス
タなどの回路が絶縁物で包囲されている半導体デバイス
をシミュレーションするとそのデバイス内の自己発熱に
依存する移動度の変化を考慮しないと正確なシミュレー
ション結果が得られないことが判明した。
【０００４】
【課題を解決するための手段】上記問題を解決するた
め，本発明においては，半導体デバイス内における自己
発熱を考慮し，自己発熱による温度上昇（温度変化）を
算出し，さらにこの温度変化から移動度の変化を算出
し，算出された移動度を用いて半導体デバイスのシミュ
レーションを行う。したがって，本発明によれば，絶縁
物で包囲された半導体デバイスの動作をシミュレーショ
ンする方法において，その半導体デバイスの自己発熱に
よる温度変化，および，その温度上昇によって変化する
移動度を算出し，この変化した移動度を用いて上記半導
体デバイスの動作をシミュレーションすることを特徴と
する半導体デバイスのシミュレーション方法が提供され
る。
め，本発明においては，半導体デバイス内における自己
発熱を考慮し，自己発熱による温度上昇（温度変化）を
算出し，さらにこの温度変化から移動度の変化を算出
し，算出された移動度を用いて半導体デバイスのシミュ
レーションを行う。したがって，本発明によれば，絶縁
物で包囲された半導体デバイスの動作をシミュレーショ
ンする方法において，その半導体デバイスの自己発熱に
よる温度変化，および，その温度上昇によって変化する
移動度を算出し，この変化した移動度を用いて上記半導
体デバイスの動作をシミュレーションすることを特徴と
する半導体デバイスのシミュレーション方法が提供され
る。
【０００５】
【作用】絶縁物が包囲され熱放出が充分でない半導体デ
バイス，たとえば，ＳＯＩデバイスにおいて，トランジ
スタ部分における自己発熱に伴う温度上昇を算出し，そ
の温度変化に伴う移動度の変化を算出する。温度変化を
考慮した移動度を用いて，ポアッソン方程式および電流
連続式などを解いて，求める結果を算出する。
バイス，たとえば，ＳＯＩデバイスにおいて，トランジ
スタ部分における自己発熱に伴う温度上昇を算出し，そ
の温度変化に伴う移動度の変化を算出する。温度変化を
考慮した移動度を用いて，ポアッソン方程式および電流
連続式などを解いて，求める結果を算出する。
【０００６】
【実施例】図１に本発明の半導体デバイスのシミュレー
ション方法の実施例を示す。図２に図１に示した半導体
デバイスのシミュレーション方法に対象となるＳＯＩデ
バイスの斜視図を示す。図３に図２に示したＳＯＩデバ
イスのトランジスタ部分の断面図を示す。図４に図１に
示した半導体デバイスのシミュレーション方法による結
果としてのドレーン電圧ＶD とドレーン電流ＩD との関
係を示す特性図を示す。
ション方法の実施例を示す。図２に図１に示した半導体
デバイスのシミュレーション方法に対象となるＳＯＩデ
バイスの斜視図を示す。図３に図２に示したＳＯＩデバ
イスのトランジスタ部分の断面図を示す。図４に図１に
示した半導体デバイスのシミュレーション方法による結
果としてのドレーン電圧ＶD とドレーン電流ＩD との関
係を示す特性図を示す。
【０００７】図２に図解したＳＯＩデバイス１内のトラ
ンジスタ部分は厚さｔb0，幅Ｗ，長さＬの大きさであ
る。このＳＯＩデバイス１は図３に示すように，シリコ
ン絶縁基板１１に包囲された領域にｐ- 形（型）領域１
５，その両側にｎ+ 形領域１６およびｐ+ 形領域１７が
形成されている。ｐ- 形領域１５の上にゲート酸化膜１
８が形成され，その上にゲート膜１９が形成されてい
る。ｎ+ 形領域１６はソース領域，ｎ+ 形領域１７はド
レーン領域として機能する。ソース領域１６とドレーン
領域１７とは逆でもよい。ＳＯＩデバイス１はシリコン
絶縁基板１１で包囲されているから，このシリコン絶縁
基板１１の熱伝導度が低く，ドレーン電流ＩD が流れる
とその電流に伴う発熱が充分に放熱されない。たとえ
ば，シリコン絶縁基板１１の二酸化シリコン（Ｓｉ
Ｏ2 ）の熱伝導度κ011 は０．０１４〔Watt/cm °C]で
あり，ｐ- 形領域１５，ソース領域１６，ドレーン領域
１７のシリコンの熱伝導度κ0 は１．５〔Watt/cm °C]
であり，シリコン絶縁基板１１はドレーン領域１７の約
１００倍程度，熱伝導度が低く，放熱されずデバイス内
での自己発熱の要因となっている。その結果，ＳＯＩデ
バイス１は自己発熱し，温度が上昇する。温度上昇は移
動度の変化につながるから，ドレーン電流が変化するは
ずである。図１に示す半導体デバイスのシミュレーショ
ン方法はかかる条件を考慮してシミュレーションを行
う。
ンジスタ部分は厚さｔb0，幅Ｗ，長さＬの大きさであ
る。このＳＯＩデバイス１は図３に示すように，シリコ
ン絶縁基板１１に包囲された領域にｐ- 形（型）領域１
５，その両側にｎ+ 形領域１６およびｐ+ 形領域１７が
形成されている。ｐ- 形領域１５の上にゲート酸化膜１
８が形成され，その上にゲート膜１９が形成されてい
る。ｎ+ 形領域１６はソース領域，ｎ+ 形領域１７はド
レーン領域として機能する。ソース領域１６とドレーン
領域１７とは逆でもよい。ＳＯＩデバイス１はシリコン
絶縁基板１１で包囲されているから，このシリコン絶縁
基板１１の熱伝導度が低く，ドレーン電流ＩD が流れる
とその電流に伴う発熱が充分に放熱されない。たとえ
ば，シリコン絶縁基板１１の二酸化シリコン（Ｓｉ
Ｏ2 ）の熱伝導度κ011 は０．０１４〔Watt/cm °C]で
あり，ｐ- 形領域１５，ソース領域１６，ドレーン領域
１７のシリコンの熱伝導度κ0 は１．５〔Watt/cm °C]
であり，シリコン絶縁基板１１はドレーン領域１７の約
１００倍程度，熱伝導度が低く，放熱されずデバイス内
での自己発熱の要因となっている。その結果，ＳＯＩデ
バイス１は自己発熱し，温度が上昇する。温度上昇は移
動度の変化につながるから，ドレーン電流が変化するは
ずである。図１に示す半導体デバイスのシミュレーショ
ン方法はかかる条件を考慮してシミュレーションを行
う。
【０００８】ステップＳ０１（図１）：シミュレーショ
ンプログラムにおいて初期設定が行われる。つまり，温
度ＴとしてＳＯＩデバイス１の通常動作温度である初期
温度Ｔ0 に設定され，繰り返し回数インデックスｉが１
に設定される。 ステップＳ０２：上記初期温度条件および所定のドレー
ン電圧ＶD およびゲート電圧ＶG について初期値として
のドレーン電流ＩD （ｉ＝１）が計算される。 ステップＳ０３：上記算出されたドレーン電流ＩD を用
いてその時の温度変化（温度上昇）ΔＴを温度変化関数
ｆ（ＶD （ｉ），ＩD （ｉ））を用いて算出する。この
温度変化関数ｆ（ＶD （ｉ），ＩD （ｉ））はドレーン
電圧ＶD とドレーン電流ＩD との関数で表され，その詳
細は下記式で表される。
ンプログラムにおいて初期設定が行われる。つまり，温
度ＴとしてＳＯＩデバイス１の通常動作温度である初期
温度Ｔ0 に設定され，繰り返し回数インデックスｉが１
に設定される。 ステップＳ０２：上記初期温度条件および所定のドレー
ン電圧ＶD およびゲート電圧ＶG について初期値として
のドレーン電流ＩD （ｉ＝１）が計算される。 ステップＳ０３：上記算出されたドレーン電流ＩD を用
いてその時の温度変化（温度上昇）ΔＴを温度変化関数
ｆ（ＶD （ｉ），ＩD （ｉ））を用いて算出する。この
温度変化関数ｆ（ＶD （ｉ），ＩD （ｉ））はドレーン
電圧ＶD とドレーン電流ＩD との関数で表され，その詳
細は下記式で表される。
【数２】 ただし，ｔb0はＳＯＩデバイス１の厚さであり，κ011
はシリコン絶縁基板１１の熱伝導度であり，ＡはＳＯＩ
デバイス１のトランジスタ部分の面積である。ドレーン
電圧ＶD とドレーン電流ＩD の積が温度上昇を規定して
おり，ドレーン電流ＩD が大きくなると温度上昇が高く
なる。温度変化ΔＴが算出されたら，シミュレーション
プログラムは初期温度Ｔ0 にこの温度変化を加算して温
度Ｔを更新する。ついで，この更新された温度Ｔを用い
て移動度μを計算する。この移動度μの計算は式１によ
る。
はシリコン絶縁基板１１の熱伝導度であり，ＡはＳＯＩ
デバイス１のトランジスタ部分の面積である。ドレーン
電圧ＶD とドレーン電流ＩD の積が温度上昇を規定して
おり，ドレーン電流ＩD が大きくなると温度上昇が高く
なる。温度変化ΔＴが算出されたら，シミュレーション
プログラムは初期温度Ｔ0 にこの温度変化を加算して温
度Ｔを更新する。ついで，この更新された温度Ｔを用い
て移動度μを計算する。この移動度μの計算は式１によ
る。
【０００９】ステップＳ０４：温度上昇に依存して変化
する移動度μを用いて，従来と同様，ポアッソン方程式
および電流連続式を用いて，所定のドレーン電圧ＶD お
よびゲート電圧ＶG についてドレーン電流ＩD （ｉ）を
計算する。 ステップＳ０５：ドレーン電圧ＶD （ｉ）が最終ドレー
ン電圧ＶDfに到達したか否かを判定する。 ステップＳ０６：ドレーン電圧ＶD （ｉ）が最終ドレー
ン電圧ＶDfに到達していない場合，繰り返し回数インデ
ックスｉを１だけ進めて，次のドレーン電圧ＶD （ｉ）
について，上記ステップＳ０３から，上述した計算処理
を繰り返す。
する移動度μを用いて，従来と同様，ポアッソン方程式
および電流連続式を用いて，所定のドレーン電圧ＶD お
よびゲート電圧ＶG についてドレーン電流ＩD （ｉ）を
計算する。 ステップＳ０５：ドレーン電圧ＶD （ｉ）が最終ドレー
ン電圧ＶDfに到達したか否かを判定する。 ステップＳ０６：ドレーン電圧ＶD （ｉ）が最終ドレー
ン電圧ＶDfに到達していない場合，繰り返し回数インデ
ックスｉを１だけ進めて，次のドレーン電圧ＶD （ｉ）
について，上記ステップＳ０３から，上述した計算処理
を繰り返す。
【００１０】ステップＳ０７：所定の最終ドレーン電圧
ＶDfについてドレーン電流ＩD を計算する。このドレー
ン電流ＩD はＳＯＩデバイス１の自己発熱を考慮した正
確な結果である。 ステップＳ０８：次の所定のドレーン電圧ＶD および次
の所定のゲート電圧ＶG について，上記シミュレーショ
ン処理を繰り返す。以上により，ＳＯＩデバイス１内の
自己発熱を考慮した種々のドレーン電圧ＶD ，ゲート電
圧ＶG についてドレーン電流ＩD が求めらる。
ＶDfについてドレーン電流ＩD を計算する。このドレー
ン電流ＩD はＳＯＩデバイス１の自己発熱を考慮した正
確な結果である。 ステップＳ０８：次の所定のドレーン電圧ＶD および次
の所定のゲート電圧ＶG について，上記シミュレーショ
ン処理を繰り返す。以上により，ＳＯＩデバイス１内の
自己発熱を考慮した種々のドレーン電圧ＶD ，ゲート電
圧ＶG についてドレーン電流ＩD が求めらる。
【００１１】本発明の実施例の半導体デバイスのシミュ
レーション方法による具体的数値例を述べる。シリコン
絶縁基板１１で包囲された幅Ｗ＝２μｍ，長さＬ＝１０
μｍ，面積Ａ＝２０μｍ2 とし，厚さｔb0＝０．０９２
μｍとする。シリコン絶縁基板１１の熱伝導度κ011 ＝
０．０１４〔Watt/cm °C]を用いる。また，式１におけ
る移動度μの定数αをα＝１とする。上記データを用い
て，ドレーン電圧ＶD ＝２Ｖ，５．５Ｖ，ドレーン電流
ＩD＝４ｍＡにおける温度上昇ΔＴと, 初期移動度μ0
に対する温度変化を考慮した移動度μの比率：μ／μ0
の計算結果を下記表１に示す。 表１ ＶD 〔Ｖ〕 ＩD 〔ｍＡ〕 ΔＴ（°Ｃ〕 μ／μ0 ２ ４ ２６．３ ０．９１ ５．５ ４ ７２．３ ０．７９
レーション方法による具体的数値例を述べる。シリコン
絶縁基板１１で包囲された幅Ｗ＝２μｍ，長さＬ＝１０
μｍ，面積Ａ＝２０μｍ2 とし，厚さｔb0＝０．０９２
μｍとする。シリコン絶縁基板１１の熱伝導度κ011 ＝
０．０１４〔Watt/cm °C]を用いる。また，式１におけ
る移動度μの定数αをα＝１とする。上記データを用い
て，ドレーン電圧ＶD ＝２Ｖ，５．５Ｖ，ドレーン電流
ＩD＝４ｍＡにおける温度上昇ΔＴと, 初期移動度μ0
に対する温度変化を考慮した移動度μの比率：μ／μ0
の計算結果を下記表１に示す。 表１ ＶD 〔Ｖ〕 ＩD 〔ｍＡ〕 ΔＴ（°Ｃ〕 μ／μ0 ２ ４ ２６．３ ０．９１ ５．５ ４ ７２．３ ０．７９
【００１２】上記結果に基づくドレーン電圧ＶD とドレ
ーン電流ＩD との特性図を図４に示す。曲線ＣＶ１が本
実施例に基づく特性結果を示し，曲線ＣＶ２が従来の半
導体デバイスのシミュレーション方法による結果を示
す。曲線ＣＶ２は温度を一定とし，移動度μを一定とし
ているので，ドレーン電圧ＶD の増大にともないドレー
ン電流ＩD が増大し飽和値に到達する。しかしながらこ
の値は微分負性抵抗効果を示しておらず正確ではない。
曲線ＣＶ１は，ドレーン電圧ＶD がある大きさを越える
と，ＳＯＩデバイス１のドレーン電流ＩD およびドレー
ン電圧ＶD に依存する自己発熱に伴いＳＯＩデバイス１
内部の温度が相当上昇し，移動度μが低下し，その結
果，ドレーン電流ＩD が減少し，微分負性抵抗効果を示
しており，実際のＳＯＩデバイス１の挙動を示してい
る。
ーン電流ＩD との特性図を図４に示す。曲線ＣＶ１が本
実施例に基づく特性結果を示し，曲線ＣＶ２が従来の半
導体デバイスのシミュレーション方法による結果を示
す。曲線ＣＶ２は温度を一定とし，移動度μを一定とし
ているので，ドレーン電圧ＶD の増大にともないドレー
ン電流ＩD が増大し飽和値に到達する。しかしながらこ
の値は微分負性抵抗効果を示しておらず正確ではない。
曲線ＣＶ１は，ドレーン電圧ＶD がある大きさを越える
と，ＳＯＩデバイス１のドレーン電流ＩD およびドレー
ン電圧ＶD に依存する自己発熱に伴いＳＯＩデバイス１
内部の温度が相当上昇し，移動度μが低下し，その結
果，ドレーン電流ＩD が減少し，微分負性抵抗効果を示
しており，実際のＳＯＩデバイス１の挙動を示してい
る。
【００１３】以上，ＳＯＩデバイスについて例示した
が，本発明の半導体デバイスのシミュレーション方法は
ＳＯＩデバイスに限らず，ＴＦＴデバイスなど絶縁物に
起因する放熱が充分でない半導体デバイス内の回路のシ
ミュレーションに好適に適用できることは論を待たな
い。さらに上述した例では，ポアッソン方程式および電
流連続式の解法に適用したが，その他のモデル数式ある
いはアルゴリズム，たとえば，運動量保存，エネルギ保
存を含む方程式などにも適用できる。
が，本発明の半導体デバイスのシミュレーション方法は
ＳＯＩデバイスに限らず，ＴＦＴデバイスなど絶縁物に
起因する放熱が充分でない半導体デバイス内の回路のシ
ミュレーションに好適に適用できることは論を待たな
い。さらに上述した例では，ポアッソン方程式および電
流連続式の解法に適用したが，その他のモデル数式ある
いはアルゴリズム，たとえば，運動量保存，エネルギ保
存を含む方程式などにも適用できる。
【００１４】
【発明の効果】本発明の半導体デバイスのシミュレーシ
ョン方法を半導体デバイスの動作をシミュレーションす
ると，半導体デバイス自体の発熱に伴う温度変化を考慮
した正確な半導体デバイスの動作についてのシミュレー
ション結果が得られる。
ョン方法を半導体デバイスの動作をシミュレーションす
ると，半導体デバイス自体の発熱に伴う温度変化を考慮
した正確な半導体デバイスの動作についてのシミュレー
ション結果が得られる。
【図１】本発明の半導体デバイスのシミュレーション方
法の実施例のフローチャートである。
法の実施例のフローチャートである。
【図２】本発明の半導体デバイスのシミュレーション方
法に適用する半導体デバイスの斜視図である。
法に適用する半導体デバイスの斜視図である。
【図３】図２に示す半導体デバイスの断面図である。
【図４】本発明の実施例の半導体デバイスのシミュレー
ション方法により得られたドレーン電圧とドレーン電流
の関係を示す特性図である。
ション方法により得られたドレーン電圧とドレーン電流
の関係を示す特性図である。
【図５】従来の半導体デバイスのシミュレーション方法
を示すフローチャートである。
を示すフローチャートである。
【符号の説明】 １・・・ＳＯＩデバイス， １１・・・シリコン絶縁基板， １５・・・ｐ- 形領域， １６・・ソース領域， １７・・ドレーン領域， １８・・ゲート酸化膜， １９・・ゲート膜。
Claims (1)
- 【請求項１】 絶縁物で包囲された半導体デバイスの動
作のシミュレーション方法において， その半導体デバイス自体の自己発熱による温度変化，お
よび，その温度変化によって変化する移動度を算出し， この変化した移動度を用いて上記半導体デバイスの動作
をシミュレーションすることを特徴とする半導体デバイ
スのシミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04059399A JP3128931B2 (ja) | 1992-02-13 | 1992-02-13 | 半導体デバイスのシミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04059399A JP3128931B2 (ja) | 1992-02-13 | 1992-02-13 | 半導体デバイスのシミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226368A JPH05226368A (ja) | 1993-09-03 |
| JP3128931B2 true JP3128931B2 (ja) | 2001-01-29 |
Family
ID=13112168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04059399A Expired - Fee Related JP3128931B2 (ja) | 1992-02-13 | 1992-02-13 | 半導体デバイスのシミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128931B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446417B2 (en) | 2002-08-09 | 2008-11-04 | Ricoh Company, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100938675B1 (ko) * | 2007-12-17 | 2010-01-25 | 한국전자통신연구원 | 박막 트랜지스터의 소스-드레인 전류 모델링 방법 및 장치 |
| US20100125441A1 (en) * | 2008-11-17 | 2010-05-20 | Vns Portfolio Llc | Method and Apparatus for Circuit Simulation |
| US20100138207A1 (en) * | 2008-12-02 | 2010-06-03 | Vns Portfolio Llc | Method and Apparatus for Circuit Simulation |
-
1992
- 1992-02-13 JP JP04059399A patent/JP3128931B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446417B2 (en) | 2002-08-09 | 2008-11-04 | Ricoh Company, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
| US7930658B2 (en) | 2002-08-09 | 2011-04-19 | Ricoh Company, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05226368A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Su et al. | Measurement and modeling of self-heating in SOI nMOSFET's | |
| Hisamoto et al. | FinFET-a self-aligned double-gate MOSFET scalable to 20 nm | |
| Myeong et al. | Analysis of self heating effect in DC/AC mode in multi-channel GAA-field effect transistor | |
| Jain et al. | Modeling of effective thermal resistance in sub-14-nm stacked nanowire and FinFETs | |
| Chen et al. | An analytical drain current model considering both electron and lattice temperatures simultaneously for deep submicron ultrathin SOI NMOS devices with self-heating | |
| JP3128931B2 (ja) | 半導体デバイスのシミュレーション方法 | |
| US6608352B1 (en) | Determination of thermal resistance for field effect transistor formed in SOI technology | |
| Brodsky et al. | A physics-based, dynamic thermal impedance model for SOI MOSFET's | |
| Redman-White et al. | Direct extraction of MOSFET dynamic thermal characteristics from standard transistor structures using small signal measurements | |
| Ong et al. | Substrate-induced noise model and parameter extraction for high-frequency noise modeling of sub-micron MOSFETs | |
| Schroter et al. | A compact tunneling current and collector breakdown model | |
| Ytterdal et al. | Enhanced heterostructure field effect transistor CAD model suitable for simulation of mixed mode circuits | |
| Jungemann et al. | Investigation of compact models for RF noise in SiGe HBTs by hydrodynamic device simulation | |
| CN110596560B (zh) | 一种评估FinFET器件总剂量辐射效应的方法 | |
| Jin et al. | Characterization and compact modeling of the thermal resistance of SiGe HBTs from cryogenic to room temperature | |
| Mariniello et al. | Underestimation of measured self‐heating in nanowires by using gate resistance technique | |
| Walkey et al. | A scalable thermal model for trench isolated bipolar devices | |
| Cheng et al. | A statistical model to predict the performance variation of polysilicon TFTs formed by grain-enhancement technology | |
| Chang et al. | Design of multi-finger HBTs with a thermal–electrical model | |
| JP3136563B2 (ja) | 回路解析装置 | |
| Jang et al. | Characterization of RF power BJT and improvement of thermal stability with nonlinear base ballasting | |
| JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| Molzer et al. | Self heating simulation of multi-gate FETs | |
| Lee et al. | Enhanced CAD model for gate leakage current in heterostructure field effect transistors | |
| JP3016385B2 (ja) | プロセスシミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |