JP3136563B2 - 回路解析装置 - Google Patents
回路解析装置Info
- Publication number
- JP3136563B2 JP3136563B2 JP18548391A JP18548391A JP3136563B2 JP 3136563 B2 JP3136563 B2 JP 3136563B2 JP 18548391 A JP18548391 A JP 18548391A JP 18548391 A JP18548391 A JP 18548391A JP 3136563 B2 JP3136563 B2 JP 3136563B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- operating temperature
- calculated
- analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題（図５〜図７） 課題を解決するための手段（図１〜図４） 作用（図１〜図４） 実施例（図１〜図６） （１）第１実施例（図１〜図３） （２）第２実施例（図４） （３）他の実施例 発明の効果
【０００２】
【産業上の利用分野】本発明は回路解析装置に関し、例
えば集積回路の動作状態を解析する場合に適用して好適
なものである。
えば集積回路の動作状態を解析する場合に適用して好適
なものである。
【０００３】
【従来の技術】従来、各種の制御回路は、種々の集積回
路によつて構成されており、この集積回路は種々の回路
素子、すなわちトランジスタ、抵抗、コンデンサ等を同
一チツプ上に集積することにより形成されている。この
ようなトランジスタ、抵抗等の種々の回路素子を集積し
てなる集積回路の動作状態を解析する場合、各回路素子
の動作温度をある一定の初期設定温度から変動しないも
のとし、集積回路の動作状態の直流特性および交流特性
を解析するようになされている。
路によつて構成されており、この集積回路は種々の回路
素子、すなわちトランジスタ、抵抗、コンデンサ等を同
一チツプ上に集積することにより形成されている。この
ようなトランジスタ、抵抗等の種々の回路素子を集積し
てなる集積回路の動作状態を解析する場合、各回路素子
の動作温度をある一定の初期設定温度から変動しないも
のとし、集積回路の動作状態の直流特性および交流特性
を解析するようになされている。
【０００４】
【発明が解決しようとする課題】ところが各回路素子は
回路素子を流れる電流や電圧が十分大きい場合熱を発生
し、例えば動作開始時20℃であつた温度が50℃〜70℃に
上昇する場合がある。このときドレイン電流ＩDは、図
５に示すように、ドレイン電圧ＶD が所定値までは自己
発熱効果がない場合のＩD −ＶD 特性（図６）と同様の
特性曲線を描くが、所定値以上になると徐々に減衰し始
め、自己発熱効果がないとした場合の値に対して電流特
性が変化するという問題があつた。
回路素子を流れる電流や電圧が十分大きい場合熱を発生
し、例えば動作開始時20℃であつた温度が50℃〜70℃に
上昇する場合がある。このときドレイン電流ＩDは、図
５に示すように、ドレイン電圧ＶD が所定値までは自己
発熱効果がない場合のＩD −ＶD 特性（図６）と同様の
特性曲線を描くが、所定値以上になると徐々に減衰し始
め、自己発熱効果がないとした場合の値に対して電流特
性が変化するという問題があつた。
【０００５】例えば図７に示すように、ＳＯＩ（silico
n on insulator）やＴＦＴ（thin film transistor）構
造のように絶縁体１で周囲を囲まれているトランジスタ
２の場合、多結晶シリコンでなるゲート３の直下にシリ
コン酸化膜４を介して積層されているシリコン層のチヤ
ネル５、また高濃度Ｎ形領域であるソース６及びドレイ
ン７に生じた熱は周囲に伝導されず、トランジスタ２の
動作温度が上昇する。このときトランジスタ２の動作温
度が所定値を越えると、ドレイン電圧ＶD が一定にもか
かわらずドレイン電流ＩD は発熱効果がない場合の電流
値ＩD に対して減少し、動作特性の解析精度が劣化する
おそれがある。
n on insulator）やＴＦＴ（thin film transistor）構
造のように絶縁体１で周囲を囲まれているトランジスタ
２の場合、多結晶シリコンでなるゲート３の直下にシリ
コン酸化膜４を介して積層されているシリコン層のチヤ
ネル５、また高濃度Ｎ形領域であるソース６及びドレイ
ン７に生じた熱は周囲に伝導されず、トランジスタ２の
動作温度が上昇する。このときトランジスタ２の動作温
度が所定値を越えると、ドレイン電圧ＶD が一定にもか
かわらずドレイン電流ＩD は発熱効果がない場合の電流
値ＩD に対して減少し、動作特性の解析精度が劣化する
おそれがある。
【０００６】本発明は以上の点を考慮してなされたもの
で、自己発熱効果によつて変動する特性変化に応じて回
路装置の動作特性を解析することにより、回路装置の解
析精度を一段と向上させることができる回路解析装置を
提案しようとするものである。
で、自己発熱効果によつて変動する特性変化に応じて回
路装置の動作特性を解析することにより、回路装置の解
析精度を一段と向上させることができる回路解析装置を
提案しようとするものである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、初期設定条件に基づき、集積
回路の動作特性を解析する回路解析装置において、初期
設定された集積回路の動作温度に基づいて、集積回路の
直流特性を解析し（ステツプＳＰ１〜ステツプＳＰ４及
びステツプＳＰ１１〜ステツプＳＰ１４）、直流特性の
解析結果に基づいて、集積回路の動作時における発熱量
及び放熱量を算出し（ステツプＳＰ５及びステツプＳＰ
１５）、算出した発熱量及び放熱量を基に集積回路の動
作時における動作温度を示す補正動作温度を算出し（ス
テツプＳＰ５及びステツプＳＰ１５）、算出した補正動
作温度に基づいて、再度集積回路の直流特性を解析する
ようにする（ステツプＳＰ６〜ステツプＳＰ１０及びス
テツプＳＰ１６〜ステツプＳＰ２０）。また第２の発明
においては、初期設定条件に基づき、集積回路の動作特
性を解析する回路解析装置において、初期設定された集
積回路の動作温度に基づいて、集積回路の直流特性を解
析し（ステツプＳＰ１〜ステツプＳＰ４）、直流特性の
解析結果に基づいて、集積回路を構成する各回路素子の
動作時における発熱量及び放熱量をそれぞれ算出し（ス
テツプＳＰ５）、算出した各回路素子の発熱量及び放熱
量を基に集積回路を構成する各回路素子の動作時におけ
る動作温度を示す補正動作温度をそれぞれ算出し（ステ
ツプＳＰ５）、算出した各補正動作温度に基づいて、再
度集積回路の直流特性及び又は交流特性を解析するよう
にする（ステツプＳＰ６〜ステツプＳＰ１０）。さらに
第３の発明においては、初期設定条件に基づき、集積回
路の動作特性を解析する回路解析装置において、初期設
定された集積回路の動作温度に基づいて、集積回路の直
流特性を解析し（ステツプＳＰ１１〜ステツプＳＰ１
４）、直流特性の解析結果に基づいて、集積回路全体の
動作時における発熱量及び放熱量を算出し（ステツプＳ
Ｐ１５）、算出した発熱量及び放熱量を基に集積回路全
体の動作時における動作温度を示す補正動作温度を算出
し（ステツプＳＰ１５）、算出した補正動作温度に基づ
いて、再度集積回路の直流特性及び又は交流特性を解析
するようにする（ステツプＳＰ１６〜ステツプＳＰ２
０）。
め第１の発明においては、初期設定条件に基づき、集積
回路の動作特性を解析する回路解析装置において、初期
設定された集積回路の動作温度に基づいて、集積回路の
直流特性を解析し（ステツプＳＰ１〜ステツプＳＰ４及
びステツプＳＰ１１〜ステツプＳＰ１４）、直流特性の
解析結果に基づいて、集積回路の動作時における発熱量
及び放熱量を算出し（ステツプＳＰ５及びステツプＳＰ
１５）、算出した発熱量及び放熱量を基に集積回路の動
作時における動作温度を示す補正動作温度を算出し（ス
テツプＳＰ５及びステツプＳＰ１５）、算出した補正動
作温度に基づいて、再度集積回路の直流特性を解析する
ようにする（ステツプＳＰ６〜ステツプＳＰ１０及びス
テツプＳＰ１６〜ステツプＳＰ２０）。また第２の発明
においては、初期設定条件に基づき、集積回路の動作特
性を解析する回路解析装置において、初期設定された集
積回路の動作温度に基づいて、集積回路の直流特性を解
析し（ステツプＳＰ１〜ステツプＳＰ４）、直流特性の
解析結果に基づいて、集積回路を構成する各回路素子の
動作時における発熱量及び放熱量をそれぞれ算出し（ス
テツプＳＰ５）、算出した各回路素子の発熱量及び放熱
量を基に集積回路を構成する各回路素子の動作時におけ
る動作温度を示す補正動作温度をそれぞれ算出し（ステ
ツプＳＰ５）、算出した各補正動作温度に基づいて、再
度集積回路の直流特性及び又は交流特性を解析するよう
にする（ステツプＳＰ６〜ステツプＳＰ１０）。さらに
第３の発明においては、初期設定条件に基づき、集積回
路の動作特性を解析する回路解析装置において、初期設
定された集積回路の動作温度に基づいて、集積回路の直
流特性を解析し（ステツプＳＰ１１〜ステツプＳＰ１
４）、直流特性の解析結果に基づいて、集積回路全体の
動作時における発熱量及び放熱量を算出し（ステツプＳ
Ｐ１５）、算出した発熱量及び放熱量を基に集積回路全
体の動作時における動作温度を示す補正動作温度を算出
し（ステツプＳＰ１５）、算出した補正動作温度に基づ
いて、再度集積回路の直流特性及び又は交流特性を解析
するようにする（ステツプＳＰ１６〜ステツプＳＰ２
０）。
【０００８】
【作用】回路装置の動作特性を解析するとき、初期設定
条件に基づいて回路装置の直流特性を解析し（ステツプ
ＳＰ１〜ステツプＳＰ４、ステツプＳＰ１１〜ステツプ
ＳＰ１４）、解析結果より算出される回路装置及び又は
回路素子の発熱量に基づいて、回路装置及び又は回路素
子を再度直流解析及び又は交流解析する（ステツプＳＰ
５〜ステツプＳＰ１０、ステツプＳＰ１５〜ステツプＳ
Ｐ２０）ことにより、回路装置及び又は回路素子の自己
発熱効果を考慮した回路解析結果を得ることができ、回
路解析の精度を一段と向上することができる。
条件に基づいて回路装置の直流特性を解析し（ステツプ
ＳＰ１〜ステツプＳＰ４、ステツプＳＰ１１〜ステツプ
ＳＰ１４）、解析結果より算出される回路装置及び又は
回路素子の発熱量に基づいて、回路装置及び又は回路素
子を再度直流解析及び又は交流解析する（ステツプＳＰ
５〜ステツプＳＰ１０、ステツプＳＰ１５〜ステツプＳ
Ｐ２０）ことにより、回路装置及び又は回路素子の自己
発熱効果を考慮した回路解析結果を得ることができ、回
路解析の精度を一段と向上することができる。
【０００９】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１０】（１）第１実施例 シリコン酸化膜（ＳｉＯ2 ）等の絶縁体に島状に分離さ
れて形成されている回路素子２の場合、周囲が熱伝導率
の低い絶縁体１で囲まれているため、各回路素子に生じ
た熱は基板全体に拡散されない。これにより各回路素子
の動作温度はそれぞれ異なる動作温度に変化する。この
ため集積回路の動作状態を解析する場合、各回路素子ご
との動作温度求めた後、動作特性を再度解析することに
より、解析結果の精度を高めることができる。
れて形成されている回路素子２の場合、周囲が熱伝導率
の低い絶縁体１で囲まれているため、各回路素子に生じ
た熱は基板全体に拡散されない。これにより各回路素子
の動作温度はそれぞれ異なる動作温度に変化する。この
ため集積回路の動作状態を解析する場合、各回路素子ご
との動作温度求めた後、動作特性を再度解析することに
より、解析結果の精度を高めることができる。
【００１１】このような解析処理を行う解析装置１０
は、コンピユータでなり、図１に示すような解析処理手
順でなるアルゴリズムを実行することにより、解析対象
である集積回路１１の動作状態をシミユレーシヨン解析
するようになされている。すなわち図１に示すように、
解析装置１０はステツプＳＰ１から当該第１の解析処理
に入り、ステツプＳＰ２で解析対象である集積回路１１
の動作温度ＴをＴ０ に初期設定する。解析装置１０は
続くステツプＳＰ３に移ると集積回路１１の解析条件を
設定し、続くステツプＳＰ４で予めステツプＳＰ２で初
期設定された動作温度Ｔ０ に基づいて集積回路１１の
動作状態を直流解析する。
は、コンピユータでなり、図１に示すような解析処理手
順でなるアルゴリズムを実行することにより、解析対象
である集積回路１１の動作状態をシミユレーシヨン解析
するようになされている。すなわち図１に示すように、
解析装置１０はステツプＳＰ１から当該第１の解析処理
に入り、ステツプＳＰ２で解析対象である集積回路１１
の動作温度ＴをＴ０ に初期設定する。解析装置１０は
続くステツプＳＰ３に移ると集積回路１１の解析条件を
設定し、続くステツプＳＰ４で予めステツプＳＰ２で初
期設定された動作温度Ｔ０ に基づいて集積回路１１の
動作状態を直流解析する。
【００１２】解析装置１０は、ステツプＳＰ５に移る
と、解析結果に基づいてｉ番目の回路素子１２ｉのドレ
イン電流ＩD(i)、ドレイン−ソース間電圧ＶDS(i) を順
に求める。このとき解析装置１０は、各回路素子１２ｉ
ごとに温度上昇分ΔＴi を求め、各回路素子１２ｉの動
作温度Ｔi （＝Ｔ0 ＋ΔＴi ）を求める。
と、解析結果に基づいてｉ番目の回路素子１２ｉのドレ
イン電流ＩD(i)、ドレイン−ソース間電圧ＶDS(i) を順
に求める。このとき解析装置１０は、各回路素子１２ｉ
ごとに温度上昇分ΔＴi を求め、各回路素子１２ｉの動
作温度Ｔi （＝Ｔ0 ＋ΔＴi ）を求める。
【００１３】ここで温度上昇分ΔＴi は、絶縁体１で囲
まれたｉ番目の回路素子１２ｉの厚さｔbo、ソース部及
びドレイン部を含む回路素子全体の面積Ａi （＝ｌi ×
ｗi ）（図２）及び絶縁体の熱伝導度κ0x（図３）を用
いて、次式
まれたｉ番目の回路素子１２ｉの厚さｔbo、ソース部及
びドレイン部を含む回路素子全体の面積Ａi （＝ｌi ×
ｗi ）（図２）及び絶縁体の熱伝導度κ0x（図３）を用
いて、次式
【数１】 で求められる。ここでｌi 及びｗi は各回路素子１２ｉ
の長さ及び幅である。
の長さ及び幅である。
【００１４】解析装置１０は、ステツプＳＰ６に移る
と、新たに算出された各動作温度Ｔi に基づいて再度集
積回路１１を直流解析し、ステツプＳＰ７に移つて集積
回路１１の交流解析をするかしないかを判別する。ここ
で肯定結果が得られると、解析装置１０は続くステツプ
ＳＰ８において集積回路１１全体としての交流特性を解
析してステツプＳＰ９に移り、解析条件を現在の値に代
えて再設定するか否かを判別する。
と、新たに算出された各動作温度Ｔi に基づいて再度集
積回路１１を直流解析し、ステツプＳＰ７に移つて集積
回路１１の交流解析をするかしないかを判別する。ここ
で肯定結果が得られると、解析装置１０は続くステツプ
ＳＰ８において集積回路１１全体としての交流特性を解
析してステツプＳＰ９に移り、解析条件を現在の値に代
えて再設定するか否かを判別する。
【００１５】これに対してステツプＳＰ７で否定結果が
得られると、解析装置１０は交流特性の解析をすること
なくステツプＳＰ９に移る。ここで解析条件を代えて再
度集積回路１１の動作状態を解析する場合、解析装置１
０はステツプＳＰ３に戻つて上述の処理を繰り返し、各
回路素子１２ｉの温度状態に基づいて再度動作特性を解
析する。これに対して否定結果が得られると、解析装置
１０はステツプＳＰ１０に移つて当該処理を終了するよ
うになされている。
得られると、解析装置１０は交流特性の解析をすること
なくステツプＳＰ９に移る。ここで解析条件を代えて再
度集積回路１１の動作状態を解析する場合、解析装置１
０はステツプＳＰ３に戻つて上述の処理を繰り返し、各
回路素子１２ｉの温度状態に基づいて再度動作特性を解
析する。これに対して否定結果が得られると、解析装置
１０はステツプＳＰ１０に移つて当該処理を終了するよ
うになされている。
【００１６】以上の構成において、解析装置１０は、集
積回路１１を構成する各回路素子１２ｉがシリコンの熱
伝導度1.5 〔Watt／cm℃〕に対して0.014 〔Watt／cm
℃〕と熱伝導度の良くないシリコン酸化膜４で囲まれて
いる場合、ステツプＳＰ２で設定された初期設定温度Ｔ
0 に基づいて各回路素子のドレイン電流ＩD 及びドレイ
ン−ソース電圧ＶD を求め、算出結果に基づいて各回路
素子１２ｉの動作温度Ｔi を算出する。解析装置１０
は、（１）式に基づいて各回路素子１２ｉの動作温度を
初期設定値Ｔ0 と異なるそれぞれの動作温度Ｔi に補正
し、補正された動作温度Ｔi に基づいて集積回路１１の
直流特性及び又は交流特性を解析する。
積回路１１を構成する各回路素子１２ｉがシリコンの熱
伝導度1.5 〔Watt／cm℃〕に対して0.014 〔Watt／cm
℃〕と熱伝導度の良くないシリコン酸化膜４で囲まれて
いる場合、ステツプＳＰ２で設定された初期設定温度Ｔ
0 に基づいて各回路素子のドレイン電流ＩD 及びドレイ
ン−ソース電圧ＶD を求め、算出結果に基づいて各回路
素子１２ｉの動作温度Ｔi を算出する。解析装置１０
は、（１）式に基づいて各回路素子１２ｉの動作温度を
初期設定値Ｔ0 と異なるそれぞれの動作温度Ｔi に補正
し、補正された動作温度Ｔi に基づいて集積回路１１の
直流特性及び又は交流特性を解析する。
【００１７】以上の構成によれば、集積回路１１を構成
する回路素子１２が絶縁体１で周囲を囲まれているため
各回路素子１２ｉが発生する熱により各回路素子１２ｉ
ごとに動作温度が異なり、動作特性が変動する場合に
も、各回路素子１２の動作特性に応じて集積回路１１全
体の動作特性を解析することができることにより、解析
精度を一段と向上させることができ、従来に比して一段
と集積回路の設計精度を向上することができる。
する回路素子１２が絶縁体１で周囲を囲まれているため
各回路素子１２ｉが発生する熱により各回路素子１２ｉ
ごとに動作温度が異なり、動作特性が変動する場合に
も、各回路素子１２の動作特性に応じて集積回路１１全
体の動作特性を解析することができることにより、解析
精度を一段と向上させることができ、従来に比して一段
と集積回路の設計精度を向上することができる。
【００１８】（２）第２実施例 集積回路１５を構成する回路素子１６がＭＯＳ（metal
oxide semiconductor）型トランジスタやバイポーラト
ランジスタ等のようにシリコンチツプ上に形成されてい
る場合、各回路素子１６ｉで発生する熱は短時間でチツ
プ全体に伝導するため、解析装置１０は、チツプ全体と
しての温度変化を考慮して動作解析する。
oxide semiconductor）型トランジスタやバイポーラト
ランジスタ等のようにシリコンチツプ上に形成されてい
る場合、各回路素子１６ｉで発生する熱は短時間でチツ
プ全体に伝導するため、解析装置１０は、チツプ全体と
しての温度変化を考慮して動作解析する。
【００１９】このような解析処理を行う解析装置１０
は、コンピユータでなり、図４に示すような解析処理手
順でなるアルゴリズムを実行することにより、解析対象
である集積回路１５の動作状態をシミユレーシヨン解析
するようになされている。すなわち解析装置１０は、図
４に示すように、ステツプＳＰ１１から当該第２の解析
処理に入り、ステツプＳＰ１２で解析対象である集積回
路１５の動作温度ＴをＴ０ に初期設定する。解析装置
１０は続くステツプＳＰ１３に移ると集積回路１５の解
析条件を設定し、続くステツプＳＰ１４で予めステツプ
ＳＰ１２で初期設定された動作温度Ｔ０ に基づいて集
積回路１５の動作状態を直流解析する。
は、コンピユータでなり、図４に示すような解析処理手
順でなるアルゴリズムを実行することにより、解析対象
である集積回路１５の動作状態をシミユレーシヨン解析
するようになされている。すなわち解析装置１０は、図
４に示すように、ステツプＳＰ１１から当該第２の解析
処理に入り、ステツプＳＰ１２で解析対象である集積回
路１５の動作温度ＴをＴ０ に初期設定する。解析装置
１０は続くステツプＳＰ１３に移ると集積回路１５の解
析条件を設定し、続くステツプＳＰ１４で予めステツプ
ＳＰ１２で初期設定された動作温度Ｔ０ に基づいて集
積回路１５の動作状態を直流解析する。
【００２０】解析装置１０は、ステツプＳＰ１５に移る
と、解析結果に基づいて集積回路１５全体の全電流和Ｉ
tot 及び最大電源電圧Ｖmaxと最小電源電圧Ｖmin との
電圧差ΔＶを求める。このとき解析装置１０は、全電流
和Ｉtot 及び電圧差ΔＶに基づいてチツプ全体としての
新しい動作温度Ｔ（＝Ｔ0 ＋ΔＴ）を求める。
と、解析結果に基づいて集積回路１５全体の全電流和Ｉ
tot 及び最大電源電圧Ｖmaxと最小電源電圧Ｖmin との
電圧差ΔＶを求める。このとき解析装置１０は、全電流
和Ｉtot 及び電圧差ΔＶに基づいてチツプ全体としての
新しい動作温度Ｔ（＝Ｔ0 ＋ΔＴ）を求める。
【００２１】ここで温度上昇分ΔＴは、チツプの厚さΔ
ｔc 、ＩＣチツプの面積Ａc 及びＩＣチツプを取り囲む
パツケージの熱伝導度κthを用いて、次式
ｔc 、ＩＣチツプの面積Ａc 及びＩＣチツプを取り囲む
パツケージの熱伝導度κthを用いて、次式
【数２】 で求められる。ここでパツケージの熱伝導度κthは、パ
ツケージが絶縁体１であるためシリコンチツプの熱伝導
度κchipより２桁ほど大きな値であり、熱伝導はパツケ
ージの熱伝導度κthによつて律速する。
ツケージが絶縁体１であるためシリコンチツプの熱伝導
度κchipより２桁ほど大きな値であり、熱伝導はパツケ
ージの熱伝導度κthによつて律速する。
【００２２】解析装置１０は、ステツプＳＰ１６に移る
と、新たに算出された動作温度Ｔに基づいて、再度集積
回路１５を回路素子１６の動作によつて生じる熱による
温度変化及び動作特性の変化を考慮して直流解析した
後、ステツプＳＰ１７に移つて集積回路１５を交流解析
するかしないかを判別する。ここで肯定結果が得られる
と、解析装置１０は続くステツプＳＰ１８において集積
回路１５全体としての交流特性を解析してステツプＳＰ
１９に移り、解析条件を現在の値に代えて再設定するか
否かを判別する。
と、新たに算出された動作温度Ｔに基づいて、再度集積
回路１５を回路素子１６の動作によつて生じる熱による
温度変化及び動作特性の変化を考慮して直流解析した
後、ステツプＳＰ１７に移つて集積回路１５を交流解析
するかしないかを判別する。ここで肯定結果が得られる
と、解析装置１０は続くステツプＳＰ１８において集積
回路１５全体としての交流特性を解析してステツプＳＰ
１９に移り、解析条件を現在の値に代えて再設定するか
否かを判別する。
【００２３】これに対してステツプＳＰ１７で否定結果
が得られると、解析装置１０は交流特性の解析をするこ
となくステツプＳＰ１９に移る。ここで解析条件を代え
て再度集積回路１５の動作状態を解析する場合、解析装
置１０はステツプＳＰ１３に戻つて上述の処理を繰り返
し、各回路素子１６の温度状態に基づいて再度動作状態
を解析する。これに対して否定結果が得られると、解析
装置１０はステツプＳＰ２０に移つて当該処理を終了す
るようになされている。
が得られると、解析装置１０は交流特性の解析をするこ
となくステツプＳＰ１９に移る。ここで解析条件を代え
て再度集積回路１５の動作状態を解析する場合、解析装
置１０はステツプＳＰ１３に戻つて上述の処理を繰り返
し、各回路素子１６の温度状態に基づいて再度動作状態
を解析する。これに対して否定結果が得られると、解析
装置１０はステツプＳＰ２０に移つて当該処理を終了す
るようになされている。
【００２４】以上の構成において、解析装置１０は、集
積回路１５を構成する各回路素子１６がＭＯＳ型トラン
ジスタやバイポーラ素子である場合、ステツプＳＰ１２
で設定された初期設定温度Ｔ0 に基づいて解析される全
電流量Ｉtot 及び最大電圧Ｖmax と最小電圧Ｖmin との
電圧差ΔＶを求め、（２）式に基づいて集積回路１６の
動作状態に応じた新たな動作温度Ｔを算出する。解析装
置１０は、各回路素子１６の動作温度を初期設定値Ｔ0
と異なる動作温度Ｔに補正すると、補正された動作温度
に基づいて集積回路１５の直流特性及び又は交流特性を
解析する。
積回路１５を構成する各回路素子１６がＭＯＳ型トラン
ジスタやバイポーラ素子である場合、ステツプＳＰ１２
で設定された初期設定温度Ｔ0 に基づいて解析される全
電流量Ｉtot 及び最大電圧Ｖmax と最小電圧Ｖmin との
電圧差ΔＶを求め、（２）式に基づいて集積回路１６の
動作状態に応じた新たな動作温度Ｔを算出する。解析装
置１０は、各回路素子１６の動作温度を初期設定値Ｔ0
と異なる動作温度Ｔに補正すると、補正された動作温度
に基づいて集積回路１５の直流特性及び又は交流特性を
解析する。
【００２５】以上の構成によれば、熱伝導性に優れたシ
リコン上に形成される集積回路の動作特性を解析する場
合、ＩＣチツプ全体としての温度変化に基づいて動作温
度を初期設定値から新たな温度に補正して動作特性を解
析することにより、解析精度を一段と向上させることが
でき、従来に比して一段と集積回路の設計精度を向上す
ることができる。
リコン上に形成される集積回路の動作特性を解析する場
合、ＩＣチツプ全体としての温度変化に基づいて動作温
度を初期設定値から新たな温度に補正して動作特性を解
析することにより、解析精度を一段と向上させることが
でき、従来に比して一段と集積回路の設計精度を向上す
ることができる。
【００２６】（３）他の実施例 なお上述の実施例においては、集積回路の動作特性を解
析する場合について述べたが、本発明はこれに限らず、
配線基板上に複数の集積回路等を配設してなる種々の回
路装置の動作特性を解析する場合にも広く適用し得る。
析する場合について述べたが、本発明はこれに限らず、
配線基板上に複数の集積回路等を配設してなる種々の回
路装置の動作特性を解析する場合にも広く適用し得る。
【００２７】また上述の実施例においては、集積回路全
体としての動作特性を解析する場合について述べたが、
本発明はこれに限らず、各回路素子ごとに動作特性を解
析するようにしても良い。
体としての動作特性を解析する場合について述べたが、
本発明はこれに限らず、各回路素子ごとに動作特性を解
析するようにしても良い。
【００２８】
【発明の効果】上述のように本発明によれば、初期設定
値に基づいて集積回路及び又は回路素子の動作特性を直
流解析し、各回路素子が動作時に発生する発熱量に基づ
いて再度集積回路及び又は回路素子の現実の動作状態に
応じた動作特性を解析することにより、簡易な構成で動
作特性の解析精度を一段と向上することができる。
値に基づいて集積回路及び又は回路素子の動作特性を直
流解析し、各回路素子が動作時に発生する発熱量に基づ
いて再度集積回路及び又は回路素子の現実の動作状態に
応じた動作特性を解析することにより、簡易な構成で動
作特性の解析精度を一段と向上することができる。
【図１】本発明による回路解析装置の第１の解析処理手
順を示すフローチヤートである。
順を示すフローチヤートである。
【図２】回路素子の説明に供する略線的斜視図である。
【図３】熱伝導度の説明に供する図表である。
【図４】本発明による回路解析装置の第２の解析処理手
順を示すフローチヤートである。
順を示すフローチヤートである。
【図５】自己発熱効果がある場合のＩD −ＶD 特性を示
す特性曲線図である。
す特性曲線図である。
【図６】自己発熱効果がない場合のＩD −ＶD 特性を示
す特性曲線図である。
す特性曲線図である。
【図７】絶縁体上に形成された回路素子の説明に供する
断面図である。
断面図である。
１……絶縁体、２……トランジスタ、３……ゲート、４
……シリコン酸化膜、５……チヤネル、６……ソース、
７……ドレイン、１０……解析装置、１１、１５……集
積回路、１２、１６……回路素子。
……シリコン酸化膜、５……チヤネル、６……ソース、
７……ドレイン、１０……解析装置、１１、１５……集
積回路、１２、１６……回路素子。
Claims (3)
- 【請求項１】初期設定条件に基づき、集積回路の動作特
性を解析する回路解析装置において、上記初期設定された上記集積回路の動作温度 に基づい
て、上記集積回路の直流特性を解析し（ステツプＳＰ１
〜ステツプＳＰ４及びステツプＳＰ１１〜ステツプＳＰ
１４）、 上記直流特性の解析結果に基づいて、上記集積回路の動
作時における発熱量及び放熱量を算出し（ステツプＳＰ
５及びステツプＳＰ１５）、 上記算出した上記発熱量及び放熱量を基に上記集積回路
の動作時における動作温度を示す補正動作温度を算出し
（ステツプＳＰ５及びステツプＳＰ１５）、 上記算出した上記補正動作温度 に基づいて、再度上記集
積回路の直流特性を解析する（ステツプＳＰ６〜ステツ
プＳＰ１０及びステツプＳＰ１６〜ステツプＳＰ２０）
ことを特徴とする回路解析装置。 - 【請求項２】初期設定条件に基づき、集積回路の動作特
性を解析する回路解析装置において、上記初期設定された上記集積回路の動作温度 に基づい
て、上記集積回路の直流特性を解析し（ステツプＳＰ１
〜ステツプＳＰ４）、 上記直流特性の解析結果に基づいて、上記集積回路を構
成する各回路素子の動作時における発熱量及び放熱量を
それぞれ算出し（ステツプＳＰ５）、 上記算出した上記各回路素子の発熱量及び放熱量を基に
上記集積回路を構成する上記各回路素子の動作時におけ
る動作温度を示す補正動作温度をそれぞれ算出し（ステ
ツプＳＰ５）、 上記算出した上記各補正動作温度 に基づいて、再度上記
集積回路の直流特性及び又は交流特性を解析する（ステ
ツプＳＰ６〜ステツプＳＰ１０）ことを特徴とする回路
解析装置。 - 【請求項３】初期設定条件に基づき、集積回路の動作特
性を解析する回路解析装置において、上記初期設定された上記集積回路の動作温度 に基づい
て、上記集積回路の直流特性を解析し（ステツプＳＰ１
１〜ステツプＳＰ１４）、 上記直流特性の解析結果に基づいて、上記集積回路全体
の動作時における発熱量及び放熱量を算出し（ステツプ
ＳＰ１５）、 上記算出した上記発熱量及び放熱量を基に上記集積回路
全体の動作時における動作温度を示す補正動作温度を算
出し（ステツプＳＰ１５）、 上記算出した上記補正動作温度 に基づいて、再度上記集
積回路の直流特性及び又は交流特性を解析する（ステツ
プＳＰ１６〜ステツプＳＰ２０）ことを特徴とする回路
解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18548391A JP3136563B2 (ja) | 1991-06-28 | 1991-06-28 | 回路解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18548391A JP3136563B2 (ja) | 1991-06-28 | 1991-06-28 | 回路解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513536A JPH0513536A (ja) | 1993-01-22 |
| JP3136563B2 true JP3136563B2 (ja) | 2001-02-19 |
Family
ID=16171557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18548391A Expired - Fee Related JP3136563B2 (ja) | 1991-06-28 | 1991-06-28 | 回路解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3136563B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0816310D0 (en) | 2008-09-05 | 2008-10-15 | Mtt Technologies Ltd | Filter assembly |
| CN107107193B (zh) | 2014-11-21 | 2020-02-18 | 瑞尼斯豪公司 | 增材制造设备和方法 |
-
1991
- 1991-06-28 JP JP18548391A patent/JP3136563B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513536A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Servati et al. | Above-threshold parameter extraction and modeling for amorphous silicon thin-film transistors | |
| US7685543B2 (en) | Simulation apparatus and simulation method used to design characteristics and circuits of semiconductor device, and semiconductor device fabrication method | |
| Jin et al. | SOI thermal impedance extraction methodology and its significance for circuit simulation | |
| Scholten et al. | Noise modeling for RF CMOS circuit simulation | |
| Wang et al. | Self-heating and kink effects in a-Si: H thin film transistors | |
| Jain et al. | Modeling of effective thermal resistance in sub-14-nm stacked nanowire and FinFETs | |
| Akturk et al. | Device modeling at cryogenic temperatures: Effects of incomplete ionization | |
| Kushwaha et al. | RF modeling of FDSOI transistors using industry standard BSIM-IMG model | |
| JP3269459B2 (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体 | |
| Jin et al. | A physical thermal noise model for SOI MOSFET | |
| JP3136563B2 (ja) | 回路解析装置 | |
| TW530422B (en) | MOS tunneling diode temperature sensor and the manufacturing method thereof | |
| US6423604B1 (en) | Determination of thermal resistance for field effect transistor formed in SOI technology | |
| Sharma et al. | Physical parameters based analytical IV model of long and short channel a-IGZO TFTs | |
| Çelik-Butler et al. | Channel length scaling of 1/f noise in 0.18 μm technology MDD n-MOSFETs | |
| Mukherjee et al. | Nanoscale Thermal Transport in Vertical Gate-All-Around Junctionless Nanowire Transistors—Part I: Experimental Methods | |
| Muth et al. | Bias temperature instability assessment of n-and p-channel MOS transistors using a polysilicon resistive heated scribe lane test structure | |
| Mariniello et al. | Underestimation of measured self‐heating in nanowires by using gate resistance technique | |
| JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| US9209167B2 (en) | Determining threshold voltage variations in field effect transistors | |
| JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
| Molzer et al. | Self heating simulation of multi-gate FETs | |
| Hamlet et al. | Modeling of circuits with strongly temperature dependent thermal conductivities for cryogenic CMOS | |
| Tsai et al. | An efficient analytical model for calculating trapped charge in amorphous silicon | |
| Chauffleur et al. | Non linear 3D electrothermal investigation on power MOS chips |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |