JP3125756B2 - Bit error rate measurement method - Google Patents

Bit error rate measurement method

Info

Publication number
JP3125756B2
JP3125756B2 JP20746198A JP20746198A JP3125756B2 JP 3125756 B2 JP3125756 B2 JP 3125756B2 JP 20746198 A JP20746198 A JP 20746198A JP 20746198 A JP20746198 A JP 20746198A JP 3125756 B2 JP3125756 B2 JP 3125756B2
Authority
JP
Japan
Prior art keywords
bit error
exchange
terminal
test pattern
ber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20746198A
Other languages
Japanese (ja)
Other versions
JP2000041027A (en
Inventor
俊秀 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20746198A priority Critical patent/JP3125756B2/en
Publication of JP2000041027A publication Critical patent/JP2000041027A/en
Application granted granted Critical
Publication of JP3125756B2 publication Critical patent/JP3125756B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、上り方向と下り
方向の伝送速度が異なるデータ伝送システムにおけるビ
ット誤り率測定方式に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a bit error rate measuring method in a data transmission system having different transmission speeds in the upstream and downstream directions.

【0002】[0002]

【従来の技術】図7は、従来のループバック方式による
ビット誤り率(Bit ErrorRate)測定方法
を説明した概略図である。
2. Description of the Related Art FIG. 7 is a schematic diagram illustrating a method of measuring a bit error rate (Bit Error Rate) by a conventional loopback method.

【0003】従来の上り方向の伝送速度と下り方向の伝
送速度が等しいディジタル加入者回線終端装置において
は、一般的に交換機の保守試験装置からループバック起
動コマンドを端末に送信し、端末において下り方向のデ
ータを上り方向に折り返す設定を行う。また、保守試験
装置からビット誤り率(以下、BERという)を測定す
るための試験パタンが下り方向のデータに挿入され、端
末にて折り返された上りデータを保守試験装置が受信
し、下りデータと上りデータのビットの照合を行うこと
によってBER測定が可能であった。
In a conventional digital subscriber line termination device in which the transmission rate in the up direction is equal to the transmission rate in the down direction, generally, a maintenance test device of the exchange transmits a loopback start command to the terminal, and the terminal performs a downlink operation. Is set to wrap the data in the upward direction. In addition, a test pattern for measuring a bit error rate (hereinafter, referred to as BER) is inserted into the downlink data from the maintenance test device, and the maintenance test device receives the uplink data returned by the terminal, and BER measurement was possible by checking the bits of the uplink data.

【0004】このBER測定は、回線品質の観測を交換
機から行うための機能であり、高い品質のデータ伝送を
維持するための重要な保守機能の一つである。
The BER measurement is a function for observing the line quality from an exchange, and is one of important maintenance functions for maintaining high quality data transmission.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、下り
(交換機→端末)方向の伝送速度と上り(端末→交換
機)方向の伝送速度が異なり、かつ下り方向の伝送速度
が上り方向の伝送速度より速いディジタル加入者回線終
端装置、例えばADSL(Asymmetric Di
gital Subscriber Line)は、従
来の方法では、端末において下り方向のデータを全て上
り方向に折り返すループバックができないため、BER
測定を行うことができないという問題があった。
However, the transmission speed in the downstream (exchange → terminal) direction is different from the transmission speed in the upstream (terminal → exchange) direction, and the transmission speed in the downstream direction is higher than the transmission speed in the upstream direction. A subscriber line termination device, for example, ADSL (Asymmetric Di)
In the conventional method, the terminal cannot loop back all data in the downlink direction in the uplink direction, so that the BER is not obtained.
There was a problem that measurement could not be performed.

【0006】この発明の主な目的は、下り方向の伝送速
度が上り方向の伝送速度よりも速いディジタル加入者回
線終端装置であってもループバックによるBER測定を
行えるビット誤り率測定方式を提供することである。
A main object of the present invention is to provide a bit error rate measurement method capable of performing BER measurement by loopback even in a digital subscriber line termination device in which the downstream transmission speed is higher than the upstream transmission speed. That is.

【0007】[0007]

【課題を解決するための手段】この発明は、交換機から
端末方向へのデータ伝送速度と端末から交換機へのデー
タ伝送速度が異なるデータ伝送システムのビット誤り率
測定方式において、前記交換機は、生成されるビット誤
り率測定テストパタンフレームに同期パタンを付加して
回線信号フレームのペイロードに挿入する手段を備え、
前記端末は、前記交換機から送出された回線信号フレー
ムから前記同期パタンを検出し、回線信号フレームに含
まれれるCRC(Cyclic Redundancy
Check)ビットを使用した演算を行うことによ
り、回線信号フレームのペイロード中のビットエラーの
有無を検出し、少なくとも1つ以上のビットエラーが検
出された場合には、1つ以上ビットエラーが含まれてい
るフレームのみを交換機に折り返す手段を備えることを
特徴とする。
According to the present invention, there is provided a bit error rate measuring method for a data transmission system in which a data transmission speed from an exchange to a terminal and a data transmission speed from a terminal to the exchange are different. Means for adding a synchronization pattern to the bit error rate measurement test pattern frame and inserting it into the payload of the line signal frame,
The terminal detects the synchronization pattern from a line signal frame transmitted from the exchange, and detects a CRC (Cyclic Redundancy) included in the line signal frame.
Check) bit is used to detect the presence or absence of a bit error in the payload of the line signal frame. If at least one bit error is detected, one or more bit errors are included. A means for turning back only the frame that is present in the exchange.

【0008】この発明により、ビットエラーが発生した
回線信号フレームのみを折り返すことが可能となるた
め、下り方向のデータの伝送速度が上り方向のデータの
伝送速度より速い場合においても、BER測定装置でビ
ットエラーの発生した数をカウントすることが可能とな
り、回線品質を交換機にて観測できるようになる。
According to the present invention, only a line signal frame in which a bit error has occurred can be looped back. Therefore, even when the transmission rate of downlink data is higher than the transmission rate of uplink data, the BER measurement device can use the BER measurement apparatus. The number of occurrences of bit errors can be counted, and the line quality can be observed at the exchange.

【0009】[0009]

【発明の実施の形態】次に、この発明の実施の形態につ
いて図面を参照して説明する。
Next, an embodiment of the present invention will be described with reference to the drawings.

【0010】図1は、この発明のビット誤り率測定方式
の実施の形態を示す構成図である。図1に示すビット誤
り率測定方式においては、下り方向(交換機1→端末2
方向)データの伝送速度が上り方向(端末2→交換機1
方向)データの伝送速度よりも速いことを前提としてい
る。
FIG. 1 is a block diagram showing an embodiment of a bit error rate measuring method according to the present invention. In the bit error rate measurement method shown in FIG. 1, the downlink (exchange 1 → terminal 2)
Direction) Data transmission speed increases (terminal 2 → exchange 1)
Direction) It is assumed that the transmission speed is higher than the data transmission speed.

【0011】交換機1は、BER測定装置3とディジタ
ル加入者回線終端装置4と保守試験装置5を備えてい
る。BER測定装置3は、BER試験パタン生成回路6
とBER試験パタン比較回路7とにより構成されてい
る。
The exchange 1 includes a BER measuring device 3, a digital subscriber line terminating device 4, and a maintenance test device 5. The BER measurement device 3 includes a BER test pattern generation circuit 6
And a BER test pattern comparison circuit 7.

【0012】BER試験パタン生成回路6は、BER測
定を行うためのBER測定テストパタンを送出する機能
を有する。このBER測定テストパタンは、図2に示す
ように、BER測定装置3内のBER試験パタン比較回
路7において同期引き込みを可能とするためのBER試
験パタン同期パタンとランダムパタンからなる。このラ
ンダムパタンは、フレーム単位で同一のパタンである。
The BER test pattern generation circuit 6 has a function of transmitting a BER measurement test pattern for performing BER measurement. As shown in FIG. 2, the BER measurement test pattern includes a BER test pattern synchronization pattern and a random pattern for enabling synchronization in the BER test pattern comparison circuit 7 in the BER measurement device 3. This random pattern is the same pattern for each frame.

【0013】ディジタル加入者回線終端装置4では、B
ER測定テストパタンを図2に示す回線信号フレームに
組み立てる。この回線信号フレームは、回線信号同期パ
タン、エンドユーザの送受信データを搬送するペイロー
ド(この実施の形態の場合はBER測定テストパタン)
とCRCビットから構成される。
In the digital subscriber line terminating device 4, B
The ER measurement test pattern is assembled into the line signal frame shown in FIG. The line signal frame includes a line signal synchronization pattern and a payload (BER measurement test pattern in the case of this embodiment) that carries transmission / reception data of the end user.
And CRC bits.

【0014】このCRCビットは、ディジタル伝送にお
いて周知であり、エラー検出を目的としてフレーム内に
付加されている。
The CRC bit is well known in digital transmission, and is added in a frame for the purpose of detecting an error.

【0015】この回線信号フレームは、更に、符号化、
ディジタル信号処理、アナログ回路での処理を行い、メ
タリック回線15に送出される。
This line signal frame is further encoded,
The digital signal processing and the processing in the analog circuit are performed, and the signal is transmitted to the metallic line 15.

【0016】保守試験装置5は、BER測定開始のため
に、端末2でのループバックを起動するための制御コマ
ンドの投入、およびBER測定装置3にBER測定開始
のトリガ信号を供給する機能を有する。
The maintenance test apparatus 5 has a function of inputting a control command for starting loopback at the terminal 2 and supplying a BER measurement start trigger signal to the BER measurement apparatus 3 to start BER measurement. .

【0017】ループバック起動コマンドは、ディジタル
加入者回線終端装置4に送られ、このコマンドは、回線
信号フレーム上にマッピングされているオーバヘッドビ
ットにアサインされ、端末2へ送信される。これは、例
えばANSI(American National
Standards Institutes)T1.6
01で規定されているeoc(Emmbeded Op
eration Channel)による方式と同様な
方式である。
The loopback start command is sent to the digital subscriber line termination unit 4, and this command is assigned to the overhead bit mapped on the line signal frame and transmitted to the terminal 2. This is, for example, ANSI (American National)
Standards Institutes) T1.6
Eoc (Embedded Op.
This is a method similar to the method according to (Erasure Channel).

【0018】一方、端末2は、ドライバ/レシーバ8と
ディジタル回路9とBER試験パタン同期検出回路10
とCRCエラー検出回路11とフレーマ回路12とセレ
クタ13とテストパタンラッチ回路14を備えている。
On the other hand, the terminal 2 comprises a driver / receiver 8, a digital circuit 9, a BER test pattern synchronization detection circuit 10
, A CRC error detection circuit 11, a framer circuit 12, a selector 13, and a test pattern latch circuit 14.

【0019】ドライバ/レシーバ8は、ディジタル加入
者回線終端装置4から送出された回線信号を増幅、フィ
ルタリングを行い、A/D変換を行う受信機能とD/A
変換、フィルタリング、増幅を行う送信機能を有する。
The driver / receiver 8 amplifies and filters the line signal sent from the digital subscriber line terminating device 4 and performs A / D conversion and a D / A conversion function.
It has a transmission function to perform conversion, filtering, and amplification.

【0020】ドライバ/レシーバ8で受信された回線信
号は、ディジタル回路9に送信され、この回路で波形等
化、信号判定、回線信号フレームの同期検出を行う。
The line signal received by the driver / receiver 8 is transmitted to a digital circuit 9, which performs waveform equalization, signal judgment, and synchronous detection of a line signal frame.

【0021】ディジタル回路9から出力された信号は、
BER試験パタン同期検出回路10、フレーマ回路12
とCRCエラー検出回路11に送信される。
The signal output from the digital circuit 9 is
BER test pattern synchronization detection circuit 10, framer circuit 12
Is transmitted to the CRC error detection circuit 11.

【0022】BER試験パタン同期検出回路10は、図
2に示すBER測定テストパタンの同期パタンを検出し
てBER測定テストパタンのフレーム同期引き込みを行
う。
The BER test pattern synchronization detection circuit 10 detects the synchronization pattern of the BER measurement test pattern shown in FIG. 2 and pulls in the frame synchronization of the BER measurement test pattern.

【0023】フレーマ回路12は、端末2が送信する回
線信号フレームを生成し、かつ端末2の送信タイミング
に同期して端末2が送信する回線信号フレームをセレク
タ13に送信する機能を備える。
The framer circuit 12 has a function of generating a line signal frame transmitted by the terminal 2 and transmitting a line signal frame transmitted by the terminal 2 to the selector 13 in synchronization with the transmission timing of the terminal 2.

【0024】CRCエラー検出回路11は、ディジタル
回路9から受信した回線信号フレーム中のCRCビット
とペイロードから計算して得られるCRC演算結果とを
比較して、当該フレームのペイロード中の少なくとも1
つ以上のビットエラーの有無を検出する機能を備え、こ
の検出結果をテストパタンラッチ回路14およびセレク
タ13に送信する。
The CRC error detection circuit 11 compares a CRC bit in the line signal frame received from the digital circuit 9 with a CRC operation result calculated from the payload, and compares at least one of the CRC bits in the payload of the frame.
It has a function of detecting the presence or absence of one or more bit errors, and transmits the detection result to the test pattern latch circuit 14 and the selector 13.

【0025】BER試験パタン同期検出回路10で検出
されたBER測定テストパタンの同期タイミング信号
と、BER試験パタン同期検出回路10を経由してディ
ジタル加入者回線終端装置4から送られた回線信号フレ
ームがテストパタンラッチ回路14に送られる。
The synchronization timing signal of the BER measurement test pattern detected by the BER test pattern synchronization detection circuit 10 and the line signal frame sent from the digital subscriber line termination device 4 via the BER test pattern synchronization detection circuit 10 This is sent to the test pattern latch circuit 14.

【0026】テストパタンラッチ回路14では、BER
測定テストパタンの同期タイミング信号、回線信号フレ
ームとCRCエラー検出結果からCRCエラーが発生し
ていない回線信号フレームのペイロード、つまりBER
測定テストパタンフレームをラッチする機能を備える。
ラッチされたCRCエラーがないBER測定テストパタ
ンフレームは、フレーマ回路12に送信される。
In the test pattern latch circuit 14, the BER
From the synchronization timing signal of the measurement test pattern, the line signal frame and the CRC error detection result, the payload of the line signal frame in which no CRC error has occurred, that is, the BER
It has a function to latch the measurement test pattern frame.
The BER measurement test pattern frame having no latched CRC error is transmitted to the framer circuit 12.

【0027】セレクタ13は、フレーマ回路12から送
信される回線信号フレームとCRCエラーがないBER
測定テストパタンフレームを受信し、CRCエラー検出
回路11において検出されたビットエラーの有無を示す
検出信号の結果により前記回線フレーム信号とCRCエ
ラーがないBER測定テストパタンフレームの何れかを
選択する機能を有する。
The selector 13 has a line signal frame transmitted from the framer circuit 12 and a BER having no CRC error.
A function of receiving a measurement test pattern frame and selecting one of the line frame signal and a BER measurement test pattern frame having no CRC error based on a result of a detection signal indicating the presence or absence of a bit error detected in the CRC error detection circuit 11. Have.

【0028】セレクタ13において選択されたフレーム
は、ディジタル回路9に送出され、所望のディジタル信
号処理を行った後、ドライバ/レシーバ8を経由してメ
タリック回線15に送出され、交換機1へのループバッ
クが可能となるように構成されている。
The frame selected by the selector 13 is sent to the digital circuit 9, after performing desired digital signal processing, sent to the metallic line 15 via the driver / receiver 8, and looped back to the exchange 1. Is configured to be possible.

【0029】次に、この発明の実施の形態の動作につい
て説明する。まず、下り方向のデータを上り方向のデー
タに折り返す動作ついて、図1の構成図を用いて説明す
る。
Next, the operation of the embodiment of the present invention will be described. First, an operation of returning data in the downlink direction to data in the uplink direction will be described with reference to the configuration diagram of FIG.

【0030】端末2でのループバック動作を起動するた
めに、交換機1内の保守試験装置5からディジタル加入
者回線終端装置4に、ループバック起動コマンドを投入
する。このコマンドを受信したディジタル加入者回線終
端装置4は、回線信号フレーム上にマッピングされてい
るオーバヘッドビットにこのコマンドをアサインし、端
末2に送信する。
In order to activate the loopback operation at the terminal 2, a loopback activation command is input from the maintenance test device 5 in the exchange 1 to the digital subscriber line termination device 4. Upon receiving this command, the digital subscriber line termination unit 4 assigns this command to the overhead bit mapped on the line signal frame and transmits it to the terminal 2.

【0031】一方、メタリック回線15を経由して端末
2で受信された回線信号は、ドライバ/レシーバ8を経
由してディジタル回路9においてループバック起動コマ
ンドが検出され、端末2内でのループバック動作を行
う。
On the other hand, in the line signal received by the terminal 2 via the metallic line 15, a loopback start command is detected in the digital circuit 9 via the driver / receiver 8, and the loopback operation in the terminal 2 is performed. I do.

【0032】この方式はANSI T1.601で規定
されているようなeocメッセージによるループバック
起動動作と同様な方式であり、周知の方式である。
This method is similar to the loop-back starting operation by the eoc message as specified in ANSI T1.601, and is a well-known method.

【0033】次に、BER測定方法の動作について、図
1、2、3、4を用いてループバック動作を交えながら
説明する。図3および図4は、端末側でCRCエラーを
検出した場合のループバックでのデータ返送を示す図で
ある。
Next, the operation of the BER measurement method will be described with reference to FIGS. FIG. 3 and FIG. 4 are diagrams showing data return in loopback when a CRC error is detected on the terminal side.

【0034】BER測定は、図1に示す交換機1内に具
備されるBER測定装置3によって行われる。BER測
定装置3内のBER試験パタン生成回路6から出力され
る試験パタンが、ディジタル加入者回線終端装置4を経
由して端末2に送信され、端末2でのループバックによ
り交換機1に折り返され、ディジタル加入者回線終端装
置4を経由してBER試験パタン比較装置7に送られ、
BER試験パタン比較装置7が、BER試験パタン生成
回路6から送出した試験パタンと端末2において折り返
された試験パタンとを比較することにより、ビットエラ
ーの有無を検出してビットエラー数を計数するものであ
る。この測定方法の原理は、従来の方法と同様である。
The BER measurement is performed by a BER measuring device 3 provided in the exchange 1 shown in FIG. The test pattern output from the BER test pattern generation circuit 6 in the BER measuring device 3 is transmitted to the terminal 2 via the digital subscriber line terminating device 4, and is looped back by the terminal 2 to the exchange 1. Sent to the BER test pattern comparing device 7 via the digital subscriber line terminating device 4,
The BER test pattern comparison device 7 detects the presence or absence of a bit error and counts the number of bit errors by comparing the test pattern sent from the BER test pattern generation circuit 6 with the test pattern folded back at the terminal 2. It is. The principle of this measuring method is the same as the conventional method.

【0035】上記の設定後にBER試験パタン生成回路
6より図2に示すBER測定テストパタンフレームをデ
ィジタル加入者回線終端装置4の回線信号フレームのペ
イロードに挿入する。BER測定テストパタンフレーム
は、BER試験パタン同期パタンとランダムパタンから
構成されており、各フレームにおいて同一テストパタン
フレームである。ディジタル加入者回線終端装置4の回
線信号フレームは、回線信号同期パタンと、ペイロード
と、端末側においてビットエラーの有無を検出するため
のCRCビットから構成される。
After the above setting, the BER test pattern generation circuit 6 inserts the BER measurement test pattern frame shown in FIG. 2 into the payload of the line signal frame of the digital subscriber line terminal 4. The BER measurement test pattern frame includes a BER test pattern synchronization pattern and a random pattern, and each frame is the same test pattern frame. The line signal frame of the digital subscriber line terminating device 4 includes a line signal synchronization pattern, a payload, and a CRC bit for detecting the presence or absence of a bit error on the terminal side.

【0036】BER測定テストパタンフレームが挿入さ
れたディジタル加入者回線信号フレームは、メタリック
回線15を介して端末2に送られ、端末2内のドライバ
/レシーバ8とディジタル回路9において所望の処理を
行った後、図2に示すBER測定テストパタンフレーム
が抽出される。
The digital subscriber line signal frame in which the BER measurement test pattern frame is inserted is sent to the terminal 2 via the metallic line 15, and the driver / receiver 8 in the terminal 2 and the digital circuit 9 perform desired processing. After that, the BER measurement test pattern frame shown in FIG. 2 is extracted.

【0037】抽出されたBER測定テストパタンフレー
ムは、BER試験パタン同期検出回路10において、図
2のBER試験パタン同期パタンを検出しながら、BE
R測定テストパタンフレーム同期を確立する。このBE
R試験パタン同期パタンは予め決まっており、端末2に
おいてもこの同期パタンを受信することを期待している
ことを前提としている。BER測定テストパタンフレー
ム同期が確立すると、図2のBER測定テストパタンフ
レーム中のランダムパタンが検出可能となる。
The extracted BER measurement test pattern frame is sent to the BER test pattern synchronization detection circuit 10 while detecting the BER test pattern synchronization pattern shown in FIG.
Establish R measurement test pattern frame synchronization. This BE
The R test pattern synchronization pattern is determined in advance, and it is assumed that the terminal 2 expects to receive this synchronization pattern. When the BER measurement test pattern frame synchronization is established, a random pattern in the BER measurement test pattern frame in FIG. 2 can be detected.

【0038】一方、図1のCRCエラー検出回路11に
おいて抽出された図2の回線信号フレームからCRCビ
ットを検出、およびペイロードに対してCRC演算を行
い、対象回線信号フレーム中にビットエラーが存在しな
い場合には、BER試験パタン検出回路10において検
出されたランダムパタンをテストパタンラッチ回路14
において保持する。つまり、テストパタンラッチ回路1
4にはビットエラーを含まないBER試験パタン生成回
路6から出力されたデータと同一のものを保持する。
On the other hand, the CRC error detection circuit 11 of FIG. 1 detects a CRC bit from the line signal frame of FIG. 2 extracted and performs a CRC operation on the payload, and there is no bit error in the target line signal frame. In this case, the random pattern detected by the BER test pattern detection circuit 10 is
Hold in. That is, the test pattern latch circuit 1
4 holds the same data as the data output from the BER test pattern generation circuit 6 which does not include a bit error.

【0039】また、同様の演算を行い、対象回線信号フ
レーム中に少なくとも1つ以上のビットエラーが検出さ
れた場合には、端末2内のセレクタ13をフレーマ回路
12を経由したBER試験パタン同期検出回路10から
のデータが出力されるように制御する。
When the same operation is performed and at least one bit error is detected in the target line signal frame, the selector 13 in the terminal 2 detects the BER test pattern synchronization detection via the framer circuit 12. Control is performed so that data from the circuit 10 is output.

【0040】つまり、このデータにはビットエラーを少
なくとも1つ以上含まれたデータがセレクタ13の出力
に現れる。
That is, the data containing at least one bit error appears in the output of the selector 13.

【0041】図3を用いて、ビットエラーを検出した場
合と検出しない場合の下り方向データの上り方向への折
り返し方法について説明する。CRCエラー検出回路1
1によりCRCエラーが検出された場合には、セレクタ
13の制御によりフレーマ回路12を経由して、BER
試験パタン同期検出回路10から出力された少なくとも
1つ以上のビットエラーを含むペイロード、つまりBE
R試験パタン+ランダムパタンを上り方向に折り返すよ
うに制御する。
Referring to FIG. 3, a description will be given of a method of returning the downlink data in the upward direction when a bit error is detected and when it is not detected. CRC error detection circuit 1
1, when a CRC error is detected, the BER is controlled via the framer circuit 12 under the control of the selector 13.
Payload containing at least one or more bit errors output from the test pattern synchronization detection circuit 10, ie, BE
Control is performed so that the R test pattern + random pattern is turned up.

【0042】また、CRCエラーを検出しない場合に
は、テストパタンラッチ回路14で保持されたビットエ
ラーを含まないペイロードがフレーマ回路12を経由し
てセレクタ13の出力に現れるように制御する。この動
作によりビットエラーを少なくとも1つ以上含むペイロ
ードは、すべて上り方向データとして折り返すことが可
能となる。
When a CRC error is not detected, control is performed such that the payload, which does not include the bit error, held by the test pattern latch circuit 14 appears at the output of the selector 13 via the framer circuit 12. By this operation, all payloads including at least one bit error can be looped back as uplink data.

【0043】図4を用いて、交換機1内のBER測定装
置3でのビットエラーカウント方法について説明する。
端末2で折り返された上り方向のデータは、ディジタル
加入者回線終端装置4で所要の処理を行った後、ペイロ
ード、つまりBER試験パタン同期パタン+少なくとも
1つ以上のビットエラーを含むランダムデータが抽出さ
れ、BER試験パタン比較回路7で受信される。BER
試験パタン比較回路7では、BER試験パタン生成回路
6から出力されたペイロードと端末2で折り返されたビ
ットエラーを含むペイロードとを比較し、不一致となっ
たビットのカウントを行う。
A bit error counting method in the BER measuring device 3 in the exchange 1 will be described with reference to FIG.
The upstream data returned by the terminal 2 is subjected to required processing by the digital subscriber line terminating device 4 and then the payload, that is, the BER test pattern synchronization pattern + random data including at least one bit error is extracted. The BER test pattern comparison circuit 7 receives the BER test pattern. BER
The test pattern comparison circuit 7 compares the payload output from the BER test pattern generation circuit 6 with the payload including the bit error returned by the terminal 2 and counts the number of mismatched bits.

【0044】この場合、下り方向のデータ伝送速度が上
り方向のデータ伝送速度よりも速いため、下り方向デー
タ容量−上り方向データ容量分は、図4に示すようにB
ER試験パタン比較回路7内でBER試験パタン生成回
路6から出力されたデータをそのままダミーデータとし
て上り方向ペイロードに付加して比較(この場合はビッ
トエラーはカウントされない)してもよい。
In this case, since the downlink data transmission rate is faster than the uplink data transmission rate, the downlink data capacity minus the uplink data capacity is equal to B as shown in FIG.
The data output from the BER test pattern generation circuit 6 in the ER test pattern comparison circuit 7 may be directly added to the uplink payload as dummy data and compared (in this case, bit errors are not counted).

【0045】また、下り方向のデータ伝送速度つまり、
BER試験パタン生成回路から送出されたペイロードの
トータルのビット数を保持していれば、上り方向ペイロ
ードがない部分に関しては、比較、エラーカウントの処
理を止めてもよい。
The data transmission speed in the downstream direction, that is,
As long as the total number of bits of the payload transmitted from the BER test pattern generation circuit is held, the comparison and error count processing may be stopped for a portion having no uplink payload.

【0046】これらの処理を行った後に、(ビットエラ
ーカウント値/BER試験パタン生成回路から送出され
たトータルのビット数)を演算することによりBER測
定が可能となる。
After performing these processes, BER measurement can be performed by calculating (bit error count value / total number of bits transmitted from the BER test pattern generation circuit).

【0047】以上説明したように、この発明によるルー
プバック試験制御方式では、下り方向のデータ伝送速度
が上り方向のデータ伝送速度より速い伝送システムにお
いて、回線上で発生したビットエラーを全て受信できる
ため、BER測定を行うことができる。
As described above, in the loopback test control method according to the present invention, in a transmission system in which the downlink data transmission rate is faster than the uplink data transmission rate, all bit errors occurring on the line can be received. , BER measurement can be performed.

【0048】次に、基本的構成は上記の通りであるが、
更に多くのビットエラーが発生した場合について全ての
ビットエラーを含むペイロードを交換機に折り返すこと
ができる他の実施の形態の構成を図5に示す。図5に示
す方式は、図1に示した構成図のBER試験パタン同期
検出回路10とフレーマ回路12の間にバッファ16を
設けたものである。
Next, the basic configuration is as described above.
FIG. 5 shows a configuration of another embodiment in which a payload including all bit errors can be looped back to the exchange when more bit errors occur. In the system shown in FIG. 5, a buffer 16 is provided between the BER test pattern synchronization detection circuit 10 and the framer circuit 12 in the configuration diagram shown in FIG.

【0049】バッファ16は、CRCエラー検出回路1
1においてCRCエラーを検出した場合に、そのエラー
を含むペイロードデータを一時的に保持する機能を有す
る。このバッファ16の深さを増やすことにより、ビッ
トエラーを含むペイロードが一時的に増加し、上り方向
のデータ伝送容量を超えるペイロードを折り返す必要が
ある場合に、バッファ16で保持したビットエラーを含
むペイロードを逐次上り方向のデータ伝送容量に合わせ
て送出することが可能となる。
The buffer 16 is used for the CRC error detection circuit 1
1 has a function of temporarily holding payload data containing a CRC error when the CRC error is detected. By increasing the depth of the buffer 16, the payload including the bit error temporarily increases, and when it is necessary to loop back the payload exceeding the data transmission capacity in the upstream direction, the payload including the bit error held in the buffer 16 is stored. Can be sequentially transmitted in accordance with the data transmission capacity in the upward direction.

【0050】この実施の形態により、バースト的に多く
のエラーが発生しても、全てのビットエラーを含むペイ
ロードが交換機に折り返すことが可能であるため、更に
測定されたBERの値の精度が向上するという効果を有
する。
According to this embodiment, even if a large number of errors occur in a burst, the payload including all bit errors can be looped back to the exchange, so that the accuracy of the measured BER value is further improved. It has the effect of doing.

【0051】上述した実施の形態では、下り方向のデー
タを上り方向のデータに折り返す際にバッファ16を経
由させることによりバースト的に多くのビットエラーが
発生してもビットエラーを含むペイロードを全て上り方
向に折り返せるという作用・効果を得ているが、交換機
内のBER試験パタン生成回路6から送出するBER測
定テストパタンフレームの構成を変えることにより、同
様な効果が得られる。
In the above-described embodiment, even when a large number of bit errors occur in a burst, all the payloads including bit errors are transmitted by passing the data through the buffer 16 when returning the downstream data to the upstream data. Although the function and effect of being able to be folded in the direction are obtained, similar effects can be obtained by changing the configuration of the BER measurement test pattern frame transmitted from the BER test pattern generation circuit 6 in the exchange.

【0052】そのための構成を図6に示す。図6は、こ
の発明の更に他の実施の形態における回線信号フレーム
とBER測定テストパタンフレームとの関係を示す図で
ある。この方式では、ディジタル加入者回線終端装置4
の回線信号フレームに複数のBER測定テストパタンフ
レームを挿入する。このテストパタンフレームは、図1
に示す実施の形態と同様にBER試験パタン同期パタン
とランダムパタンから構成され、各ランダムパタンは同
一のデータである。
FIG. 6 shows a configuration for this purpose. FIG. 6 is a diagram showing a relationship between a line signal frame and a BER measurement test pattern frame according to still another embodiment of the present invention. In this system, the digital subscriber line termination device 4
A plurality of BER measurement test pattern frames are inserted into the line signal frame. This test pattern frame is shown in FIG.
As in the embodiment shown in FIG. 7, the BER test pattern synchronization pattern and the random pattern are used, and each random pattern is the same data.

【0053】ペイロードに挿入されるBER試験測定パ
タンフレーム長が長い場合には、そのペイロードで1ビ
ットでもビットエラーが発生した場合、そのペイロード
を全て端末において折り返すこととなり、折り返すビッ
ト数が増えるが、BER試験測定パタンフレーム長を短
くした場合には、長い場合に比較して、折り返すビット
数を少なくすることが可能である。これにより、図5の
実施の形態で示したバッファの深さを減らすことができ
るという相乗効果をも有する。
If the frame length of the BER test measurement pattern inserted into the payload is long, and even if a bit error occurs in even one bit in the payload, the entire payload is folded back at the terminal, and the number of bits to be folded increases. When the BER test measurement pattern frame length is shortened, it is possible to reduce the number of bits to be turned back as compared with the case where the frame length is long. This has a synergistic effect that the buffer depth shown in the embodiment of FIG. 5 can be reduced.

【0054】[0054]

【発明の効果】以上説明したように、この発明は、下り
方向のデータ伝送速度が上り方向のデータ伝送速度より
も速い伝送システムにおいて回線品質をモニタするため
のBER測定を行う時に、全ての下り方向のデータを上
り方向に折り返すのではなく、CRCエラーの有無のチ
ェック結果により当該信号フレーム内に少なくとも1つ
以上のビットエラーを含むフレームのみを上り方向に折
り返すようにしているため、発生したビットエラーを全
て交換機で受信可能となり、BER測定装置においてB
ER測定が可能となる。
As described above, according to the present invention, when performing BER measurement for monitoring the line quality in a transmission system in which the data transmission rate in the downlink direction is faster than the data transmission rate in the uplink direction, all the downlinks are measured. Since the data in the direction is not looped back in the upstream direction, only the frame containing at least one bit error in the signal frame is looped back in the upstream direction according to the check result of the CRC error. All errors can be received by the exchange, and B
ER measurement becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明のビット誤り率測定方式の実施の形態
を示す構成図である。
FIG. 1 is a configuration diagram showing an embodiment of a bit error rate measurement system according to the present invention.

【図2】回線信号フレームとBER測定テストパタンフ
レームとの関係を示す図である。
FIG. 2 is a diagram illustrating a relationship between a line signal frame and a BER measurement test pattern frame.

【図3】端末側でCRCエラーを検出した場合のループ
バックでのデータ返送を示す図である。
FIG. 3 is a diagram showing data return in loopback when a CRC error is detected on the terminal side.

【図4】端末側でCRCエラーを検出した場合のループ
バックでのデータ返送を示す図である。
FIG. 4 is a diagram showing data return in loopback when a CRC error is detected on the terminal side.

【図5】この発明の他の実施の形態を示す構成図であ
る。
FIG. 5 is a configuration diagram showing another embodiment of the present invention.

【図6】更に他の実施の形態における回線信号フレーム
とBER測定テストパタンフレームとの関係を示す図で
ある。
FIG. 6 is a diagram illustrating a relationship between a line signal frame and a BER measurement test pattern frame according to still another embodiment.

【図7】従来のビット誤り率測定方式を示す構成図であ
る。
FIG. 7 is a configuration diagram showing a conventional bit error rate measurement method.

【符号の説明】[Explanation of symbols]

1 交換機 2 端末 3 BER測定装置 4 ディジタル加入者回線終端装置 5 保守試験装置 6 BER試験パタン生成回路 7 BER試験パタン比較回路 8 ドライバ/レシーバ 9 ディジタル回路 10 BER試験パタン同期検出回路 11 CRCエラー検出回路 12 フレーマ回路 13 セレクタ 14 テストパタンラッチ回路 15 メタリック回路 16 バッファ REFERENCE SIGNS LIST 1 exchange 2 terminal 3 BER measuring device 4 digital subscriber line termination device 5 maintenance test device 6 BER test pattern generation circuit 7 BER test pattern comparison circuit 8 driver / receiver 9 digital circuit 10 BER test pattern synchronization detection circuit 11 CRC error detection circuit 12 Framer circuit 13 Selector 14 Test pattern latch circuit 15 Metallic circuit 16 Buffer

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】交換機から端末方向へのデータ伝送速度と
端末から交換機へのデータ伝送速度が異なるデータ伝送
システムのビット誤り率測定方式において、 前記交換機は、生成されるビット誤り率測定テストパタ
ンフレームに同期パタンを付加して回線信号フレームの
ペイロードに挿入する手段を備え、 前記端末は、前記交換機から送出された回線信号フレー
ムから前記同期パタンを検出し、回線信号フレームのペ
イロード中のビットエラーの有無を検出し、少なくとも
1つ以上のビットエラーが検出された場合には、1つ以
上ビットエラーが含まれているフレームのみを交換機に
折り返す手段を備えることを特徴とするビット誤り率測
定方式。
1. A bit error rate measurement method for a data transmission system in which a data transmission rate from an exchange to a terminal and a data transmission rate from a terminal to an exchange are different, wherein the exchange generates a bit error rate measurement test pattern frame. Means for adding a synchronization pattern to the payload of the line signal frame and inserting the synchronization pattern into the payload of the line signal frame, the terminal detects the synchronization pattern from the line signal frame transmitted from the exchange, and detects a bit error in the payload of the line signal frame. A bit error rate measurement method comprising: means for detecting the presence / absence and, when at least one bit error is detected, returning only a frame including one or more bit errors to an exchange.
【請求項2】前記端末は、前記交換機から送出された回
線信号フレームのペイロード中に少なくとも1つ以上の
ビットエラーが検出された場合に、そのエラーを含むペ
イロードデータを一時的に保持するバッファを備えるこ
とを特徴とする請求項1に記載のビット誤り率測定方
式。
2. The apparatus according to claim 1, wherein when at least one bit error is detected in the payload of the line signal frame transmitted from the exchange, the terminal temporarily stores a payload data containing the error. The bit error rate measurement method according to claim 1, further comprising:
【請求項3】前記交換機から送信される1つの回線信号
フレームのペイロード中に複数のビット誤り率測定テス
トパタンフレームを挿入することを特徴とする請求項1
または2に記載のビット誤り率測定方式。
3. A method according to claim 1, wherein a plurality of bit error rate measurement test pattern frames are inserted into a payload of one line signal frame transmitted from said exchange.
Or the bit error rate measurement method according to 2.
【請求項4】前記交換機から端末方向へのデータ伝送速
度が端末から交換機へのデータ伝送速度よりも速いこと
を特徴とする請求項1〜3のいずれかに記載のビット誤
り率測定方式。
4. The bit error rate measuring method according to claim 1, wherein a data transmission speed from said exchange to the terminal is faster than a data transmission speed from the terminal to the exchange.
【請求項5】交換機からのビット誤り率測定に適用され
るループバック制御方法において、交換機から端末への
データのうち、端末で少なくともビットエラーが1つ以
上含まれているフレームのみを交換機に折り返してビッ
ト誤り率測定を行うことができるようにしたことを特徴
とするループバック制御方法。
5. A loopback control method applied to measurement of a bit error rate from an exchange, wherein only frames containing at least one bit error at the terminal among the data from the exchange to the terminal are returned to the exchange. A loopback control method characterized in that a bit error rate measurement can be performed by using the method.
【請求項6】前記交換機から端末方向へのデータ伝送速
度が端末から交換機へのデータ伝送速度よりも速いこと
を特徴とする請求項5に記載のループバック制御方法。
6. The loopback control method according to claim 5, wherein a data transmission speed from the exchange to the terminal is faster than a data transmission speed from the terminal to the exchange.
JP20746198A 1998-07-23 1998-07-23 Bit error rate measurement method Expired - Fee Related JP3125756B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20746198A JP3125756B2 (en) 1998-07-23 1998-07-23 Bit error rate measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20746198A JP3125756B2 (en) 1998-07-23 1998-07-23 Bit error rate measurement method

Publications (2)

Publication Number Publication Date
JP2000041027A JP2000041027A (en) 2000-02-08
JP3125756B2 true JP3125756B2 (en) 2001-01-22

Family

ID=16540162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20746198A Expired - Fee Related JP3125756B2 (en) 1998-07-23 1998-07-23 Bit error rate measurement method

Country Status (1)

Country Link
JP (1) JP3125756B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10010784B4 (en) * 2000-03-04 2011-06-22 Deutsche Telekom AG, 53113 Method and device for detecting traffic interruptions in ISDN connections
JP3576933B2 (en) * 2000-07-11 2004-10-13 日本電気通信システム株式会社 Circuit test method and circuit test system
JP2004228762A (en) 2003-01-21 2004-08-12 Matsushita Electric Ind Co Ltd Test apparatus, mobile terminal apparatus and test method
JP2016010029A (en) * 2014-06-25 2016-01-18 Necエンジニアリング株式会社 Data transmitter receiver and data transmission reception method
DE102017206288A1 (en) 2017-04-12 2018-10-18 Continental Teves Ag & Co. Ohg Vehicle-to-X communication system
JP2019216327A (en) * 2018-06-12 2019-12-19 日本放送協会 Transmitting device, receiving device, bit error rate measuring device, and program

Also Published As

Publication number Publication date
JP2000041027A (en) 2000-02-08

Similar Documents

Publication Publication Date Title
US4110558A (en) Data transmission system
US4385384A (en) Modem diagnostic and control system
EP0327747A1 (en) Digital transmission testing method and apparatus
US20030037297A1 (en) Frame synchronization device and frame synchronization method
US20070291826A1 (en) Spread spectrum receiver for restoring received symbols with a symbol detection window adjusted in optimal and a method therefor
GB2117604A (en) Data retransmitting system
US6069876A (en) Performance monitoring of an ATM Network
JP3125756B2 (en) Bit error rate measurement method
US4385383A (en) Error rate detector
CN107682126B (en) Ethernet network transmission performance testing device
US4868824A (en) Measurement of missed start-up rate and missed message rate
JP2010010793A (en) Network test system
JP4683359B2 (en) Packet communication system
JP2000502853A (en) Parity maintenance test routine
KR100528410B1 (en) Synchronization Signal and Packet Status Information Control Device in High Level Data Link Control Communication
US20040022197A1 (en) Data processing equipment with multi-function trace message processor
KR910002626B1 (en) Disable state detecting circuit of the opposite system
JPH01228339A (en) Method and apparatus for testing digital transmission
KR100408077B1 (en) T3 channel service unit with test pattern device
KR100456460B1 (en) Detector of Frame Header Error in MODEM
US6651195B1 (en) Method and system for bit error structure measurements of data transmission channels
JPS59107661A (en) Data communication system
JP2001308814A (en) Communications equipment for automatic identification of frame configuration
JPS627240A (en) Synchronization decision system
JPH10276162A (en) Information transmitting method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees