JP3114804B2 - 周波数変調回路 - Google Patents

周波数変調回路

Info

Publication number
JP3114804B2
JP3114804B2 JP10012433A JP1243398A JP3114804B2 JP 3114804 B2 JP3114804 B2 JP 3114804B2 JP 10012433 A JP10012433 A JP 10012433A JP 1243398 A JP1243398 A JP 1243398A JP 3114804 B2 JP3114804 B2 JP 3114804B2
Authority
JP
Japan
Prior art keywords
frequency
frequency modulation
oscillator
output
peltier element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10012433A
Other languages
English (en)
Other versions
JPH11214930A (ja
Inventor
純一 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10012433A priority Critical patent/JP3114804B2/ja
Publication of JPH11214930A publication Critical patent/JPH11214930A/ja
Application granted granted Critical
Publication of JP3114804B2 publication Critical patent/JP3114804B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、周波数変調回路に
関し、特に温度や発振周波数の変動に対して一定化する
発振周波数を用いる周波数変調回路に関する。
【0002】
【従来の技術】従来の周波数変調用発振器は、図5にあ
るように、変調信号は入力端子7より入力され、周波数
変調器8により周波数変調されて、周波数変調信号とし
て出力端子9より出力される。出力端子9より分岐した
周波数変調信号は、リミッタ増幅器などの増幅器10で
増幅され、さらに周波数弁別器11で周波数誤差を検出
し、低域ろ波器12を通して、周波数変調器8に戻し、
中心周波数が一定になるようにしていた。ここで、周波
数変調器8は水晶を用いた発振回路やコルピッツ発振回
路とバリキャップダイオードで共振周波数を制御する発
振制御部とを有し、周波数誤差に応じた制御電圧をバリ
キャップに印加して発振周波数を変化することができ
る。
【0003】
【発明が解決しようとする課題】しかし、この方式で
は、周波数変調用発振器が温度変動などで、内部回路の
バイアス点が動いた場合には、動いた形で中心周波数の
みが一定になるように、制御され、変調器に大切な直線
性が保たれている保証がない。また、周波数偏移などの
感度に関しては全く制御されない。
【0004】これは変調器の直線性や感度が常温で一定
になるように調整されているためである。発振器の直線
性や感度は常温に近い温度ではさほど問題ないが、大き
くずれた場合には、回路に温度補償用の部品を追加する
などして、無理矢理に直線性や感度が保たれるようにす
る必要があった。
【0005】しかし、これでは高い精度で直線性、感度
が制御することができなかった。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するもので、周波数変調回路は、ペルチェ素子上に実
装される周波数変調用発振器と、周波数変調用発振器の
出力を入力とする増幅器と、該増幅器の出力を周波数弁
別する周波数弁別器と、該周波数弁別器の出力周波数を
電圧に変換してさらに低域ろ波する低域ろ波器と、該低
域ろ波器の出力を基準用電圧源と比較する比較器と、該
比較器で誤差があれば誤差分を入力するペルチェ素子駆
動回路とを備え、該ペルチェ素子駆動回路が前記周波数
変調用発振器の周囲温度を前記基準用電圧源で設定する
温度に対応した電流を前記ペルチェ素子に流すことを特
徴とする。
【0007】また、本発明の周波数変調回路は、ペルチ
ェ素子上に実装される周波数変調用発振器と、周波数変
調用発振器の出力を入力とする増幅器と、該増幅器の出
力を周波数弁別する周波数弁別器と、該周波数弁別器の
出力周波数を電圧に変換してさらに低域ろ波する低域ろ
波器と、該低域ろ波器の出力を基準用電圧源と比較する
比較器と、該比較器で誤差があれば誤差分を入力するペ
ルチェ素子駆動回路とを備え、該ペルチェ素子駆動回路
が前記周波数変調用発振器の周囲温度を前記基準用電圧
源で設定する温度に対応した電流を前記ペルチェ素子に
流し、前記低域ろ波器の出力を周波数一定化のための基
準電源と比較する比較器により前記周波数変調用発振器
の発振周波数を制御することを特徴とする。
【0008】
【発明の実施の形態】[第1の実施形態] (実施形態の構成)図1に本発明の実施形態の構成図を
示す。制御信号により中心周波数を設定される周波数変
調用発振器1はペルチェ素子3上に実装され、温度的な
結合性を確保されている。周波数変調用発振器1の出力
は分岐し一方は出力端子15から出力して周波数変調信
号として送信部に出力される。もう一方は増幅器2に入
力され、さらに周波数弁別器13に入力し、基準周波数
に対応する発振周波数の変化を電圧の変化に変換する。
そして低域ろ波器14から基準周波数との誤差に応じた
DC電圧を出力される。この低域ろ波器14の出力は基
準用電圧源6と比較器4で比較され、比較器4での誤差
レベルに応じた制御電圧がペルチェ駆動回路5に出力さ
れる。ペルチェ駆動回路5は基準用電圧源6で設定した
温度になるようにペルチェ素子を駆動する。
【0009】ここで、周波数変調用発振器1は、図2に
示す集積回路から構成されているように、エミッタ結合
形無安定マルチバイブレータ21とカレントミラー電流
源22とからなる。発振周波数は主に出力端子Q,Qバ
ーに接続された抵抗と該出力端子Q,Qバーに接続され
たトランジスタのエミッタ間に接続されたコンデンサC
の値に左右されるが、制御信号のDC入力電圧によっ
て、中心周波数が決定される。本発振器の発振周波数
は、数十MHzから数GHzの所定帯域で発振可能であ
る。また変調信号入力のレベル変化によって、発振周波
数は中心周波数を中心として、直線性よく発振する。ま
た、この集積回路の下部又は上部に結合された温度調節
機構のペルチェ素子によって、最適な直線性を保証でき
る制御信号電圧の領域に維持される。
【0010】図3にこの周波数変調用発振器1の変調信
号入力電圧に対する発振周波数の特性を示す。変調信号
入力電圧V1〜V2に対して、発振周波数はf1〜f2
に振られ、直線性よく周波数変調特性を得ることができ
る。この際、制御信号入力による入力電圧はV0であ
り、その時の発振周波数はf0となる。このエミッタ結
合形無安定マルチバイブレータ21を用いたFM変調に
より、高偏位のFM信号を出力することができる。
【0011】なお、偏位量が小さくて良い場合には、水
晶発振子を用いたクリスタル発振回路を用いることも可
能である。水晶により基本的な発振周波数を決定し、そ
の水晶にキャパシタ結合したバリキャップに制御電圧を
印加して、共振周波数を変更することができる。特に本
周波数変調用発振器1には2系統のバリキャップ回路を
備え、一方のバリキャップ回路には周波数変動による周
波数誤差に対応した誤差電圧を印加し、もう一方のバリ
キャップ回路には温度変動による周波数誤差に対応した
誤差電圧を印加する。
【0012】(実施形態の動作)本発明の動作を図1を
用いて説明する。周波数変調用発振器1は温度制御素子
であるペルチェ素子3上に実装されている。周波数変調
用発振器1はセラミック基板など、熱を伝達しやすい基
板上に展開され、半田や銀ペーストなどでペルチェ素子
3に接続されている。また周波数変調用発振器1が集積
回路の場合にも、同様に熱を伝達しやすいセラミック基
板やパッケージに実装されたあと、ペルチェ素子に半田
や銀ペーストなどで実装される。セラミック基板に周波
数変調用発振器1を搭載する場合、セラミック基板の表
側に集積回路を搭載し、裏側にはシールド効果のある銅
箔接地面がほぼ全面に覆われている。この裏面にペルチ
ェ素子3が密着して結合されている。ペルチェ素子3
は、ペルチェ駆動回路5からの可変DC電圧が印加駆動
されて発振周波数の変動に応じた温度に設定される。
【0013】また、周波数変調用発振器1の出力は分岐
し、一方は出力端子15より、信号出力として出力さ
れ、もう一方は増幅器2に入力される。この増幅器2で
は後段の周波数弁別器13に必要な入力レベルまで信号
を増幅する。この増幅器2はリニア増幅器でもリミッタ
増幅器でもどちらでもよい。増幅器2の出力は周波数弁
別器13に入力される。周波数弁別器13は入力周波数
の変化を電圧の変化に変換する。この出力電圧を低域ろ
波器14を通して、比較器4において、基準用電圧源6
と比較する。基準用電圧源6は、温度の基準となる電圧
源であり、これにより発振器1の温度を決定する。この
基準用電圧源6は周波数を一定とすると共に、周波数変
調用発振器1の発振周波数が温度により変動するのに対
応して温度的に変動する基準電圧とすることにより周波
数と温度に対して一定とすることができる。
【0014】また、比較器4の出力はペルチェ素子駆動
回路5に入力する。ペルチェ素子駆動回路5は比較器4
からの誤差をもとに、周波数変調用発振器1が一定温度
になるように、ペルチェ素子3を駆動する。これにより
周波数変調用発振器1はつねに一定温度で発振すること
ができ、中心周波数、直線性、周波数偏移は一定とな
る。
【0015】なお、上記周波数変調用発振器1は基準周
波数に対して一定の発振周波数信号を得ることのできる
PLL回路を用いても良く、ペルチェ素子による一定温
度とすることができるので、その周波数の安定性は極め
て高くなる。
【0016】[第2の実施形態]次に本発明の他の実施
形態について図面を参照して詳細に説明する。図4を参
照すると、周波数変調回路は、図1の周波数変調回路に
加えて、周波数安定化回路を追加したものである。
【0017】この周波数安定化回路は周波数変調用発振
器の中心周波数を制御するものであり、低域ろ波器14
からの出力を分岐し、その分岐出力を基準電圧源17と
比較器16で比較し、その誤差を周波数変調用発振器1
に帰還させる。なお、図1の各回路素子と同一素子には
同一符号を付して、重複する説明を省略する。
【0018】低域ろ波器14のDC出力電圧は比較器1
6に供給され、基準電圧源17と比較され、基本的に基
準電圧源17の基準電圧が上述の図2に示したエミッタ
結合形無安定マルチバイブレータ21の制御信号入力端
子に供給されており、該比較器16の比較差異に応じて
発振周波数が制御され、一定の発振周波数に維持され
る。
【0019】これにより、第1の実施形態で周波数変調
用発振器の温度を一定にした場合に比べ、さらに安定し
た中心周波数が得られる。
【0020】なお、周波数変調用発振器にエミッタ結合
形無安定マルチバイブレータを用いる場合だけでなく、
水晶発振器を用いた場合においても、本実施形態のブロ
ック構成を適用して、中心周波数、直線性、周波数偏移
を安定化することができる。
【0021】
【発明の効果】本発明によれば、周波数変調に重要なパ
ラメータである中心周波数、直線性、周波数偏移などの
感度がつねに一定に保たれる。すなわち、周波数変調を
するための変調用発振器が回路温度一定となるように温
度制御素子のペルチェ素子上に実装されているためであ
る。
【0022】また、用いられている回路形式は負帰還ル
ープとなっており、少ない部品で構成が可能となり、ま
たPID(Proportional Integration and Differentia
l:偏差入力から制御出力を得る変換)制御などを行っ
ているので、制御精度を向上することができ、簡易なハ
ードウェアで達成できる。
【図面の簡単な説明】
【図1】本発明の一実施形態によるブロック図である。
【図2】本発明の一実施形態による周波数変調用発振器
の回路図である。
【図3】本発明の一実施形態による周波数変調用発振器
の直線性を示すグラフである。
【図4】本発明の一実施形態によるブロック図である。
【図5】従来の周波数変調回路によるブロック図であ
る。
【符号の説明】
1 周波数変調用発振器 2,10 増幅器 3 ペルチェ素子 4 比較器 5 ペルチェ素子駆動回路 6 基準電源 7 変調信号入力端子 8 周波数変調器 9 出力端子 11,13 周波数弁別器 12,14 ローパスフィルタ 15 出力端子 16 比較器 17 基準電圧源 21 エミッタ結合形無安定マルチバイブレータ 22 カレントミラー電流源

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 ペルチェ素子上に実装される周波数変調
    用発振器と、周波数変調用発振器の出力を入力とする増
    幅器と、該増幅器の出力を周波数弁別する周波数弁別器
    と、該周波数弁別器の出力を低域ろ波する低域ろ波器
    と、該低域ろ波器の出力を基準用電圧源と比較する比較
    器と、該比較器による誤差成分レベルを入力するペルチ
    ェ素子駆動回路とを備え、 該ペルチェ素子駆動回路は、前記周波数変調用発振器の
    周囲温度が、前記基準用電圧源で設定する温度になるよ
    うな電流を前記ペルチェ素子に流すことを特徴とする
    周波数変調回路。
  2. 【請求項2】 前記周波数変調用発振器は、エミッタ結
    合型無安定マルチバイブレータからなり、変調信号によ
    り周波数変調し、制御信号により中心の発振周波数を設
    定することができることを特徴とする請求項1に記載の
    周波数変調回路。
  3. 【請求項3】 ペルチェ素子上に実装される周波数変調
    用発振器と、周波数変調用発振器の出力を入力とする増
    幅器と、該増幅器の出力を周波数弁別する周波数弁別器
    と、該周波数弁別器の出力を基準用電圧源と比較する比
    較器と、該比較器の誤差分を入力して前記ペルチェ素子
    を駆動するペルチェ素子駆動回路と、前記周波数弁別器
    の出力と基準電圧とを比較して比較結果を前記周波数変
    調用発振器の発振周波数を制御する比較器とを備え、 該ペルチェ素子駆動回路は、前記周波数変調用発振器の
    周囲温度が、前記基準用電圧源で設定する温度になるよ
    うな電流を前記ペルチェ素子に供給することを特徴と
    する周波数変調回路。
  4. 【請求項4】 前記周波数変調用発振器は、エミッタ結
    合型無安定マルチバイブレータからなり、変調信号によ
    り周波数変調し、制御信号により中心の発振周波数を設
    定することができることを特徴とする請求項3に記載の
    周波数変調回路。
  5. 【請求項5】 請求項1乃至4のいずれか1項に記載の
    周波数変調回路において、前記ペルチェ素子は前記周波
    数変調用発振器を搭載したセラミック基板に接合され、
    供給電流に応じて前記周波数変調用発振器の発振周波数
    を安定化することを特徴とする周波数変調回路。
  6. 【請求項6】 請求項1乃至4のいずれか1項に記載の
    周波数変調回路において、前記ペルチェ素子に制御電流
    を流して前記周波数変調用発振器の周囲温度が前記基準
    用電圧源で設定した設定温度となるようにペルチェ素子
    駆動回路により駆動することを特徴とする周波数変調回
    路。
JP10012433A 1998-01-26 1998-01-26 周波数変調回路 Expired - Lifetime JP3114804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10012433A JP3114804B2 (ja) 1998-01-26 1998-01-26 周波数変調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10012433A JP3114804B2 (ja) 1998-01-26 1998-01-26 周波数変調回路

Publications (2)

Publication Number Publication Date
JPH11214930A JPH11214930A (ja) 1999-08-06
JP3114804B2 true JP3114804B2 (ja) 2000-12-04

Family

ID=11805165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10012433A Expired - Lifetime JP3114804B2 (ja) 1998-01-26 1998-01-26 周波数変調回路

Country Status (1)

Country Link
JP (1) JP3114804B2 (ja)

Also Published As

Publication number Publication date
JPH11214930A (ja) 1999-08-06

Similar Documents

Publication Publication Date Title
US5041800A (en) Lower power oscillator with heated resonator (S), with dual mode or other temperature sensing, possibly with an insulative support structure disposed between the resonator (S) and a resonator enclosure
CA1303679C (en) Modulator and transmitter
US4581593A (en) Variable frequency oscillating circuit
US7205858B2 (en) Temperature compensated piezoelectric oscillator and electronic apparatus comprising it
JP3921362B2 (ja) 温度補償水晶発振器
US20060081605A1 (en) Crystal oscillator and temperature-keeping method thereof
JP3114804B2 (ja) 周波数変調回路
US4975662A (en) Voltage controlled oscillator (VCO) circuit with enhanced frequency selection range
KR940007972B1 (ko) 가변 주파수 발진 회로
JP2602727B2 (ja) 圧電発振器
JP2002135051A (ja) 圧電発振器
JPH01225187A (ja) 半導体発光装置
JPH0846427A (ja) 電圧制御型水晶発振器
US5117204A (en) Phase locked loop circuit
JP2002084135A (ja) 電圧制御型発振器
JPS6347103Y2 (ja)
JPH07297641A (ja) クロック発振器
JPS6230410A (ja) 電圧制御発振回路
CN114337543A (zh) 一种振荡电路以及芯片
KR0162845B1 (ko) 고주파 캐리어 발진회로
JP2005340979A (ja) Plo型変調器
JPS61224706A (ja) 電圧制御発振器
JP3117802B2 (ja) モジュレータの温度補償回路
JP2002198735A (ja) 電圧制御型発振器
JPH09130147A (ja) Fm変調安定化回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term