JP3108917B2 - Semiconductor protection device - Google Patents

Semiconductor protection device

Info

Publication number
JP3108917B2
JP3108917B2 JP09282588A JP28258897A JP3108917B2 JP 3108917 B2 JP3108917 B2 JP 3108917B2 JP 09282588 A JP09282588 A JP 09282588A JP 28258897 A JP28258897 A JP 28258897A JP 3108917 B2 JP3108917 B2 JP 3108917B2
Authority
JP
Japan
Prior art keywords
mos
gate
source
drain
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09282588A
Other languages
Japanese (ja)
Other versions
JPH11113159A (en
Inventor
浩雄 蟻川
昌也 圓尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOC Corp
Original Assignee
SOC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOC Corp filed Critical SOC Corp
Priority to JP09282588A priority Critical patent/JP3108917B2/en
Publication of JPH11113159A publication Critical patent/JPH11113159A/en
Application granted granted Critical
Publication of JP3108917B2 publication Critical patent/JP3108917B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、パワーMOSに過電流
が流れた時に、ゲート電圧を下げて、パワーMOSを遮
断し、パワーMOSを保護する装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for lowering a gate voltage, cutting off a power MOS and protecting the power MOS when an overcurrent flows through the power MOS.

【0002】[0002]

【従来の技術】従来の保護装置は、パワーMOSのゲー
トとソースの間に、エンハンスメント形MOSを接続
し、エンハンスメント形MOSのゲートをパワーMOS
のドレインに接続して、過電流が流れた時に、エンハン
スメント形MOSを導通させて、パワーMOSのゲート
電圧を下げるようにしている。
2. Description of the Related Art In a conventional protection device, an enhancement MOS is connected between a gate and a source of a power MOS, and the gate of the enhancement MOS is connected to a power MOS.
When an overcurrent flows, the enhancement type MOS is turned on to lower the gate voltage of the power MOS.

【0003】[0003]

【発明が解決しようとする課題】従来の保護装置を接続
したパワーMOSにおいて、ゲート駆動回路により、パ
ワーMOSのゲート電圧を立ち上げる時と立ち下げる時
に、ゲートとソースの間に接続したエンハンスメント形
MOSを通って、一時的に、大きなゲート電流がソース
に流れるために、ゲートとソースの間にエンハンスメン
ト形MOSを接続していないパワーMOSの通常のゲー
ト駆動回路より、何倍も大きな電流容量のゲート駆動回
路でないと、パワーMOSのゲート電圧を立ち上げ、立
ち下げることができないという問題点があった。
In a power MOS to which a conventional protection device is connected, an enhancement type MOS connected between a gate and a source when a gate voltage of the power MOS rises and falls by a gate drive circuit. Since the large gate current temporarily flows through the source through the gate, the gate having a current capacity many times larger than that of the normal gate drive circuit of the power MOS in which the enhancement type MOS is not connected between the gate and the source. Unless the driving circuit is used, there is a problem that the gate voltage of the power MOS cannot be raised and lowered.

【0004】本発明は、パワーMOSのゲート電圧を立
ち上げる時と立ち下げる時に、ゲートとソースの間に接
続したエンハンスメント形MOSを通って、一時的に、
大きなゲート電流がソースに流れることがなく、通常の
ゲート駆動回路によって、パワーMOSのゲート電圧を
立ち上げ、そして、立ち下げることができる保護装置を
得ることを目的としている。
According to the present invention, when the gate voltage of a power MOS rises and falls, it temporarily passes through an enhancement type MOS connected between the gate and the source.
It is an object of the present invention to provide a protection device capable of raising and lowering a gate voltage of a power MOS by a normal gate drive circuit without a large gate current flowing to a source.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明の保護装置においては、パワーMOSのゲー
トとソースの間に、エンハンスメント形MOSと直列に
ディプレッション形MOSを接続し、エンハンスメント
形MOSのゲートを、抵抗とダイオードによりパワーM
OSのドレインに接続し、コンデンサーによりパワーM
OSのソースに接続し、そして、ディプレッション形M
OSのゲートを、抵抗によりパワーMOSのゲートに接
続し、コンデンサーによりパワーMOSのソースに接続
したものである。
In order to achieve the above object, in a protection device according to the present invention, a depletion type MOS is connected in series with an enhancement type MOS between a gate and a source of a power MOS, and an enhancement type MOS is connected. The MOS gate is connected to a power M by a resistor and a diode.
Connected to the drain of OS, and power M
Connect to the source of the OS and press the depletion type M
The gate of the OS is connected to the gate of the power MOS by a resistor and connected to the source of the power MOS by a capacitor.

【0006】[0006]

【実施例】先ず、従来の保護装置を、図4により説明す
る。N型パワーMOS1(以下、MOS1とする)のゲ
ートにN型エンハンスメント形MOS2(以下、MOS
2とする)のドレインを接続し、MOS2のソースに抵
抗3を接続し、MOS2のゲートはMOS1のドレイン
に接続し、抵抗3のMOS2に接続していない方の端に
ダイオード4のアノードを接続し、ダイオード4のカソ
ードをMOS1のソースに接続し、MOS1のゲート
に、ゲート駆動回路を接続する。(P型MOSでも、構
成することができる。)
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a conventional protection device will be described with reference to FIG. The gate of an N-type power MOS 1 (hereinafter, referred to as MOS 1) is connected to an N-type enhancement type MOS 2 (hereinafter, MOS 1).
2), the resistor 3 is connected to the source of the MOS2, the gate of the MOS2 is connected to the drain of the MOS1, and the anode of the diode 4 is connected to the other end of the resistor 3 not connected to the MOS2. Then, the cathode of the diode 4 is connected to the source of the MOS1, and the gate drive circuit is connected to the gate of the MOS1. (A P-type MOS can also be used.)

【0007】今、MOS1のドレインにプラス、ソース
にマイナスの電圧がかかり、ゲート電圧がソースに対し
てマイナスであり、MOS1は不導通状態である。そし
て、MOS1の両端には、電源電圧がかかっているの
で、エンハンスメント形MOS2のゲート電圧は、MO
S2のしきい電圧以上であり、MOS2は導通状態であ
る。MOS1のゲート電圧は、ソースに対してマイナス
であるが、ダイオード4により、MOS1のソースから
ゲートに(MOS2のソース・ドレイン間に)、電流は
流れない。
Now, a positive voltage is applied to the drain of the MOS1 and a negative voltage is applied to the source, the gate voltage is negative with respect to the source, and the MOS1 is in a non-conductive state. Since the power supply voltage is applied to both ends of the MOS1, the gate voltage of the enhancement type MOS2 is
The voltage is equal to or higher than the threshold voltage of S2, and MOS2 is conductive. Although the gate voltage of MOS1 is negative with respect to the source, the diode 4 causes no current to flow from the source of MOS1 to the gate (between the source and drain of MOS2).

【0008】次に、MOS1のゲート電圧をしきい電圧
以上にして、MOS1を導通状態にするために、MOS
1のゲートに、ソースに対してプラスの電圧を加えた場
合、最初は、MOS2は導通状態であるので、ゲート電
流は、MOS2、抵抗3、そして、ダイオード4を通っ
て、MOS1のソースに流れる。そのゲート電流によ
り、抵抗3に発生する電圧降下が、MOS1のしきい電
圧以上になり、それにより、ゲート電圧がしきい電圧以
上になると、MOS1は導通状態になる。
Next, in order to make the gate voltage of the MOS 1 higher than the threshold voltage and to make the MOS 1 conductive, the MOS 1
When a positive voltage is applied to the gate of 1 and the source, the gate current flows through the MOS 2, the resistor 3, and the diode 4 to the source of the MOS 1 because the MOS 2 is initially conductive. . Due to the gate current, a voltage drop generated in the resistor 3 becomes equal to or higher than the threshold voltage of the MOS1, and when the gate voltage becomes equal to or higher than the threshold voltage, the MOS1 is turned on.

【0009】導通状態のMOS1に、正常な電流が流れ
る時、MOS1のドレイン・ソース間電圧は、数V(ボ
ルト)になる。それにより、MOS1のゲートに接続し
ているMOS2のゲート電圧が、MOS2のしきい電圧
未満になると、MOS2は不導通状態になり、MOS1
のゲート電流が、ソースに流れるのを止める。
When a normal current flows through the MOS 1 in the conductive state, the drain-source voltage of the MOS 1 becomes several volts (volts). Thereby, when the gate voltage of the MOS2 connected to the gate of the MOS1 becomes lower than the threshold voltage of the MOS2, the MOS2 is turned off and the MOS1 is turned off.
Stops the gate current from flowing to the source.

【0010】従って、MOS1のゲートに、ソースに対
して、プラスの電圧を加えてMOS1を導通状態にする
時、MOS2が導通状態から不導通状態に変わるまでの
間、MOS1のゲート電流が、MOS2を通ってソース
に流れるために、MOS1のゲートを充電するだけの電
流に較べて、何倍も大きなゲート電流が流れる。
Accordingly, when a positive voltage is applied to the gate of the MOS1 with respect to the source to make the MOS1 conductive, the gate current of the MOS1 is changed until the MOS2 changes from the conductive state to the nonconductive state. Through the gate to the source, a gate current that is many times larger than the current that only charges the gate of MOS1 flows.

【0011】また、導通状態のMOS1のゲートに、ソ
ースに対してマイナスの電圧を加えて、MOS1を不導
通状態にする時、MOS1のゲート電圧が下がると、ゲ
ート電圧は、ソースに対してまだプラスであるが、ドレ
イン・ソース間電圧は大きくなり、MOS2のゲート電
圧がしきい電圧以上になり、MOS2は不導通状態から
導通状態になる。その時、MOS1のゲート電流が、M
OS2を通ってソースに流れるために、MOS1のゲー
トの放電電流に較べ、何倍も大きなゲート電流が流れ
る。
When a negative voltage is applied to the gate of the MOS1 in the conductive state with respect to the source to make the MOS1 nonconductive, if the gate voltage of the MOS1 drops, the gate voltage is still higher than the source. Although positive, the voltage between the drain and the source increases, the gate voltage of the MOS2 becomes higher than the threshold voltage, and the MOS2 changes from the non-conductive state to the conductive state. At that time, the gate current of the MOS1 becomes M
Since the current flows through OS2 to the source, a gate current that is many times larger than the discharge current of the gate of MOS1 flows.

【0012】そのために、パワーMOSの通常のゲート
駆動回路に較べ、何倍も大きな電流容量の駆動回路が必
要になる問題があった。
For this reason, there is a problem that a driving circuit having a current capacity several times larger than that of a normal gate driving circuit of a power MOS is required.

【0013】次に、本発明の半導体保護装置を、図1に
より説明する。N型MOS1のゲートにN型エンハンス
メント形MOS2のドレインを接続し、MOS2のソー
スに抵抗3を接続し、抵抗3のMOS2に接続していな
い方の端にダイオード4のアノードを接続し、ダイオー
ド4のカソードをN型ディプレッション形MOS5(以
下、MOS5とする)のドレインに接続し、MOS5の
ソースはMOS1のソースに接続し、MOS2のゲート
は、抵抗8に接続し、抵抗8のMOS2のゲートに接続
していない方の端は、MOS1のドレインに接続し、ま
た、MOS2のゲートは、ダイオード9のアノードに接
続し、ダイオード9のカソードはMOS1のドレインに
接続し、同時に、MOS2のゲートはコンデンサー10に
接続し、コンデンサー10のMOS2のゲートに接続して
いない方の端は、MOS1のソースに接続し、MOS5
のゲートは、抵抗6に接続し、抵抗6のMOS5のゲー
トに接続していない方の端は、MOS1のゲートに接続
し、同時に、MOS5のゲートはコンデンサー7に接続
し、コンデンサー7のMOS5のゲートに接続していな
い方の端は、MOS1のソースに接続し、MOS1のゲ
ートに、ゲート駆動回路を接続する。
Next, a semiconductor protection device according to the present invention will be described with reference to FIG. The gate of the N-type MOS 1 is connected to the drain of the N-type enhancement type MOS 2, the source of the MOS 2 is connected to the resistor 3, the other end of the resistor 3 not connected to the MOS 2 is connected to the anode of the diode 4, Is connected to the drain of an N-type depletion type MOS5 (hereinafter, referred to as MOS5), the source of MOS5 is connected to the source of MOS1, the gate of MOS2 is connected to the resistor 8, and the gate of MOS2 is connected to the resistor 8. The other end is connected to the drain of MOS1, the gate of MOS2 is connected to the anode of diode 9, the cathode of diode 9 is connected to the drain of MOS1, and the gate of MOS2 is simultaneously connected to the capacitor. The other end of the capacitor 10 that is not connected to the gate of MOS2 is connected to the source of MOS1. Connected to MOS5
Is connected to the resistor 6, the other end of the resistor 6 not connected to the gate of the MOS5 is connected to the gate of the MOS1, and at the same time, the gate of the MOS5 is connected to the capacitor 7, The other end that is not connected to the gate is connected to the source of MOS1, and the gate drive circuit is connected to the gate of MOS1.

【0014】今、MOS1のドレインにプラス、ソース
にマイナスの電圧がかかり、ゲート電圧がソースに対し
てマイナスであり、MOS1は不導通状態である。そし
て、MOS1の両端には、電源電圧がかかっているの
で、MOS2のゲート電圧は、MOS2のしきい電圧以
上であり、MOS2は導通状態である。MOS1のゲー
ト電圧は、ソースに対してマイナスであるが、ダイオー
ド4により、MOS1のソースから、ゲートに電流は流
れない。
Now, a positive voltage is applied to the drain of the MOS1 and a negative voltage is applied to the source, the gate voltage is negative with respect to the source, and the MOS1 is in a non-conductive state. Since the power supply voltage is applied to both ends of the MOS1, the gate voltage of the MOS2 is equal to or higher than the threshold voltage of the MOS2, and the MOS2 is in a conductive state. Although the gate voltage of the MOS 1 is negative with respect to the source, the diode 4 causes no current to flow from the source of the MOS 1 to the gate.

【0015】また、MOS1のゲート電圧が、ソースに
対してマイナスであるので、MOS5のゲート電圧も、
MOS5のソースに対してマイナスであり、コンデンサ
ー7にも、その電圧が充電されている。
Since the gate voltage of MOS1 is negative with respect to the source, the gate voltage of MOS5 is also
The voltage is negative with respect to the source of the MOS 5, and the capacitor 7 is also charged with the voltage.

【0016】従って、MOS1のゲート電圧を、MOS
1のしきい電圧以上にして、MOS1を導通状態にする
ために、MOS1のゲートに、ソースに対してプラスの
電圧を加えた場合、最初、MOS2は導通状態である
が、MOS5のゲート電圧は、MOS5のソースに対し
てマイナスであるために、MOS5は、MOS5のドレ
インからソースへの電流に対して、不導通状態である。
そして、抵抗6を通って、コンデンサー7とMOS5の
ゲートが充電されて、MOS5のゲート電圧が、しきい
電圧以上になるまでの間、MOS5は不導通状態であ
る。
Therefore, the gate voltage of MOS1 is
When a positive voltage is applied to the gate of MOS1 with respect to the source in order to make the MOS1 conductive by setting the threshold voltage of 1 or higher, MOS2 is conductive at first, but the gate voltage of MOS5 is , MOS5 is in a non-conductive state with respect to the current from the drain to the source of MOS5.
Then, through the resistor 6, the capacitor 7 and the gate of the MOS 5 are charged, and the MOS 5 is in a non-conductive state until the gate voltage of the MOS 5 becomes equal to or higher than the threshold voltage.

【0017】そのMOS5が不導通状態の間に、MOS
1のゲート電圧を充電して、しきい電圧以上にすること
ができ、そして、同時に、MOS2のゲートとコンデン
サー10の充電電圧は、ダイオード9を通じて急速に放電
されるため、MOS2は、導通状態から不導通状態にな
るので、ほぼ、MOS1のゲートを充電するだけのゲー
ト電流で、ゲートを立ち上げ、MOS1を導通状態にす
ることができる。このことより、この実施例の抵抗3
は、図4(従来の例)の抵抗3に較べ、小さい抵抗値の
抵抗を使用できる。
While the MOS 5 is not conducting, the MOS 5
1 can be charged above the threshold voltage, and at the same time, the charging voltage of the gate of MOS2 and the capacitor 10 is rapidly discharged through the diode 9, so that MOS2 is brought out of conduction. Since the gate is turned off, the gate can be started up and the MOS1 can be turned on with a gate current sufficient to charge the gate of the MOS1. Thus, the resistance 3
Can use a resistor having a smaller resistance value than the resistor 3 in FIG. 4 (conventional example).

【0018】次に、導通状態のMOS1のゲートに、ソ
ースに対して、マイナスの電圧を加えてMOS1を不導
通状態にする時、MOS1のゲート電圧が下がると、ゲ
ート電圧が、ソースに対してまだプラスである間に、ド
レイン・ソース間電圧は大きくなるが、MOS2のゲー
トに接続しているコンデンサー10が、抵抗8を通る充電
電流により、MOS2のしきい電圧以上に充電されるま
で、MOS2は不導通状態である。そのMOS2が不導
通状態の間に、MOS1のゲート電圧を放電して、しき
い電圧以下にすることができるので、ほぼ、MOS1の
ゲートの放電電流だけのゲート電流で、ゲートを立ち下
げ、MOS1を不導通状態にすることができる。
Next, when a negative voltage is applied to the gate of the MOS1 in the conductive state with respect to the source to make the MOS1 nonconductive, when the gate voltage of the MOS1 falls, the gate voltage becomes higher than the source. While the voltage is still positive, the voltage between the drain and the source increases, but until the capacitor 10 connected to the gate of the MOS 2 is charged by the charging current through the resistor 8 to a voltage higher than the threshold voltage of the MOS 2, Is in a non-conductive state. While the MOS2 is in the non-conductive state, the gate voltage of the MOS1 can be discharged to be equal to or lower than the threshold voltage. Can be turned off.

【0019】また、導通状態のMOS1に、過電流が流
れた時、MOS1のドレイン・ソース間電圧が大きくな
ると、MOS2のゲート電圧が、MOS2のしきい電圧
以上になるために、MOS2は導通状態になり、MOS
1のゲート電圧は、MOS1のしきい電圧以下に下が
り、MOS1は、不導通状態になる。そして、MOS1
は、過電流を遮断する。
Also, when an overcurrent flows through the conductive MOS1 and the drain-source voltage of the MOS1 increases, the gate voltage of the MOS2 becomes higher than the threshold voltage of the MOS2. Becomes MOS
The gate voltage of No. 1 falls below the threshold voltage of MOS1, and MOS1 is turned off. And MOS1
Cuts off the overcurrent.

【0020】そして、MOS1により保護される負荷回
路に許容される範囲の短時間の過電流に対しては、遮断
しない遅延性が、MOS1には必要であるが、MOS1
に過電流が流れて、MOS1のドレイン・ソース電圧が
大きくなっても、MOS2のゲートに接続しているコン
デンサー10が、抵抗8を通って流れる電流によって、M
OS2のしきい電圧以上に充電されるまで不導通状態で
あり、MOS1は遮断しない。従って、抵抗8とコンデ
ンサー10による時定数を変えることにより、MOS1の
遮断の遅延性を、保護される負荷回路に合わせて調整を
することができる。
The MOS1 is required to have a delay property that does not cut off a short-time overcurrent within a range allowable for the load circuit protected by the MOS1,
Even if an overcurrent flows to the MOS 1 and the drain-source voltage of the MOS 1 increases, the capacitor 10 connected to the gate of the MOS 2
It is in a non-conductive state until it is charged above the threshold voltage of OS2, and MOS1 is not cut off. Therefore, by changing the time constant of the resistor 8 and the capacitor 10, the delay of the cutoff of the MOS 1 can be adjusted according to the load circuit to be protected.

【0021】次に、本発明の別の実施例を、図2により
説明する。図1の実施例と同じ部品は、同じ番号を付け
る。N型MOS1のゲートにN型ディプレッション形M
OS11のドレインを接続し、MOS11のソースに抵抗3
を接続し、抵抗3のMOS11に接続していない方の端に
P型ディプレッション形MOS12のドレインを接続し、
MOS12のソースにP型ディプレッション形MOS13の
ソースを接続し、MOS13のドレインにMOS5のドレ
インを接続し、MOS5のソースにN型ディプレッショ
ン形MOS14のソースを接続し、MOS14のドレインは
MOS1のソースに接続し、MOS11のゲートは、抵抗
8に接続し、抵抗8のMOS11のゲートに接続していな
い方の端は、MOS1のドレインに接続し、また、MO
S11のゲートは、ダイオード9のアノードに接続し、ダ
イオード9のカソードはMOS1のドレインに接続し、
同時に、MOS11のゲートはコンデンサー10に接続し、
コンデンサー10のMOS11のゲートに接続していない方
の端は、MOS1のソースに接続し、MOS5のゲート
は、抵抗6に接続し、抵抗6のMOS5のゲートに接続
していない方の端は、MOS1のゲートに接続し、同時
に、MOS5のゲートはコンデンサー7に接続し、コン
デンサー7のMOS5のゲートに接続していない方の端
は、MOS1のソースに接続し、MOS13とMOS14の
ゲートはMOS1のゲートに接続し、MOS1のゲート
に、ゲート駆動回路を接続する。
Next, another embodiment of the present invention will be described with reference to FIG. Parts that are the same as in the embodiment of FIG. 1 are given the same numbers. N-type depletion type M at the gate of N-type MOS1
Connect the drain of OS11 and connect a resistor 3 to the source of MOS11.
And the drain of the P-type depletion-type MOS 12 is connected to the other end of the resistor 3 not connected to the MOS 11,
The source of the MOS12 is connected to the source of the P-type depletion type MOS13, the drain of the MOS13 is connected to the drain of the MOS5, the source of the MOS5 is connected to the source of the N-type depletion type MOS14, and the drain of the MOS14 is connected to the source of the MOS1. The gate of the MOS11 is connected to the resistor 8, and the other end of the resistor 8 not connected to the gate of the MOS11 is connected to the drain of the MOS1.
The gate of S11 is connected to the anode of diode 9, the cathode of diode 9 is connected to the drain of MOS1,
At the same time, the gate of MOS11 is connected to the capacitor 10,
The other end of the capacitor 10 not connected to the gate of the MOS 11 is connected to the source of the MOS 1, the gate of the MOS 5 is connected to the resistor 6, and the other end of the resistor 6 not connected to the gate of the MOS 5 is At the same time, the gate of the MOS5 is connected to the capacitor 7, and the other end of the capacitor 7, which is not connected to the gate of the MOS5, is connected to the source of the MOS1 .
The gate is connected to the gate of MOS1, and the gate drive circuit is connected to the gate of MOS1.

【0022】この実施例は、図1の実施例のエンハンス
メント形MOS2を、ディプレッション形のN型MOS
11とP型MOS13で、ダイオード4を、ディプレッショ
ン形のP型MOS12とN型MOS14で置き換えたもので
ある。
In this embodiment, the enhancement type MOS 2 of the embodiment of FIG. 1 is replaced with a depletion type N-type MOS.
The diode 4 is replaced by a depletion-type P-type MOS 12 and an N-type MOS 14 in 11 and a P-type MOS 13.

【0023】先ず、N型MOS14とP型MOS12のはた
らきについて説明する。上記の接続により、N型MOS
14とP型MOS12は、P型MOS12における電圧降下が
N型MOS14のゲート電圧になり、N型MOS14におけ
る電圧降下がP型MOS12のゲート電圧になる。MOS
1のゲート電圧が、ソースに対してマイナスである時、
ゲート電圧は、N型MOS14のドレイン(プラス)とP
型MOS12のドレイン(マイナス)の間にかかる。N型
MOS14とP型MOS12のしきい電圧(絶対値)の合計
より大きいゲート電圧をかけると、P型MOS12におけ
る電圧降下が、N型MOS14のしきい電圧より(絶対値
として)大きくなり、N型MOS14における電圧降下
が、P型MOS12のしきい電圧より大きくなるために、
N型MOS14とP型MOS12は、不導通状態になる。こ
のことにより、N型MOS14とP型MOS12は、MOS
1のソースからゲートへ流れようとする電流を止めるこ
とができるので、ダイオード4のはたらきをする。
First, the function of the N-type MOS 14 and the P-type MOS 12 will be described. With the above connection, N-type MOS
In the P-type MOS 14 and the P-type MOS 12, the voltage drop in the P-type MOS 12 becomes the gate voltage of the N-type MOS 14, and the voltage drop in the N-type MOS 14 becomes the gate voltage of the P-type MOS 12. MOS
When the gate voltage of 1 is negative with respect to the source,
The gate voltage is between the drain (plus) of the N-type MOS 14 and P
This is applied between the drain (minus) of the type MOS 12. When a gate voltage greater than the sum of the threshold voltages (absolute values) of the N-type MOS 14 and the P-type MOS 12 is applied, the voltage drop in the P-type MOS 12 becomes larger (as an absolute value) than the threshold voltage of the N-type MOS 14, Since the voltage drop in the p-type MOS 14 becomes larger than the threshold voltage of the p-type MOS 12,
The N-type MOS 14 and the P-type MOS 12 are turned off. As a result, the N-type MOS 14 and the P-type MOS 12
Since the current flowing from the source 1 to the gate can be stopped, the diode 4 functions.

【0024】次に、N型MOS11とP型MOS13のはた
らきについて説明する。MOS1のゲート電圧が、ソー
スに対してプラスである時、ゲート電圧は、N型MOS
11のドレイン(プラス)とP型MOS13のドレイン(マ
イナス)の間にかかる。導通状態であるMOS1におけ
る電位差に、N型MOS11とP型MOS13のしきい電圧
(絶対値)の合計を足した値より大きいゲート電圧がか
かって、MOS1が導通状態になった場合、N型MOS
11における電圧降下がP型MOS13のゲート電圧にな
り、P型MOS13における電圧降下から、導通状態であ
るMOS1における電位差分を引いた電圧降下が、N型
MOS11のゲート電圧になるために、N型MOS11とP
型MOS13のゲート電圧は、それぞれのしきい電圧(絶
対値)より大きくなり、N型MOS11とP型MOS13
は、不導通状態になる。このことにより、N型MOS11
とP型MOS13は、MOS1のゲートからソースへ流れ
ようとする電流を止めることができるので、エンハンス
メント形MOS2のはたらきをする。
Next, the function of the N-type MOS 11 and the P-type MOS 13 will be described. When the gate voltage of MOS1 is positive with respect to the source, the gate voltage is
It is applied between the drain 11 (plus) and the drain (minus) of the P-type MOS 13. When a gate voltage greater than the sum of the threshold voltage (absolute value) of the N-type MOS 11 and the P-type MOS 13 is applied to the potential difference of the MOS 1 in the conductive state, and the MOS 1 is turned on, the N-type MOS
Since the voltage drop at 11 becomes the gate voltage of the P-type MOS 13 and the voltage drop obtained by subtracting the potential difference at the MOS 1 in the conductive state from the voltage drop at the P-type MOS 13 becomes the gate voltage of the N-type MOS 11, MOS11 and P
The gate voltage of the type MOS 13 becomes larger than the respective threshold voltages (absolute values), and the N-type MOS 11 and the P-type MOS 13
Becomes non-conductive. As a result, the N-type MOS 11
The P-type MOS 13 can stop the current flowing from the gate of the MOS 1 to the source, so that the enhancement type MOS 2 works.

【0025】従って、MOS1のドレインにプラス、ソ
ースにマイナスの電圧がかかり、ゲート電圧がソースに
対してマイナスであり、MOS1は不導通状態である
時、N型MOS14とP型MOS12が不導通状態になり、
MOS1のソースから、ゲートに電流は流れない。
Therefore, when a positive voltage is applied to the drain and a negative voltage is applied to the source of the MOS 1 and the gate voltage is negative with respect to the source and the MOS 1 is in a non-conductive state, the N-type MOS 14 and the P-type MOS 12 are in a non-conductive state. become,
No current flows from the source of MOS1 to the gate.

【0026】そして、MOS1のゲート電圧を、MOS
1のしきい電圧以上にして、MOS1を導通状態にする
ために、MOS1のゲートに、ソースに対してプラスの
電圧を加えた場合、そのMOS5が不導通状態の間に、
MOS1のゲート電圧を充電して、しきい電圧以上にす
ることができ、そして、同時に、N型MOS11のゲート
とコンデンサー10の充電電圧は、ダイオード9を通じて
急速に放電されるため、N型MOS11が、導通状態から
不導通状態になり、P型MOS13も不導通状態なるの
で、図1の実施例と同様に、ほぼ、MOS1のゲートを
充電するだけのゲート電流で、ゲートを立ち上げ、MO
S1を導通状態にすることができる。
Then, the gate voltage of the MOS 1 is
When a positive voltage is applied to the gate of the MOS1 with respect to the source in order to make the MOS1 conductive by setting the threshold voltage of 1 or more, while the MOS5 is in the nonconductive state,
The gate voltage of the MOS 1 can be charged to be higher than the threshold voltage, and at the same time, the charging voltage of the gate of the N-type MOS 11 and the capacitor 10 is rapidly discharged through the diode 9, so that the N-type MOS 11 From the conducting state to the non-conducting state, and the P-type MOS 13 also becomes non-conducting state. Therefore, as in the embodiment of FIG.
S1 can be made conductive.

【0027】また、導通状態のMOS1のゲートに、ソ
ースに対して、マイナスの電圧を加えてMOS1を不導
通状態にする時、MOS1のゲート電圧が下がると、ゲ
ート電圧が、ソースに対してまだプラスである間に、ド
レイン・ソース間電圧は大きくなるが、N型MOS11の
ゲートに接続しているコンデンサー10が、抵抗8を通る
充電電流により、N型MOS11のしきい電圧以上に充電
されるまで、N型MOS11とP型MOS13は不導通状態
である。そのN型MOS11とP型MOS13が不導通状態
の間に、MOS1のゲート電圧を放電して、しきい電圧
以下にすることができるので、図1の実施例と同様に、
ほぼ、MOS1のゲートの放電電流だけのゲート電流
で、ゲートを立ち下げ、MOS1を不導通状態にするこ
とができる。
When a negative voltage is applied to the source of the MOS1 to apply a negative voltage to the source to make the MOS1 nonconductive, if the gate voltage of the MOS1 drops, the gate voltage is still higher than the source. While the voltage is positive, the drain-source voltage increases, but the capacitor 10 connected to the gate of the N-type MOS 11 is charged by the charging current passing through the resistor 8 to a voltage higher than the threshold voltage of the N-type MOS 11. Until then, the N-type MOS 11 and the P-type MOS 13 are in a non-conductive state. While the N-type MOS 11 and the P-type MOS 13 are in a non-conductive state, the gate voltage of the MOS 1 can be discharged to be equal to or lower than the threshold voltage.
Substantially, the gate is lowered by the gate current of only the discharge current of the gate of the MOS1, and the MOS1 can be turned off.

【0028】また、導通状態のMOS1に、過電流が流
れた時、MOS1のドレイン・ソース間電圧が大きくな
ると、MOS11のゲート電圧が、MOS11のしきい電圧
以上になるために、MOS11は導通状態になる。MOS
11が導通状態になると、MOS13も導通状態になり、M
OS1のゲート電圧は、MOS1のしきい電圧以下に下
がり、MOS1は、不導通状態になる。そして、MOS
1は、過電流を遮断する。
Also, when an overcurrent flows through the conductive MOS 1 and the drain-source voltage of the MOS 1 increases, the gate voltage of the MOS 11 becomes higher than the threshold voltage of the MOS 11. become. MOS
When the MOS transistor 11 is turned on, the MOS 13 is also turned on, and M
The gate voltage of OS1 falls below the threshold voltage of MOS1, and MOS1 is turned off. And MOS
1 shuts off the overcurrent.

【0029】そして、MOS1に過電流が流れて、MO
S1のドレイン・ソース電圧が大きくなっても、MOS
11のゲートに接続しているコンデンサー10が、抵抗8を
通って流れる電流によって、MOS11のしきい電圧以上
に充電されるまで不導通状態であり、MOS1は遮断し
ない。従って、抵抗8とコンデンサー10による時定数を
変えることにより、MOS1の遮断の遅延性を、保護さ
れる負荷回路に合わせて調整をすることができる。
Then, an overcurrent flows through the MOS 1 and the MO 1
Even if the drain-source voltage of S1 increases, the MOS
The MOS transistor 1 is not turned off until the capacitor 10 connected to the gate of the MOS transistor 11 is charged by the current flowing through the resistor 8 to a voltage higher than the threshold voltage of the MOS 11. Therefore, by changing the time constant of the resistor 8 and the capacitor 10, the delay of the cutoff of the MOS 1 can be adjusted according to the load circuit to be protected.

【0030】次に、本発明の別の実施例を、図3により
説明する。この実施例は、図2の実施例に、MOS1の
ゲートと、ゲート駆動回路の間に、MOS1に過電流が
流れ、MOS1が遮断した時に、ゲート駆動回路から、
ゲート、そして、ソースに流れるゲート電流を遮断する
ための回路を付けたものである。この実施例の中の、図
2の実施例と同じところについては、説明を省き、付け
加えた回路の接続とはたらきについて説明する。
Next, another embodiment of the present invention will be described with reference to FIG. This embodiment is different from the embodiment of FIG. 2 in that when an overcurrent flows through the MOS1 between the gate of the MOS1 and the gate drive circuit and the MOS1 is cut off,
It has a circuit for interrupting the gate and the gate current flowing to the source. In this embodiment, the same parts as those in the embodiment of FIG. 2 will not be described, and the connection and function of the added circuits will be described.

【0031】ディプレッション形N型MOS16のドレイ
ンは、ゲート駆動回路に接続し、N型MOS16のソース
にディプレッション形P型MOS15のソースを接続し、
P型MOS15のドレインは、MOS1のゲートに接続
し、N型MOS16のゲートに抵抗17を接続し、抵抗17の
MOS16のゲートに接続していない方の端をMOS15の
ドレインに接続し、また、MOS16のゲートにコンデン
サー18を接続し、コンデンサー18のMOS16のゲートに
接続していない方の端をMOS16のドレインに接続し、
MOS15のゲートに抵抗19を接続し、抵抗19のMOS15
のゲートに接続していない方の端をMOS16のドレイン
に接続する。
The drain of the depletion type N-type MOS 16 is connected to the gate drive circuit, the source of the N-type MOS 16 is connected to the source of the depletion type P-type MOS 15,
The drain of the P-type MOS 15 is connected to the gate of the MOS 1, the resistor 17 is connected to the gate of the N-type MOS 16, the other end of the resistor 17 not connected to the gate of the MOS 16 is connected to the drain of the MOS 15, The capacitor 18 is connected to the gate of the MOS 16, and the other end of the capacitor 18 that is not connected to the gate of the MOS 16 is connected to the drain of the MOS 16,
The resistor 19 is connected to the gate of the MOS15, and the MOS15 of the resistor 19 is connected.
Is connected to the drain of the MOS16.

【0032】今、導通状態のMOS1に、過電流が流
れ、MOS11と、MOS13が導通状態になり、MOS1
のゲート電圧は、MOS1のしきい電圧以下に下がり、
MOS1が、過電流を遮断した時、ゲート駆動回路は、
まだ動いているので、ゲート駆動回路から、MOS1の
ゲートに、そして、ソースにゲート電流が流れようとす
るが、ゲート駆動回路のゲート電圧が、N型MOS16の
ドレイン(プラス)とP型MOS15のドレイン(マイナ
ス)の間にかかると、ゲート電圧が、N型MOS16とP
型MOS15のしきい電圧(絶対値)の合計より大きいた
めに、N型MOS16とP型MOS15は、不導通状態にな
る。これにより、MOS1が過電流を遮断した時のゲー
ト電流を止めることができる。
Now, an overcurrent flows through the conductive MOS1 and the MOS11 and the MOS13 become conductive.
The gate voltage of the MOS transistor falls below the threshold voltage of the MOS1,
When MOS1 cuts off the overcurrent, the gate drive circuit
Since the gate drive circuit is still operating, a gate current tends to flow from the gate drive circuit to the gate of the MOS 1 and to the source. However, the gate voltage of the gate drive circuit is reduced by the drain (plus) of the N-type MOS 16 and the P-type MOS 15. When the voltage is applied between the drain (negative), the gate voltage becomes N-type MOS 16 and P-type.
Since it is larger than the sum of the threshold voltages (absolute values) of the type MOS 15, the N-type MOS 16 and the P-type MOS 15 are turned off. As a result, the gate current when the MOS 1 interrupts the overcurrent can be stopped.

【0033】N型MOS16のゲートに接続している抵抗
17とコンデンサー18による時定数によって、N型MOS
16が導通状態から不導通状態になるまでの時間を変える
ことができるので、時定数を調整することにより、正常
電流が流れる時、N型MOS16とP型MOS15は、導通
状態のままで、過電流が流れ、MOS1が遮断した時の
み、不導通状態になるようにすることができる。
Resistance connected to the gate of N-type MOS 16
N-type MOS by the time constant of 17 and capacitor 18
By adjusting the time constant, the N-type MOS 16 and the P-type MOS 15 remain conductive when the normal current flows, since the time from when the conductive 16 changes to the non-conductive state can be changed. Only when the current flows and the MOS1 is cut off, it can be turned off.

【0034】[0034]

【発明の効果】本発明は、以上説明したように構成され
ているので、次のような効果がある。
The present invention is configured as described above, and has the following effects.

【0035】本発明の保護回路を、パワーMOSに接続
しても、通常のゲート駆動回路をそのまま使用すること
ができる。
Even if the protection circuit of the present invention is connected to a power MOS, an ordinary gate drive circuit can be used as it is.

【0036】ゲート電流が流れるところは、ディプレッ
ション形N型MOS、P型MOSで構成することができ
るので、温度特性の安定した保護装置にすることができ
る。
Since the portion where the gate current flows can be constituted by a depletion type N-type MOS or a P-type MOS, a protective device having stable temperature characteristics can be provided.

【0037】MOS1により保護される負荷回路に合わ
せて、MOS1の遮断の遅延性を調整することができ
る。
The delay of the cutoff of the MOS1 can be adjusted in accordance with the load circuit protected by the MOS1.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体保護装置の実施例を示す回路図
である。
FIG. 1 is a circuit diagram showing an embodiment of a semiconductor protection device according to the present invention.

【図2】本発明の半導体保護装置の実施例を示す回路図
である。
FIG. 2 is a circuit diagram showing an embodiment of the semiconductor protection device of the present invention.

【図3】本発明の半導体保護装置の実施例を示す回路図
である。
FIG. 3 is a circuit diagram showing an embodiment of the semiconductor protection device of the present invention.

【図4】従来の半導体保護装置を示す回路図である。FIG. 4 is a circuit diagram showing a conventional semiconductor protection device.

【符号の説明】[Explanation of symbols]

1 パワーMOS 2 エンハンスメント形MOS 3、6、8、17、19 抵抗 4、9 ダイオード 5、11、12、13、14、15、16 ディプレッション形M
OS 7、10、18 コンデンサー
DESCRIPTION OF SYMBOLS 1 Power MOS 2 Enhancement type MOS 3, 6, 8, 17, 19 Resistor 4, 9 Diode 5, 11, 12, 13, 14, 15, 16 Depletion type M
OS 7, 10, 18 Condenser

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 27/06 - 27/06 101 H01L 27/08 - 27/08 101 H02H 3/08 - 3/253 H02H 7/20 H02H 9/00 - 9/08 H03K 17/00 - 17/70 ────────────────────────────────────────────────── ─── Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/04 H01L 27/06-27/06 101 H01L 27/08-27/08 101 H02H 3/08- 3/253 H02H 7/20 H02H 9/00-9/08 H03K 17/00-17/70

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 N型エンハンスメント形MOS(1)の
ゲートにN型エンハンスメント形MOS(2)のドレイ
ンを接続し、MOS(2)のソースに抵抗(3)を接続
し、抵抗(3)のMOS(2)に接続していない方の端
にダイオード(4)のアノードを接続し、ダイオード
(4)のカソードをN型ディプレッション形MOS
(5)のドレインに接続し、MOS(5)のソースはM
OS(1)のソースに接続し、MOS(2)のゲートは
抵抗(8)に接続し、抵抗(8)のMOS(2)のゲー
トに接続していない方の端はMOS(1)のドレインに
接続し、また、MOS(2)のゲートはダイオード
(9)のアノードに接続し、ダイオード(9)のカソー
ドはMOS(1)のドレインに接続し、同時に、MOS
(2)のゲートはコンデンサー(10)に接続し、コンデ
ンサー(10)のMOS(2)のゲートに接続していない
方の端はMOS(1)のソースに接続し、MOS(5)
のゲートは抵抗(6)に接続し、抵抗(6)のMOS
(5)のゲートに接続していない方の端はMOS(1)
のゲートに接続し、同時に、MOS(5)のゲートはコ
ンデンサー(7)に接続し、コンデンサー(7)のMO
S(5)のゲートに接続していない方の端はMOS
(1)のソースに接続し、MOS(1)のゲートにゲー
ト駆動回路を接続し、 MOS(1)のドレインからソースに、正常な電流が流
れる時は不導通状態を保ち、ゲート駆動回路からのゲー
ト駆動電流をMOS(1)のソースに流すことなく、過
電流が流れる時は導通状態になり、ゲート駆動回路から
のゲート駆動電流をMOS(1)のソースに流してMO
S(1)のゲート電圧をしきい電圧以下に下げMOS
(1)を不導通状態にしてMOS(1)を保護する半導
体保護装置。
1. The drain of an N-type enhancement type MOS (2) is connected to the gate of the N-type enhancement type MOS (1), the resistor (3) is connected to the source of the MOS (2), and the resistance of the resistor (3) is The anode of the diode (4) is connected to the other end not connected to the MOS (2), and the cathode of the diode (4) is connected to an N-type depletion type MOS.
Connected to the drain of (5) and the source of MOS (5) is M
The gate of the MOS (2) is connected to the resistor (8), and the other end of the resistor (8) that is not connected to the gate of the MOS (2) is connected to the source of the OS (1). The gate of the MOS (2) is connected to the anode of the diode (9), and the cathode of the diode (9) is connected to the drain of the MOS (1).
The gate of (2) is connected to the capacitor (10), and the other end of the capacitor (10) that is not connected to the gate of the MOS (2) is connected to the source of the MOS (1).
Is connected to the resistor (6), and the MOS of the resistor (6) is connected.
The other end not connected to the gate of (5) is MOS (1)
At the same time, the gate of the MOS (5) is connected to the capacitor (7), and the MO of the capacitor (7) is
The other end not connected to the gate of S (5) is MOS
(1) Connect to the source, connect the gate drive circuit to the gate of the MOS (1), keep the non-conductive state when normal current flows from the drain to the source of the MOS (1), Without flowing the gate drive current to the source of the MOS (1), the transistor becomes conductive when an overcurrent flows, and the gate drive current from the gate drive circuit flows to the source of the MOS (1) to
Reduce the gate voltage of S (1) below the threshold voltage
A semiconductor protection device that protects MOS (1) by setting (1) in a non-conductive state.
【請求項2】 N型MOS(1)のゲートにN型ディプ
レッション形MOS(11)のドレインを接続し、MOS
(11)のソースに抵抗(3)を接続し、抵抗(3)のM
OS(11)に接続していない方の端にP型ディプレッシ
ョン形MOS(12)のドレインを接続し、MOS(12)
のソースにP型ディプレッション形MOS(13)のソー
スを接続し、MOS(13)のドレインにMOS(5)の
ドレインを接続し、MOS(5)のソースにN型ディプ
レッション形MOS(14)のソースを接続し、MOS
(14)のドレインはMOS(1)のソースに接続し、M
OS(11)のゲートは抵抗(8)に接続し、抵抗(8)
のMOS(11)のゲートに接続していない方の端は、M
OS(1)のドレインに接続し、また、MOS(11)の
ゲートは、ダイオード(9)のアノードに接続し、ダイ
オード(9)のカソードはMOS(1)のドレインに接
続し、同時に、MOS(11)のゲートはコンデンサー
(10)に接続し、コンデンサー(10)のMOS(11)の
ゲートに接続していない方の端はMOS(1)のソース
に接続し、MOS(5)のゲートは抵抗(6)に接続
し、抵抗(6)のMOS(5)のゲートに接続していな
い方の端はMOS(1)のゲートに接続し、同時に、M
OS(5)のゲートはコンデンサー(7)に接続し、コ
ンデンサー(7)のMOS(5)のゲートに接続してい
ない方の端はMOS(1)のソースに接続し、MOS
(1)のゲートにゲート駆動回路を接続し、 MOS(1)のドレインからソースに、正常な電流が流
れる時は不導通状態を保ち、ゲート駆動回路からのゲー
ト駆動電流をMOS(1)のソースに流すことなく、過
電流が流れる時は導通状態になり、ゲート駆動回路から
のゲート駆動電流をMOS(1)のソースに流してMO
S(1)のゲート電圧をしきい電圧以下に下げMOS
(1)を不導通状態にしてMOS(1)を保護する半導
体保護装置。
2. The drain of an N-type depletion type MOS (11) is connected to the gate of an N-type MOS (1).
A resistor (3) is connected to the source of (11), and M of the resistor (3) is connected.
The drain of the P-type depletion type MOS (12) is connected to the other end not connected to the OS (11), and the MOS (12)
The source of the P-type depletion type MOS (13) is connected to the source of the MOS (13), the drain of the MOS (5) is connected to the drain of the MOS (13), and the source of the N-type depletion type MOS (14) is connected to the source of the MOS (5). Connect source and MOS
The drain of (14) is connected to the source of MOS (1),
The gate of the OS (11) is connected to the resistor (8), and the resistor (8)
Of the MOS (11) that is not connected to the gate is M
The drain of the OS (1) is connected, the gate of the MOS (11) is connected to the anode of the diode (9), and the cathode of the diode (9) is connected to the drain of the MOS (1). The gate of (11) is connected to the capacitor (10), the other end of the capacitor (10) not connected to the gate of the MOS (11) is connected to the source of the MOS (1), and the gate of the MOS (5) is connected. Is connected to the resistor (6), and the other end of the resistor (6) that is not connected to the gate of the MOS (5) is connected to the gate of the MOS (1).
The gate of the OS (5) is connected to the capacitor (7), and the other end of the capacitor (7) that is not connected to the gate of the MOS (5) is connected to the source of the MOS (1).
A gate drive circuit is connected to the gate of (1). When a normal current flows from the drain to the source of the MOS (1), the gate drive circuit is kept in a non-conductive state, and the gate drive current from the gate drive circuit is supplied to the MOS (1). When an overcurrent flows without flowing to the source, the state becomes conductive, and the gate drive current from the gate drive circuit flows to the source of the MOS (1) to cause
Reduce the gate voltage of S (1) below the threshold voltage
A semiconductor protection device that protects MOS (1) by setting (1) in a non-conductive state.
【請求項3】 ディプレッション形N型MOS(16)の
ドレインはゲート駆動回路に接続し、N型MOS(16)
のソースにディプレッション形P型MOS(15)のソー
スを接続し、P型MOS(15)のドレインはMOS
(1)のゲートに接続し、N型MOS(16)のゲートに
抵抗(17)を接続し、抵抗(17)のMOS(16)のゲー
トに接続していない方の端をMOS(15)のドレインに
接続し、また、MOS(16)のゲートにコンデンサー
(18)を接続し、コンデンサー(18)のMOS(16)の
ゲートに接続していない方の端をMOS(16)のドレイ
ンに接続し、MOS(15)のゲートに抵抗(19)を接続
し、抵抗(19)のMOS(15)のゲートに接続していな
い方の端をMOS(16)のドレインに接続して、 MOS(1)のドレインからソースに、正常な電流が流
れる時は導通状態を保って、ゲート駆動回路からのゲー
ト駆動電流をMOS(1)のゲートに流し、過電流が流
れてMOS(1)が遮断した時は不導通状態になって、
ゲート駆動回路からのゲート駆動電流がMOS(1)の
ゲートに流れるのを止める回路をMOS(1)のゲート
とゲート駆動回路の間に接続する請求項2記載の半導体
保護装置。
3. The depletion type N-type MOS (16) has a drain connected to a gate drive circuit and an N-type MOS (16).
Is connected to the source of the depletion type P-type MOS (15), and the drain of the P-type MOS (15) is
The resistor (17) is connected to the gate of the N-type MOS (16), and the other end of the resistor (17) that is not connected to the gate of the MOS (16) is connected to the MOS (15). The capacitor (18) is connected to the gate of the MOS (16), and the other end of the capacitor (18) that is not connected to the gate of the MOS (16) is connected to the drain of the MOS (16). The resistor (19) is connected to the gate of the MOS (15), and the other end of the resistor (19) that is not connected to the gate of the MOS (15) is connected to the drain of the MOS (16). When a normal current flows from the drain to the source in (1), the conduction state is maintained, and the gate drive current from the gate drive circuit flows to the gate of the MOS (1), and an overcurrent flows to cause the MOS (1) to flow. When shut off, it becomes non-conductive,
3. The semiconductor protection device according to claim 2, wherein a circuit for stopping a gate drive current from the gate drive circuit from flowing to the gate of the MOS (1) is connected between the gate of the MOS (1) and the gate drive circuit.
JP09282588A 1997-09-30 1997-09-30 Semiconductor protection device Expired - Fee Related JP3108917B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09282588A JP3108917B2 (en) 1997-09-30 1997-09-30 Semiconductor protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09282588A JP3108917B2 (en) 1997-09-30 1997-09-30 Semiconductor protection device

Publications (2)

Publication Number Publication Date
JPH11113159A JPH11113159A (en) 1999-04-23
JP3108917B2 true JP3108917B2 (en) 2000-11-13

Family

ID=17654466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09282588A Expired - Fee Related JP3108917B2 (en) 1997-09-30 1997-09-30 Semiconductor protection device

Country Status (1)

Country Link
JP (1) JP3108917B2 (en)

Also Published As

Publication number Publication date
JPH11113159A (en) 1999-04-23

Similar Documents

Publication Publication Date Title
US5793596A (en) Floating positive circuit breaker
KR900006046B1 (en) An overcurrent protective circuit for modulated-conductivity type mosfet
KR100625916B1 (en) Power mosfet having voltage-clamped gate
US7576964B2 (en) Overvoltage protection circuit of output MOS transistor
US6404608B1 (en) Overcurrent protection device
US5696659A (en) Overcurrent protective circuit and semiconductor device
JPH06296362A (en) Protective circuit for protecting power transistor
JPH0211178B2 (en)
EP3300110A1 (en) Integrated circuit with protection from transient electrical stress events and method therefor
EP0893867B1 (en) Resettable overcurrent protective circuit
KR100271690B1 (en) Semiconductor device having a protection circuit, and electronic system including the same
US4441035A (en) CMOS Turn-on circuit
JP3597618B2 (en) Secondary battery protection circuit
US5986861A (en) Clamp
JP3537061B2 (en) Semiconductor device
JP3301472B2 (en) Circuit device having inrush current prevention function
JP3108917B2 (en) Semiconductor protection device
US5488533A (en) Methods and apparatus for isolating a power network from a load during an overcurrent condition
JP3036423B2 (en) Semiconductor device
US6061219A (en) Device for the protection of an electrical load and power supply circuit having such a device
JPH0548021A (en) Semiconductor protective circuit
JP3113929B2 (en) Overcurrent protection
JPH10108359A (en) Input protective circuit
JP5226474B2 (en) Semiconductor output circuit
JPH0386013A (en) Overcurrent protective circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees