JP3107312B2 - Active matrix display device - Google Patents
Active matrix display deviceInfo
- Publication number
- JP3107312B2 JP3107312B2 JP33134090A JP33134090A JP3107312B2 JP 3107312 B2 JP3107312 B2 JP 3107312B2 JP 33134090 A JP33134090 A JP 33134090A JP 33134090 A JP33134090 A JP 33134090A JP 3107312 B2 JP3107312 B2 JP 3107312B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- tft
- display device
- active matrix
- scanning signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はアクティブマトリクス表示装置に係わり、内
蔵される走査信号駆動回路の回路構成に関するものであ
る。The present invention relates to an active matrix display device, and relates to a circuit configuration of a built-in scanning signal driving circuit.
［従来の技術］ アクティブマトリクス表示装置が小型高精細化される
場合、絵素部のTFTを形成すると同時に走査信号駆動回
路やデータ信号駆動回路も同一基板上に製造されること
が行われている。駆動回路を内蔵することの利点は、駆
動用ICを外付け実装するよりも低コスト化が図れるこ
と、及びパネルモジュールサイズをより小型化できるこ
と、等があげられる。これらの特徴を生かして１インチ
程度の大きさの駆動回路を内蔵した液晶表示装置がビュ
ーファインダー用として既に商品化されている。一般に
内蔵される駆動回路は、NTSC方式の場合走査側で15.75k
Hz、データ側で数MHzで動作しなければならないので、
回路を構成しているTFTにはアモルファスシリコンより
移動度が大きいポリシリコンが使用される。[Prior Art] When an active matrix display device is reduced in size and definition, a TFT of a picture element portion is formed, and at the same time, a scanning signal driving circuit and a data signal driving circuit are manufactured on the same substrate. . Advantages of incorporating the drive circuit include that the cost can be reduced as compared with the case where the drive IC is externally mounted, and that the size of the panel module can be further reduced. A liquid crystal display device incorporating a drive circuit having a size of about 1 inch utilizing these features has already been commercialized for use in viewfinders. Generally, the built-in drive circuit is 15.75k on the scanning side in the case of NTSC system.
Hz, the data side must operate at several MHz,
For the TFT constituting the circuit, polysilicon having higher mobility than amorphous silicon is used.
第１図は駆動回路内蔵アクティブマトリクス液晶表示
装置を示している。走査信号線５と、データ信号線６の
交点にTFT4がある。表示部３は、このTFTがマトリクス
状に配置されたTFT基板と対向電極基板とその２つの間
に注入された液晶とから成る。走査信号線５は走査信号
駆動回路１に、データ信号線６はデータ信号駆動回路２
に接続されている。これら内蔵駆動回路は消費電力が小
さくできることからCMOS回路で構成されることが多い。
第２図は、走査信号駆動回路の構成の一例を示してお
り、CMOSスタティック型シフトレジスタ７とバッファ部
８から成る。CMOS回路の基本構成要素であるインバータ
９のレイアウトパターンを第３図に示す。これはゲート
電極33が１個であるシングルゲート構造のＮチャンネル
TFT31およびＰチャンネルTFT32、GND線34及び電源線35
から成っている。この例の液晶表示装置では、シフトレ
ジスタを動作させる電源電圧と同じ電圧をもつパルスが
順次、走査信号線５に出力されることにより走査信号線
上の絵素TFT4がON状態になり、データ信号線６から転送
されてくるデータ電圧が絵素に書き込まれ、その電圧で
液晶の透過率を制御することにより表示がおこなわれ
る。FIG. 1 shows an active matrix liquid crystal display device with a built-in drive circuit. There is a TFT 4 at the intersection of the scanning signal line 5 and the data signal line 6. The display unit 3 includes a TFT substrate in which the TFTs are arranged in a matrix, a counter electrode substrate, and liquid crystal injected between the two. The scanning signal line 5 is connected to the scanning signal drive circuit 1, and the data signal line 6 is connected to the data signal drive circuit 2.
It is connected to the. Since these built-in drive circuits can reduce power consumption, they are often constituted by CMOS circuits.
FIG. 2 shows an example of the configuration of the scanning signal drive circuit, which comprises a CMOS static shift register 7 and a buffer unit 8. FIG. 3 shows a layout pattern of the inverter 9 which is a basic component of the CMOS circuit. This is a single-gate N-channel with one gate electrode 33
TFT31 and P-channel TFT32, GND line 34 and power line 35
Consists of In the liquid crystal display device of this example, pulses having the same voltage as the power supply voltage for operating the shift register are sequentially output to the scanning signal line 5, whereby the picture element TFT 4 on the scanning signal line is turned on, and the data signal line is turned on. The data voltage transferred from 6 is written in the picture element, and display is performed by controlling the transmittance of the liquid crystal with the voltage.
［発明が解決しようとする課題］ ポリシリコンTFTを用いた表示装置で表示品位の高い
画面を得るには、絵素TFTのゲート電極に15V以上の十分
なゲート電圧を印加する必要がある。ところが、一般に
ポリシリコンTFTの場合、ＮチャンネルTFTのソース・ド
レイン間の耐圧は16V前後と低い。したがって内蔵駆動
回路のＮチャンネルTFTは耐圧付近で動作させることに
なり安定した駆動に対して信頼性が問題となる。[Problems to be Solved by the Invention] In order to obtain a screen with high display quality in a display device using a polysilicon TFT, it is necessary to apply a sufficient gate voltage of 15 V or more to the gate electrode of the pixel TFT. However, in general, in the case of a polysilicon TFT, the breakdown voltage between the source and the drain of the N-channel TFT is as low as about 16V. Therefore, the N-channel TFT of the built-in drive circuit is operated near the breakdown voltage, and there is a problem of reliability for stable driving.
［問題を解決するための手段］ 一般にポリシリコンTFTの場合、ゲート電極が１個の
シングルゲート構造よりもTFTが２個直列に接続されか
つゲート電極を共通とした構造（以後、デュアルゲート
構造と称す）の方がドレイン接合部での電界が緩和され
るので、ソース・ドレイン間の耐圧が大きい。そこで走
査信号駆動回路を構成するTFTの中でＮチャンネルTFTを
デュアルゲート構造にする。[Means for Solving the Problem] In general, in the case of a polysilicon TFT, a structure in which two TFTs are connected in series and a gate electrode is shared (hereinafter, a dual gate structure) is used rather than a single gate structure having one gate electrode. In this case, the electric field at the drain junction is reduced, so that the breakdown voltage between the source and the drain is larger. Therefore, among the TFTs constituting the scanning signal driving circuit, the N-channel TFT has a dual gate structure.
［作用］ 上記手段によれば、耐圧が低いＮチャンネルTFTをデ
ュアルゲート構造にすることにより耐圧を大きくし、走
査信号線へ十分な電圧振幅のパルスを出力することが可
能になる。[Operation] According to the above means, it is possible to increase the withstand voltage by using an N-channel TFT with a low withstand voltage in a dual gate structure, and to output a pulse having a sufficient voltage amplitude to the scanning signal line.
［実施例］ 本発明の実施例について説明する。第２図のシフトレ
ジスタ及びバッファを構成しているＮチャンネルTFTを
デュアルゲート構造にすることにより、走査信号駆動回
路の耐圧を向上し走査信号線に十分な電圧をもつパルス
を供給することができる。この場合、例えばインバータ
は第４図に示すようにゲート電極43がデュアルゲート構
造のＮチャンネルTFT41とシングルゲート構造のＰチャ
ンネルTFT42とから成る。第５図は、走査信号駆動回路
の論理部は低電圧で駆動し、昇圧回路で走査信号線へは
十分な電圧パルスを供給する実施例である。これは第２
図の駆動回路のバッファの代わりに昇圧回路51を設け
る。シフトレジスタは耐圧より十分低い例えば10V程度
の電源電圧で動作させ、昇圧回路により15V以上の電圧
パルスとして走査信号線に出力する。したがってシフト
レジスタ部のＮチャンネルTFTは第３図に示すような通
常のシングルゲート構造でもよい。この昇圧回路51の一
走査信号線分の回路構成の一例が52であり、53は高電圧
源に接続されており、54がＰチャンネルTFTで、55がＮ
チャンネルTFTである。ＮチャンネルTFT55をデュアルゲ
ート構造にしておくことにより、耐圧に対する問題は解
決される。さらに対向駆動を行えば、絵素TFTのゲート
電極に印加する電圧を下げることができる。その対向駆
動について第６図で説明する。走査駆動回路から電圧VG
の出力パルス61（３走査線分を図示している）が走査線
に出力されている時、その走査線に接続されている絵素
TFTがON状態になる。その間、データ信号駆動回路から
データ信号62が出力される。対向駆動をしない場合は液
晶には、対向電圧VCOMとデータ信号電圧との差である±
VSが印加される。一方、対向駆動の場合、63に示すよう
に絵素TFTがON状態の時、対向電極に逆極性のパルス電
圧VCOM±VCを印加することにより、液晶には64に示すよ
うに±（VS＋VC）の電圧が印加される。したがって対向
駆動において、対向駆動をしない場合と同じ表示特性を
保つ、すなわち液晶に印加される電圧を等しくするとし
たらデータ信号駆動回路から出力するデータ信号の電圧
をVCだけ低くできる。この時、データ信号の絵素への書
き込み特性を損なう事なく走査信号の電圧VGをVCだけ下
げることができる。すなわち表示品位を良好に保ったま
ま走査信号駆動回路の動作電源電圧を下げることができ
る。また別の見方をすれば、対向駆動においては、対向
駆動をしない時と同じ電圧の走査信号で書き込みを行え
ば表示品位を向上することもできる。[Example] An example of the present invention will be described. By making the N-channel TFT constituting the shift register and the buffer of FIG. 2 a dual gate structure, the withstand voltage of the scanning signal drive circuit can be improved and a pulse having a sufficient voltage can be supplied to the scanning signal line. . In this case, for example, the inverter has an N-channel TFT 41 having a dual gate structure and a P-channel TFT 42 having a single gate structure as shown in FIG. FIG. 5 shows an embodiment in which the logic portion of the scanning signal drive circuit is driven at a low voltage, and a booster circuit supplies a sufficient voltage pulse to the scanning signal line. This is the second
A booster circuit 51 is provided instead of the buffer of the driving circuit shown in the figure. The shift register operates at a power supply voltage of, for example, about 10 V, which is sufficiently lower than the withstand voltage, and outputs a voltage pulse of 15 V or more to the scanning signal line by a booster circuit. Therefore, the N-channel TFT of the shift register section may have a normal single gate structure as shown in FIG. An example of a circuit configuration for one scanning signal line of this booster circuit 51 is 52, 53 is connected to a high voltage source, 54 is a P-channel TFT, and 55 is N
It is a channel TFT. With the N-channel TFT 55 having a dual gate structure, the problem with respect to the breakdown voltage is solved. Further, if the opposing drive is performed, the voltage applied to the gate electrode of the pixel TFT can be reduced. The opposing drive will be described with reference to FIG. Voltage V G from scan drive circuit
When the output pulse 61 (illustrating three scanning lines) is output to a scanning line, the picture element connected to the scanning line
The TFT turns on. During that time, the data signal drive circuit outputs the data signal 62. When the opposing drive is not performed, the difference between the opposing voltage V COM and the data signal voltage is ±
V S is applied. On the other hand, when the counter driven, when the pixel TFT is ON as shown in 63, by applying the pulse voltage V COM ± V C of opposite polarity to the counter electrode, the liquid crystal ± as shown in 64 ( V S + V C ) is applied. Thus the counter driven, keeping the same display characteristics as if no opposing drive, i.e. lower the voltage of the data signal to be output from the data signal driving circuit if we equal the voltage applied to the liquid crystal by V C. At this time, the voltage V G of no scanning signal impairing the writing characteristic of the pixel data signal can be lowered by V C. That is, the operating power supply voltage of the scanning signal drive circuit can be reduced while maintaining good display quality. From another point of view, in the opposing driving, display quality can be improved by performing writing with a scanning signal of the same voltage as when not opposing driving.
［発明の効果］ 以上説明したように本発明によれば、走査信号駆動回
路から絵素TFTに十分な電圧を供給でき、表示品位の向
上を可能とする。[Effects of the Invention] As described above, according to the present invention, a sufficient voltage can be supplied from the scanning signal driving circuit to the pixel TFT, and the display quality can be improved.
第１図は、駆動回路内蔵アクティブマトリクス液晶表示
装置である。第２図は、走査信号駆動回路の論理回路図
である。第３図は、シングルゲート構造のインバーター
であり、第４図は、デュアルゲート構造のインバーター
を示す。第５図は、昇圧回路を含む走査信号駆動回路で
ある。第６図は、対向駆動のパルス印加例である。 １……走査信号駆動回路、２……データ信号駆動回路、
３……表示部,4……絵素TFT、５……走査信号線、６…
…データ信号線、７……シフトレジスタ、８……バッフ
ァ、９……イバータ、41……デュアルゲート構造のＮチ
ャンネルTFT、51、52……昇圧回路、61……走査信号パ
ルス、63……対向駆動時の対向電圧、64……対向駆動時
の液晶に印加される電圧。FIG. 1 shows an active matrix liquid crystal display device with a built-in drive circuit. FIG. 2 is a logic circuit diagram of the scanning signal drive circuit. FIG. 3 shows an inverter having a single gate structure, and FIG. 4 shows an inverter having a dual gate structure. FIG. 5 shows a scanning signal drive circuit including a booster circuit. FIG. 6 is an example of pulse application for opposing drive. 1 ... scanning signal drive circuit, 2 ... data signal drive circuit,
3 ... display unit, 4 ... pixel TFT, 5 ... scanning signal line, 6 ...
... Data signal line, 7 ... Shift register, 8 ... Buffer, 9 ... Iverter, 41 ... N-channel TFT with dual gate structure, 51, 52 ... Booster circuit, 61 ... Scan signal pulse, 63 ... Opposing voltage during opposing driving, 64... Voltage applied to liquid crystal during opposing driving.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−2266（ＪＰ，Ａ) 特開 昭58−115850（ＪＰ，Ａ) 特開 平１−289917（ＪＰ，Ａ) 特開 平３−259123（ＪＰ，Ａ) 特開 昭63−217718（ＪＰ，Ａ) 特開 平２−272490（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-55-2266 (JP, A) JP-A-58-115850 (JP, A) JP-A-1-289917 (JP, A) JP-A-3-3 259123 (JP, A) JP-A-63-217718 (JP, A) JP-A-2-272490 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1368
Claims (2)
S周辺回路を備えたアクティブマトリクス表示装置にお
いて、 前記CMOS周辺回路を構成するCMOSTFTのうち、Ｎチャン
ネルのTFTは、シングルゲートのTFTよりもソースドレイ
ン間の耐圧が向上した構成であることを特徴とするアク
ティブマトリクス表示装置。1. A CMO integrally formed on the same substrate as a display unit TFT.
In an active matrix display device including an S peripheral circuit, among the CMOS TFTs constituting the CMOS peripheral circuit, an N-channel TFT has a configuration in which a breakdown voltage between a source and a drain is improved as compared with a single-gate TFT. Active matrix display device.
２個直列に接続されかつゲート電極を共通とした構造を
有することを特徴とする特許請求範囲第１項記載のアク
ティブマトリクス表示装置。2. The active matrix display device according to claim 1, wherein said N-channel TFT has a structure in which two gate electrodes are connected in series and the gate electrode is shared.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33134090A JP3107312B2 (en) | 1990-11-28 | 1990-11-28 | Active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33134090A JP3107312B2 (en) | 1990-11-28 | 1990-11-28 | Active matrix display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000055164A Division JP3343098B2 (en) | 1990-11-28 | 2000-03-01 | Active matrix display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04195123A JPH04195123A (en) | 1992-07-15 |
| JP3107312B2 true JP3107312B2 (en) | 2000-11-06 |
Family
ID=18242589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33134090A Expired - Lifetime JP3107312B2 (en) | 1990-11-28 | 1990-11-28 | Active matrix display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107312B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3312083B2 (en) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | Display device |
| JP4036923B2 (en) * | 1997-07-17 | 2008-01-23 | 株式会社半導体エネルギー研究所 | Display device and drive circuit thereof |
| JP2005049637A (en) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | Driving circuit and protection method therefor, electro-optical device, and electronic equipment |
| US7876302B2 (en) | 2004-07-26 | 2011-01-25 | Seiko Epson Corporation | Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device |
| JP4456129B2 (en) | 2007-01-31 | 2010-04-28 | シャープ株式会社 | Semiconductor device, liquid crystal display device and electronic apparatus |
| JP5525224B2 (en) * | 2008-09-30 | 2014-06-18 | 株式会社半導体エネルギー研究所 | Display device |
| WO2017158843A1 (en) * | 2016-03-18 | 2017-09-21 | 堺ディスプレイプロダクト株式会社 | Display panel and method for manufacturing display panel |
| CN109767727B (en) * | 2019-03-19 | 2022-03-01 | 豪威触控与显示科技(深圳)有限公司 | Scanning refreshing driving method for silicon-based micro-display and display |
-
1990
- 1990-11-28 JP JP33134090A patent/JP3107312B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04195123A (en) | 1992-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW459158B (en) | A liquid crystal display | |
| US7561150B2 (en) | Liquid crystal driving circuit and liquid crystal display device | |
| US6243064B1 (en) | Active matrix type liquid-crystal display unit and method of driving the same | |
| KR100462133B1 (en) | Display apparatus | |
| US5903248A (en) | Active matrix display having pixel driving circuits with integrated charge pumps | |
| JP3442449B2 (en) | Display device and its driving circuit | |
| US5946068A (en) | Liquid crystal display with dummy data driving to produce edge column compensation | |
| JP3240367B2 (en) | Active matrix type liquid crystal image display | |
| US6873378B2 (en) | Liquid crystal display panel | |
| KR970066646A (en) | Active matrix liquid crystal display | |
| KR20000023298A (en) | Flat display device | |
| JP4204204B2 (en) | Active matrix display device | |
| JP3107312B2 (en) | Active matrix display device | |
| JP3526244B2 (en) | Liquid crystal display | |
| KR100220435B1 (en) | Driving method of active matrix liquid crystal display and liquid crystal display using its method | |
| JP2000347627A (en) | Liquid crystal display | |
| JPH1039277A (en) | Liquid crystal display device, and driving method therefor | |
| US6031513A (en) | Liquid crystal display | |
| JP3343098B2 (en) | Active matrix display device | |
| JPH0695073A (en) | Liquid crystal display device | |
| JPH0451835B2 (en) | ||
| JP4278314B2 (en) | Active matrix display device | |
| JP4297629B2 (en) | Active matrix display device | |
| JP4197852B2 (en) | Active matrix display device | |
| JP2004233386A (en) | Liquid crystal driving circuit and active matrix type liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |