JP3240367B2 - Active matrix liquid crystal image display device - Google Patents

Active matrix liquid crystal image display device

Info

Publication number
JP3240367B2
JP3240367B2 JP29396695A JP29396695A JP3240367B2 JP 3240367 B2 JP3240367 B2 JP 3240367B2 JP 29396695 A JP29396695 A JP 29396695A JP 29396695 A JP29396695 A JP 29396695A JP 3240367 B2 JP3240367 B2 JP 3240367B2
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
signal
counter electrode
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29396695A
Other languages
Japanese (ja)
Other versions
JPH09138421A (en
Inventor
貞彦 安川
学 松浦
裕 米田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP29396695A priority Critical patent/JP3240367B2/en
Publication of JPH09138421A publication Critical patent/JPH09138421A/en
Application granted granted Critical
Publication of JP3240367B2 publication Critical patent/JP3240367B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1393Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells
    • G02F1/1395Optically compensated birefringence [OCB]- cells or PI- cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0469Details of the physics of pixel operation
    • G09G2300/0478Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0491Use of a bi-refringent liquid crystal, optically controlled bi-refringence [OCB] with bend and splay states, or electrically controlled bi-refringence [ECB] for controlling the color
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0245Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/026Arrangements or methods related to booting a display

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、液晶画像表示装置に関する。 The present invention relates to relates to a liquid crystal image display device.

【0002】 [0002]

【従来の技術】従来の技術をアクティブマトリクス型液晶画像表示装置について図11を参照して説明する。 Referring to FIG. 11 will be described active matrix type liquid crystal image display device of the Prior Art A prior art. この装置は、複数のデータ信号配線y1〜ymと複数の走査信号配線x1〜xnとがマトリクス状に配置されている。 This device, a plurality of data signal lines y1~ym and a plurality of scanning signal lines x1~xn are arranged in a matrix. 走査ドライバ8は各走査信号配線x1〜xnのそれぞれに走査信号を供給してこれらを駆動する。 Scanning driver 8 drives them by supplying a scanning signal to each of the scanning signal lines x1 to xn. データドライバ9は各データ信号配線y1〜ymのそれぞれに表示用データ信号としてビデオ信号を供給してこれらを駆動する。 Data driver 9 for driving the supplying a video signal as display data signal to each of the data signal lines Y1 to Ym. 複数の画素がマトリクス状に配置された液晶画像表示部であるパネルA上には、前記複数のデータ信号配線y1〜ymと、複数の走査信号配線x1〜xnとが配置されている。 The plurality of pixels on the panel A is a liquid crystal image display unit arranged in a matrix, wherein a plurality of data signal lines Y1 to Ym, a plurality of scanning signal lines x1~xn is disposed.

【0003】これら信号配線が交差する部分のそれぞれにはゲート電極へのアクティブとされた走査信号の印加入力に応答してONする画素トランジスタ10(以下単にトランジスタ10という)が配備されている。 [0003] pixel transistors ON in response to the application input active and the scan signal to the gate electrode in each of the part these signal lines intersect 10 (hereinafter referred to simply as a transistor 10) is deployed. 各トランジスタ10のゲート電極のそれぞれは対応する走査信号配線x1〜xnに個別に接続されている。 Each of the gate electrodes of the transistors 10 are individually connected to corresponding scanning signal lines x1 to xn. 各トランジスタ10のソース電極のそれぞれは対応するデータ信号配線y1〜ymに個別に接続されている。 Each of the source electrodes of the transistors 10 are individually connected to corresponding data signal lines Y1 to Ym.

【0004】各トランジスタ10のドレイン電極のそれぞれは対応する画素12内の画素電極に個別に接続されている。 [0004] are individually connected to the pixel electrode of the corresponding pixel 12, each of the drain electrodes of the transistors 10. それぞれの画素12は画素電極と透明電極である対向電極とこれら両電極間に挟持された液晶部とで構成されている。 Each pixel 12 is composed of a liquid crystal portion sandwiched between the opposing electrode and both electrodes are the pixel electrode and the transparent electrode. 各画素12それぞれの対向電極は対向電極駆動回路13(単に駆動回路という)から対向バスライン11を介して共通に供給されるコモン信号COMによって駆動される。 Each of the counter electrode each pixel 12 is driven by a common signal COM supplied from the counter electrode driving circuit 13 (referred to simply drive circuit) in common through the opposing bus line 11. 各画素12内それぞれの画素電極と対向電極とで挟持されている液晶部には表示用としての液晶材料がそれぞれ封入されている。 The liquid crystal portion which is sandwiched between the pixel electrode and the counter electrode of each of the pixels within the 12 liquid crystal material for display is sealed, respectively. これら各画素12 Each of the pixels 12
のうち、P1、P2は後の説明のために別の符号が代表的に付されており、これら画素P1,P2はデータ信号配線y1が走査信号配線x1、x2とそれぞれ交差する位置に配置されている。 Another sign are typically assigned, the pixel P1, P2 is the data signal lines y1 are located where each scanning signal lines x1, x2 for one, P1, P2 is described after the ing.

【0005】駆動回路13には、図12で示すように、 [0005] the drive circuit 13, as shown in Figure 12,
制御回路7から1水平周期(lH)ごとに反転する反転信号FRPが与えられる。 Inversion signal FRP which inverts the control circuit 7 for every one horizontal period (lH) is given. 反転信号FRPは駆動回路1 Inversion signal FRP driving circuit 1
3内でAC調整とDC調整を受けたうえでコモン信号C Common signal C after having received the AC adjustment and DC adjustment within 3
OMとして出力される。 It is output as OM. このコモン信号COMは、直流DCを中心に1水平期間毎に直流DCレベルよりAC分低い電位と、AC分高い電位とに反転するパルス交流である。 The common signal COM includes the AC component potential lower than the DC DC level every horizontal period around a direct current DC, a pulse AC is inverted and the AC component higher potential.

【0006】図13は画素12に表示用ビデオ信号が書き込まれるタイミングを走査信号とともに示した図である。 [0006] Figure 13 is a diagram showing the timing of the video signal for display on the pixel 12 is written together with the scanning signal. 図13aはデータドライバ9からデータ信号配線y Figure 13a is a data signal line y from the data driver 9
1上に供給されるビデオ信号の波形を示し、図13bは駆動回路13からバスライン11を介して画素12内の対向電極に供給されるコモン信号COMの波形を示している。 Shows the waveform of a video signal supplied on 1, Figure 13b shows the common signal COM waveform supplied to the opposing electrode in the pixel 12 via the bus line 11 from the drive circuit 13. このビデオ信号とコモン信号COMとは互いに1 Each other and the video signal and the common signal COM 1
Hごとに逆極性の関係に反転する。 Reversed polarity opposite relationship each H. 図13c〜fはそれぞれ走査ドライバ8から走査信号配線x1,x2,x Figure 13c~f the scanning signal lines from each scanning driver 8 x1, x2, x
3,…,xn上にそれぞれ供給される走査信号x1,x 3, ..., scanning signals x1, x being respectively provided on xn
2,x3,…,xnの反転を示している。 2, x3, ..., it shows the reversal of xn. 図13gは図11中の画素12のうちのP1内のトランジスタ10のソースドレイン電極間の電圧差を斜線により示している。 Figure 13g shows the shaded the voltage difference between the source and the drain electrodes of the transistor 10 in P1 of the pixels 12 in FIG.

【0007】図13gを簡単に説明する。 [0007] The brief description of the Figure 13g. 最初の1H中においては、画素P1対応のトランジスタ10のソース電極にはデータ信号配線y1から表示用データ信号としてビデオ信号が供給されている。 During the first 1H, the source electrode of the pixel P1 corresponding transistor 10 is the video signal is supplied as the display data signal from the data signal line y1. この1H中における前半期間TH1に走査信号配線x1を介してトランジスタ10のゲート電極に図13cのハイレベルつまりアクティブな走査信号x1が供給される。 High clogging active scanning signal x1 of FIG. 13c is supplied to the gate electrode of the transistor 10 through the scanning signal lines x1 in the first half period TH1 during this 1H. これによって、画素P1対応のトランジスタ10がONするから、前半期間TH1ではこのトランジスタ10のドレイン電極に画素電極が接続されている画素P1内の液晶部内には液晶容量として前記データ信号配線y1からのビデオ信号が書き込まれる。 Thus, because the pixel P1 corresponding transistor 10 of turns ON, the the liquid crystal portion in the pixel P1 to the pixel electrode to the drain electrode of the first half period TH1 in the transistor 10 is connected from the data signal lines y1 as the liquid crystal capacitance the video signal is written.

【0008】この1Hの後半期間TH2は、走査信号配線x1に供給される走査信号x1のレベルがローレベルつまりノンアクティブになるので、画素P1対応のトランジスタ10はOFFになり、トランジスタ10は高インピーダンスとなり画素電極の電位は前半期間Tlのレベルが保持される。 [0008] period TH2 later in this 1H, since the level of the scanning signals x1 supplied to the scanning signal lines x1 becomes low, i.e. non-active, the pixel P1 corresponding transistor 10 becomes OFF, the transistor 10 is high impedance the potential of the next pixel electrode levels of the first half period Tl is maintained. 次の1Hにおける期間TH3以降もトランジスタ10はOFFである。 Even transistor 10 period TH3 later in the next 1H is OFF. この場合、画素P1 In this case, the pixel P1
の対向電極に印加されるコモン信号COMの電位は1H The common signal COM potential applied to the counter electrode of 1H
ごとに変動するので、それに合わせて画素P1の画素電極の電位はコモン信号COMの電位と同じ振幅電位で変動する。 Since it changes every potential of the pixel electrode of the pixel P1 accordingly varies with the same amplitude potential as the common signal COM potential. これを示した図が図13gの点線で示される下半分の波形である。 Shows this is the waveform of the lower half shown by the dotted line in FIG. 13 g. この下半分の点線の波形はトランジスタ10においてはドレイン電位の波形にも相当する。 Also it corresponds to the waveform of the drain potential in dotted line waveform transistor 10 of the lower half.

【0009】図13gの実線で示される上半分の波形はデータ信号配線y1上のビデオ信号つまりトランジスタ10のソース電極の電位であるから、トランジスタ10 [0009] half of the waveform on indicated by the solid line in FIG. 13g is because the potential of the source electrode of the video signal, i.e. the transistor 10 on the data signal line y1, the transistor 10
のソースドレイン電極間の電位差は、点線の波形と実線の波形の電位差つまりビデオ信号とコモン信号COMとの合計振幅になり、これは図13gで斜線で図示されている。 The potential difference between the source and the drain electrodes of the the sum amplitude of the potential difference, that the video signal and the common signal COM dashed waveform and the solid line waveform, which is shown by oblique lines in FIG. 13 g.

【0010】このように、走査信号x1は1H期間中のある期間この例では前半期間TH1でハイレベルでアクティブの状態になりトランジスタ10が0Nするが、それ以降の1垂直期間中はローレベルでノンアクティブ状態となっているから、トランジスタ10のOFF期間におけるソース電極とドレイン電極との間の前述の最大印加電圧時間は、ON期間と比べて相当長い間の期間にわたって印加されていることになる。 [0010] Thus, the scanning signals x1 transistor 10 is 0N Suruga activated state at a high level in the first half period TH1 in a period this example of in the 1H period, during subsequent one vertical period at a low level because they become inactive state, above the maximum applied voltage time between the source electrode and the drain electrode in the OFF period of the transistor 10, it will have been applied for a period of between corresponding longer than the oN period .

【0011】以上は、一般的なアクティブマトリクス型液晶画像表示装置の動作の概略であるが、同タイプの画像表示装置としてはこの他に、フィールド順次カラー方式液晶画像表示装置が存する。 [0011] The above is the outline of the operation of a general active matrix type liquid crystal image display device, as an image display device of the same type In addition, the field sequential color system liquid crystal image display device resides. 次にこのフィールド順次カラー方式を使用した液晶画像表示装置について説明する。 It will now be described liquid crystal image display device using this field sequential color system.

【0012】液晶画像表示装置における大型画面には投射型があり、この投射型は、液晶表示体に光をあててスクリーンに投影することで比較的容易に大型の画面を得ることが可能である。 [0012] There is a projection for large screen in the liquid crystal image display device, the projection may be relatively easily obtain a large screen by projecting on a screen by applying light to the liquid crystal display element . カラー化の方法として、同時加法混色と称されて投射光を赤、緑、青に分け、それぞれ1 As a method for color reduction divides the projection light is referred to as a co-additive color mixing of red, green, blue, respectively 1
枚ずつの液晶表示装置を用いる方法と、併置加法混色と称されて液晶表示装置を1枚用いて直視型と同様にその1枚中に赤、緑、青の画素を設ける方法とがある。 A method using a liquid crystal display device of each sheet, collocated red in its one Similar to be referred to as additive color LCD direct view device using one of the type, green, and a method of providing a blue pixels.

【0013】しかし前者は、高解像度が得られる反面高価であり、後者は安価であるものの解像度が得られない欠点がある。 [0013] However the former is expensive although the high resolution can be obtained, the latter has the drawback that not obtained the resolution of what is inexpensive. この問題点の解決法として、1画素で赤、 As a solution of this problem, it red in one pixel,
緑、青を時分割で表示させるフィールド順次カラー方式が挙げられる。 Green, and a field sequential color system to be displayed in a time-division blue. このフィールド順次カラー方式では、1 In the field sequential color system, 1
枚の液晶表示装置で同時加法混色と同様な高精細が得られしかも小型化が可能であるが、1垂直期間、NTSC Although sheets similar high definition simultaneously additive color mixing in the liquid crystal display device is capable of resulting Moreover miniaturization, one vertical period, NTSC
方式を例にとると16msec内で赤、緑、青の各色に対応する画像を表示させるため、ゆるされる時間が5〜 Red in 16msec Taking scheme as an example, green, to display an image corresponding to each color of blue, the time allowed 5
6msecとなる。 The 6msec. これより、フィールド順次カラー方式は通常方式である同時加法混色方式と比較して少なくとも3倍のトランジスタの高速化と高速応答の液晶材料が必要になる。 From this, the field sequential color scheme faster a liquid crystal material of the high-speed response of at least 3 times the transistors over the same additive color mixing method is required is usually scheme.

【0014】従来の、アクティブマトリクス液晶画像表示装置に用いられているツイストネマチック(TN:Tw [0014] The conventional twisted nematic used in the active matrix liquid crystal image display device (TN: Tw
isted Nematic)モードの応答は、おおよそ10msec Response of isted Nematic) mode, approximately 10msec
であるので実現は難しく、そこで、高速応答の液晶材料として、そのようなツイストネマチックモードに比較して、1けたから2けた程度速く、視角特性の面でも非常に有利なπセルの光学変換モードがある。 Since it is realized is difficult, therefore, as the liquid crystal material of the high-speed response, as compared to such twisted nematic mode, fast degree two orders from the 1 digits, optical conversion mode highly advantageous π cell in terms of viewing angle characteristic there is.

【0015】πセルモードは、プレチルト角が基板間の中心面に対して面対称の関係で配向された構造であり、 The π cell mode, the pretilt angle is structure oriented in relation symmetrical with respect to the center plane between the substrates,
配向状態は基板間に電位が印加されていない時は、スプレー配向であり、それから、電位を印加するとベンド配向に移行する。 When the orientation state in which the potential is not applied between the substrates are spray orientation, then, shifts to the bend alignment by applying a potential. さらに、電位を印加するとベンド配向の液晶分子が基板と垂直に配向し光が透過する状態になる。 Further, the liquid crystal molecules of the bend orientation is in a state of transmitting light oriented perpendicular to the substrate upon application of a potential.

【0016】液晶画像表示装置としては、ベンド配向における上記2つの状態で、偏光子を両側に設けその偏光子の方向を操作することでベンド配向の電圧が印加しているとき、光が透過するか、もしくは、透過させないようにすることによって表示を行うようにしている。 [0016] As a liquid crystal image display device, the above two states in bend alignment, when the voltage of the bend alignment by manipulating the direction of the polarizer provided a polarizer on both sides is applied, light is transmitted through or, or, so that display is performed by so as not to transmit. このπセルモードの駆動法として次の2つの技術が開示されている。 The following two techniques have been disclosed as a driving method of the π cell mode.

【0017】つまり、特開昭61―116329号公報では、πセルの駆動をマトリクス状に能動スイッチング素子を形成し、液晶を制御する方法の記述がなされている。 [0017] That is, in JP-A-61-116329, the driving of π cells to form an active switching device in a matrix, a description of a method of controlling the liquid crystal have been made. また、特開昭61―128227号公報では、液晶パネル(πセル)において、表示情報に対応しない0. Further, in JP-A-61-128227, the liquid crystal panel ([pi cells), does not correspond to the display information 0.
lmsec以上50msec以下のON電圧を印加することによって高速応答を行う記述がなされている。 Description of performing high speed response has been made by applying a 50msec following ON voltage than Lmsec.

【0018】また、高速用の液晶の駆動方法として、本出願人は特願平5―320335で、液晶表示装置における駆動電圧供給部を設け、該駆動電圧供給部は、照射光に対する液晶の所定透過率または反射率を得る印加電圧としての信号電圧を印加する前に、少なくとも信号電圧よりその絶対値が大きい第1予備電圧を画素に印加し、さらに、その第1予備電圧を印加後に、信号電圧よりもその絶対値が小さい第2予備電圧を印加することによって、液晶の応答速度を改善する方法を提案している。 Further, as the liquid crystal driving method for high speed, the applicant in Japanese Patent Application 5-320335, a driving voltage supply unit in the liquid crystal display device provided, the driving voltage supply unit, a liquid crystal having a predetermined with respect to the irradiation light before applying the signal voltage as an applied voltage for obtaining the transmittance or reflectance by applying the first preliminary voltage and the absolute value of at least the signal voltage is large in the pixel, further later applies the first preliminary voltage and the signal by applying the second preliminary voltage absolute value that is smaller than the voltage, it has proposed a method for improving the response speed of the liquid crystal.

【0019】 [0019]

【発明が解決しようとする課題】上述したようにツイストネマチック以外の液晶を用いた場合では、液晶に表示用の信号を印加する前に特殊な駆動、一般には、表示のための信号電圧レベルよりも高いレベルの電圧をデータドライバから供給する必要があった。 [0005] In case of using the liquid crystal other than the twisted nematic As described above, a special drive before applying the signal for display on the LCD, in general, than the signal voltage level for display it is necessary to supply also a high level voltage from the data driver. このため、データドライバを構成するトランジスタの耐圧をあげる必要を生じ、このトランジスタのサイズ拡大によるデータドライバの面積増大、さらには液晶画像表示画面の周辺部いわゆる額縁の増大またコストの上昇を招来していた。 Therefore, it necessary to increase the breakdown voltage of the transistors constituting the data driver, increasing the area of ​​the data driver according to the size enlargement of the transistor, and further have lead to increased also increase the cost of the peripheral portion so-called frame of the liquid crystal image display screen It was.

【0020】このため、例えば特願平5ー320335 [0020] For this reason, for example, Japanese Patent Application No. 5 over 320,335
においては、電圧印加の手段としてストライプ状に配線した対向電極を使用した例が示されているが、対向電極を走査信号配線と平行になるようにストライプに配線しているために、配線インピーダンスの劣化によりコントラスト画質など表示品位の低下を招来していた。 In is example using a counter electrode is wired in a stripe shape as a means of voltage application is shown, in order that the wiring in a stripe so that the counter electrodes parallel to the scanning signal wiring, the wiring impedance It was lead to a decrease in display quality such as contrast image quality due to deterioration. また、 Also,
ストライプ状に配置するため開口率の低下つまり液晶への光透過に利用できない面積の増大を招き、高開口率設計が困難であるという課題があった。 Causes an increase in area which can not be used for an optical transmission of decrease in aperture ratio that is the liquid crystal for placement in stripes, high aperture ratio design there has been a problem that it is difficult.

【0021】その他、特開平61ー128227号公報に記述されているπセルモード駆動方法では、表示情報の中で電圧が低い期間が長く存在する場合には液晶にベンド配向を維持するために必要な電圧が印加されない期間が長くなるので配向が初期のスプレー配向に戻るという課題があった。 [0021] Other, a π cell mode driving method described in JP-A-61-1 128 227, when a voltage lower period long existed in the display information is necessary to maintain the bend alignment liquid crystal orientation has a problem that return to the initial splay alignment since the period in which such voltage is not applied is increased.

【0022】 [0022]

【課題を解決するための手段】本発明のアクティブマトリクス型液晶画像表装置においては、表示用のデータ信号をそれぞれ供給する複数のデータ信号配線と走査信号をそれぞれ供給する複数の走査信号配線とがマトリクス状に配置され、これら配線の交点においてデータ信号配線には3端子型アクティブ素子の一端子側電極が、また走査信号配線には前記アクティブ素子の駆動端子側電極が接続され、このアクティブ素子の他端子側電極に画素を構成する画素電極が接続され、該画素は前記画素電極と対向電極との間に液晶部を含むものであり、かつ前記対向電極には対向電極駆動回路からコモン信号が共通に供給され前記対向電極駆動回路は、画像に影響が無い期間で前記対向電極に与えるコモン信号を少なくとも2 In an active matrix liquid crystal image display device of the present invention According to an aspect of the, and a plurality of data signal lines for supplying a data signal each with a plurality of supply scanning signals respectively scanning signal lines for display are arranged in a matrix, one terminal side electrodes of the three-terminal active element in the data signal line at the intersection of these wirings, and the drive terminal side electrodes of the active element is connected to the scanning signal lines, the active element is connected to a pixel electrode constituting the pixel to the other terminal side electrodes, pixel are those comprising a liquid crystal portion between the pixel electrode and the counter electrode, and the common signal from the counter electrode driving circuit to the counter electrode is commonly supplied, the counter electrode driving circuit, a common signal to be supplied to the counter electrode during the period affects the image is not at least 2
値以上可変させて供給し、前記期間中に前記各走査信号を一斉にアクティブにするものにおいて、前記対向電極駆動回路は、 前記画像に影響が無い期間で、表示の為の Supplied by the variable or value, in which active simultaneously the scanning signal during the period, the counter electrode driving circuit in the period to have no influence on the image display for
照射光に対する液晶の所定の透過率または反射率を得る Obtaining a predetermined transmittance or reflectance of the liquid crystal with respect to the irradiation light
印加電圧としての信号電圧を印加する前に、コモン信号 Before applying the signal voltage as an applied voltage, the common signal
として、信号電圧印加時点の電圧より絶対値が大きい電 As the absolute value than the voltage of the signal voltage application time points is greater electrostatic
圧を印加することによって、少なくとも該信号電圧より By applying a pressure, of at least the signal voltage
絶対値が大きい第1予備電圧を該画素に印加すると共 Co when the first preliminary voltage having a large absolute value is applied to the pixel
に、信号電圧を印加する前で、かつ前記第1予備電圧の To, before applying the signal voltage, and the first preliminary voltage
印加後に、該信号電圧よりもその絶対値が小さい第2予 After application, the second pre absolute value is smaller than the signal voltage
備電圧を印加する構成であることを特徴とすることによって前述した課題を解決している。 Solves the problems described above by being a configuration to apply a Bei voltage.

【0023】 前記第1予備電圧の値が、好ましくは、前 The value of the first preliminary voltage is preferably, before
記データ信号配線を駆動するデータドライバのトランジ Transient data driver for driving the serial data signal line
スタ耐圧よりも高い値である Is a higher value than the static breakdown voltage.

【0024】 前記対向電極駆動回路は少なくとも、制御 [0024] The counter electrode driving circuit at least, control
信号が入力される入力回路と、該入力回路の出力部とグ An input circuit to which a signal is input, an output unit and grayed of the input circuit
ランドとの間に、互いに直列に接続された2つの抵抗の Between the lands, two resistors connected in series with each other
複数組からなる自動振幅調整回路と、該自動振幅調整回 And automatic amplitude adjusting circuit comprising a plurality of sets, the automatic amplitude adjusting times
路に接続され、この自動振幅調整回路からの複数の信号 Is connected to the road, the plurality of signals from the automatic amplitude adjusting circuit
が入力されると共に、制御信号により前記複数の信号の Together are input, the control signal of the plurality of signals
うちの一つを選択的に出力するスイッチ手段と、このス A switching means for outputting one selectively in out, the scan
イッチ手段に接続され、対向電極にコモン信号を供給す It is connected to the switch means, to supply the common signal to the counter electrode
る直流調整回路とから構成されている。 And a direct current adjusting circuit that.

【0025】 好ましくは、前記対向電極駆動回路は、少 [0025] Preferably, the counter electrode driving circuit, low
なくとも電源生成装置と、その共通ゲートに反転信号が A power generating device even without, the inverted signal to the common gate
供給されるPchのMOS電界効果型のトランジスタと And the Pch MOS field-effect transistor to be supplied
NchのMOS電界効果型のトランジスタで構成される Composed of Nch MOS field-effect transistor
CMOS回路と、制御回路からの信号に応じて、該電源 A CMOS circuit, in response to a signal from the control circuit, the power source
生成装置から該CMOS回路に対して供給されるハイレ Haile from generator is supplied to the CMOS circuit
ベル電源レベルを選択する第1のスイッチと、制御回路 A first switch for selecting the bell power level, the control circuit
からの信号に応じて、該電源生成装置から該CMOS回 In response to a signal from, the CMOS times from the power source generating device
路に対して供給されるローレベル電源レベルを選択する Selecting a low level power level supplied to the road
第2のスイッチと、制御信号の入力に応答して、前記電 A second switch, in response to an input of the control signal, the electrostatic
源生成装置からCMOS回路に供給される前記ハイレベ The supplied to CMOS circuits from the source generator Hairebe
ル電源とローレベル電源との中間電位か、またはCMO Or intermediate potential between Le power supply and low-level power supply, or CMO
S回路の出力のいずれかを選択するための第3のスイッ The third switch for selecting one of the outputs of the S circuit
チとから構成されている。 It is composed of a switch.

【0026】好ましくは、前記液晶部における液晶が、 [0026] Preferably, the liquid crystal in the liquid crystal portion,
ベンド配向とスプレー配向とをもつ液晶であって、表示を行うべく所定の初期の―定期間中に前記画素電極と対向電極との間の液晶部に初期電圧を印加して前記液晶部内の液晶の分子をスプレー配向からベンド配向にし、その後、所定の時間幅をもつ休止期間の間、前記印加電圧を前記初期電圧より低い電圧にする動作を少なくとも1 A liquid crystal having a bend alignment and splay alignment, in order to perform the display of the predetermined initial - liquid crystal by applying an initial voltage to the liquid crystal unit between the pixel electrode and the counter electrode in between periodic in the liquid crystal portion the molecules to the bend alignment from the spray orientation, then during the idle period having a predetermined time width, an operation of the applied voltage to a voltage lower than the initial voltage of at least 1
回以上繰り返す。 It repeated one or more times.

【0027】さらに好ましくは前記休止期間が1m秒以上3秒以内である。 Furthermore preferably within 3 seconds the suspension period than 1m sec.

【0028】好ましくは前記初期電圧の印加を前記対向電極駆動回路によって行う。 [0028] Preferably performs the application of the initial voltage by the counter electrode driving circuit.

【0029】さらに好ましくは前記休止期間の動作を、 [0029] Further preferably the operation of the rest period,
前記対向電極に印加する電圧を変えることによって行う。 It carried out by changing the voltage applied to the counter electrode.

【0030】さらに好ましくは前記休止期間の動作を、 [0030] Further preferably the operation of the rest period,
前記画素電極に印加する電圧を変えることによって行う。 It carried out by changing the voltage applied to the pixel electrode.

【0031】本発明のアクティブマトリクス型液晶画像表示装置は、前記データ信号配線への表示用データ信号の供給の初期、最大でも1/2水平期間以内の期間、前記対向電極の電位を正規とし、その後、対向電極の電位をデータ信号配線のデータ信号の極性における液晶に電圧を印加しない方向の電位レベルに近付ける構成によって前述した課題を解決している。 The active matrix type liquid crystal image display device of the present invention, the data signal initial supply of the display data signal to the line, a period of up to 1/2 horizontal period at the maximum, the potential of the counter electrode is a normal, After that, to solve the problems described above by the configuration approximating the potential of the counter electrode in the direction of the potential level where no voltage is applied to the liquid crystal in the polarity of the data signal of the data signal lines.

【0032】好ましくは前記対向電極駆動回路が、前記コモン信号の振幅を少なくとも2つ以上の振幅に調整可能な振幅調整回路を含む。 [0032] Preferably the counter electrode driving circuit includes an adjustable amplitude adjustment circuit into at least two amplitude the amplitude of the common signal.

【0033】 [0033]

【発明の実施の形態】以下、本発明の実施の形態に係る液晶画像表示装置について図1を参照して詳細に説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a liquid crystal image display device according to the embodiment of the present invention with reference to FIG. 1 will be described in detail. まず、液晶の駆動法には、表示すべき信号電圧より高い電圧を第1の予備電圧として印加した後に該信号電圧より低い電圧を第2の予備電圧として印加することによりその後の表示時の液晶の応答速度を向上させる駆動法があるが、本発明の実施の形態1においては、この駆動法に基づいて説明することにする。 First, the liquid crystal driving method, then the display when the liquid crystal is by applying a lower than the signal voltage voltage as the second preliminary voltage after applying a voltage higher than the signal voltage to be displayed as the first preliminary voltage there is a driving method to improve the speed of response, but in the first embodiment of the present invention, will be explained on the basis of this driving method.

【0034】図1において、従来の液晶画像表示装置と同―に係る部分については同一の符号を付し、その同一の符号に係る部分については従来と同様であるからその詳しい説明は省略する。 [0034] In FIG. 1, the same as the conventional liquid crystal image display device - denoted by the same reference numerals portion relating to, its detailed explanation because the parts relating to the same reference numerals are the same as the conventional omitted. 1は対向電極駆勤回路であり、 1 is a counter electrode KaTsutomu circuit,
この対向電極駆動回路1は、入力回路2、自動振幅調整回路3、および直流調整回路4で基本的に構成されている。 The counter electrode driving circuit 1 includes an input circuit 2, which is basically composed of the automatic amplitude adjusting circuit 3, and the DC regulating circuit 4. 入力回路2には制御回路7から反転信号FRPがバスライン6を介して供給される。 The input circuit 2 inverting the signal FRP is supplied through the bus line 6 from the control circuit 7. 自動振幅調整回路3は入力回路2に接続されているとともに、制御回路7から制御信号A,Bが制御信号バスライン5を介して供給される。 With automatic amplitude adjustment circuit 3 is connected to the input circuit 2, a control signal A from the control circuit 7, B is supplied via a control signal bus line 5. 制御回路7からの制御信号A,Bの後述する入力タイミングと自動振幅調整回路3とで自動的に設定される振幅レベルとにより、対向電極バスライン11に出力されるコモン信号COMの電位つまり画素12を構成する対向電極の電位を任意に設定できるようにしている。 Control signal A from the control circuit 7, and by the automatically chosen amplitude level at the input timing and the automatic amplitude adjusting circuit 3 to be described later B, common signal COM potential clogging pixels output to the counter electrode bus line 11 and to be able to arbitrarily set the potential of the counter electrode constituting the 12.
直流調整回路4は自動振幅調整回路3に接続され対向電極バスライン11にコモン信号COMを供給する。 DC adjustment circuit 4 is supplied to the counter electrode bus line 11 is connected to the automatic amplitude adjustment circuit 3 and the common signal COM.

【0035】図1に示されている対向電極駆動回路1の詳細を図2および図3を参照して説明する。 [0035] The details of the counter electrode driving circuit 1 shown in FIG 1 with reference to FIGS. 2 and 3 will be described. 図3aは制御回路7から自動振幅調整回路3内の入力回路2へ与えられる反転信号FRPの波形を示している。 Figure 3a shows an inversion signal FRP of the waveform supplied from the control circuit 7 to the input circuit 2 of the automatic amplitude adjusting circuit 3. この反転信号FRPは1垂直周期(1フィールド)ごとに振幅が「1」「0」に反転する信号である。 The inverted signal FRP is a signal amplitude for each one vertical period (one field) is inverted to "1", "0". 入力回路2に入力された反転信号FRPは該入力回路2内で入力抵抗Rs Inversion signal FRP inputted to the input circuit 2 is input resistance Rs in the input circuit 2
と帰還抵抗Rfとできまる定数で増幅されてから、自動振幅調整回路3に与えられる。 After being amplified by the full constant can feedback resistor Rf and, given the automatic amplitude adjusting circuit 3.

【0036】ここで、自動振幅調整回路3は3つの振幅調整回路31、32、33で構成されている。 [0036] Here, the automatic amplitude adjusting circuit 3 is composed of three amplitude adjustment circuits 31, 32 and 33. 制御回路7からの制御信号バスライン5は制御信号Aのバスライン5Aと制御信号Bのバスライン5Bとの2つのバスラインからなっている。 The control signal bus line 5 from the control circuit 7 consists of two bus lines of the bus line 5B of the bus line 5A of the control signal A control signal B. それぞれのバスライン5A,5B Each of the bus line 5A, 5B
はそれぞれアナログスイッチ20内の端子SWl、SW Terminals SWl of each in the analog switch 20, SW
2に接続されている一方、振幅調整回路31,32および33はそれぞれアナログスイッチ20の入力端子IN While connected to 2, the input terminal IN of each of the amplitude adjustment circuits 31, 32 and 33 the analog switches 20
I、IN2およびIN3に個別に対応して接続されている。 It is connected individually corresponding to I, IN2 and IN3.

【0037】各振幅調整回路31,32,33はそれぞれ入力回路2の出力部とグランドとの間に互いに直列に接続された2つの抵抗R1,R2;R3,R4;R5, The two resistors connected in series with each other between the output and the ground for each amplitude adjustment circuits 31, 32 and 33 respectively input circuit 2 R1, R2; R3, R4; R5,
R6を有し、各抵抗の共通接続部がそれぞれアナログスイッチ20の入力端子IN1,IN2,IN3に接続されている。 Has R6, common connection of the resistors are respectively connected to input terminals IN1, IN2, IN3 of the analog switch 20. この接続構成によりこれら直列に接続された2つの抵抗の抵抗値の定数を適宜に選定することにより入力回路2から出力される反転信号FRPの振幅レベルを個別に決めることができる。 This connection structure can determine the inversion signal FRP amplitude level outputted from the input circuit 2 by selecting the appropriate constant resistance value of the connected two resistors in these series individually. ここでは振幅調整回路3 Here amplitude adjustment circuit 3
1の振幅レベルをVHに、振幅調整回路32の振幅レベルを0、振幅調整回路33の振幅レベルをl/2・VH 1 of the amplitude level VH, the amplitude level of the amplitude adjusting circuit 32 0, the amplitude level of the amplitude adjusting circuit 33 l / 2 · VH
とする。 To. アナログスイッチ20の真理値表は次に掲げる表1のとおりである。 Truth table for the analog switch 20 are shown in Table 1 listed below.

【0038】 [0038]

【表1】 [Table 1]

【0039】この表1について説明すると、A,Bは制御信号であり、A=0,B=0のときは振幅調整回路3 [0039] Referring to the Table 1, A, B is a control signal, the amplitude adjustment circuit 3 when A = 0, B = 0
1の出力が選択されてアナログスイッチ20の端子IN The output of 1 is selected and the terminal IN of the analog switch 20
1に与えられ端子OUTから出力され、A=0,B=1 Is output from the given terminal OUT 1, A = 0, B = 1
のときは振幅調整回路32の出力が選択されてアナログスイッチ20の端子IN2に与えられ端子OUTから出力され、A=1,B=0のときはいずれの振幅調整回路の出力も選択されず端子OUTから出力されない。 Amplitude output of the adjustment circuit 32 is selected and output from the terminal OUT is applied to the terminal IN2 of the analog switch 20, A = 1, B = 0 terminals not selected the output of any of the amplitude adjusting circuit when the when the not output from OUT. A= A =
1,B=1のときは振幅調整回路33の出力が選択されてアナログスイッチ20の端子IN3に与えられ端子O 1, B = 1 terminal O is supplied to the terminal IN3 of the analog switch 20 is selected and output of the amplitude adjustment circuit 33 when the
UTから出力される。 Is output from the UT. これら端子OUTから出力される反転信号FRPは、直流調整回路4で直流調整されてコモン信号COMとして対向電極バスライン11に供給される。 Inversion signal FRP which is output from the terminals OUT is galvanically adjusted by the DC regulating circuit 4 is supplied to the counter electrode bus lines 11 as a common signal COM. したがって、図3b,cでそれぞれ示す波形の制御信号A、Bが入力される場合には、図3中の期間は入力IN1、つまり振幅調整回路31の振幅レベルVH Accordingly, FIG. 3b, when the control signal A of waveforms shown respectively in c, and B are input, the period in FIG. 3 inputs IN1, i.e. the amplitude level VH of the amplitude adjustment circuit 31
が選択され、同様に期間は振幅調整回路32の振幅レベル0が選択され、期間は振幅調整回路33の振幅レベル1/2・VHが選択される。 Is selected, and likewise period is selected amplitude level 0 of the amplitude adjustment circuit 32, the period is the amplitude level 1/2 · VH of the amplitude adjusting circuit 33 is selected. これより対向電極駆動回路1からのコモン信号COMは図3dで示す波形になる。 Common signal from the counter electrode driving circuit 1 than this COM is a waveform shown in FIG 3d.

【0040】入力回路2を介して自動振幅調整回路3に供給される反転信号FRPは図3aで示すように1フィールド毎に振幅レベルが「1」「0」に反転する信号波形であるからコモン信号COMの波形は、反転信号FR The common because inversion signal FRP supplied to the automatic amplitude adjusting circuit 3 through the input circuit 2 is a signal waveform whose amplitude level every field as shown in Figure 3a is inverted to "1", "0" signal COM of the waveform, inverted signal FR
Pの波形に従って1フィールド毎に振幅が反転する波形になる。 Amplitude for each field is a waveform that inverts according P wave. 1フィールド期間中のの期間は表示される期間を示し走査バスラインx1〜xnは最上段の走査バスラインx1から順に画素トランジスタ10をONさせるタイミングになる。 1 period of during field period scan bus lines x1~xn indicates a period to be displayed is the timing to turn ON the pixel transistors 10 in order from the uppermost scanning bus line x1. 期間、は表示に関係がない期間であり、それはビデオ信号のブランキング期間を使用してもよいし、また、任意に作製しても構わない。 Period, a period is not related to the display, it may be used blanking period of the video signal, also, it may be fabricated as desired. また表示用のデータ信号としてはビデオ信号でなくても他のデータ信号でも構わない。 As the data signals for display may be another data signal without video signal.

【0041】次に液晶のもう一方の電極つまり画素電極に印加されるビデオ信号の状態について図4を参照して説明する。 [0041] Referring now to FIG. 4 described state of the video signal applied to the other electrode, i.e. the pixel electrode of the liquid crystal. 図4aに図3dのコモン信号COMの波形を示している。 Shows a common signal COM of the waveform of FIG. 3d in Figure 4a. 図4bにデータドライバ9からデータ信号配線y1上に印加されるビデオ信号の波形を示し、図4 Figure 4b to show the waveform of the video signal applied from the data driver 9 on the data signal lines y1, 4
cに走査ドライバ8から走査信号配線x1〜xn上に印加される走査信号x1〜xn(説明の理解のため走査信号配線の符号と同一としている。)の波形を示している。 Shows the waveform of the scanning signal x1 to xn applied on the scanning signal lines x1 to xn (are the same as the sign of the scanning signal lines for the understanding of the description.) From the scanning driver 8 to c. ここで、ビデオ信号はデータドライバ9から共給される信号を示すが、データドライバ9のサンプルホールドの方法をこのデータドライバ9内で行うか、液晶表示パネルA内で行うかでコモン信号COMとビデオ信号との極性は逆になるが、ここでは分かりやすく、液晶表示パネルA内でホールドする信号の例を示す。 Here, the video signal indicates a signal co fed from the data driver 9, whether to perform a method for sampling and holding the data driver 9 in the data driver within 9, the common signal COM in or carried out within the liquid crystal display panel A the polarity of the video signal is reversed, where clarity, an example of a signal to be held in the liquid crystal display panel a. 図4中の期間は図3中のと同様な期間を示している。 Period in FIG. 4 shows the door similar period in FIG.
期間は表示電圧Von(=1/2・VH)レベルより高い電圧である第1予備電圧Vp1(=VH)の期間であり、期間は液晶に印加される電圧が表示電圧Von Period is a time period display voltage Von (= 1/2 · VH) first preliminary voltage is higher than the level voltage Vp1 (= VH), the period displayed is a voltage applied to the liquid crystal voltage Von
よりは低い電圧である第2予備電圧Vp2(=0)の期間である。 Than is the duration of a low voltage second preliminary voltage Vp2 (= 0). ここでは、第2予備電圧Vp2を0レベルにしている。 Here, it is the second preliminary voltage Vp2 to zero level.

【0042】液晶表示体を構成する液晶セルは表示電圧Vonのみ印加すると光学的に十分に応答しないから、 [0042] Since not optically respond well when the liquid crystal cell constituting the liquid crystal display element is applied only display voltage Von,
その液晶セルに、所定の透過率または反射率を得る信号電圧を印加する前に、少なくとも信号電圧Vonよりもその絶対値が大きい第1予備電圧Vp1を印加し、さらに、第1予備電圧Vp1と表示電圧Vonを印加する期間の間に、少なくとも表示電圧Vonよりもその絶対値が小さい第2予備電圧Vp2を印加する期間を設けているのである。 On the liquid-crystal cell, before applying the signal voltage to obtain a predetermined transmittance or reflectance by applying the first preliminary voltage Vp1 its absolute value than the least signal voltage Von is high, further, the first preliminary voltage Vp1 during the period for applying the display voltage Von, it is the is provided a period for applying the second preliminary voltage Vp2 its absolute value than the least display voltage Von is small.

【0043】さらに、第1予備電圧Vp1の印加期間と第2予備電圧Vp2の印加期間は表示電圧Vonの印加期間よりも短いことが必要である。 [0043] Further, the application period and the application period of the second preliminary voltage Vp2 of the first preliminary voltage Vp1 is required to be shorter than the application period of the display voltage Von. また、ここで用いられる液晶はd×Δn>λ/2または2d×Δn> The liquid crystal used here d × Δn> λ / 2 or 2d × [Delta] n>
λ/2(ただし、d×Δnは、液晶分子の変位に伴うリターデイションつまり表示のための照射光が液晶層を一度通過する場合に液晶分子の有する光の複屈折率効果による常光成分と異常光成分との間での液晶セルの光の道のりの差を示している。 lambda / 2 (although, d × [Delta] n is a normal light component by the birefringence effect of the light having the liquid crystal molecules when the irradiation light for the retardation clogging indication accompanying the displacement of the liquid crystal molecules pass through once the liquid crystal layer shows the difference between the way of light of the liquid crystal cell between the abnormal light component.

【0044】また、dは液晶セルの厚さ、Δnは液晶の屈折率異方性による常光の屈折率と異常光の屈折率との差、λは照射光波長)を満たす液晶を利用し、表示を行う前に常に一たんモード0への分子配向を変化させる第1予備電圧Vp1を印加し、さらに第1予備電圧Vp1 [0044] In addition, d is the thickness of the liquid crystal cell, [Delta] n is the difference between the refractive index of the ordinary light due to the refractive index anisotropy of the liquid crystal and an extraordinary refractive index of, lambda utilizes a liquid crystal satisfying the irradiation light wavelength), applying a first preliminary voltage Vp1 changing constantly molecular orientation in the mono-mode zero before the display, further first preliminary voltage Vp1
の印加後に一次ピークとなる電圧より低い第2予備電圧Vp2によって液晶分子を緩和させ、その後、印加される表示電圧Vonによって表示する。 Of to relax the liquid crystal molecules after the lower voltage as a primary peak second preliminary voltage Vp2 application, then displayed by the applied display voltage Von.

【0045】ここで、モード0とは横軸に液晶セルへの印加電圧、縦軸に光透過率をとった場合に光透過率が極大となるときの印加電圧から印加電圧を増加すると光透過率が低下してくるが、このとき最も高電圧の印加電圧側での透過率最小となる点のことであり、一次ピークとはこの光学特性がモード0となる電圧より徐々に電圧を低下させたときに一番初めに明状態つまり前記光透過率が極大となる点のことである。 [0045] Here, the voltage applied to the liquid crystal cell on the horizontal axis of the mode 0, when taking the light transmittance on the vertical axis when light transmittance is increased the applied voltage from the applied voltage when the maximum light transmission Although the rate is lowered, this case is that the point at which the minimum transmittance in the most high-voltage applied voltage side and gradually decreases the voltage from the voltage which the optical characteristic is mode 0 from the primary peak bright state, that the light transmittance is a point that reaches a maximum at the beginning most when the.

【0046】ここで上記した液晶セルへの印加電圧は、 The voltage applied to the here liquid crystal cell described above,
画素電極の電位とそれと対向する対向電極の電位(コモン電位)との電位差になるので、期間の画素電極側のビデオ信号は、所望の第1予備電圧Vp1のときのコモン信号電位VHを引いた値になる。 Since the potential difference between the potential of the counter electrode (common potential) that therewith facing the potential of the pixel electrode, the video signal of the pixel electrode of the period, minus the common signal potential VH when the desired first preliminary voltage Vp1 a value. これを説明の都合でビデオHとする。 This is referred to as video H at the convenience of explanation. また、期間は、第2予備電圧Vp2 Further, the time period, the second preliminary voltage Vp2
を0レベルとしているのでビデオ信号は0レベルにする。 Since the is set to 0 level video signal to zero level. そこで、第1予備電圧期間は、対向電極に印加されるコモン信号側の電位を充分に高い電圧VHに設定しておけば、反対側の画素電極に印加するビデオHはその分低い電圧でよいことになる。 Accordingly, the first preliminary voltage period, by setting the common signal side potential applied to the counter electrode to a sufficiently high voltage VH, video H applied to the pixel electrode of the opposite side may be correspondingly low voltage It will be.

【0047】これより、その電位をデータドライバ9の耐圧以下にすることにより、データドライバ9及び走査ドライバ8の駆動を第1予備電圧Vp1の印加とは関係なく耐圧電圧以下で行うことができる。 [0047] than this, by the potential below the breakdown voltage of the data driver 9, the driving of the data driver 9 and the scan driver 8 and the application of the first preliminary voltage Vp1 may be conducted in the following withstand voltage regardless. 期間は表示に影響がない期間であり、図4cに示す走査信号x1〜 Period is the period does not affect the display, scanning signals shown in FIG. 4c X1~
xnのようにその期間の間は一斉に画素トランジスタ1 Pixel transistor 1 during the period in unison as xn
0をONさせることにより全ての走査バスラインx1〜 All the scan bus line by turning ON the 0 X1~
xnそれぞれの画素12を構成する液晶の対向電極側に第1予備電圧Vp1と第2予備電圧Vp2とを印加することができる。 xn to the counter electrode side of the liquid crystal constituting each pixel 12 and the first preliminary voltage Vp1 can be applied to the second preliminary voltage Vp2.

【0048】以上により、データドライバ9と走査ドライバ8それぞれの耐圧を越えることなく、画素12内の液晶に高電圧を印加させることができるので、液晶を高速応答させての駆動ができるとともにデータドライバ9 The [0048] above, without exceeding the scanning driver 8, respectively breakdown voltage data driver 9, it is possible to apply a high voltage to the liquid crystal in the pixel 12, the data driver with a liquid crystal can be driven by high-speed response 9
および走査ドライバ8を低電圧で駆動できる。 And it can drive the scanning driver 8 at low voltage. また、これより画素トランジスタ10のサイズの縮小化と高速動作化も可能になり、回路の簡潔化を図ることができる。 This also from reduction and high-speed operation of the size of the pixel transistor 10 also becomes possible, it is possible to simplify the circuit.
このトランジスタサイズの縮小化は開口率の向上のみならず大型高精細液晶パネルとか超高精細液晶パの設計を容易化するという意味でその波及効果は高い。 Its ripple effect in the sense that this reduction of the transistor size to facilitate the large high definition liquid crystal panel Toka ultra high definition LCD Pas design not improve only the aperture ratio is high. 3端子型アクティブ素子としてのこの画素トランジスタは薄膜トランジスタ(TFT)でもバルクトランジスタ(MOS 3 The pixel transistors as terminal type active element, even a thin film transistor (TFT) bulk transistor (MOS
FET)でも構わない。 FET) may even.

【0049】また図4は、期間における走査信号x1〜xnそれぞれのタイミングを限定しているものではなく、当然、図で示している期間より短い時間で走査信号x1〜xnまでの期間を終了させても構わないし、 [0049] Also FIG. 4 is not intended to be limiting the timing of each scanning signal x1~xn in the period, of course, to end the period until the scanning signal x1~xn in a shorter time than the period that is shown in FIG. It may be,
次に示すフィールド順次カラー方式においても適用できることは言うまでもない。 Also it can of course be applied in the field sequential color scheme shown below.

【0050】図5を使ってフィールド順次カラー方式で上記の駆動を行う方法を説明する。 [0050] In the field sequential color system using the FIG. 5 illustrates a method of performing the above driving. 1フィールドを1/ One field 1 /
3フィールドずつの3つに分割しそれぞれ赤(R)、緑(G)および青(B)の色に割り当てる。 3 respectively divided into three portions field red (R), assigned to the color green (G) and blue (B). それぞれの第1予備電圧期間と第2予傭電圧期間とは図5aに示すコモン信号COMの波形のように表示に影響を与えない期間を選び、その期間の間、走査信号全ラインは図5cに示す走査信号x1〜xnによって一斉にONさせるようにする。 The respective first preliminary voltage period and the second 予傭 voltage period to select the time period that does not affect the display as common signal COM having the waveform shown in Figure 5a, during that period, the scanning signal all the lines in Figure 5c so as to simultaneously turned oN by a scanning signal x1~xn shown. また、表示期間における走査信号x The scanning in the display period signal x
1からxnまでの走査は期間の残り全期間を使用してもよいし、短い期間でも構わない。 Scan from 1 to xn is may be using the remaining whole period of time, it may be a short period. ここでは、図5b Here, as shown in FIG. 5b
で示すビデオ信号と図5cで示す走査信号x1〜xnのように表示に影響がない程度の短い期間に終了させるようにしている。 And so as to terminate in a short period of degree not to affect the display as the scan signal x1~xn indicated by the video signal and Figure 5c showing by. このようにすれば表示は画面ごとの切り替わり(面走査とも言う)が可能になりフリッカーなどを抑えられ最適な表示が実現できる。 Such display when the can (also referred to as surface scanning) of switches per screen possible will flicker or the like can realize the optimum display are suppressed. 以上のようにフィールド順次カラー方式および面走査のように高速駆動が必要な駆動では、液晶の応答速度とドライバの高速化とが求められるのでデータドライバ9と走査ドライバ8の低電圧駆動を可能にする本駆動は特に有効である。 Or field sequential fast drive requires the drive as a color scheme and surface scanning as, to enable low-voltage driving of since the speed of the liquid crystal response speed and the driver is determined as the data driver 9 scanning driver 8 this drive to is particularly effective.

【0051】次にコモン信号COM電圧の生成方法について、その他の例を説明する。 [0051] Next, a method of generating the common signal COM voltage, for explaining the other example. その構成は図2の自動振幅調整回路3に限定されるものではなく、他の構成として図6に示されるものでもよい。 Its configuration is not limited to the automatic amplitude adjusting circuit 3 of Figure 2 may be one shown in FIG. 6 as another configuration. 図6中の14はPch 14 in FIG. 6 Pch
のMOS電界効果型のトランジスタとNchのMOS電界効果型のトランジスタとで構成されるCMOS回路であり、それらトランジスタの共通ゲート電極には反転信号FRPが制御回路から共通に供給される。 A CMOS circuit in a MOS field effect transistor and a Nch MOS field-effect transistor configured, the common gate electrode thereof transistor is supplied to the common from inverted signal FRP is a control circuit. 15は制御回路からの制御信号Aの入力に応答して、電源生成装置17から供給される、CMOS回路14に対してのハイレベル電源のレベルとして2つのレベルつまりVHとl 15 in response to input control signal A from the control circuit, is supplied from the power generating device 17, two levels, namely VH and l as the level of the high-level power supply with respect to the CMOS circuit 14
/2・VHとのいずれか一方を選択するためのスイッチ、15'は制御回路からの制御信号Aの入力に応答して、電源生成装置17から供給される、CMOS回路1 / 2 · VH and switches for selecting one of 15 'in response to an input of the control signal A from the control circuit, is supplied from the power generating device 17, CMOS circuits 1
4に対してのローレベル電源のレベルとして2つのレベルつまり一VHと―1/2・VHとのいずれかを選択するためのスイッチであり、16は制御信号Bの入力に応答して、電源生成装置17からCMOS回路14に供給される前記ハイレベル電源とローレベル電源との中間電位か、またはCMOS回路14の出力のいずれかを選択するためのスイッチである。 A switch for selecting one of two levels, namely one VH and -1/2 · VH as a low level of power for the four, 16 in response to an input of the control signal B, the power supply wherein one intermediate potential between the high level power supply and a low level power supplied from the generator 17 to the CMOS circuit 14, or a switch for selecting either the output of the CMOS circuit 14.

【0052】ここでは、電源電位の生成を電源生成装置17の1つにより構成される例を示すが、電位を別々に生成する装置が別個に横成されていても構わない。 [0052] Here, by shows an example constituted one of the power supply potential power generating device 17 to generate a, may be an apparatus for generating an electric potential separately has been separately transverse made. 制御信号A、Bは前述したように「0」と「1」との2値レベルであり、その制御信号A、Bにより、スイッチ1 Control signals A, B is the binary level of as described above as "0" and "1", the control signal A, a B, the switch 1
5、15'が開閉し、CMOS回路14からは図3に示すタイミングと同様なコモン信号COM波形の出力が得られる。 5,15 'are opened and closed, the output of the same common signal COM waveforms and timing shown in FIG. 3 is obtained from the CMOS circuit 14.

【0053】対向電極を駆動させることにより行う駆動方法には特開平1ー21479号公報に記述されている。 [0053] The driving method performed by driving the counter electrode is described in JP-A-1 over 21479. すなわち、この公報には、水平期間を複数期間に分割し、最後の分割期間において対向電極を正規の電圧とし、この期間において画素に印加される電圧が他の分圧期間における電圧よりも大きくする技術が開示されている。 That is, in this publication, by dividing the horizontal period into a plurality period, the counter electrode was a regular voltage in the last divided period, the voltage applied to the pixel in this period is greater than the voltage between the other partial pressure period techniques have been disclosed. この技術は、画素トランジスタのソース電極とドレイン電極との間の最大印加時間を減少させリーク電流を低減させようとする技術であって、本発明の実施の形態のものとは目的が異なるものである。 This technique is a technique to try to reduce the leakage current reduces the maximum application time between the source electrode and the drain electrode of the pixel transistor, and that of the embodiment of the present invention in which different purposes is there. また、水平期間の最後の期間を使って印加電圧が最大となるものであるから、本発明とはその点でも趣旨が異なっている。 Further, since the end of the applied voltage with the period of the horizontal period in which the maximum, are different even purpose in this respect the present invention. また、 Also,
本発明の実施の形態においては画素トランジスタを3端子型アクティブ素子として用いており、このアクティブ素子の一端子側電極をこのトランジスタのソース電極とし、他端子側電極をこのトランジスタのドレイン電極とし、その駆動側電極をゲート電極としている。 In the embodiment of the present invention employs a pixel transistor as a three-terminal active element, the one terminal side electrode of the active element and the source electrode of the transistor, the other terminal side electrode and the drain electrode of the transistor, its a driving side electrode is a gate electrode.

【0054】次に、本発明の実施の形態2について図7、図8および図9を参照して説明する。 Next, a second embodiment of the present invention FIG. 7 will be described with reference to FIGS. この実施の形態2においては、画素の液晶にスプレー(広がり)配向、ベンド(湾曲)配向をもつ液晶を使用した液晶画像表示装置であって、その配向状態を転移させる場合の例である。 In the second embodiment, spray (spread) orientation to the liquid crystal pixel, a liquid crystal image display device using a liquid crystal having the bend (curved) orientation, an example in which transfer the alignment state. 液晶分子は長軸に平行な方向と垂直な方向とでは光学的、誘電的、磁気的に異方性を有しており、電気的、磁気的な外場の印加で変形を生じ、その外場の除去で元の配向状態に復元する性質がある。 Optically liquid crystal molecules and the direction perpendicular directions parallel to the long axis, dielectrically, and magnetically has anisotropy, electrical, deformed by application of magnetic external field, the outer there is property to be restored to the original alignment state in the removal of the field. 図7は2つの電極30,30の間に挟まれた液晶分子31の状態を示している。 Figure 7 shows a state of the liquid crystal molecules 31 sandwiched between the two electrodes 30, 30. 図7aはスプレー配向において電極30,30 Figure 7a electrode 30, 30 in the spray orientation
間に電圧が印加されてない最初の初期の状態である。 It is the first initial state in which no voltage is applied between.

【0055】この初期状態は高分子膜のラビングなどによりスプレー配向をとることができる。 [0055] The initial state can take a spray orientation due to rubbing of the polymer membrane. 図7bは図7a Figure 7b Figure 7a
のスプレー配向からベンド配向に転移するために必要な電圧32を電極30,30間に印加した時の状態を示している。 Shows a state when the applied voltage between 32 and electrodes 30, 30 required to transition from the spray alignment to bend alignment. 図7cは図7aのベンド配向の状態からさらに電圧32を印加したときの配向であるベンド配向を示している。 Figure 7c shows the bend orientation is the orientation when applying further a voltage 32 from the state of the bend alignment in Figure 7a. 本発明の画像表示装置は図7bと図7cの状態の配向をそれぞれONとOFFとに使用して表示を行う。 The image display device of the present invention performs display using an alignment state in Figure 7b and Figure 7c respectively ON and OFF and. このONとOFFとの表示を行うために、図7aのスプレー配向の初期状態から図7bの状態のべンド配向にする必要があるが、その方法に図8に示すように表示の初期期間に5〜6秒間高電圧を印加し配向をスプレー配向からベンド配向にする方法が知られている。 In order to display this ON and OFF, the display initial period so it is necessary to Bend orientation in the state of FIG. 7b from an initial state of splay alignment in Figure 7a, shown in FIG. 8 in the method how to the applied orienting 5-6 seconds high voltage to bend alignment from the spray orientation is known. しかし、これだけでは転移が不十分であるから、これを改善するためには、その後で印加電圧を所定の時間幅内、初期電圧より低い電圧にする動作(その時間を休止期間と呼ぶ)を1回以上繰り返すことで改善することができる。 However, this because only metastases is insufficient, In order to improve this, then the applied voltage within a predetermined time width, the operation to lower than the initial voltage voltage (referred to as the time rest period) 1 it can be improved by repeated one or more times. その休止期間は、好ましくはlmsec以上3秒以内が必要である。 Its rest period is preferably required within three seconds Lmsec. その休止期間の動作は、向かい合う電極30,30間の電位状態を初期電圧より低い電位にすることにより行うことができるが、この電位の状態はデータ信号配線により低い電位を印加する方法でもよいし、対向電極から印加する方法によっても行うことができる。 Operation of the rest period, a potential state between the facing electrodes 30, 30 can be performed by the lower than the initial voltage potential, the state of the potential may be a method of applying a low potential by the data signal lines it can be carried out by a method of applying the counter electrode.

【0056】次に上記の休止期間の動作を対向電極を駆動して行う方法を図9を参照して説明する。 [0056] Next will be described how to drive the counter electrode the operation of the sleep period with reference to FIG. 液晶表示装置の構成及び対向電極駆動回路は前記実施の形態1に係る図1、図2と同様である。 The structure and the counter electrode driving circuit of the liquid crystal display device 1 according to the first embodiment, is the same as that shown in FIG. 図2において、自動振幅調整回路3内の振幅調整回路31および32の振幅調整レベルは実施の形態1と同様にVHと0とに設定し、振幅調整回路33と接続されていたアナログスイッチ6の入力IN3はオープンにする。 2, the amplitude adjustment level of the amplitude adjustment circuit 31 and 32 of the automatic amplitude adjusting circuit 3 is set to the VH and 0 as in the first embodiment, the analog switches 6 is connected to the amplitude adjustment circuit 33 input IN3 is to open. 図9c,dで示す制御信号A,Bのタイミングと、表1の真理値表とにより、休止期間で電位レベル0、休止期間以外は電位レベルVHが選択されるので、図9bの波形のコモン信号を得ることができる。 Figure 9c, the control signal A shown by d, and timing of B, by the truth table of Table 1, the potential level 0 in a dormant period, since except pause period potential level VH is selected, the common waveform in FIG. 9b it is possible to obtain a signal. ここで、液晶に印加するのは、対向電極に印加される電圧と、画素電極に印加される図9aの波形のビデオ信号の電圧との電圧差なので、高電圧を印加しなければならない期間、つまりは休止期間以外の期間のコモン信号の電位VHを充分に高い電位に設定しておけば、対向する画素電極のビデオ信号はその分低い電位にすることができる。 Here, to apply to the liquid crystal, voltages and so the voltage difference between the voltage of the video signal of the waveform of Figure 9a to be applied to the pixel electrode, the period must apply a high voltage applied to the counter electrode, that is, by setting the potential VH of the common signal period other than dead time to a sufficiently high potential, the video signal of opposing pixel electrodes may be a correspondingly lower potential. これより、データドライバ9および走査ドライバ8の駆動は低い電圧で行えることができるので、ドライバ8,9のトランジスタサイズの縮小化および高速応答化がはかれ、ドライバ8,9の構成上の簡潔化が図ることができる。 From this, the data driving driver 9 and the scan driver 8 can be performed at a low voltage, the transistors reduction and fast response of the size of the driver 8 and 9 Hakare, simplified in configuration of the driver 8 and 9 it is possible to be achieved.

【0057】なお、上記説明された駆動はπセルモードのみならず、他のモード例えばOCB(Optically Comp [0057] Incidentally, the drive which is described above not π cell mode only, other modes eg OCB (Optically Comp
ensated Bend)モードの駆動にも適用することができる。 It can also be applied to drive the ensated Bend) mode.

【0058】次に本発明の実施の形態3について図10 [0058] Next, a third embodiment of the present invention FIG. 10
を参照して説明する。 With reference to the description. 上記はツイストネマチック液晶以外においてデータドライバの耐圧をあげないようにするために対向電極側から特別に電位を印加したものであるが、この方法はツイストネマチック液晶を用いたディスプレイにも応用可能である。 While the above is obtained by applying a special potential from the counter electrode side in order not to increase the breakdown voltage of the data driver except in twisted nematic liquid crystal, the method is also applicable to a display using twisted nematic liquid crystal . 画素トランジスタに例えばpーSiTFT(多結晶シリコンを用いた薄膜トランジスタ)用いた液晶表示装置においては一般にTFTのオフ電流がaーSiTFT(アモルファスシリコンを用いた薄膜トランジスタ)に比べて大きいことから、OFF Since generally off-current of the TFT in the liquid crystal display device using (thin film transistor using a polycrystalline silicon) in the pixel transistor for example p over SiTFT is larger than that (thin film transistor using amorphous silicon) a chromatography SiTFT, OFF
時に画素トランジスタに印加される電位を低いレベルに抑制する必要がある。 It is necessary sometimes to suppress the potential applied to the pixel transistor to a low level.

【0059】この操作を対向電極側から行う場合について以下に説明する。 [0059] will be described for performing this operation from the counter electrode side below. ここで述べる液晶画像表示装置の構成は図1と同様である。 Configuration of the liquid crystal image display device described herein is similar to that of FIG. 図10aはデータ信号配線y1 Figure 10a is a data signal line y1
のビデオ信号の波形を示している。 Shows a video signal waveform. 図10bはコモン信号COMの波形を示し、図10cは最上段の走査信号配線x1から順に最下位の走査信号配線xnまでの走査信号x1〜xnの波形を示している。 Figure 10b shows the common signal COM waveform, Figure 10c shows a waveform of the scanning signal x1~xn from the scanning signal lines x1 the uppermost to the lowest of the scanning signal lines xn sequentially. 図10a中のVBはビデオ信号の中間電位を示す。 VB in Figure 10a shows the intermediate potential of the video signal. ここで、走査信号x1〜 Here, the scanning signal x1~
xnはそれぞれ画素トランジスタのゲートに印加されて該トランジスタをONにしてアクティブにするが、1水平周期(1H)中全ての期間にわたってアクティブにする必要はなく、そのトランジスタが充分にONし液晶及び補助容量に表示用の電位が書き込める時間であればよい。 xn are each applied to the gate of the pixel transistor to activate in the ON the transistor, but 1 need not be activated over the entire period in the horizontal period (IH), the transistor is sufficiently ON and the liquid crystal and the auxiliary it may be a time to write the potential for display to capacity. それは走査信号x1〜xnが立ち下がるまでの時間になり、ここでは1H中の前半分に走査信号が立ち下がるようにしている。 It is the time until the fall of the scanning signal x1 to xn, where so that the scanning signal falls in the front half in 1H. さらにコモン信号COMを図10b Further Figure 10b the common signal COM
のようにデータ信号配線への表示用信号転送期間の初期、最大でも1/2水平周期(図10において期間T Period T early display signal transfer period to the data signal lines, the 1/2 horizontal period (FIG. 10 at the maximum as
1,T2に相当)の期間、コモン信号COMの電位を正規の電位にし、残りの時間(T3)はデータ信号配線のデータ信号の極性における液晶に電圧を印加しない方向の電位レベルに近付ける。 1, T2 a period equivalent), the potential of the common signal COM to the normal potential, the remaining time (T3) is close to the direction of the potential level where no voltage is applied to the liquid crystal in the polarity of the data signal of the data signal lines. こではその電位を図10aのデータ信号配線y1のビデオ信号と等しくしている。 In this it is equal to the video signal of the data signal lines y1 in FIG 10a the potential. これより画素P1のトランジスタのドレイン・ソース電極間電位は図10dの波形で示すようになる。 Drain and source electrodes between potential of the transistor of this than the pixel P1 is as shown by the waveform of FIG. 10d. その波形について次に詳しく説明する。 Next will be described in detail the waveform.

【0060】画素Plの画素電極電位(画素トランジスタのドレイン電極側の電位に相当)をみれば、走査信号配線xlのハイレベルの期間はデータ信号配線y1のビデオ信号レベルになる。 [0060] Looking at the pixel electrode potential of the pixel Pl (corresponding to the potential of the drain electrode of the pixel transistor), a high level period of the scanning signal lines xl is a video signal level of the data signal line y1. それ以降はOFF期間であり、 Since it is the OFF period,
画素トランジスタはOFFになるので、画素電極電位は対向電極電位(コモン信号COM)に合わせて変動する。 Since the pixel transistor is OFF, the pixel electrode potential varies in accordance with the counter electrode potential (common signal COM). これより、画素P1の画素電極電位は図10dの点線のようになる。 Than this, the pixel electrode potential of the pixel P1 is as shown in dotted line in FIG. 10d. また、画素トランジスタのソース電極側電位は、データ信号配線y1のビデオ信号電位であり、これは図10aと同様であるので図10dの実線で示される。 Further, the source electrode side potential of the pixel transistor, a video signal potential of the data signal lines y1, which is indicated by the solid line in FIG. 10d is the same as FIG. 10a. これより画素P1のトランジスタのソース・ The source of this than of the pixel P1 transistor
ドレインの両電極間のOFF期間における電位差は点線の波形と実線の波形との電位差になる。 Potential difference OFF period between the electrodes of the drain becomes a potential difference between the dotted line waveform and the solid line waveform. そこで、トランジスタのOFF期間で最大電圧が印加する期間はT1、 Therefore, the period during which the maximum voltage is applied in the OFF period of the transistor T1,
T2期間の斜線で示す期間だけになり、従来例の図12 The only during the period indicated by hatching in the period T2, the conventional example of FIG. 12
で示した斜線期間と比べて減少させることができる。 It can be reduced as compared with the hatched period shown in. 画素P1のトランジスタのON期間は1画面の走査(1垂直期間)中、図で示すON期間のみであり、残りはすべてOFF期間であるので、トランジスタのOFF時の最大電位印加期間を減少させることはオフ電流の軽減のみならず、トランジスタの劣化防止の軽減に非常に有効である。 During the ON period of the transistor of the pixel P1 is one screen scan (one vertical period), only ON period shown in the figure, since all the rest is the OFF period, to reduce the maximum potential application period when OFF transistor not only reduce the off current, it is very effective in reducing deterioration prevention of the transistor.

【0061】また、従来例の図12と比べると、低電位が印加している期間は増加するがその低電位がトランジスタのOFF耐圧の劣化がないレベルに選ぶことによって劣化への影響を生じさせないことができる。 [0061] Further, as compared with the conventional example of FIG. 12, although the period of low potential is applied is increased the low potential does not cause the effect of the deterioration by selecting a level no deterioration of the OFF-voltage of the transistor be able to.

【0062】なお、上記の各実施の形態は基本的な構成を示しており、この構成が必要に応じて適宜変更されることはいうまでもない。 [0062] Incidentally, the above embodiments shows the basic structure, it goes without saying that to be changed according to need this configuration.

【0063】 [0063]

【発明の効果】本発明によれば、液晶の駆動、特に高速応答の液晶駆動に関して、デークドライバの低電圧駆動が実現でき、トランジスタサイズの縮小化とトランジスタの高速応答化、さらにはドライバ回路の簡潔化を図ることができる。 According to the present invention, a liquid crystal driving, particularly with respect to the liquid crystal driving speed response can be realized a low voltage driving of the Day click driver, reduction of the transistor size and high-speed response of the transistor, and further in a driver circuit it is possible to achieve simplicity. また、画素トランジスタのOFF期間におけるソース・ドレイン電極間の最大印加電圧期間が短くなることから、リーク電流が減少するので表示品位の向上と画素トランジスタの劣化の軽減を図れる。 Further, since the maximum applied voltage period between the source and drain electrodes in the OFF period of the pixel transistor is shortened, thereby to reduce the deterioration of improvement of display quality and a pixel transistor since the leakage current is reduced.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態に係るアクティブマトリクス型液晶画像表示装置の構成を示す図である。 1 is a diagram showing a configuration of an active matrix type liquid crystal image display device according to an embodiment of the present invention.

【図2】対向電極駆動回路の詳細な回路図である。 2 is a detailed circuit diagram of a counter electrode driving circuit.

【図3】図2の対向電極駆動回路の動作の説明に供する波形図である。 3 is a waveform diagram for explaining the operation of the counter electrode driving circuit of FIG.

【図4】図1の装置の動作の説明に供する波形図である。 4 is a waveform illustrating the operation of the apparatus of FIG.

【図5】第1予備電圧と第2予備電圧との生成の説明に供する波形図である。 5 is a waveform diagram for explaining the generation of the first preliminary voltage and the second preliminary voltage.

【図6】対向電極駆動回路の変形例を示す図である。 6 is a view showing a modification of the counter electrode driving circuit.

【図7】画素の液晶をスプレー配向からベンド配向にする際の電極への印加電圧の説明に供する画素の構成を示す図である。 7 is a diagram showing the structure of a pixel for explaining the voltage applied to the electrode when the bend alignment of the liquid crystal of the pixel from splay alignment.

【図8】図7の液晶への印加電圧の波形図である。 8 is a waveform diagram of a voltage applied to the liquid crystal in Fig.

【図9】対向電極駆動回路を用いて液晶に電圧を印加する場合の波形図である。 9 is a waveform diagram in the case of applying a voltage to the liquid crystal by using a counter electrode driving circuit.

【図10】本発明の他の実施の形態に係る液晶画像表示装置における動作説明に供する波形図である。 It is a waveform diagram for explaining the operation of the liquid crystal image display device according to another embodiment of the invention; FIG.

【図11】従来の液晶画像表示装置の構成を示す図である。 11 is a diagram showing a configuration of a conventional liquid crystal image display device.

【図12】従来の装置における反転信号とコモン信号との波形図である。 12 is a waveform diagram of an inverted signal and the common signal in the conventional apparatus.

【図13】従来の装置の動作説明に供する波形図である。 13 is a waveform diagram for explaining the operation of the conventional device.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 対向電極駆動回路 2 入力回路 3 自動振幅調整回路 7 制御回路 8 走査ドライバ 9 データドライバ 10 画素トランジスタ 12 画素 y1〜yn データ信号配線 x1〜xn 走査信号配線 1 counter electrode driving circuit 2 the input circuit 3 automatic amplitude adjusting circuit 7 the control circuit 8 scanning driver 9 data driver 10 pixel transistor 12 pixel y1~yn data signal lines x1~xn scanning signal lines

フロントページの続き (56)参考文献 特開 平5−16430(JP,A) (58)調査した分野(Int.Cl. 7 ,DB名) G02F 1/1368 G02F 1/133 550 G09G 3/36 Following (56) references of the front page Patent flat 5-16430 (JP, A) (58 ) investigated the field (Int.Cl. 7, DB name) G02F 1/1368 G02F 1/133 550 G09G 3/36

Claims (11)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 表示用のデータ信号をそれぞれ供給する複数のデータ信号配線と走査信号をそれぞれ供給する複数の走査信号配線とがマトリクス状に配置され、これら配線の交点においてデータ信号配線には3端子型アクティブ素子の一端子側電極が、また走査信号配線には前記アクティブ素子の駆動端子側電極が接続され、このアクティブ素子の他端子側電極に画素を構成する画素電極が接続され、該画素は前記画素電極と対向電極との間に液晶部を含むものであり、かつ前記対向電極には対向電極駆動回路からコモン信号が共通に供給されるアクティブマトリクス型液晶画像表示装置であって、前記対向電極 1. A plurality of data signal lines respectively supply data signals for display and the scanning signal a plurality of scanning signal lines respectively supply are arranged in a matrix, the data signal line at the intersection of these wirings 3 one terminal side electrode terminal type active element, also driving terminal side electrodes of the active element is connected to the scanning signal lines, pixel electrodes constituting the pixel to the other terminal side electrode of the active element is connected, the pixel is an active matrix type liquid crystal image display device common signal from the counter electrode driving circuit is commonly supplied to are those containing liquid portion and the counter electrode between the pixel electrode and the counter electrode, wherein counter electrode
    駆動回路は、画像に影響が無い期間で前記対向電極に与 Driving circuit is given to the counter electrode during the period affects the image is not
    えるコモン信号を少なくとも2値以上可変させて供給 Supplying a common signal to obtain by varying at least 2 or more values
    し、前記期間中に前記各走査信号を一斉にアクティブに It was active in the respective scanning signals simultaneously during the period
    するアクティブマトリクス型液晶表示装置において、 前記対向電極駆動回路は、 前記画像に影響が無い期間 In an active matrix liquid crystal display device which, the counter electrode driving circuit, the period to have no influence on the image
    で、表示の為の照射光に対する液晶の所定の透過率また In a predetermined transmittance of the liquid crystal with respect to the irradiation light for the display also
    は反射率を得る印加電圧としての信号電圧を印加する前 Before applying the signal voltage as an applied voltage to obtain a reflectivity
    に、コモン信号として信号電圧印加時点の電圧より絶対 In absolute than the voltage of the signal voltage application time points as a common signal
    値が大きい電圧を印加することによって、少なくとも該 By applying the high value voltage, at least the
    信号電圧より絶対値が大きい第1予備電圧を該画素に印 Mark the first preliminary voltage having a larger absolute value than the signal voltage to the pixel
    加すると共に、信号電圧を印加する前で、かつ前記第1 While pressurized, prior to applying a signal voltage, and the first
    予備電圧の印加後に、該信号電圧よりもその絶対値が小 After the application of the preliminary voltage, the absolute value than the signal voltage is small
    さい第2予備電圧を印加する構成であることを特徴とするアクティブマトリクス型液晶画像表示装置。 An active matrix type liquid crystal image display device, characterized in that the arrangement for applying the old second preliminary voltage.
  2. 【請求項2】 前記第1予備電圧の値が、前記データ信 The value of claim 1, wherein the first preliminary voltage, the data signal
    号配線を駆動するデータドライバのトランジスタ耐圧よ Transistor withstand voltage of the data driver to drive the No. wiring
    りも高い値であることを特徴とする請求項1記載のアク Accession of claim 1, wherein the remote is high value
    ティブマトリクス型液晶画像表示装置。 Restorative matrix type liquid crystal image display device.
  3. 【請求項3】 前記対向電極駆動回路は少なくとも、制 Wherein the counter electrode driving circuit at least, control
    御信号が入力される入力回路と、該入力回路の出力部と An input circuit control signal is input, and an output section of the input circuit
    グランドとの間に、互いに直列に接続された2つの抵抗 Between the ground, two resistors connected in series with each other
    の複数組からなる自動振幅調整回路と、該自動振幅調整 And automatic amplitude adjusting circuit comprising a plurality of sets of the automatic amplitude adjusting
    回路に接続され、この自動振幅調整回路からの複数の信 Connected to a circuit, a plurality of signals from the automatic amplitude adjusting circuit
    号が入力されると共に、制御信号により前記複数の信号 With No. is inputted, the plurality of signals by the control signal
    のうちの一つを選択的に出力するスイッチ手段と、この A switching means for outputting one selectively of this
    スイッチ手段に接続され、対向電極にコモン信号を供給 It is connected to the switch means, supplying a common signal to the counter electrode
    する直流調整回路とから構成されていることを特徴とす It is characterized by being composed of a DC regulating circuit
    る請求項1または2に記載のアクティブマトリクス型液 An active matrix type liquid according to claim 1 or 2 that
    画像表示装置。 Crystal image display device.
  4. 【請求項4】 前記対向電極駆動回路は、少なくとも電 Wherein said counter electrode driving circuit includes at least conductive
    源生成装置と、その共通ゲートに反転信号が供給される Source and generator, the inverted signal is supplied to the common gate
    PchのMOS電界効果型のトランジスタとNchのM M of the Pch MOS field effect transistor and a Nch
    OS電界効果型のトランジスタで構成されるCMOS回 CMOS times consists of OS field-effect transistor
    路と、制御回路からの信号に応じて、該電源生成装置か And road, in response to a signal from the control circuit, or the power supply generator
    ら該CMOS回路に対して供給されるハイレベル電源の The high-level power supply supplied to Luo said CMOS circuit
    レベルを選択する第1のスイッチと、制御回路からの信 A first switch for selecting the level, signal from the control circuit
    号に応じて、該電源生成装置から該CMOS回路に対し Depending on the items, order the CMOS circuit from the power source generating device
    て供給されるローレベル電源のレベルを選択する第2の Second selecting a low level of power supplied Te
    スイッチと、制御信号の入力に応答して、前記電源生成 And switch, in response to an input control signal, the power generation
    装置からCMOS回路に供給される前記ハイレベル電源 The high level power supplied from the device to the CMOS circuit
    とローレベル電源との中間電位か、またはCMOS回路 The intermediate potential, or CMOS circuitry and the low-level power supply
    の出力のいずれかを選択するための第3のスイッチとか Toka third switch for selecting either the output of
    ら構成されていることを特徴とする請求項1または2に To claim 1 or 2, characterized in that it is al configured
    記載のアクティブマトリクス型液晶画像表示装置。 Active matrix liquid crystal display device according.
  5. 【請求項5】 前記液晶部における液晶が、ベンド配向とスプレー配向とをもつ液晶であって、表示を行うべく所定の初期の一定期間中に前記画素電極と対向電極との間の液晶部に初期電圧を印加して前記液晶部内の液晶の分子をスプレー配向からベンド配向にし、その後、所定の時間幅を持つ休止期間の間、前記印加電圧を前記初期電圧より低い電圧にする動作を少なくとも1回以上繰り返すことを特徴とする請求項1ないし4いずれか記載のアクティブマトリクス型液晶画像表示装置。 The liquid crystal in claim 5, wherein the liquid crystal unit, a liquid crystal having a bend alignment and splay alignment, the liquid crystal unit between the pixel electrode and the counter electrode during a period of time of predetermined initial order to perform the display the initial voltage is applied to bend alignment from the spray orientation to the liquid crystal molecules in the liquid crystal unit, then during the idle period having a predetermined time width, an operation of the applied voltage to a voltage lower than the initial voltage of at least 1 an active matrix type liquid crystal image display device in accordance with claim 1, wherein 4 to repeat more times.
  6. 【請求項6】 前記休止期間が1m秒以上3秒以内であることを特徴とする請求項5記載のアクティブマトリクス型液晶画像表示装置。 6. The active matrix type liquid crystal image display apparatus according to claim 5, wherein the rest period is within 3 seconds 1m seconds.
  7. 【請求項7】 前記初期電圧の印加を前記対向電極駆動回路によって行うことを特徴とする請求項5または6項記載のアクティブマトリクス型液晶画像表示装置。 7. The active matrix type liquid crystal image display apparatus according to claim 5 or 6, wherein, wherein the performing the application of the initial voltage by the counter electrode driving circuit.
  8. 【請求項8】 前記休止期間の動作を、前記対向電極に印加する電圧を変えることによって行うことを特徴とする請求項5ないし7いずれか記載のアクティブマトリクス型液晶画像表示装置。 Wherein said operation rest period, the active matrix type liquid crystal image display device 5 to claim, characterized in that achieved by varying the voltage applied to the counter electrode 7 according to any one.
  9. 【請求項9】 前記休止期間の動作を、前記画素電極に印加する電圧を変えることによって行うことを特徴とする請求項5ないし7いずれか記載のアクティブマトリクス型液晶表示装置。 Wherein said operation rest period, active matrix liquid crystal display device according to any one the 5 to claim, characterized in that achieved by varying the voltage applied to the pixel electrode 7.
  10. 【請求項10】 表示用のデータ信号をそれぞれ供給する複数のデータ信号配線と走査信号をそれぞれ供給する複数の走査信号配線とがマトリクス状に配置され、これら配線の交点においてデータ信号配線には3端子型アクティブ素子の一端子側電極を走査信号配線には前記アクティブ素子の駆動端子側電極が接続され、このアクティブ素子の他端子側電極に画素を構成する画素電極が接続され、該画素は前記画素電極と対向電極との間に液晶部を含み、かつ前記対向電極には対向電極駆動回路からコモン信号が共通に供給されるアクティブマトリクス型液晶画像表示装置において、 前記データ信号線への表示用データ信号の供給の初期、 10. plurality of data signal lines respectively supply data signals for display and the scanning signal a plurality of scanning signal lines respectively supply are arranged in a matrix, the data signal line at the intersection of these wirings 3 is the one terminal side electrode terminal type active element to the scanning signal lines is connected to the drive terminal side electrodes of the active element, a pixel electrode constituting the pixel to the other terminal side electrode of the active element is connected, the pixel is the in an active matrix type liquid crystal image display device includes a liquid crystal portion, and the common signal from the counter electrode driving circuit to the counter electrode is commonly supplied between the pixel electrode and the counter electrode, for display to the data signal line the initial supply of the data signal,
    最大でも1/2水平期間以内の期間、前記対向電極の電位を正規とし、その後、対向電極の電位をデータ信号配線のデータ信号の極性における液晶に電圧を印加しない方向の電位レベルに近付けることを特徴とするアクティブマトリクス型液晶画像表示装置。 Period not exceeding 1/2 horizontal period at the maximum, the potential of the counter electrode is a normal, then the closer the potential of the counter electrode in the direction of the potential level where no voltage is applied to the liquid crystal in the polarity of the data signal of the data signal lines an active matrix type liquid crystal image display device comprising.
  11. 【請求項11】 前記対向電極駆動回路が、前記コモン信号の振幅を少なくとも2つ以上の振幅に調整可能な振幅調整回路を含むことを特徴とする請求項1ないし10 Wherein said counter electrode driving circuit, claims 1, characterized in that it comprises an adjustable amplitude adjustment circuit into at least two amplitude the amplitude of the common signal 10
    いずれか記載のアクティブマトリクス型液晶画像表示装置。 An active matrix type liquid crystal image display device according to any one.
JP29396695A 1995-11-13 1995-11-13 Active matrix liquid crystal image display device Expired - Fee Related JP3240367B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29396695A JP3240367B2 (en) 1995-11-13 1995-11-13 Active matrix liquid crystal image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29396695A JP3240367B2 (en) 1995-11-13 1995-11-13 Active matrix liquid crystal image display device

Publications (2)

Publication Number Publication Date
JPH09138421A JPH09138421A (en) 1997-05-27
JP3240367B2 true JP3240367B2 (en) 2001-12-17

Family

ID=17801504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29396695A Expired - Fee Related JP3240367B2 (en) 1995-11-13 1995-11-13 Active matrix liquid crystal image display device

Country Status (1)

Country Link
JP (1) JP3240367B2 (en)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11296150A (en) * 1998-04-10 1999-10-29 Masaya Okita High-speed driving method for liquid crystal
CN1166977C (en) 1998-09-03 2004-09-15 松下电器产业株式会社 Liquid crystal display, method driving liquid crystal display
KR100366933B1 (en) 1999-03-10 2003-01-09 샤프 가부시키가이샤 Liquid crystal display device, and method for driving the same
JP4528455B2 (en) * 1999-03-15 2010-08-18 東芝モバイルディスプレイ株式会社 Liquid crystal display
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2001029612A1 (en) * 1999-10-19 2001-04-26 Matsushita Electric Industrial Co., Ltd. Drive technique for starting liquid crystal device
JP4891529B2 (en) * 1999-10-19 2012-03-07 東芝モバイルディスプレイ株式会社 Liquid crystal device
JP4746735B2 (en) * 2000-07-14 2011-08-10 パナソニック株式会社 Driving method of liquid crystal display device
JP4812256B2 (en) * 2000-07-19 2011-11-09 東芝モバイルディスプレイ株式会社 Liquid crystal display
WO2002007142A1 (en) * 2000-07-19 2002-01-24 Matsushita Electric Industrial Co., Ltd. Ocb liquid crystal display with active matrix and supplemental capacitors and driving method for the same
TW554324B (en) 2000-10-25 2003-09-21 Matsushita Electric Ind Co Ltd Liquid crystal display drive method and liquid crystal display
JP4895450B2 (en) * 2000-11-10 2012-03-14 三星電子株式会社Samsung Electronics Co.,Ltd. Liquid crystal display device and driving device and method thereof
KR100656916B1 (en) * 2000-11-10 2006-12-12 삼성전자주식회사 Liquid Crystal Display Apparatus for high-speeding of a bend state initially and driving apparatus and method therefor
JP4330059B2 (en) 2000-11-10 2009-09-09 カシオ計算機株式会社 Liquid crystal display device and drive control method thereof
JP4528800B2 (en) * 2000-12-19 2010-08-18 東芝モバイルディスプレイ株式会社 Driving method of liquid crystal display device
JP4528801B2 (en) * 2000-12-19 2010-08-25 東芝モバイルディスプレイ株式会社 Driving method of liquid crystal display device
KR100748840B1 (en) 2001-02-05 2007-08-13 마쯔시다덴기산교 가부시키가이샤 Liquid crystal display unit and driving method therefor
KR100783704B1 (en) * 2001-04-26 2007-12-07 삼성전자주식회사 Liquid Crystal Display and driving apparatus and method thereof
JP4660965B2 (en) * 2001-05-15 2011-03-30 パナソニック株式会社 liquid crystal display device
KR100843685B1 (en) * 2001-12-27 2008-07-04 엘지디스플레이 주식회사 Method and apparatus for driving liquid crystal display
JP4154911B2 (en) * 2002-03-29 2008-09-24 松下電器産業株式会社 Method for driving liquid crystal display device and liquid crystal display device
JP3956287B2 (en) * 2002-04-26 2007-08-08 株式会社 日立ディスプレイズ Liquid crystal display
JP4736335B2 (en) * 2004-03-19 2011-07-27 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
CN101517470B (en) 2006-09-20 2012-03-21 夏普株式会社 Liquid crystal display device, its drive method, liquid crystal panel drive device, and liquid crystal panel drive method
JP2009139970A (en) * 2009-01-24 2009-06-25 Hdt:Kk High-speed drive method for liquid crystal
FR2955964A1 (en) * 2010-02-02 2011-08-05 Commissariat Energie Atomique Image writing method in a liquid crystal display
WO2013031552A1 (en) * 2011-08-26 2013-03-07 シャープ株式会社 Liquid-crystal display device and method for driving same

Also Published As

Publication number Publication date
JPH09138421A (en) 1997-05-27

Similar Documents

Publication Publication Date Title
US7385576B2 (en) Display driving device and method and liquid crystal display apparatus having the same
CA2286007C (en) Active matrix display having pixel driving circuits with integrated charge pumps
US7215311B2 (en) LCD and driving method thereof
US5926161A (en) Liquid crystal panel and liquid crystal display device
US7564443B2 (en) Liquid crystal display device and method for driving the same
US7319448B2 (en) Liquid crystal display device and method for driving the same
CN100385323C (en) Liquid crystal display panel,liquid crystal displayer and method for driving liquid crystal display
US7023419B2 (en) Liquid crystal display device
JP3279238B2 (en) The liquid crystal display device
JP3901048B2 (en) Active matrix liquid crystal display device
JP4644412B2 (en) Liquid crystal display device and driving method thereof
KR100520861B1 (en) Gray scale display reference voltage generating circuit and liquid crystal display device using the same
US20030112213A1 (en) Liquid crystal display device
US6600470B1 (en) Liquid-crystal panel driving device, and liquid-crystal apparatus
CN1020232C (en) Method of driving liquid crystal display device and associated display device
CN1276288C (en) Liquid crystal display and driving method thereof
US4776676A (en) Ferroelectric liquid crystal optical modulation device providing gradation by voltage gradient on resistive electrode
JP3734629B2 (en) Display device
CN100356435C (en) Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load
JP3305946B2 (en) The liquid crystal display device
KR0145648B1 (en) Lcd apparatus
JP3428550B2 (en) The liquid crystal display device
KR100748840B1 (en) Liquid crystal display unit and driving method therefor
CN1650226B (en) Liquid crystal display
US7095394B2 (en) Driving device of liquid crystal device and driving method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071019

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees