JP3105654B2 - Multi-feed type composite transistor - Google Patents
Multi-feed type composite transistorInfo
- Publication number
- JP3105654B2 JP3105654B2 JP04218064A JP21806492A JP3105654B2 JP 3105654 B2 JP3105654 B2 JP 3105654B2 JP 04218064 A JP04218064 A JP 04218064A JP 21806492 A JP21806492 A JP 21806492A JP 3105654 B2 JP3105654 B2 JP 3105654B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- power supply
- electrode
- gaas
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 title claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 32
- 230000005669 field effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 19
- 230000002159 abnormal effect Effects 0.000 description 14
- 229920006395 saturated elastomer Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、超高周波帯での多給電
型複合トランジスタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-feed type composite transistor in an ultra-high frequency band.
【０００２】[0002]
【従来の技術】ＧａＡｓはＳｉと比較した場合、電子の
移動度が大きいことなどから、Ｓｉをしのぐ超高速デバ
イスの材料としてこれまで盛んに研究開発されてきた。
実用的にもショットキー電極を用いたメタル・セミコン
ダクタ型電界効果トランジスタ（ＭＥＳＦＥＴ）は、マ
イクロ波帯の増幅素子として実際に用いられてきた。特
に、多給電法により高出力化されたＧａＡｓ ＭＥＳＦ
ＥＴは、マイクロ波帯の高出力素子として盛んに開発さ
れ用いられている。2. Description of the Related Art GaAs has been actively researched and developed as a material for ultra-high-speed devices that surpass Si, because it has a higher electron mobility than Si.
Practically, a metal semiconductor field effect transistor (MESFET) using a Schottky electrode has been actually used as a microwave band amplifying element. In particular, a GaAs MESF whose output is increased by a multi-feed method
ET has been actively developed and used as a high-output device in the microwave band.
【０００３】ところで、トランジスタへの入力が増加
し、トランジスタからの出力が飽和する、いわゆる飽和
出力動作時は、そのトランジスタにとって最大限に変調
されている状態であり、電流値が高く、利得も高い場合
が多い。従って、入力信号と出力信号が結合しやすい状
態であり、いわゆる自己発振が起こりやすい。ＧａＡｓ
ＭＥＳＦＥＴに限れば、ＧａＡｓ ＭＥＳＦＥＴは、マ
イクロ波帯の高出力用増幅素子として実際に用いられて
きた素子であるが、大きな入力が加えられた場合、出力
レベルの急激な変動などの異常動作がしばしば認められ
る。When the input to the transistor increases and the output from the transistor saturates, that is, during a so-called saturated output operation, the modulation is maximized for the transistor, the current value is high, and the gain is high. Often. Therefore, the input signal and the output signal are in a state of being easily coupled, and so-called self-oscillation tends to occur. GaAs
As far as the MESFET is concerned, the GaAs MESFET is an element which has actually been used as a high-output amplification element in the microwave band. However, when a large input is applied, abnormal operation such as a rapid fluctuation of the output level often occurs. Is recognized.
【０００４】[0004]
【発明が解決しようとする課題】上記のように、従来の
多給電法により高出力化されたＧａＡｓ ＭＥＳＦＥＴ
においては、素子のゲインが高いことや多給電配線であ
ることによる発振や出力レベルの変動などの異常動作が
しばしば認められ、この減少は飽和出力動作付近で特に
よく観察される。この原因については明確な説明は未だ
なされていないが、ドレイン電流が大きい状態でよく観
察されることから、先に示した入力信号と出力信号が結
合した自己発振の特別な状態か、または利得が大きく非
線形性の強い素子が持つ大振幅動作特有の動作状態の遷
移等と推察される。いずれにせよ不安定な異常動作であ
り、高出力素子としては大きな欠点である。この異常動
作を回避するために、これまではバイアスを絞り、出力
を落として動作させてきた。これは高出力素子として
は、本末転倒した使い方であった。SUMMARY OF THE INVENTION As described above, a GaAs MESFET whose output has been increased by the conventional multiple feeding method.
In (2), abnormal operation such as oscillation or output level fluctuation due to high element gain or multi-feed wiring is often observed, and this decrease is particularly often observed near saturated output operation. Although the cause of this has not yet been clearly explained, it is often observed when the drain current is large.Therefore, the above-mentioned special state of self-oscillation in which the input signal and output signal are combined, or the gain is low. It is presumed to be a transition of an operation state peculiar to the large-amplitude operation of an element having a large nonlinearity. In any case, it is an unstable abnormal operation, which is a major drawback for a high-output device. In order to avoid this abnormal operation, the bias has been narrowed and the output has been reduced so far. This was an overturned usage as a high-output element.
【０００５】本発明の目的は、かかる問題を解決するこ
とにあり、飽和出力動作付近で特によく観察される発振
や出力レベルの変動などの異常動作を抑えることのでき
る多給電型複合トランジスタを提供することにある。An object of the present invention is to solve such a problem, and to provide a multi-feed type composite transistor which can suppress abnormal operation such as oscillation and fluctuation of output level, which are particularly often observed near saturated output operation. Is to do.
【０００６】[0006]
【課題を解決するための手段】第１の発明は、複数のＧ
ａＡｓメタル・セミコンダクタ型電界効果トランジスタ
を電極で接続給電する多給電型複合トランジスタにおい
て、ゲート電極への給電間隔が一方の側から他方の側に
向かって順次増加することにより周期性を有しないこと
を特徴としている。According to a first aspect of the present invention, a plurality of Gs are provided.
In a multi-feed composite transistor in which a metal-semiconductor field-effect transistor is connected and fed by an electrode, the feeding interval to the gate electrode is changed from one side to the other side.
It is characterized in that it does not have periodicity by increasing gradually toward it .
【０００７】[0007]
【０００８】本発明の第２の発明は、複数のＧａＡｓメ
タル・セミコンダクタ型電界効果トランジスタを電極で
接続給電する多給電型複合トランジスタにおいて、第１
及び第２の給電用バスラインが一方向に配列され、前記
一方向に配列されたソースまたはゲートまたはドレイン
電極への給電用バスラインから給電されているそれぞれ
ソースまたはゲートまたはドレイン電極の数が、第１の
給電用バスラインから給電されている数と第２の給電用
バスラインから給電されている数とが異なることにより
周期性を有しないことを特徴としている。According to a second aspect of the present invention, there is provided a multi-feed type composite transistor in which a plurality of GaAs metal semiconductor field effect transistors are connected and fed by electrodes .
And a second power supply bus line are arranged in one direction,
The number of the respective source, gate, or drain electrodes supplied from the power supply bus lines to the source, gate, or drain electrodes arranged in one direction is the first.
Number of power supplied from power supply bus line and second power supply
It is characterized by having no periodicity because the number of power supplied from the bus line is different .
【０００９】[0009]
【００１０】[0010]
【作用】発振や出力レベルの変動などの異常動作は、飽
和出力動作付近で特によく観察される。ところで、この
異常動作が生じている時のトランジスタで観察される発
光は、その素子の平面的な構造を反映したパターンであ
ることが分かった。ここで言う発光とは、チャネル中の
高電界で発生した正孔が電子と再結合する時に観察され
る光であり、異常のないＧａＡｓ ＭＥＳＦＥＴでは、
素子全体が均一に発光する。従って、異常動作が生じ、
素子の平面的な構造を反映したパターンで発光している
トランジスタ内では、自己発振などによる特定な定在波
または準安定な動作状態が素子の平面的な構造を反映し
て存在していると考えられる。この状態を打開するため
には、素子の平面構造において、対称性を落とせば良い
と結論できる。素子の対称性を低くする方法としては、
素子間隔を不均一にすること、即ち、ＧａＡｓ ＭＥＳ
ＦＥＴの場合は、ゲート電極間隔に周期性を持たせない
方法、または各々の素子の長さを不均一にすること、即
ち、ＧａＡｓ ＭＥＳＦＥＴの場合は、各々の素子のゲ
ート電極（これをゲートフィンガーと通常称することが
多い）方向のチャネルの長さが周期性を有しないように
する方法、またはソースまたはゲートまたはドレイン電
極への給電用バスラインから給電されているそれぞれソ
ースまたはゲートまたはドレイン電極の数が周期性を有
しない方法、または単に素子外部からソースまたはゲー
トまたはドレイン電極への給電用バスラインへの給電間
隔が周期性を有しない方法が考えられる。このいずれか
の方法によれば、高出力素子の飽和出力動作付近で特に
よく観察される発振や出力レベルの変動などの異常動作
が抑えられる。The abnormal operation such as the oscillation and the fluctuation of the output level is particularly often observed near the saturation output operation. By the way, it was found that the light emission observed in the transistor when the abnormal operation occurred was a pattern reflecting the planar structure of the element. The light emission here is light observed when holes generated by a high electric field in the channel are recombined with electrons. In a GaAs MESFET without abnormality,
The entire device emits light uniformly. Therefore, abnormal operation occurs,
In a transistor that emits light in a pattern that reflects the planar structure of the device, if a specific standing wave or metastable operating state due to self-oscillation or the like exists that reflects the planar structure of the device Conceivable. It can be concluded that in order to overcome this state, the symmetry should be reduced in the planar structure of the element. As a method of lowering the symmetry of the element,
Making the element spacing non-uniform, ie, GaAs MES
In the case of a FET, a method of not providing a periodicity in the gate electrode interval, or in making the length of each element non-uniform, that is, in the case of a GaAs MESFET, the gate electrode of each element (this is a gate finger) In which the length of the channel in the direction (often referred to as normal) is non-periodic, or of the source or gate or drain electrode, respectively, being fed from a supply bus line to the source or gate or drain electrode. A method in which the number does not have a periodicity, or a method in which the power supply interval from the outside of the device to the power supply bus line to the source or gate or drain electrode does not have a periodicity can be considered. According to any of these methods, abnormal operations such as oscillation and fluctuations in output level, which are particularly often observed near the saturation output operation of the high-output element, can be suppressed.
【００１１】[0011]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【００１２】図１は、第１の発明のトランジスタ構造の
上部からの概略を示す図である。この図１に示す実施例
では、ゲート電極への給電間隔が周期性を有しない高出
力トランジスタ構造を採用しており、チャネルとチャネ
ルの間隔、即ち、ゲート間隔１１が一定ではない。ここ
で用いられているウエハは、分子線成長法により６００
℃で作製されたものであり、構造は高抵抗ＧａＡｓ基板
上にバッファ層として５０００オングストロームの無添
加ＧａＡｓ層および厚さ１７００オングストローム、電
子濃度３．５×１０17ｃｍ-3のＧａＡｓチャネルが形成
されている。FIG. 1 is a diagram schematically showing the transistor structure of the first invention from the top. The embodiment shown in FIG. 1 employs a high-output transistor structure in which the power supply interval to the gate electrode does not have periodicity, and the interval between channels, that is, the gate interval 11 is not constant. The wafer used here is 600 wafers by the molecular beam growth method.
The substrate was manufactured at a temperature of about 550 ° C., and was formed on a high-resistance GaAs substrate as a buffer layer by forming a 5000 Å undoped GaAs layer and a 1700 Å thick GaAs channel having an electron concentration of 3.5 × 10 17 cm −3. ing.
【００１３】この高出力ＧａＡｓ ＭＥＳＦＥＴの基本
的な作製プロセスでは、まず、チャネル以外の部分にボ
ロンをイオン注入することにより高抵抗化領域を形成
し、素子間の分離を行った後、Ａｕ／Ｎｉ／ＡｕＧｅに
よるソース電極１４およびドレイン電極１６用オーミッ
クコンタクトを蒸着およびリフトオフ法により形成し、
その後、２段階に所望の形状までチャネルをリセスエッ
チングし、Ａｌによるゲート電極１２を蒸着およびリフ
トオフ法により形成し、最後にＡｕメッキによる給電用
電極およびゲートパッド１３およびドレインパッド１７
を形成する。なお、ソース電極１４は、バイアホール１
５により直接裏面の接地電極と接続されている。In a basic manufacturing process of this high-power GaAs MESFET, first, a high-resistance region is formed by ion-implanting boron into a portion other than the channel, and after separating elements, Au / Ni / AuGe ohmic contacts for source electrode 14 and drain electrode 16 are formed by vapor deposition and lift-off methods,
Thereafter, the channel is recess-etched to a desired shape in two steps, a gate electrode 12 of Al is formed by vapor deposition and a lift-off method, and finally a power supply electrode and a gate pad 13 and a drain pad 17 by Au plating.
To form Note that the source electrode 14 is
5 is directly connected to the ground electrode on the back surface.
【００１４】この素子の場合、ゲート間隔１１は、短い
方からそれぞれ３０，４２，４５，５５，５９μｍとし
た。また、ゲートフィンガー長は９０μｍである。この
高出力ＧａＡｓ ＭＥＳＦＥＴは、１８ＧＨｚにおいて
２６０ｍＷの飽和出力と３５％の効率が得られ、飽和出
力付近においても異常な動作は認められなかった。In the case of this device, the gate intervals 11 were set to 30, 42, 45, 55, and 59 μm from the shorter one. The gate finger length is 90 μm. This high-power GaAs MESFET obtained a saturated output of 260 mW and an efficiency of 35% at 18 GHz, and no abnormal operation was observed near the saturated output.
【００１５】図２は、本発明の参考例を示すトランジス
タ構造の上部からの概略を示す図である。この図２に示
す実施例では、ゲート電極方向の各チャネルの長さが周
期性を有しない高出力トランジスタ構造を採用してお
り、ゲートフィンガー方向のチャネルの長さ２１が各素
子の間で一定ではない。ここで用いられているウエハ
は、分子線成長法により６００℃で作製されたものであ
り、構造は高抵抗ＧａＡｓ基板上にバッファ層として６
０００オングストロームの無添加ＧａＡｓ層および厚さ
１２００オングストローム、電子濃度４．５×１０17ｃ
ｍ-3のＧａＡｓチャネルが形成されている。FIG. 2 is a diagram schematically showing a transistor structure according to a reference example of the present invention from above. The embodiment shown in FIG. 2 employs a high-output transistor structure in which the length of each channel in the direction of the gate electrode has no periodicity, and the length 21 of the channel in the direction of the gate finger is constant between the elements. is not. The wafer used here was manufactured at 600 ° C. by the molecular beam epitaxy method, and the structure was as follows: a buffer layer was formed on a high-resistance GaAs substrate.
2,000 angstrom undoped GaAs layer, 1200 angstrom thickness, electron concentration 4.5 × 10 17 c
An m −3 GaAs channel is formed.
【００１６】この高出力ＧａＡｓ ＭＥＳＦＥＴの基本
的な作製プロセスは、第１の発明の実施例と同じであ
る。まず、チャネル以外の部分にボロンをイオン注入す
ることにより高抵抗化領域を形成し、素子間の分離を行
い、チャネルの領域２８を確保した後、Ａｕ／Ｎｉ／Ａ
ｕＧｅによるソース電極２４およびドレイン電極２６用
オーミックコンタクトを蒸着およびリフトオフ法により
形成し、その後、２段階にチャネルを所望の形状までリ
セスエッチングし、Ａｌによるゲート電極２２を蒸着お
よびリフトオフ方法により形成し、最後に、Ａｕメッキ
による給電用電極およびゲートパッド２３およびドレイ
ンパッド２７を形成する。ソース電極２４は、バイアホ
ール２５により直接裏面の電極と接続されている。The basic manufacturing process of this high-power GaAs MESFET is the same as that of the first embodiment. First, a high-resistance region is formed by ion-implanting boron into portions other than the channel, separation between elements is performed, and a channel region 28 is secured, and then Au / Ni / A
forming ohmic contacts for the source electrode 24 and the drain electrode 26 by uGe by a vapor deposition and lift-off method, and then recess etching the channel to a desired shape in two steps; forming a gate electrode 22 of Al by a vapor deposition and a lift-off method; Finally, a power supply electrode, a gate pad 23 and a drain pad 27 are formed by Au plating. The source electrode 24 is directly connected to an electrode on the back surface by a via hole 25.
【００１７】この素子の場合、チャネルの長さ２１は、
短い方からそれぞれ６０，６５，７２，７８，８２，９
１μｍとした。また、ゲート電極間隔は４８μｍであ
る。この高出力ＧａＡｓ ＭＥＳＦＥＴは、２２ＧＨｚ
において２４０ｍＷの飽和出力と３０％の効率が得ら
れ、飽和出力付近においても異常な動作は認められなか
った。In the case of this element, the channel length 21 is
60, 65, 72, 78, 82, 9
It was 1 μm. The gate electrode interval is 48 μm. This high-power GaAs MESFET is 22 GHz
, A saturated output of 240 mW and an efficiency of 30% were obtained, and no abnormal operation was observed near the saturated output.
【００１８】図３は、第２の発明のトランジスタ構造の
上部からの概略を示す図である。この図３に示す実施例
では、ソースまたはゲートまたはドレイン電極への給電
用バスラインから給電されているそれぞれソースまたは
ゲートまたはドレイン電極の数が周期性を有しない高出
力トランジスタ構造を採用しており、ゲート給電用バス
ライン３１から給電されているゲート電極の数が一定で
はない。即ち、この素子の場合、左のゲート給電用バス
ラインから給電されているゲート電極は１つであるが、
右のゲート給電用バスラインから給電されているゲート
電極は３つであり、素子の対称性が低くなっている。FIG. 3 is a diagram showing an outline of the transistor structure of the second invention from above. The embodiment shown in FIG. 3 employs a high-output transistor structure in which the number of source, gate, or drain electrodes supplied from the power supply bus line to the source, gate, or drain electrode does not have periodicity. The number of gate electrodes supplied from the gate power supply bus line 31 is not constant. That is, in the case of this element, the number of gate electrodes supplied from the left gate power supply bus line is one,
The number of gate electrodes supplied from the right gate power supply bus line is three, and the symmetry of the element is low.
【００１９】ここで用いられているウエハは、分子線成
長法により６００℃で作製されたものであり、構造は高
抵抗ＧａＡｓ基板上にバッファ層として５０００オング
ストロームの無添加ＧａＡｓ層および厚さ１４００オン
グストローム、電子濃度４×１０17ｃｍ-3のＧａＡｓチ
ャネルが形成されている。The wafer used here was manufactured at 600 ° C. by a molecular beam epitaxy method. The structure was such that a 5000 Å-free GaAs layer and a 1400 Å-thick buffer layer were formed on a high-resistance GaAs substrate. A GaAs channel having an electron concentration of 4 × 10 17 cm −3 is formed.
【００２０】この高出力ＧａＡｓ ＭＥＳＦＥＴの基本
的な作製プロセスは、第１の発明の実施例と同じであ
る。まず、チャネル以外の部分にボロンをイオン注入す
ることにより高抵抗化領域を形成し、素子間の分離を行
った後、Ａｕ／Ｎｉ／ＡｕＧｅによるソース電極３４お
よびドレイン電極３６用オーミックコンタクトを蒸着お
よびリフトオフ法により形成し、その後、２段階にチャ
ネルを所望の形状までリセスエッチングし、Ａｌによる
ゲート電極３２を蒸着およびリフトオフ法により形成
し、最後に、Ａｕメッキによる給電用電極およびゲート
パッド３３およびドレインパッド３７を形成する。ソー
ス電極３４は、バイアホール３５により直接裏面の電極
と接続されている。The basic manufacturing process of this high-power GaAs MESFET is the same as that of the first embodiment. First, a high-resistance region is formed by ion-implanting boron into portions other than the channel, and after separating the elements, ohmic contacts for the source electrode 34 and the drain electrode 36 of Au / Ni / AuGe are deposited and deposited. The gate electrode 32 is formed by the lift-off method, then the channel is recess-etched to a desired shape in two steps, the gate electrode 32 of Al is formed by the evaporation and the lift-off method, and finally, the power supply electrode and the gate pad 33 and the drain by Au plating are formed. The pad 37 is formed. The source electrode 34 is directly connected to an electrode on the back surface by a via hole 35.
【００２１】なお、ゲートフィンガー長は７５μｍとし
た。ゲート電極間隔は４８μｍである。この高出力Ｇａ
Ａｓ ＭＥＳＦＥＴは、２０ＧＨｚにおいて１５０ｍＷ
の飽和出力と３３％の効率が得られ、飽和出力付近にお
いても異常な動作は認められなかった。The gate finger length was 75 μm. The gate electrode interval is 48 μm. This high output Ga
As MESFET is 150 mW at 20 GHz
And an efficiency of 33% was obtained, and no abnormal operation was observed near the saturated output.
【００２２】図４は、本発明の参考例を示すトランジス
タ構造の上部からの概略を示す図である。この図４に示
す実施例では、素子外部からソースまたはゲートまたは
ドレイン電極への給電用バスラインへの給電間隔が周期
性を有しない高出力トランジスタ構造を採用しており、
ゲートパッド４３からゲート給電用バスライン４１へ給
電されている間隔が対称的ではない。FIG. 4 is a diagram schematically showing a transistor structure according to a reference example of the present invention from above. The embodiment shown in FIG. 4 employs a high-output transistor structure in which the power supply interval from the outside of the device to the power supply bus line to the source or gate or drain electrode has no periodicity.
The interval at which power is supplied from the gate pad 43 to the gate power supply bus line 41 is not symmetric.
【００２３】ここで用いられているウエハは、分子線成
長法により６００℃で作製されたものであり、構造は高
抵抗ＧａＡｓ基板上にバッファ層として５０００オング
ストロームの無添加ＧａＡｓ層および厚さ１５００オン
グストローム、電子濃度４×１０17ｃｍ-3のＧａＡｓチ
ャネルが形成されている。The wafer used here was manufactured at 600 ° C. by a molecular beam epitaxy method, and the structure was such that a 5000 Å undoped GaAs layer and a 1500 Å thick buffer layer were formed on a high-resistance GaAs substrate. A GaAs channel having an electron concentration of 4 × 10 17 cm −3 is formed.
【００２４】この高出力ＧａＡｓ ＭＥＳＦＥＴの基本
的な作製プロセスは、第１の発明の実施例と同じであ
る。まず、チャネル以外の部分にボロンをイオン注入す
ることにより高抵抗化領域を形成し、素子間の分離を行
った後、Ａｕ／Ｎｉ／ＡｕＧｅによるソース電極４４お
よびドレイン電極４６用オーミックコンタクトを蒸着お
よびリフトオフ法により形成し、その後、２段階にチャ
ネルを所望の形状までリセスエッチングし、ＷＳｉによ
るゲート電極４２を蒸着およびリフトオフ法により形成
し、最後に、Ａｕメッキによる給電用電極およびゲート
給電用バスライン４１およびゲートパッド４３およびド
レインパッド４７を形成する。この素子は、ソースエア
ブリッジ４５によりソース電極４４が給電されている。The basic manufacturing process of this high-power GaAs MESFET is the same as that of the first embodiment. First, a high-resistance region is formed by ion-implanting boron into portions other than the channel, and after separating the elements, ohmic contacts for the source electrode 44 and the drain electrode 46 of Au / Ni / AuGe are deposited and deposited. The gate electrode 42 is formed by a lift-off method, then the channel is recess-etched to a desired shape in two steps, a gate electrode 42 of WSi is formed by a vapor deposition and lift-off method, and finally, a power supply electrode and a gate power supply bus line by Au plating. 41, a gate pad 43 and a drain pad 47 are formed. In this element, a source electrode 44 is supplied with power by a source air bridge 45.
【００２５】この素子の場合はゲートパッドが２つであ
るが、さらに出力を増やすためにゲート電極数を増やし
た場合には、ゲートパッドをゲート給電用バスラインに
対して間隔を対称性の低い場所に設ければよい。ゲート
フィンガー長は１２５μｍ、ゲート電極間隔は４８μｍ
である。この高出力ＧａＡｓ ＭＥＳＦＥＴは、１０Ｇ
Ｈｚにおいても５００ｍＷの飽和出力と４０％の効率が
得られ、飽和出力付近においても異常な動作は認められ
なかった。This device has two gate pads, but if the number of gate electrodes is increased to further increase the output, the distance between the gate pads and the gate power supply bus line is low. It may be provided at the place. Gate finger length 125 μm, gate electrode spacing 48 μm
It is. This high-power GaAs MESFET is 10G
At 500 Hz, a saturated output of 500 mW and an efficiency of 40% were obtained, and no abnormal operation was observed near the saturated output.
【００２６】[0026]
【発明の効果】以上説明したように、本発明によれば、
素子の平面構造において、対称性を落とすことにより、
飽和出力動作付近で特によく観察される発振や出力レベ
ルの変動などの異常動作を抑えることができる超高周波
帯での高出力多給電型複合トランジスタを得ることがで
きる。As described above, according to the present invention,
By reducing symmetry in the planar structure of the element,
It is possible to obtain a high-output multi-feed type composite transistor in an ultra-high frequency band, which can suppress abnormal operation such as oscillation and fluctuation in output level, which are particularly often observed near saturated output operation.
【００２７】また、本発明の実施例では、２段階にリセ
スエッチングしたＧａＡｓチャネルのＭＥＳＦＥＴの例
で示したが、これを２次元電子ガスＦＥＴやバイポーラ
トランジスタ等、利得が高く非線形性の強い特性の素子
であれば同様な効果が得られることは明らかである。In the embodiment of the present invention, an example of a GaAs channel MESFET which is recess-etched in two stages has been described. However, such a GaAs channel MESFET having a high gain and a strong nonlinearity, such as a two-dimensional electron gas FET or a bipolar transistor, is used. Obviously, a similar effect can be obtained with an element.
【図１】第１の発明のトランジスタ構造の概略を示す図
である。FIG. 1 is a diagram schematically showing a transistor structure of a first invention.
【図２】参考例のトランジスタ構造の概略を示す図であ
る。FIG. 2 is a diagram schematically illustrating a transistor structure of a reference example .
【図３】第２の発明のトランジスタ構造の概略を示す図
である。FIG. 3 is a diagram schematically showing a transistor structure of the second invention.
【図４】参考例の発明のトランジスタ構造の概略を示す
図である。FIG. 4 is a view schematically showing a transistor structure of the invention of a reference example .
１１ ゲート間隔 １２，２２，３２，４２ ゲート電極 １３，２３，３３，４３ ゲートパッド １４，２４，３４，４４ ソース電極 １５，２５，３５ バイアホール １６，２６，３６，４６ ドレイン電極 １７，２７，３７，４７ ドレインパッド ２１ チャネルの長さ ２８ チャネルの領域 ３１ ゲート給電用バスライン ４１ ゲート給電用バスライン ４５ ソース エアブリッジ 11 Gate spacing 12, 22, 32, 42 Gate electrode 13, 23, 33, 43 Gate pad 14, 24, 34, 44 Source electrode 15, 25, 35 Via hole 16, 26, 36, 46 Drain electrode 17, 27, 37,47 Drain pad 21 Channel length 28 Channel area 31 Gate power supply bus line 41 Gate power supply bus line 45 Source air bridge
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−179459（ＪＰ，Ａ) 特開 平４−94137（ＪＰ，Ａ) 特開 平１−181574（ＪＰ，Ａ) 特開 昭62−293781（ＪＰ，Ａ) 特開 昭61−172376（ＪＰ，Ａ) 特開 昭51−62979（ＪＰ，Ａ) 特開 昭50−159978（ＪＰ，Ａ) 特開 昭61−104674（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/80 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-1-179459 (JP, A) JP-A-4-94137 (JP, A) JP-A-1-181574 (JP, A) JP-A-62 293781 (JP, A) JP-A-61-172376 (JP, A) JP-A-51-62979 (JP, A) JP-A-50-159978 (JP, A) JP-A-61-104674 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H01L 29/80
Claims (2)
型電界効果トランジスタを電極で接続給電する多給電型
複合トランジスタにおいて、 ゲート電極への給電間隔が一方の側から他方の側に向か
って順次増加することにより周期性を有しないことを特
徴とする多給電型複合トランジスタ。1. A multi-feed composite transistor in which a plurality of GaAs metal semiconductor field-effect transistors are connected and fed by electrodes, wherein a power supply interval to a gate electrode is from one side to the other side.
A multi-feed type composite transistor characterized by having no periodicity by increasing sequentially .
型電界効果トランジスタを電極で接続給電する多給電型
複合トランジスタにおいて、第１及び第２の給電用バスラインが一方向に配列され、
前記一方向に配列された ソースまたはゲートまたはドレ
イン電極への給電用バスラインから給電されているそれ
ぞれソースまたはゲートまたはドレイン電極の数が、第
１の給電用バスラインから給電されている数と第２の給
電用バスラインから給電されている数とが異なることに
より周期性を有しないことを特徴とする多給電型複合ト
ランジスタ。2. A multi-feed type composite transistor for connecting and feeding a plurality of GaAs metal semiconductor type field effect transistors by electrodes, wherein first and second feeding bus lines are arranged in one direction,
The number of the source, gate, or drain electrodes supplied from the power supply bus line to the source, gate, or drain electrode arranged in one direction, respectively , is
The number of power supplied from the first power supply bus line and the second power supply
That the number of power supplied from the utility bus line is different
A multi-feed composite transistor characterized by having less periodicity.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04218064A JP3105654B2 (en) | 1992-08-18 | 1992-08-18 | Multi-feed type composite transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04218064A JP3105654B2 (en) | 1992-08-18 | 1992-08-18 | Multi-feed type composite transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669249A JPH0669249A (en) | 1994-03-11 |
| JP3105654B2 true JP3105654B2 (en) | 2000-11-06 |
Family
ID=16714088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04218064A Expired - Lifetime JP3105654B2 (en) | 1992-08-18 | 1992-08-18 | Multi-feed type composite transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105654B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1022299A (en) * | 1996-07-08 | 1998-01-23 | Oki Electric Ind Co Ltd | Semiconductor integrated circuit |
| CN1326423A (en) | 1998-10-28 | 2001-12-12 | 株式会社荏原制作所 | Waste carbonizing method |
| JPWO2011039792A1 (en) * | 2009-09-29 | 2013-02-21 | 株式会社東芝 | Semiconductor device |
| JP2012182438A (en) * | 2011-02-08 | 2012-09-20 | Toshiba Corp | Semiconductor device |
-
1992
- 1992-08-18 JP JP04218064A patent/JP3105654B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669249A (en) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101043275B1 (en) | Single package multi-chip rf power amplifier | |
| US5616950A (en) | Thermally uniform transistor | |
| JP4977313B2 (en) | Heterojunction bipolar transistor | |
| US20060108665A1 (en) | Semiconductor device, manufacturing method of the same, and electronic device | |
| KR20010094989A (en) | High electron mobility transistor and method of manufacturing the same | |
| US5252841A (en) | Heterojunction bipolar transistor structure having low base-collector capacitance, and method of fabricating the same | |
| JP3449116B2 (en) | Semiconductor device | |
| Saunier et al. | High-efficiency millimeter-wave GaAs/GaAlAs power HEMT's | |
| Chen et al. | Dual-gate AlGaN/GaN modulation-doped field-effect transistors with cut-off frequencies f T> 60 GHz | |
| JP2002050640A (en) | Protection circuit of field effect transistor, and semiconductor device | |
| US5287072A (en) | Semiconductor device for improving high-frequency characteristics and avoiding chip cracking | |
| JP3105654B2 (en) | Multi-feed type composite transistor | |
| Green et al. | Cascode connected algan/gan hemts on sic substrates | |
| GB2341974A (en) | Semiconductor device incorporating a superlattice structure | |
| US6577200B2 (en) | High-frequency semiconductor device | |
| JP2004193273A (en) | Hetero-junction compound semiconductor field-effect transistor, and manufacturing method thereof | |
| JPH06204253A (en) | Field-effect semiconductor device | |
| JP2554672B2 (en) | Field effect type semiconductor device | |
| Sovero et al. | 35-GHz performance of single and quadruple power heterojunction HEMT's | |
| JPS6228788Y2 (en) | ||
| US6147370A (en) | Field effect transistor with first and second drain electrodes | |
| JPS59181060A (en) | Semiconductor device | |
| US20240162312A1 (en) | Semiconductor device | |
| JP5543936B2 (en) | Method of manufacturing heterojunction bipolar transistor and power amplifier using heterojunction bipolar transistor | |
| US6777301B2 (en) | Method of producing hetero-junction bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990223 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |