JP3105437B2 - Semiconductor device package and method of manufacturing the same - Google Patents
Semiconductor device package and method of manufacturing the sameInfo
- Publication number
- JP3105437B2 JP3105437B2 JP07302457A JP30245795A JP3105437B2 JP 3105437 B2 JP3105437 B2 JP 3105437B2 JP 07302457 A JP07302457 A JP 07302457A JP 30245795 A JP30245795 A JP 30245795A JP 3105437 B2 JP3105437 B2 JP 3105437B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- cavity
- substrate
- columnar electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体素子を収納
するパッケージにおける接続電極の構造及びその製造方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a connection electrode in a package for accommodating a semiconductor device and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、このような分野の先行技術として
は、例えば、以下に示すようなものがあった。図５は、
従来の半導体素子パッケージの断面図であり、樹脂基板
から削り出しによって、半導体素子実装用キャビティを
形成するようにしている。2. Description of the Related Art Heretofore, as prior art in such a field, for example, there has been the following one. FIG.
FIG. 4 is a cross-sectional view of a conventional semiconductor element package, in which a cavity for mounting a semiconductor element is formed by cutting out a resin substrate.
【０００３】図５に示すように、樹脂基板５０１に、半
導体素子実装用キャビティ５０２をミリング加工により
形成する。樹脂基板５０１内には予め配線導体５０３を
形成しておき、ミリング加工により、その一部が半導体
素子実装用キャビティ内に露出し、接続電極部５０４と
なるように設定されている。半導体素子５０５は、ダイ
ボンディング樹脂５０６により、キャビティ５０２内に
固定され、その半導体素子５０５上の電極（図示なし）
と、キャビティ５０２内に露出した接続電極部５０４間
を、例えば、ワイヤボンディング法により形成された金
属細線５０７で接続される。[0005] As shown in FIG. 5, a cavity 502 for mounting a semiconductor element is formed in a resin substrate 501 by milling. A wiring conductor 503 is formed in the resin substrate 501 in advance, and a part of the wiring conductor 503 is exposed to the semiconductor element mounting cavity by milling, and is set so as to become the connection electrode portion 504. The semiconductor element 505 is fixed in the cavity 502 by a die bonding resin 506, and an electrode (not shown) on the semiconductor element 505 is provided.
And the connection electrode portion 504 exposed in the cavity 502 is connected by a thin metal wire 507 formed by, for example, a wire bonding method.
【０００４】一方、パッケージ外部へは、樹脂基板５０
１に設けられた貫通スルーホール５０８により、配線導
体５０３に連続する回路として取り出される。On the other hand, a resin substrate 50 is provided outside the package.
1 through the through-hole 508 provided as a circuit connected to the wiring conductor 503.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体素子を収納するパッケージでは、ミリン
グ加工によって、実装用キャビティを形成するため、深
さ方向の加工誤差を許容するため、配線導体そのものを
ある程度（ｄｔ）削らなければならない必然性があっ
た。そのため、配線導体の元厚（ｔ）を厚くしなければ
ならず、エッチング加工により形成される配線導体では
配線幅を細くできず、接続電極密度の低下という問題点
があった。However, in the above-mentioned package containing a conventional semiconductor element, the mounting cavity is formed by milling, so that a processing error in the depth direction is allowed. There was a necessity to cut to some extent (dt). Therefore, the original thickness (t) of the wiring conductor must be increased, and the wiring width cannot be reduced in the wiring conductor formed by the etching process, and there is a problem that the connection electrode density is reduced.
【０００６】更に、それらの問題を解決する方法とし
て、樹脂基板内の配線導体の層数を増やし、接続電極部
を階段状にしたパッケージ構造が提案されているが、加
工が複雑になり、製造歩留まりの低下、コスト増になっ
ていた。本発明は、上記問題点を除去し、加工が簡単
で、製造歩留まりの向上、コストの低減化を図ることが
できる半導体素子パッケージ及びその製造方法を提供す
ることを目的とする。Further, as a method for solving these problems, there has been proposed a package structure in which the number of wiring conductors in a resin substrate is increased and connection electrode portions are formed in a stepped shape. Yield decreased and cost increased. SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device package which eliminates the above-mentioned problems, is simple in processing, can improve the manufacturing yield, and can reduce the cost, and a method for manufacturing the same.
【０００７】[0007]
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）素子実装用キャビティを樹脂多層板の切削加工に
より形成した半導体素子パッケージにおいて、切削加工
誤差以上の高さを有し、頭頂部のみ露出し、該頭頂部以
外を多層基板樹脂中に埋設したパッケージ内配線導体に
接続する柱状金属塊からなる柱状電極を設けるようにし
たものである。According to the present invention, there is provided a semiconductor device package in which an element mounting cavity is formed by cutting a resin multi-layer board. And a columnar electrode made of a columnar metal block connected to a wiring conductor in a package that is exposed only at the top and is buried in the multilayer substrate resin except for the top.
【０００８】このように、キャビティを形成する際に必
要な、深さ方向の加工誤差許容値分以上の高さを持つ柱
状金属塊を、半導体との接続電極として配線導体上に形
成しているため、配線導体そのものの厚さを薄くでき、
エッチング加工を用いた製造でも配線密度（接続電極密
度）を高くすることができる。そのため、多ピン半導体
素子を搭載する場合においても、パッケージ構造を小
型、簡略化でき、低コスト化を図ることができる。As described above, the columnar metal block having a height equal to or more than the allowable value of the processing error in the depth direction necessary for forming the cavity is formed on the wiring conductor as a connection electrode with the semiconductor. Therefore, the thickness of the wiring conductor itself can be reduced,
Wiring density (connection electrode density) can be increased even in manufacturing using etching processing. Therefore, even when a multi-pin semiconductor element is mounted, the package structure can be reduced in size and simplified, and the cost can be reduced.
【０００９】更に、半導体素子との接続電極を柱状金属
塊が絶縁樹脂中に埋め込まれた構造としたため、電極引
き剥がし応力に対して強く、接続信頼性の高い半導体パ
ッケージを得ることができる。また、半導体素子との接
続電極にあたる柱状電極に、種々の金属を用いることが
できるため、現在ある殆どの半導体実装方式がパッケー
ジ内素子に応用可能である。Further, since the connection electrode with the semiconductor element has a structure in which the columnar metal block is buried in the insulating resin, a semiconductor package which is resistant to electrode peeling stress and has high connection reliability can be obtained. In addition, since various metals can be used for the columnar electrode corresponding to the connection electrode with the semiconductor element, most of the existing semiconductor mounting methods can be applied to the element in the package.
【００１０】（２）上記（１）記載の半導体素子パッケ
ージにおいて、前記柱状電極は複数の異なった金属を積
層して得られたものである。したがって、上記（１）の
効果に加えて、搭載される半導体素子の実装方式に応じ
て、柱状電極の表面となる上層の金属を、接続に有利な
金属を選択することができ、接続の信頼性を向上させる
ことができる。(2) In the semiconductor device package according to the above (1), the columnar electrode is obtained by laminating a plurality of different metals. Therefore, in addition to the effect of the above (1), it is possible to select a metal that is advantageous for connection as a metal of an upper layer to be a surface of the columnar electrode according to a mounting method of a semiconductor element to be mounted. Performance can be improved.
【００１１】（３）上記（１）記載の半導体素子パッケ
ージにおいて、前記柱状電極を素子実装用キャビティ内
に有し、露出した柱状電極の頭頂部以外のキャビティ内
壁を前記柱状電極と絶縁された導体で被覆するようにし
たものである。したがって、上記（１）記載の効果に加
えて、半導体素子のシールド効果を高めることができ
る。(3) In the semiconductor device package according to the above (1), the columnar electrode is provided in an element mounting cavity, and the inner wall of the cavity other than the top of the exposed columnar electrode is insulated from the columnar electrode. It is to be covered with. Therefore, in addition to the effect described in the above (1), the shielding effect of the semiconductor element can be enhanced.
【００１２】（４）素子実装用キャビティを樹脂多層板
の切削加工により形成した半導体素子パッケージの製造
方法において、パッケージの一部となる第１の基板に配
線導体を形成し、この配線導体に接続した柱状金属塊か
らなる柱状電極を形成する工程と、前記柱状電極が完全
に埋設するように、絶縁樹脂を形成する工程と、前記絶
縁樹脂上に接着剤を介して第２の基板を形成する工程
と、前記第２の基板を前記柱状電極の頭頂部が露出する
まで削り、キャビティを形成する工程とを施すようにし
たものである。(4) In a method of manufacturing a semiconductor element package in which an element mounting cavity is formed by cutting a resin multilayer board, a wiring conductor is formed on a first substrate which is a part of the package, and is connected to the wiring conductor. Forming a columnar electrode made of a columnar metal lump, forming an insulating resin so that the columnar electrode is completely embedded, and forming a second substrate on the insulating resin via an adhesive. And a step of shaving the second substrate until the top of the columnar electrode is exposed to form a cavity.
【００１３】したがって、簡単な工程で、パッケージ構
造を小型、簡略化でき、低コスト化を図ることができ
る。更に、半導体素子との接続電極を柱状金属塊が絶縁
樹脂中に埋め込まれた構造としたため、電極引き剥がし
応力に対して強く、接続信頼性の高い半導体パッケージ
を得ることができる。Therefore, the package structure can be reduced in size and simplified with simple steps, and the cost can be reduced. Furthermore, since the connection electrode with the semiconductor element has a structure in which the columnar metal block is buried in the insulating resin, a semiconductor package having high resistance to electrode peeling stress and high connection reliability can be obtained.
【００１４】（５）素子実装用キャビティを樹脂多層板
の切削加工により形成した半導体素子パッケージの製造
方法において、パッケージの一部となる第１の基板に配
線導体を形成し、この配線導体に接続した柱状金属塊か
らなる柱状電極を形成する工程と、前記柱状電極が完全
に埋設するように、絶縁樹脂を形成する工程と、前記絶
縁樹脂上に接着剤を介して第２の基板を形成する工程
と、前記第２の基板を削り、キャビティを形成する工程
と、前記柱状電極の周囲に絶縁に必要な厚さの樹脂を残
し、当該残存部以外の領域に前記切削に引続きキャビテ
ィ作製のための切削加工を行う工程と、キャビティ内壁
に当たる面全体を導体で被覆した後、柱状電極の頭頂部
に被着した導体、及び残存樹脂を切削加工し、前記柱状
電極の頭頂部のみを露出せしめる工程と、キャビティ作
製のための切削加工を前記柱状電極の頭頂部上面よりキ
ャビティ内壁を被覆する導体の厚さ以上で、且つ、前記
柱状金属導体の高さ以内に形成する工程とを施すように
したものである。(5) In a method of manufacturing a semiconductor element package in which an element mounting cavity is formed by cutting a resin multilayer board, a wiring conductor is formed on a first substrate which is a part of the package, and is connected to the wiring conductor. Forming a columnar electrode made of a columnar metal lump, forming an insulating resin so that the columnar electrode is completely embedded, and forming a second substrate on the insulating resin via an adhesive. A step of shaving the second substrate to form a cavity, and a step of forming a cavity around the columnar electrode, leaving a resin having a thickness necessary for insulation, and forming a cavity following the cutting in a region other than the remaining portion. After the step of performing the cutting process and covering the entire surface corresponding to the inner wall of the cavity with a conductor, the conductor applied to the top of the columnar electrode and the remaining resin are cut, and only the top of the columnar electrode is cut. Performing a cutting step for forming a cavity at a thickness not less than the thickness of the conductor covering the inner wall of the cavity from the top surface of the top of the columnar electrode and within the height of the columnar metal conductor. It is like that.
【００１５】したがって、実使用時にキャビティ内に水
分が浸入することを極力防止でき、且つ、電磁放射ノイ
ズの漏洩、または、侵入を防ぐ低コストで信頼性の高い
半導体パッケージを得ることができる。Therefore, it is possible to obtain a low-cost and highly reliable semiconductor package that can prevent the intrusion of moisture into the cavity during actual use, and that prevent leakage or intrusion of electromagnetic radiation noise.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図１は本発明の第１実
施例を示す半導体パッケージの製造工程断面図である。
まず、この第１実施例の半導体パッケージの構造につい
て、図１（ｆ）を参照しながら説明する。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor package according to a first embodiment of the present invention.
First, the structure of the semiconductor package of the first embodiment will be described with reference to FIG.
【００１７】この第１実施例の半導体パッケージは、半
導体素子とパッケージとの電気的接続にフリップ・チッ
プ接続方式を使用しており、半導体素子１０８上に配置
された接続部材１０９は、例えば錫・鉛合金半田材で形
成され、パッケージ側に配置された例えば銅等からなる
柱状電極１０３と一対一に対応し、接続されている。ま
た、配線導体１０２は基板１０１上に設けられた微細配
線導体で、その膜厚は、例えば１２μｍ若しくはそれ以
下で、配線導体幅は、例えば１００μｍ若しくはそれ以
下である。柱状電極１０３に接続した配線導体１０２の
他端は基板１０１に設けたスルーホールを通して基板１
０１の他面に形成した取り出し電極１１１に接続されて
いる。The semiconductor package of the first embodiment uses a flip-chip connection method for electrical connection between the semiconductor element and the package, and the connection member 109 disposed on the semiconductor element 108 is made of, for example, tin. It is formed of a lead alloy solder material, and is in one-to-one correspondence with and connected to the columnar electrode 103 made of, for example, copper and arranged on the package side. The wiring conductor 102 is a fine wiring conductor provided on the substrate 101 and has a film thickness of, for example, 12 μm or less, and a wiring conductor width of, for example, 100 μm or less. The other end of the wiring conductor 102 connected to the columnar electrode 103 is connected to the substrate 1 through a through hole provided in the substrate 101.
01 is connected to an extraction electrode 111 formed on the other surface.
【００１８】更に、基板１０１上には柱状電極１０３を
埋設してなる絶縁樹脂１０４の層があり、当該絶縁樹脂
層を形成した基板１０１上にはキャビティを形成するた
めに接着剤１０６で貼付けた基板１０５が存在してい
る。以下、本発明の第１実施例を示す半導体パッケージ
の製造方法について説明する。Further, on the substrate 101, there is a layer of insulating resin 104 in which the columnar electrode 103 is buried, and on the substrate 101 on which the insulating resin layer is formed, the substrate 101 is adhered with an adhesive 106 to form a cavity. A substrate 105 is present. Hereinafter, a method of manufacturing a semiconductor package according to a first embodiment of the present invention will be described.
【００１９】（１）まず、図１（ａ）に示すように、パ
ッケージの一部となる基板１０１に配線導体１０２を、
従来のプリント配線板製造方法により形成する。この配
線導体１０２は銅等の金属よりなり、後述する半導体接
続部からパッケージ外部へ取り出す電極までを電気的に
接続しており、貫通スルーホール等を用いて基板１０１
表裏の接続を行っている。ここで、配線に用いる金属導
体の厚さは、従来の高密度配線基板に用いたものと同等
のものを使用し、例えば１２μｍ、若しくはそれ以下が
好適である。(1) First, as shown in FIG. 1A, a wiring conductor 102 is placed on a substrate 101 which is a part of a package.
It is formed by a conventional printed wiring board manufacturing method. The wiring conductor 102 is made of a metal such as copper, and electrically connects a later-described semiconductor connection portion to an electrode to be extracted to the outside of the package.
Both sides are connected. Here, the thickness of the metal conductor used for the wiring is the same as that used for the conventional high-density wiring board, and is preferably, for example, 12 μm or less.
【００２０】（２）次に、図１（ｂ）に示すように、配
線導体１０２を有するパッケージの一部となる基板１０
１上に、配線導体１０２に接続した金属塊からなる柱状
電極１０３を形成する。ここで、この柱状電極１０３の
高さは、後述する研磨工程で切削される分に、やはり後
述するミリング加工時の加工精度許容値分を含めた以上
に高く形成する。柱状電極１０３には、銅、ニッケル、
金、パラジウム、ハンダ（錫・鉛合金）等の材料が半導
体素子との接続方法によって選択される。(2) Next, as shown in FIG. 1B, a substrate 10 which is a part of a package having a wiring conductor 102
A columnar electrode 103 made of a metal lump connected to the wiring conductor 102 is formed on 1. Here, the height of the columnar electrode 103 is formed to be higher than the height of the portion to be cut in the polishing step to be described later and the allowable value of the processing accuracy in the milling process to be described later. Copper, nickel,
Materials such as gold, palladium, and solder (tin-lead alloy) are selected according to the method of connection with the semiconductor element.
【００２１】また、この柱状電極１０３の形成方法に
は、短時間に微細、且つ、高い柱状電極を形成できる高
解像度・高膜厚レジストを使用した電解めっき法（電鋳
加工）が好適であるが、これに限定されるものではな
い。例えば、高解像度・高膜厚ドライフィルム・レジス
トを使用した場合では、柱状電極１０３の高さは５０μ
ｍ以上が形成可能である。As a method for forming the columnar electrode 103, an electrolytic plating method (electroforming) using a high-resolution and high-film-thickness resist capable of forming a fine and high columnar electrode in a short time is preferable. However, the present invention is not limited to this. For example, when a high-resolution and high-thickness dry film resist is used, the height of the columnar electrode 103 is 50 μm.
m or more can be formed.
【００２２】（３）次いで、図１（ｃ）に示すように、
前記柱状電極１０３を形成したパッケージの一部となる
基板１０１上に、前記柱状電極１０３が完全に埋設する
ように、絶縁樹脂１０４を形成する。この絶縁樹脂１０
４にはエポキシ樹脂、ＢＴ樹脂など従来基板の絶縁材料
に用いられたものを使用できるが、これらに特定するも
のではない。(3) Next, as shown in FIG.
An insulating resin 104 is formed on a substrate 101 which is a part of a package in which the columnar electrodes 103 are formed, so that the columnar electrodes 103 are completely embedded. This insulating resin 10
For example, epoxy resin, BT resin, and the like that have been used as insulating materials for substrates can be used as 4, but are not limited thereto.
【００２３】また、その絶縁樹脂層形成後に後述する第
２の基板を接着するに支障のない程度に絶縁樹脂表面を
平坦化する研磨を行う。この研磨では先に形成した半導
体接続部電極となる柱状電極１０３の頭頂部が完全に露
出するまで削る必要性はないし、絶縁樹脂１０４形成時
の表面凹凸が第２の基板を接着するのに支障のない場合
は削る必要もない。After the formation of the insulating resin layer, polishing for flattening the surface of the insulating resin is performed so as not to hinder the bonding of a second substrate described later. In this polishing, it is not necessary to grind the top of the columnar electrode 103 to be the semiconductor connecting portion electrode formed previously until the top of the columnar electrode 103 is completely exposed, and the surface irregularities during the formation of the insulating resin 104 hinder the adhesion of the second substrate. If there is no need to cut it.
【００２４】（４）次に、図１（ｄ）に示すように、前
記平坦化研磨を行った柱状電極１０３を形成したパッケ
ージの一部となる基板１０１上に、半導体素子実装用キ
ャビティを形成するために基板１０５を接着剤１０６を
用いて貼付ける。基板１０５（接着剤厚さを含む）の厚
さは後に実装する半導体素子の厚さに、素子接続に関す
る高さを足した厚さ以上に設定する。また、基板１０５
は、特に配線等を有する必要がなく、単に樹脂の塊のよ
うなものであっても良いし、次工程でのミリング加工を
簡素化するために、予めキャビティとなる部分に空間を
有した板材でも良い。(4) Next, as shown in FIG. 1D, a cavity for mounting a semiconductor element is formed on a substrate 101 which is a part of a package on which the columnar electrode 103 subjected to the planarization polishing is formed. For this purpose, the substrate 105 is attached using an adhesive 106. The thickness of the substrate 105 (including the thickness of the adhesive) is set to be equal to or greater than the thickness of a semiconductor element to be mounted later plus a height related to element connection. Also, the substrate 105
Is a plate material that does not need to have wiring, etc., and may be simply a lump of resin, or that has a space in a cavity portion in advance in order to simplify the milling process in the next step. But it is good.
【００２５】（５）次に、図１（ｅ）に示すように、キ
ャビティを形成するために貼付けた前記基板１０５の半
導体素子実装領域をミリング加工等の機械的切削法を用
いて、先に形成した半導体接続部電極となる柱状電極１
０３の頭頂部が露出するまで削り、キャビティ１０７を
形成する。切削は柱状電極１０３の頭頂部が均一に露出
するように基板１０１表面に平行に行われ、柱状電極１
０３の高さ方向中程で切削終了とする。この時、柱状電
極１０３の高さは、従来のパッケージの配線導体厚と同
等、若しくは以上であることは、切削誤差の許容範囲も
同等に設定できる。(5) Next, as shown in FIG. 1 (e), the semiconductor element mounting region of the substrate 105 attached to form a cavity is firstly cut by a mechanical cutting method such as milling. Columnar electrode 1 to be the formed semiconductor connection electrode
03 is shaved until the top is exposed, and a cavity 107 is formed. The cutting is performed in parallel with the surface of the substrate 101 so that the top of the columnar electrode 103 is uniformly exposed.
Cutting is to be completed in the middle of the height direction 03. At this time, if the height of the columnar electrode 103 is equal to or larger than the thickness of the wiring conductor of the conventional package, the allowable range of the cutting error can be set to be equal.
【００２６】（６）次に、図１（ｆ）に示すように、前
述の工程により形成された半導体パッケージ１１２に半
導体素子１０８を実装した様子を示している。ここで
は、接続部材１０９に半田（錫・鉛合金）バンプ接続を
用いたフェイス・ダウン型実装方式を示している。ま
た、最終的に半導体素子を実装したキャビティ内を封止
樹脂１１０で満たして半導体パッケージが完成する。(6) Next, as shown in FIG. 1F, a state in which the semiconductor element 108 is mounted on the semiconductor package 112 formed by the above-described process is shown. Here, a face down type mounting method using solder (tin / lead alloy) bump connection for the connection member 109 is shown. Finally, the cavity in which the semiconductor element is mounted is filled with the sealing resin 110 to complete the semiconductor package.
【００２７】また、パッケージから外部への電気的取り
出しは、取り出し電極１１１を介して行われる。図１で
はリードレス構造の電極を便宜上示しているが、これに
限定するものではない。また、本実施例では、予め電極
となる配線導体全体を形成した基板上にキャビティ構造
を形成したが、一部配線導体をキャビティ形成用基板内
に配置するようにした構造も本発明の実施例から排除す
るものではない。Electrical extraction from the package to the outside is performed via the extraction electrode 111. FIG. 1 shows an electrode having a leadless structure for convenience, but is not limited thereto. Further, in the present embodiment, the cavity structure is formed on the substrate on which the entire wiring conductor serving as an electrode is formed in advance, but a structure in which a part of the wiring conductor is arranged in the substrate for forming a cavity is also an embodiment of the present invention. It is not excluded from.
【００２８】更に、絶縁樹脂を用いて柱状電極を埋設す
る方法を示したが、従来のプリント配線基板製造方法で
使用されるプリプレグを挟んで直接基板（２）を貼付け
る方法を用いても良い。次に、本発明の第２実施例につ
いて説明する。図２は本発明の第２実施例を示す半導体
パッケージの断面図である。Further, although the method of embedding the columnar electrodes using the insulating resin has been described, a method of directly attaching the substrate (2) across a prepreg used in a conventional method of manufacturing a printed wiring board may be used. . Next, a second embodiment of the present invention will be described. FIG. 2 is a sectional view of a semiconductor package according to a second embodiment of the present invention.
【００２９】この半導体パッケージ構造では、半導体素
子とパッケージとの電気的接続にワイヤボンディング接
続方式を使用している。図２に示すように、半導体素子
２０２上に配置された電極（図示なし）は、例えばアル
ミニウム、金等で形成され、パッケージ側に配置された
例えば金、パラジウム、ニッケル、銅、又はその積層体
２０３ａ，２０３ｂからなる柱状電極２０３と一対一に
対応し、金属細線２０５で接続されている。ここで、柱
状電極２０３を金属で積層する場合は、例えば、ワイヤ
ボンディングを行う上層には金を用いて、下層にはパラ
ジウム、ニッケル、銅などを用いることができる。な
お、図２において、２０１は半導体パッケージ、２０４
はダイボンド樹脂である。In this semiconductor package structure, a wire bonding connection method is used for electrical connection between the semiconductor element and the package. As shown in FIG. 2, an electrode (not shown) arranged on the semiconductor element 202 is made of, for example, aluminum, gold, or the like, and is made of, for example, gold, palladium, nickel, copper, or a laminate thereof arranged on the package side. One-to-one correspondence with the columnar electrodes 203 composed of 203a and 203b is established, and they are connected by thin metal wires 205. Here, when the columnar electrode 203 is laminated with a metal, for example, gold can be used for the upper layer for performing wire bonding, and palladium, nickel, copper, or the like can be used for the lower layer. In FIG. 2, reference numeral 201 denotes a semiconductor package;
Is a die bond resin.
【００３０】次に、本発明の第３実施例について説明す
る。図３は本発明の第３実施例を示す半導体パッケージ
の断面図である。この半導体パッケージ構造では、半導
体素子とパッケージとの電気的接続に異方導電接続方式
を使用している。図３に示すように、半導体素子３０２
上に配置された電極３０４は、例えば、金、ニッケル、
銅、又はその積層体等で形成され、パッケージ側に配置
された、例えば、金、ニッケル、銅、又はその積層体等
からなる柱状電極３０３と一対一に対応し、異方導電性
接着剤３０５で接続されている。３０１は半導体パッケ
ージである。Next, a third embodiment of the present invention will be described. FIG. 3 is a sectional view of a semiconductor package according to a third embodiment of the present invention. In this semiconductor package structure, an anisotropic conductive connection method is used for electrical connection between the semiconductor element and the package. As shown in FIG.
The electrode 304 disposed on the top is, for example, gold, nickel,
One-to-one correspondence with the columnar electrode 303 made of copper or a laminate thereof and formed on the package side and made of, for example, gold, nickel, copper, or a laminate thereof, and an anisotropic conductive adhesive 305 Connected by Reference numeral 301 denotes a semiconductor package.
【００３１】次に、本発明の第４実施例について説明す
る。図４は本発明の第４実施例を示す半導体パッケージ
の製造工程断面図である。まず、この第４実施例の半導
体パッケージの構造について、図４（ｇ）を参照しなが
ら説明する。この半導体パッケージ構造では、半導体素
子とパッケージとの電気的接続にフリップ・チップ接続
方式を使用している。Next, a fourth embodiment of the present invention will be described. FIG. 4 is a cross-sectional view showing a manufacturing process of a semiconductor package according to a fourth embodiment of the present invention. First, the structure of the semiconductor package according to the fourth embodiment will be described with reference to FIG. In this semiconductor package structure, a flip-chip connection method is used for electrical connection between a semiconductor element and a package.
【００３２】図４（ｇ）に示すように、半導体素子４１
２上に配置された接続部材４１３は例えば錫・鉛合金半
田材で形成され、パッケージ側に配置された例えば銅等
からなる柱状電極４０３と一対一に対応し、接続されて
いる。また、配線導体４０２は基板４０１上に設けられ
た微細配線導体でその膜厚は、例えば１２μｍ若しくは
それ以下で、配線導体幅は１００μｍ若しくはそれ以下
である。柱状電極４０３に接続した配線導体４０２の他
端は基板４０１に設けたスルーホールを通して基板４０
１の他面に形成した取り出し電極４１５に接続されてい
る。As shown in FIG. 4G, the semiconductor element 41
The connection member 413 disposed on the upper surface 2 is formed of, for example, a tin-lead alloy solder material, and is connected to the columnar electrode 403 made of, for example, copper and arranged on the package side in a one-to-one correspondence. The wiring conductor 402 is a fine wiring conductor provided on the substrate 401, and has a film thickness of, for example, 12 μm or less, and a wiring conductor width of 100 μm or less. The other end of the wiring conductor 402 connected to the columnar electrode 403 is connected to the substrate 40 through a through hole provided in the substrate 401.
1 is connected to a lead electrode 415 formed on the other surface.
【００３３】更に、基板４０１上には柱状電極４０３を
埋設してなる絶縁樹脂４０４の層があり、当該絶縁樹脂
層を形成した基板４０１上にはキャビティ４０７を形成
するために接着剤４０６で貼付けた基板４０５が存在し
ている。そして、柱状電極４０３と絶縁されたキャビテ
ィ４０７の内壁、及び取出し電極４１５と絶縁した半導
体パッケージ全体をシールド用導体４１０，４１６ｂで
被覆している。また、封止用金属蓋４１４を完成された
半導体パッケージ４１７に取付けている。Further, on the substrate 401, there is a layer of an insulating resin 404 in which the columnar electrode 403 is buried, and on the substrate 401 on which the insulating resin layer is formed, an adhesive 406 is attached to form a cavity 407. Substrate 405 is present. Then, the inner wall of the cavity 407 insulated from the columnar electrode 403 and the entire semiconductor package insulated from the extraction electrode 415 are covered with shielding conductors 410 and 416b. Further, a sealing metal lid 414 is attached to the completed semiconductor package 417.
【００３４】以下、本発明の第２実施例を示す半導体パ
ッケージの製造方法について説明する。 （１）まず、図４（ａ）に示すように、パッケージの一
部となる基板４０１に配線導体４０２を、従来のプリン
ト配線板製造方法により形成する。この配線導体４０２
は銅等の金属よりなり、後述する半導体との接続部から
パッケージ外部へ取り出す電極までを電気的に接続する
配線の一部である。Hereinafter, a method of manufacturing a semiconductor package according to a second embodiment of the present invention will be described. (1) First, as shown in FIG. 4A, a wiring conductor 402 is formed on a substrate 401 which is a part of a package by a conventional printed wiring board manufacturing method. This wiring conductor 402
Is a part of a wiring which is made of a metal such as copper and electrically connects a connection portion with a semiconductor to be described later to an electrode taken out of the package.
【００３５】ここで、配線に用いる金属導体の厚さは、
従来の高密度配線基板に用いたものと同等のものを使用
し、例えば厚さ１２μｍ、若しくはそれ以下が好適であ
る。前記配線導体を有するパッケージの一部となる基板
４０１上に、配線導体４０２に接続した半導体との接続
電極となる柱状金属塊からなる柱状電極４０３を形成す
る。ここで、この柱状電極４０３の高さは、後述する研
磨工程で切削される分に、やはり後述するミリング加工
時の加工精度許容値分を含めた以上に高く形成する必要
がある。Here, the thickness of the metal conductor used for wiring is
A material equivalent to that used for a conventional high-density wiring board is used, and for example, a thickness of 12 μm or less is preferable. A columnar electrode 403 made of a columnar metal block serving as a connection electrode with a semiconductor connected to the wiring conductor 402 is formed on a substrate 401 which is a part of a package having the wiring conductor. Here, the height of the columnar electrode 403 needs to be formed higher than the height of the portion to be cut in the polishing step to be described later and also to the allowable value of processing accuracy in the milling process to be described later.
【００３６】柱状電極４０３には、銅、ニッケル、金、
ハンダ（錫・鉛合金）等の材料が半導体素子との接続方
法によって選択される。また、この柱状電極４０３の形
成方法には、短時間に微細、且つ、高い柱状電極を形成
できる高解像度・高膜厚レジストを使用した電界めっき
法（電鋳加工）が好適であるが、これに限定されるので
はない。例えば、高解像度・高膜厚ドライフィルム・レ
ジストを使用した場合では、柱状電極４０３の高さは５
０μｍ以上が形成可能である。The columnar electrode 403 includes copper, nickel, gold,
A material such as solder (tin / lead alloy) is selected depending on a method of connecting to a semiconductor element. As a method for forming the columnar electrode 403, an electroplating method (electroforming) using a high-resolution and high-thickness resist capable of forming a fine and high columnar electrode in a short time is preferable. It is not limited to. For example, when a high-resolution, high-thickness dry film resist is used, the height of the columnar electrode 403 is 5 mm.
A thickness of 0 μm or more can be formed.
【００３７】（２）次いで、図４（ｂ）に示すように、
前記柱状電極４０３を形成したパッケージの一部となる
基板４０１上に、前記柱状電極４０３が完全に埋設する
ように絶縁樹脂４０４を形成する。絶縁樹脂４０４には
低吸水率なＰＰＥ、ＰＰＯ、ＰＴＦＥ等従来基板の絶縁
材料に用いられた物を使用できるが特定するものではな
い。(2) Next, as shown in FIG.
An insulating resin 404 is formed on a substrate 401 which is to be a part of a package on which the columnar electrodes 403 are formed so that the columnar electrodes 403 are completely embedded. As the insulating resin 404, a material used as an insulating material of a conventional substrate such as PPE, PPO, and PTFE having a low water absorption can be used, but it is not specified.
【００３８】この絶縁樹脂層形成後に、後述する第２の
基板を接着するのに支障のない程度に絶縁樹脂表面を平
坦化する研磨を行う。この研磨では先に形成した半導体
接続部電極となる柱状電極頭頂部が完全に露出するまで
削る必要性は特にないし、絶縁樹脂４０４形成時の表面
凹凸が第２の基板を接着するのに支障のない場合は削る
必要もない。After the formation of the insulating resin layer, polishing for flattening the surface of the insulating resin is performed so as not to hinder the bonding of a second substrate described later. In this polishing, it is not particularly necessary to grind until the top of the columnar electrode serving as the semiconductor connection portion electrode previously formed is completely exposed, and the surface irregularities during the formation of the insulating resin 404 hinder the adhesion of the second substrate. If not, there is no need to cut it.
【００３９】（３）次に、図４（ｃ）に示すように、前
記平坦化研磨を行った柱状電極４０３を形成したパッケ
ージの一部となる基板４０１上に、半導体素子実装用キ
ャビティを形成するために、基板４０５を接着剤４０６
を用いて貼付ける。基板４０５（接着剤厚さを含む）の
厚さは後に実装する半導体素子と素子接続部が、後述の
封止用蓋に接触しない程度以上に設定する。また、基板
４０５は特に配線等を有する必要がなく、単に樹脂の塊
のようなものであっても良いし、次工程でのミリング加
工を簡素化するために、予めキャビティとなる部分に空
間を有した板材でも良い。(3) Next, as shown in FIG. 4C, a cavity for mounting a semiconductor element is formed on a substrate 401 which is a part of a package in which the columnar electrode 403 subjected to the planarization polishing is formed. The substrate 405 with the adhesive 406
Paste using. The thickness of the substrate 405 (including the thickness of the adhesive) is set so that the semiconductor element to be mounted later and the element connection portion do not contact a sealing lid described later. In addition, the substrate 405 does not need to have a wiring or the like in particular, and may be simply a lump of resin. In order to simplify the milling process in the next step, a space is previously formed in a portion to be a cavity. The plate material may be used.
【００４０】（４）次に、図４（ｄ）に示すように、キ
ャビティを形成するために貼付けた前記基板４０５の半
導体素子実装領域をミリング加工等の機械的切削を用い
て、先に形成した半導体素子との接続電極となる柱状電
極４０３の頭頂部４０９及び後に形成するシールド導体
との絶縁に必要な樹脂厚分を残して削り、キャビティ４
０７を形成する。(4) Next, as shown in FIG. 4D, the semiconductor element mounting area of the substrate 405 attached to form the cavity is first formed by mechanical cutting such as milling. The top portion 409 of the columnar electrode 403 serving as a connection electrode with the semiconductor element thus formed and the resin portion necessary for insulation with a shield conductor formed later are cut away to form a cavity 4.
07 is formed.
【００４１】切削は、前記柱状電極４０３の頭頂部周辺
以外を後述するシールド導体金属の膜厚以上の深さで、
且つ、柱状電極４０３の高さ方向中程で終了するように
行う。従って、この状態での柱状電極４０３の頭頂部は
絶縁樹脂４０４、若しくは接着剤４０６、基板４０５の
一部中に埋設されたままとなっている。次に、前述した
配線導体４０２に接続し、パッケージ外に電極を取り出
すために必要な貫通スルーホール４０８をドリル加工に
より所定位置に形成する。The cutting is performed at a depth not less than the thickness of the shield conductor metal described later except for the vicinity of the top of the columnar electrode 403.
In addition, the process is performed so that the process ends in the middle of the columnar electrode 403 in the height direction. Therefore, the top of the columnar electrode 403 in this state remains buried in the insulating resin 404, the adhesive 406, and a part of the substrate 405. Next, through-holes 408 connected to the wiring conductors 402 and taken out of the package to take out electrodes are formed at predetermined positions by drilling.
【００４２】（５）次いで、図４（ｅ）に示すように、
前述の切削加工によりキャビティ、貫通スルーホールの
形成された基板表面全体に導体金属（シールド導体）４
１０を形成する。形成には無電解めっき、電解めっきを
組み合わせて行い、更にホトリソグラフにより必要な配
線パターンを前記導体基板上に形成する。このシールド
導体４１０は前記パターニングにより、キャビティ内壁
全面に被着したシールド導体４１６ｂと、前述の配線導
体４０２に電気的接続を持った貫通スルーホール４０８
の内壁を含む取出し電極４１５と、それ以外のパッケー
ジ外表面上の絶縁樹脂、及び端露出部を被覆するシール
ド導体４１６ａに分割形成される。(5) Next, as shown in FIG.
Conductive metal (shield conductor) 4 is formed on the entire surface of the substrate on which the cavities and through-holes are formed by the aforementioned cutting process
Form 10. The formation is performed by a combination of electroless plating and electrolytic plating, and a necessary wiring pattern is formed on the conductive substrate by photolithography. By this patterning, the shield conductor 410 is provided with a shield conductor 416b covering the entire inner wall of the cavity and a through-hole 408 having an electrical connection to the wiring conductor 402 described above.
And a shield conductor 416a that covers the end exposed portion and an insulating resin on the outer surface of the package other than the extraction electrode 415 including the inner wall of the package.
【００４３】（６）次に、図４（ｆ）に示すように、前
述の柱状電極４０３の頭頂部４０９、及びその周囲に残
存した樹脂上に被着した前記シールド導体４１６ｂを絶
縁樹脂４０４、若しくは接着剤４０６、基板４０５の一
部とともにミリング加工等の機械的切削法を用いて柱状
電極４０３の頭頂部が露出するまで削り、半導体接続部
４１１を得る。この時、シールド導体４１６ｂが切削に
より消失しないように予めキャビティ形成時にシールド
導体厚さ以上の切削加工を施している。(6) Next, as shown in FIG. 4 (f), the above-mentioned shield conductor 416b deposited on the top portion 409 of the above-mentioned columnar electrode 403 and the resin remaining therearound is covered with an insulating resin 404. Alternatively, the semiconductor connecting portion 411 is obtained by shaving the top of the columnar electrode 403 using a mechanical cutting method such as milling together with the adhesive 406 and a part of the substrate 405 until the top of the columnar electrode 403 is exposed. At this time, in order to prevent the shield conductor 416b from disappearing by the cutting, a cutting process more than the thickness of the shield conductor is performed before forming the cavity.
【００４４】（７）次いで、図４（ｇ）に示すように、
前述の工程により形成された半導体パッケージ４１７に
半導体素子４１２を実装した様子を示している。ここで
は、接続部材４１３として半田バンプを用いたフェイス
・ダウン型実装方式を便宜上示しているが、実装方式を
これに限定するものではない。また、最終的に半導体素
子を実装したキャビティを封止用金属蓋４１４で封印し
て半導体パッケージ４１７が完成する。パッケージがら
外部への電気的取出しは、取り出し電極４１５を介して
行われる。この図ではリードレス構造の電極を便宜上示
しているが限定するものではない。(7) Next, as shown in FIG.
This figure shows a state where the semiconductor element 412 is mounted on the semiconductor package 417 formed by the above-described steps. Here, a face-down type mounting method using solder bumps as the connection member 413 is shown for convenience, but the mounting method is not limited to this. Further, finally, the cavity in which the semiconductor element is mounted is sealed with the sealing metal cover 414 to complete the semiconductor package 417. Electrical extraction to the outside of the package is performed via the extraction electrode 415. In this figure, an electrode having a leadless structure is shown for convenience, but is not limited.
【００４５】また、この実施例では一部電極をキャビテ
ィ形成用基板上に配置するようにした構造を示したが、
第１実施例同様、予め電極となる配線導体全体を形成し
た基板上にキャビティ構造を形成する方法も、本発明の
実施例から排除するものではない。更に、絶縁樹脂を用
いて柱状電極を埋設する方法を示したが、クロスの無い
プリプレグを挟んで直接基板４０５を貼付ける方法を用
いても良い。In this embodiment, the structure is shown in which some electrodes are arranged on the cavity forming substrate.
As in the first embodiment, a method of forming a cavity structure on a substrate on which the entire wiring conductor serving as an electrode is formed in advance is not excluded from the embodiments of the present invention. Furthermore, although the method of embedding the columnar electrode using the insulating resin has been described, a method of directly attaching the substrate 405 with a prepreg having no cross therebetween may be used.
【００４６】また、第１実施例では素子実装用キャビテ
ィを有する半導体パッケージ構造としてなる応用例を示
したが、素子実装用キャビティを有さない基板単独の使
用も可能であり、現在開発が進んでいる微細電極を有す
るマルチチップモジュール用基板の製造方法としても応
用可能である。なお、本発明は上記実施例に限定される
ものではなく、本発明の趣旨に基づいて種々の変形が可
能であり、これらを本発明の範囲から排除するものでは
ない。In the first embodiment, an application example of a semiconductor package structure having a cavity for mounting an element is shown. However, it is also possible to use a single substrate having no cavity for mounting an element. It can also be applied as a method for manufacturing a multi-chip module substrate having fine electrodes. It should be noted that the present invention is not limited to the above embodiment, and various modifications can be made based on the gist of the present invention, and these are not excluded from the scope of the present invention.
【００４７】[0047]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、キャビティを形成
する際に必要な、深さ方向の加工誤差許容値分以上の高
さを持つ柱状金属塊を、半導体との接続電極として配線
導体上に形成しているため、配線導体そのものの厚さを
薄くでき、エッチング加工を用いた製造でも配線密度
（接続電極密度）を高くできる。As described above, according to the present invention, the following effects can be obtained. (1) According to the first aspect of the present invention, a columnar metal lump having a height equal to or more than an allowable value of a processing error in a depth direction necessary for forming a cavity is used as a wiring conductor as a connection electrode with a semiconductor. Since the wiring conductor is formed thereon, the thickness of the wiring conductor itself can be reduced, and the wiring density (connection electrode density) can be increased even in manufacturing using etching.
【００４８】そのため、多ピン半導体素子を搭載する場
合においても、パッケージ構造を小型、簡略化でき、低
コスト化を図ることができる。更に、半導体素子との接
続電極を柱状金属塊が絶縁樹脂中に埋め込まれた構造と
したため、電極引き剥がし応力に対して強く、接続信頼
性の高い半導体パッケージを得ることができる。Therefore, even when a multi-pin semiconductor element is mounted, the package structure can be reduced in size and simplified, and the cost can be reduced. Furthermore, since the connection electrode with the semiconductor element has a structure in which the columnar metal block is buried in the insulating resin, a semiconductor package having high resistance to electrode peeling stress and high connection reliability can be obtained.
【００４９】また、半導体素子との接続電極にあたる柱
状電極に、種々の金属を用いることができるため、現在
ある殆どの半導体実装方式がパッケージ内素子に応用可
能である。 （２）請求項２記載の発明によれば、搭載される半導体
素子の実装方式に応じて、柱状電極の表面となる上層の
金属を接続に有利な金属を選択することができ、接続の
信頼性を向上させることができる。Further, since various metals can be used for the columnar electrode corresponding to the connection electrode with the semiconductor element, most existing semiconductor mounting methods can be applied to the element in the package. (2) According to the second aspect of the present invention, it is possible to select a metal that is advantageous for connection with an upper layer metal that is a surface of the columnar electrode according to the mounting method of the semiconductor element to be mounted, and to improve the reliability of the connection. Performance can be improved.
【００５０】（３）請求項３記載の発明によれば、上記
（１）記載の効果に加えて、半導体素子のシールド効果
を高めることができる。 （４）請求項４記載の発明によれば、簡単な工程で、パ
ッケージ構造を小型、簡略化でき、低コスト化を図るこ
とができる。更に、半導体素子との接続電極を柱状金属
塊が絶縁樹脂中に埋め込まれた構造としたため、電極引
き剥がし応力に対して強く、接続信頼性の高い半導体パ
ッケージを得ることができる。(3) According to the third aspect of the invention, in addition to the effect described in the above (1), the shielding effect of the semiconductor element can be enhanced. (4) According to the invention described in claim 4, the package structure can be reduced in size and simplification by simple steps, and the cost can be reduced. Furthermore, since the connection electrode with the semiconductor element has a structure in which the columnar metal block is buried in the insulating resin, a semiconductor package having high resistance to electrode peeling stress and high connection reliability can be obtained.
【００５１】（５）請求項５記載の発明によれば、絶縁
樹脂に低吸水性樹脂を用い、更に、半導体素子を実装す
るキャビティの内壁全面、且つ、パッケージ外表面上の
取出し電極形成部以外のパッケージ端部を含む絶縁樹脂
露出部を金属で被覆する構造としたため、実使用時にキ
ャビティ内に水分が浸入することを極力防止でき、且
つ、電磁放射ノイズの漏洩、または、侵入を防ぐ低コス
トで信頼性の高い半導体パッケージを得ることができ
る。(5) According to the fifth aspect of the present invention, a low water-absorbing resin is used as the insulating resin, and the entire surface of the inner wall of the cavity in which the semiconductor element is mounted and other than the extraction electrode forming portion on the outer surface of the package The exposed portion of the insulating resin, including the package end, is covered with metal, so that the intrusion of moisture into the cavity during actual use can be minimized and the electromagnetic radiation noise can be prevented from leaking or entering. Thus, a highly reliable semiconductor package can be obtained.
【図１】本発明の第１実施例を示す半導体パッケージの
製造工程断面図である。FIG. 1 is a cross-sectional view illustrating a manufacturing process of a semiconductor package according to a first embodiment of the present invention.
【図２】本発明の第２実施例を示す半導体パッケージの
断面図である。FIG. 2 is a sectional view of a semiconductor package according to a second embodiment of the present invention.
【図３】本発明の第３実施例を示す半導体パッケージの
断面図である。FIG. 3 is a sectional view of a semiconductor package according to a third embodiment of the present invention.
【図４】本発明の第４実施例を示す半導体パッケージの
製造工程断面図である。FIG. 4 is a cross-sectional view illustrating a manufacturing process of a semiconductor package according to a fourth embodiment of the present invention.
【図５】従来の半導体素子パッケージの断面図である。FIG. 5 is a cross-sectional view of a conventional semiconductor device package.
１０１，１０５，４０１，４０５ 基板 １０２，４０２ 配線導体 １０３，２０３，３０３，４０３ 柱状電極 １０４，４０４ 絶縁樹脂 １０６，４０６ 接着剤 １０７，４０７ キャビティ １０８，２０２，３０２，４１２ 半導体素子 １０９，４１３ 接続部材 １１０ 封止樹脂 １１１，４１５ 取り出し電極 １１２，４１７ 半導体パッケージ ２０５ 金属細線 ３０４ 電極 ３０５ 異方導電性接着剤 ４０８ 貫通スルーホール ４０９ 頭頂部 ４１０，４１６ａ，４１６ｂ シールド用導体 ４１１ 半導体接続部 ４１４ 封止用金属蓋 101, 105, 401, 405 Substrate 102, 402 Wiring conductor 103, 203, 303, 403 Columnar electrode 104, 404 Insulating resin 106, 406 Adhesive 107, 407 Cavity 108, 202, 302, 412 Semiconductor element 109, 413 Connecting member 110 Encapsulation resin 111,415 Extraction electrode 112,417 Semiconductor package 205 Fine metal wire 304 Electrode 305 Anisotropic conductive adhesive 408 Through-hole 409 Top vertex 410,416a, 416b Shielding conductor 411 Semiconductor connecting part 414 Metal for sealing lid
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−5732（ＪＰ，Ａ) 特開 平４−56152（ＪＰ，Ａ) 特開 平６−132429（ＪＰ，Ａ) 特開 平８−335650（ＪＰ，Ａ) 特開 平５−206318（ＪＰ，Ａ) 特開 平５−218133（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-6-5732 (JP, A) JP-A-4-56152 (JP, A) JP-A-6-132429 (JP, A) JP-A-8-58 335650 (JP, A) JP-A-5-206318 (JP, A) JP-A-5-218133 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/12 H01L 21 / 60
Claims (5)
削加工により形成した半導体素子パッケージにおいて、 切削加工誤差以上の高さを有し、頭頂部のみ露出し、該
頭頂部以外を多層基板樹脂中に埋設したパッケージ内配
線導体に接続する、金属塊からなる柱状電極を具備する
ことを特徴とする半導体素子パッケージ。1. A semiconductor element package in which an element mounting cavity is formed by cutting a resin multilayer board, wherein the semiconductor element package has a height equal to or greater than a cutting error, only a top portion is exposed, and a portion other than the top portion is covered with a resin of a multilayer substrate. A semiconductor element package comprising a columnar electrode made of a metal lump, which is connected to an in-package wiring conductor embedded in the package.
おいて、前記柱状電極は複数の異なった金属を積層して
なることを特徴とする半導体素子パッケージ。2. The semiconductor device package according to claim 1, wherein said columnar electrode is formed by laminating a plurality of different metals.
おいて、前記柱状電極を素子実装用キャビティ内に有
し、露出した柱状電極の頭頂部以外のキャビティ内壁を
前記柱状電極と絶縁された導体で被覆するようにしたこ
とを特徴とする半導体素子パッケージ。3. The semiconductor device package according to claim 1, wherein the columnar electrode is provided in an element mounting cavity, and an inner wall of the cavity other than the top of the exposed columnar electrode is covered with a conductor insulated from the columnar electrode. A semiconductor element package characterized in that:
削加工により形成した半導体素子パッケージの製造方法
において、（ａ）パッケージの一部となる第１の基板に
配線導体を形成し、該配線導体に接続した柱状金属塊か
らなる柱状電極を形成する工程と、（ｂ）前記柱状電極
が完全に埋設するように、絶縁樹脂を形成する工程と、
（ｃ）前記絶縁樹脂上に接着剤を介して第２の基板を形
成する工程と、（ｄ）前記第２の基板を前記柱状電極の
頭頂部が露出するまで削り、キャビティを形成する工程
とを施すことを特徴とする半導体素子パッケージの製造
方法。4. A method for manufacturing a semiconductor element package in which an element mounting cavity is formed by cutting a resin multilayer board, wherein (a) a wiring conductor is formed on a first substrate which is a part of the package; (B) forming an insulating resin such that the columnar electrode is completely buried; and
(C) forming a second substrate on the insulating resin via an adhesive, and (d) shaving the second substrate until the top of the columnar electrode is exposed to form a cavity. A method of manufacturing a semiconductor element package.
削加工により形成した半導体素子パッケージの製造方法
において、（ａ）パッケージの一部となる第１の基板に
配線導体を形成し、該配線導体に接続した柱状金属塊か
らなる柱状電極を形成する工程と、（ｂ）前記柱状電極
が完全に埋設するように、絶縁樹脂を形成する工程と、
（ｃ）前記絶縁樹脂上に接着剤を介して第２の基板を形
成する工程と、（ｄ）前記第２の基板を削り、キャビテ
ィを形成する工程と、（ｅ）前記柱状電極の周囲に絶縁
に必要な厚さの樹脂を残し、当該残存部以外の領域に前
記切削に引続きキャビティ作製のための切削加工を行う
工程と、（ｆ）キャビティ内壁に当たる面全体を導体で
被覆した後、柱状電極の頭頂部に被着した導体、及び残
存樹脂を切削加工し、前記柱状電極の頭頂部のみを露出
せしめる工程と、（ｇ）キャビティ作製のための切削加
工を前記柱状電極の頭頂部上面よりキャビティ内壁を被
覆する導体の厚さ以上で、且つ、前記柱状電極の高さ以
内に形成する工程とを施すことを特徴とする半導体素子
パッケージの製造方法。5. A method of manufacturing a semiconductor element package in which an element mounting cavity is formed by cutting a resin multilayer board, wherein (a) a wiring conductor is formed on a first substrate which is a part of the package; (B) forming an insulating resin such that the columnar electrode is completely buried; and
(C) a step of forming a second substrate on the insulating resin via an adhesive; (d) a step of shaving the second substrate to form a cavity; and (e) forming a cavity around the columnar electrode. A step of performing a cutting process for forming a cavity following the cutting in a region other than the remaining portion, leaving a resin having a thickness necessary for insulation, and (f) covering the entire surface corresponding to the inner wall of the cavity with a conductor, and then forming a columnar shape. A step of cutting the conductor adhered to the top of the electrode and the remaining resin to expose only the top of the columnar electrode; and (g) performing a cutting process for cavity preparation from the top of the top of the columnar electrode. Forming the semiconductor element package not less than the thickness of the conductor covering the inner wall of the cavity and within the height of the columnar electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07302457A JP3105437B2 (en) | 1995-11-21 | 1995-11-21 | Semiconductor device package and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07302457A JP3105437B2 (en) | 1995-11-21 | 1995-11-21 | Semiconductor device package and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148477A JPH09148477A (en) | 1997-06-06 |
| JP3105437B2 true JP3105437B2 (en) | 2000-10-30 |
Family
ID=17909178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07302457A Expired - Fee Related JP3105437B2 (en) | 1995-11-21 | 1995-11-21 | Semiconductor device package and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105437B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731632U (en) * | 1993-11-25 | 1995-06-13 | 福太郎 松岡 | Case for packing strings |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3669463B2 (en) * | 1997-08-05 | 2005-07-06 | Ｔｄｋ株式会社 | Resin-encapsulated surface-mount electronic components |
| KR100253363B1 (en) | 1997-12-02 | 2000-04-15 | 김영환 | Semiconductor package substrate and land grid array semiconductor package and fabrication method thereof |
| JP2001308258A (en) * | 2000-04-26 | 2001-11-02 | Sony Corp | Semiconductor package and method of manufacturing it |
| JP2006059863A (en) * | 2004-08-17 | 2006-03-02 | Cmk Corp | Package substrate and its manufacturing method |
| WO2011067945A1 (en) * | 2009-12-04 | 2011-06-09 | パナソニック株式会社 | Circuit board, circuit module, and electronic device |
-
1995
- 1995-11-21 JP JP07302457A patent/JP3105437B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731632U (en) * | 1993-11-25 | 1995-06-13 | 福太郎 松岡 | Case for packing strings |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09148477A (en) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107683A (en) | Sequentially built integrated circuit package | |
| JP2592038B2 (en) | Semiconductor chip mounting method and substrate structure | |
| JP3670917B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2679681B2 (en) | Semiconductor device, package for semiconductor device, and manufacturing method thereof | |
| JP3147053B2 (en) | Resin-sealed ball grid array IC package and method of manufacturing the same | |
| US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| US6005289A (en) | Package for semiconductor device laminated printed circuit boards | |
| US8153186B2 (en) | Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| US7028400B1 (en) | Integrated circuit substrate having laser-exposed terminals | |
| US20010035586A1 (en) | Chip size package semiconductor device without an interposer and method of forming the same | |
| JP2003522401A (en) | Stacked integrated circuit package | |
| US7399661B2 (en) | Method for making an integrated circuit substrate having embedded back-side access conductors and vias | |
| JPH09321073A (en) | Package for semiconductor device, and semiconductor device | |
| JP4070470B2 (en) | Multilayer circuit board for semiconductor device, manufacturing method thereof, and semiconductor device | |
| US20040124516A1 (en) | Circuit device, circuit module, and method for manufacturing circuit device | |
| JP3105437B2 (en) | Semiconductor device package and method of manufacturing the same | |
| US6248612B1 (en) | Method for making a substrate for an integrated circuit package | |
| JP3513983B2 (en) | Manufacturing method of chip carrier | |
| JP2002064164A (en) | Semiconductor device and manufacturing method thereof | |
| JP3337911B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH09148484A (en) | Semiconductor device, and its manufacture | |
| JPH11163217A (en) | Semiconductor device | |
| JP2970595B2 (en) | BGA type semiconductor device | |
| JP4023082B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070901 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |