JP3104451B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3104451B2 JP3104451B2 JP05018305A JP1830593A JP3104451B2 JP 3104451 B2 JP3104451 B2 JP 3104451B2 JP 05018305 A JP05018305 A JP 05018305A JP 1830593 A JP1830593 A JP 1830593A JP 3104451 B2 JP3104451 B2 JP 3104451B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- conductivity type
- base region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にバイポーラトランジスタを含む半導体装置の
製造方法に関する。
関し、特にバイポーラトランジスタを含む半導体装置の
製造方法に関する。
【０００２】
【従来の技術】バイポーラトランジスタの持つ高速動
作，高駆動能力を充分に引き出すためには、エミッタ領
域，ベース領域，コレクタ領域，およびこれら領域に接
続するそれぞれの電極の寄生抵抗と寄生容量とをできる
だけ小さくする必要がある。この条件を満たすバイポー
ラトランジスタの１つの構造として、Ｐ+ 型の導電体膜
からなるベース引き出し電極と、ベース引き出し電極の
側面，および上面を覆う絶縁膜スペーサ，および絶縁膜
キャップと、上記ベース引き出し電極に自己整合的にＮ
型のエピタキシャル層の表面に形成されたＰ+ 型の外部
ベース領域と、この外部ベース領域に接続してエピタキ
シャル層表面に形成されたＰ型の真性ベース領域と、上
記絶縁膜スペーサに自己整合的に真性ベース領域表面に
形成されたＮ+ 型のエミッタ領域と、を有する構造のバ
イポーラトランジスタがある。
作，高駆動能力を充分に引き出すためには、エミッタ領
域，ベース領域，コレクタ領域，およびこれら領域に接
続するそれぞれの電極の寄生抵抗と寄生容量とをできる
だけ小さくする必要がある。この条件を満たすバイポー
ラトランジスタの１つの構造として、Ｐ+ 型の導電体膜
からなるベース引き出し電極と、ベース引き出し電極の
側面，および上面を覆う絶縁膜スペーサ，および絶縁膜
キャップと、上記ベース引き出し電極に自己整合的にＮ
型のエピタキシャル層の表面に形成されたＰ+ 型の外部
ベース領域と、この外部ベース領域に接続してエピタキ
シャル層表面に形成されたＰ型の真性ベース領域と、上
記絶縁膜スペーサに自己整合的に真性ベース領域表面に
形成されたＮ+ 型のエミッタ領域と、を有する構造のバ
イポーラトランジスタがある。
【０００３】バイポーラトランジスタの製造工程の断面
図である図８を参照すると、上述の構造を有するバイポ
ーラトランジスタは、以下のように形成される。
図である図８を参照すると、上述の構造を有するバイポ
ーラトランジスタは、以下のように形成される。
【０００４】まず、Ｐ型シリコン基板２０１表面にＮ+
型埋め込み層２０２が形成され、全面にＮ型エピタキシ
ャル層２０３が形成される。素子分離領域となるＮ型エ
ピタキシャル層２０３表面に選択的にフィールド酸化膜
２０４が形成される。所定の領域にイオン注入によりＮ
+ 型埋め込み層２０２に達するＮ+ 型のコレクタプラグ
領域２０６が形成される。活性領域となるＮ型エピタキ
シャル層２０３，およびＮ+ 型のコレクタプラグ領域２
０６表面に上記フィールド酸化膜２０４より膜厚の薄い
第１の２酸化シリコン膜２０７が形成される〔図８
（ａ）〕。
型埋め込み層２０２が形成され、全面にＮ型エピタキシ
ャル層２０３が形成される。素子分離領域となるＮ型エ
ピタキシャル層２０３表面に選択的にフィールド酸化膜
２０４が形成される。所定の領域にイオン注入によりＮ
+ 型埋め込み層２０２に達するＮ+ 型のコレクタプラグ
領域２０６が形成される。活性領域となるＮ型エピタキ
シャル層２０３，およびＮ+ 型のコレクタプラグ領域２
０６表面に上記フィールド酸化膜２０４より膜厚の薄い
第１の２酸化シリコン膜２０７が形成される〔図８
（ａ）〕。
【０００５】次に、Ｎ+ 型コレクタプラグ領域２０６表
面を除く領域の２酸化シリコン膜２０７が除去される。
全面にＰ+ 型多結晶シリコン膜と窒化シリコン膜とが順
次形成される。このＰ+ 型多結晶シリコン膜のＰ+ 型化
は、イオン注入法，もしくはその場（ｉｎ−ｓｉｔｕ）
ドーピング法により行なわれる。この窒化シリコン膜と
Ｐ+ 型多結晶シリコン膜とが順次パターニングされ、Ｐ
+ 型のベース引き出し電極となるＰ+ 型多結晶シリコン
膜２３３とこのＰ+ 型多結晶シリコン膜２３３の上面を
覆う窒化シリコン膜キャップ２２８とが形成される。こ
のときのＰ+ 型多結晶シリコン膜のエッチングにより、
Ｎ型エピタキシャル層２０３表面も多少エッチング除去
される〔図８（ｂ）〕。
面を除く領域の２酸化シリコン膜２０７が除去される。
全面にＰ+ 型多結晶シリコン膜と窒化シリコン膜とが順
次形成される。このＰ+ 型多結晶シリコン膜のＰ+ 型化
は、イオン注入法，もしくはその場（ｉｎ−ｓｉｔｕ）
ドーピング法により行なわれる。この窒化シリコン膜と
Ｐ+ 型多結晶シリコン膜とが順次パターニングされ、Ｐ
+ 型のベース引き出し電極となるＰ+ 型多結晶シリコン
膜２３３とこのＰ+ 型多結晶シリコン膜２３３の上面を
覆う窒化シリコン膜キャップ２２８とが形成される。こ
のときのＰ+ 型多結晶シリコン膜のエッチングにより、
Ｎ型エピタキシャル層２０３表面も多少エッチング除去
される〔図８（ｂ）〕。
【０００６】次に、イオン注入法によりＰ型の真性ベー
ス領域２１３が形成される。全面に２酸化シリコン膜が
形成され、この２酸化シリコン膜がエッチバックされて
上記Ｐ+ 型多結晶シリコン膜２３３の側面を覆う２酸化
シリコン膜スペーサ２３１が形成される。この２酸化シ
リコン膜スペーサ２３１に自己整合的に上記真性ベース
領域２１３表面に直接に接触するＮ+ 型の多結晶シリコ
ン膜からなるエミッタ引き出し電極２２５が形成され
る。この多結晶シリコン膜のＮ+ 型化は砒素のイオン注
入により行なわれる。全面に層間絶縁膜２３２が形成さ
れ、これら層間絶縁膜２３２，２酸化シリコン膜キャッ
プ２３３，２酸化シリコン膜２０７等に開口部が形成さ
れ、コレクタプラグ領域２０６，Ｐ+ 型多結晶シリコン
膜２３３，エミッタ引き出し電極２２５にそれぞれに接
続される電極２２７が形成される〔図８（ｃ）〕。
ス領域２１３が形成される。全面に２酸化シリコン膜が
形成され、この２酸化シリコン膜がエッチバックされて
上記Ｐ+ 型多結晶シリコン膜２３３の側面を覆う２酸化
シリコン膜スペーサ２３１が形成される。この２酸化シ
リコン膜スペーサ２３１に自己整合的に上記真性ベース
領域２１３表面に直接に接触するＮ+ 型の多結晶シリコ
ン膜からなるエミッタ引き出し電極２２５が形成され
る。この多結晶シリコン膜のＮ+ 型化は砒素のイオン注
入により行なわれる。全面に層間絶縁膜２３２が形成さ
れ、これら層間絶縁膜２３２，２酸化シリコン膜キャッ
プ２３３，２酸化シリコン膜２０７等に開口部が形成さ
れ、コレクタプラグ領域２０６，Ｐ+ 型多結晶シリコン
膜２３３，エミッタ引き出し電極２２５にそれぞれに接
続される電極２２７が形成される〔図８（ｃ）〕。
【０００７】
【発明が解決しようとする課題】前述の構造のバイポー
ラトランジスタを上述の方法で形成すると、Ｐ+ 型多結
晶シリコン膜２３３の形成に際して、以下の問題が生じ
る。
ラトランジスタを上述の方法で形成すると、Ｐ+ 型多結
晶シリコン膜２３３の形成に際して、以下の問題が生じ
る。
【０００８】全面に形成されたＰ+ 型多結晶シリコン膜
をエッチングしてＰ+ 型多結晶シリコン膜２３３を形成
するとき、このＰ+ 型多結晶シリコン膜２３３の寸法精
度をよく形成するためには異方性ドライエッチングを用
いる必要がある。このエッチングでは、エミッタ領域が
形成される領域において、このＰ+ 型多結晶シリコン膜
とＮ型エピタキシャル層２０３との界面でこのエッチッ
グを精度よく停止させることは不可能である。さらに活
性領域に拡散層配線，拡散層抵抗，あるいはＭＯＳトラ
ンジスタ等が形成される場合、フィールド酸化膜２０４
の縁端部に沿った上記Ｐ+ 型多結晶シリコン膜の残留に
よる素子間の短絡を防ぐため、このＰ+型多結晶シリコ
ン膜のエッチング時間は充分にとらなければならなくな
る。この結果、上記エミッタ領域が形成される領域には
エッチングダメージが与えられ、かつ、この領域のＮ型
エピタキシャル層２０３表面がエッチング除去される。
をエッチングしてＰ+ 型多結晶シリコン膜２３３を形成
するとき、このＰ+ 型多結晶シリコン膜２３３の寸法精
度をよく形成するためには異方性ドライエッチングを用
いる必要がある。このエッチングでは、エミッタ領域が
形成される領域において、このＰ+ 型多結晶シリコン膜
とＮ型エピタキシャル層２０３との界面でこのエッチッ
グを精度よく停止させることは不可能である。さらに活
性領域に拡散層配線，拡散層抵抗，あるいはＭＯＳトラ
ンジスタ等が形成される場合、フィールド酸化膜２０４
の縁端部に沿った上記Ｐ+ 型多結晶シリコン膜の残留に
よる素子間の短絡を防ぐため、このＰ+型多結晶シリコ
ン膜のエッチング時間は充分にとらなければならなくな
る。この結果、上記エミッタ領域が形成される領域には
エッチングダメージが与えられ、かつ、この領域のＮ型
エピタキシャル層２０３表面がエッチング除去される。
【０００９】このエッチングダメージにより、形成され
たバイポーラトランジスタのｈFEが劣化し、さらに、エ
ミッタ領域２３０と真性ベース領域２１３との間のリー
ク電流が増大する。また、図７に示すように、Ｎ型エピ
タキシャル層２０３表面のエッチング除去量（１００〜
１５０ｎｍ程度）の増大により、真性ベース領域２１３
と外部ベース領域２２４とを接続する面積が減少し、ベ
ース抵抗の増大による寄生抵抗が増大し、高速化に支障
をきたすことになる。
たバイポーラトランジスタのｈFEが劣化し、さらに、エ
ミッタ領域２３０と真性ベース領域２１３との間のリー
ク電流が増大する。また、図７に示すように、Ｎ型エピ
タキシャル層２０３表面のエッチング除去量（１００〜
１５０ｎｍ程度）の増大により、真性ベース領域２１３
と外部ベース領域２２４とを接続する面積が減少し、ベ
ース抵抗の増大による寄生抵抗が増大し、高速化に支障
をきたすことになる。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法の第１の態様は、一導電型の導電体膜からなるベ
ース引き出し電極と、このベース引き出し電極の側面，
および上面を覆う絶縁膜スペーサ，および絶縁膜キャッ
プと、上記ベース引き出し電極に自己整合的に逆導電型
の半導体層の表面に形成された一導電型の外部ベース領
域と、上記外部ベース領域と自己整合的に上記半導体層
の表面に形成された一導電型の真性ベース領域と、上記
絶縁膜スペーサに自己整合的に上記真性ベース領域の表
面に形成された逆導電型のエミッタ領域とを有するバイ
ポーラトランジスタの製造方法において、逆導電型の半
導体層の表面に、それぞれ選択的にフィールド酸化膜と
このフィールド酸化膜より膜厚の薄い第１の２酸化シリ
コン膜とを形成する工程と、全面に窒化シリコン膜を形
成し、真性ベース領域が形成される領域上の上記窒化シ
リコン膜を除去する工程と、外部ベース領域が形成され
る領域上にフォトレジスト膜を形成し、液相成長法によ
り第２の２酸化シリコン膜を形成する工程と、上記フォ
トレジスト膜を除去し、上記外部ベース領域が形成され
る領域上の上記窒化シリコン膜，および上記第１の２酸
化シリコン膜を除去する工程と、上記外部ベース領域が
形成される領域上に選択的に第１の導電体膜を形成し、
上記第１の導電体膜の上面に選択的に第１の絶縁膜キャ
ップを形成する工程と、上記フィールド酸化膜上の上記
第２の２酸化シリコン膜を除去し、上記第１の導電体膜
の一方の側面と接続して一端が上記第１の絶縁膜キャッ
プ上にある一導電型の第２の導電体膜，および上記第２
の導電体膜の上面を覆う第２の絶縁膜キャップを形成す
る工程と、上記真性ベース領域が形成される領域上の上
記第２，および第１の２酸化シリコン膜を除去し、上記
真性ベース領域が形成される領域表面に第３の２酸化シ
リコン膜を形成し、イオン注入法により上記真性ベース
領域が形成される領域に一導電型の真性ベース領域を形
成する工程と、全面に絶縁膜を形成し、上記絶縁膜をド
ライエッチングによりエッチバックして上記第１の導電
体膜の他方の側面，および第２の導電体膜の側面を覆う
絶縁膜スペーサを形成し、上記絶縁膜スペーサをマスク
にして上記第３の２酸化シリコン膜をウェットエッチン
グにより除去する工程と、逆導電型の多結晶シリコン膜
からなるエミッタ引き出し電極を形成し、熱処理により
上記エミッタ引き出し電極に自己整合的に上記真性ベー
ス領域表面に逆導電型のエミッタ領域を形成し、同時
に、第１の導電体膜を一導電型に変換し，かつ一導電型
の第１の導電体膜に自己整合的に上記半導体層表面に一
導電型の外部ベース領域を形成する工程と、を有する。
造方法の第１の態様は、一導電型の導電体膜からなるベ
ース引き出し電極と、このベース引き出し電極の側面，
および上面を覆う絶縁膜スペーサ，および絶縁膜キャッ
プと、上記ベース引き出し電極に自己整合的に逆導電型
の半導体層の表面に形成された一導電型の外部ベース領
域と、上記外部ベース領域と自己整合的に上記半導体層
の表面に形成された一導電型の真性ベース領域と、上記
絶縁膜スペーサに自己整合的に上記真性ベース領域の表
面に形成された逆導電型のエミッタ領域とを有するバイ
ポーラトランジスタの製造方法において、逆導電型の半
導体層の表面に、それぞれ選択的にフィールド酸化膜と
このフィールド酸化膜より膜厚の薄い第１の２酸化シリ
コン膜とを形成する工程と、全面に窒化シリコン膜を形
成し、真性ベース領域が形成される領域上の上記窒化シ
リコン膜を除去する工程と、外部ベース領域が形成され
る領域上にフォトレジスト膜を形成し、液相成長法によ
り第２の２酸化シリコン膜を形成する工程と、上記フォ
トレジスト膜を除去し、上記外部ベース領域が形成され
る領域上の上記窒化シリコン膜，および上記第１の２酸
化シリコン膜を除去する工程と、上記外部ベース領域が
形成される領域上に選択的に第１の導電体膜を形成し、
上記第１の導電体膜の上面に選択的に第１の絶縁膜キャ
ップを形成する工程と、上記フィールド酸化膜上の上記
第２の２酸化シリコン膜を除去し、上記第１の導電体膜
の一方の側面と接続して一端が上記第１の絶縁膜キャッ
プ上にある一導電型の第２の導電体膜，および上記第２
の導電体膜の上面を覆う第２の絶縁膜キャップを形成す
る工程と、上記真性ベース領域が形成される領域上の上
記第２，および第１の２酸化シリコン膜を除去し、上記
真性ベース領域が形成される領域表面に第３の２酸化シ
リコン膜を形成し、イオン注入法により上記真性ベース
領域が形成される領域に一導電型の真性ベース領域を形
成する工程と、全面に絶縁膜を形成し、上記絶縁膜をド
ライエッチングによりエッチバックして上記第１の導電
体膜の他方の側面，および第２の導電体膜の側面を覆う
絶縁膜スペーサを形成し、上記絶縁膜スペーサをマスク
にして上記第３の２酸化シリコン膜をウェットエッチン
グにより除去する工程と、逆導電型の多結晶シリコン膜
からなるエミッタ引き出し電極を形成し、熱処理により
上記エミッタ引き出し電極に自己整合的に上記真性ベー
ス領域表面に逆導電型のエミッタ領域を形成し、同時
に、第１の導電体膜を一導電型に変換し，かつ一導電型
の第１の導電体膜に自己整合的に上記半導体層表面に一
導電型の外部ベース領域を形成する工程と、を有する。
【００１１】本発明の半導体装置の製造方法の第２の態
様は、上記構造のバイポーラトランジスタの製造方法に
おいて、逆導電型の半導体層の表面に、それぞれ選択的
にフィールド酸化膜とこのフィールド酸化膜より膜厚の
薄い第１の２酸化シリコン膜とを形成する工程と、全面
に窒化シリコン膜を形成し、真性ベース領域が形成され
る領域上の上記窒化シリコン膜を除去する工程と、外部
ベース領域が形成される領域上にフォトレジスト膜を形
成し、液相成長法により第２の２酸化シリコン膜を形成
する工程と、上記フォトレジスト膜を除去し、上記外部
ベース領域が形成される領域上の上記窒化シリコン膜，
および上記第１の２酸化シリコン膜を除去する工程と、
上記外部ベース領域が形成される領域上に、選択的に第
１の導電体膜を形成し、上記第１の導電体膜の上面に選
択的に第１の絶縁膜キャップを形成する工程と、上記真
性ベース領域が形成される領域上の上記第２，および第
１の２酸化シリコン膜を除去し、上記真性ベース領域が
形成される領域表面に第３の２酸化シリコン膜を形成
し、イオン注入法により上記真性ベース領域が形成され
る領域に一導電型の真性ベース領域を形成し、全面に第
４の２酸化シリコン膜を形成し、上記第４の２酸化シリ
コン膜をドライエッチングによりエッチバックして上記
第１の導電体膜の側面を覆う２酸化シリコン膜スペーサ
を形成し、上記２酸化シリコン膜スペーサをマスクにし
て上記第３の２酸化シリコン膜をウェットエッチングに
より除去し、上記２酸化シリコン膜スペーサに自己整合
的に上記真性ベース領域上に第１の多結晶シリコン膜を
選択成長する工程と、上記第１の導電体膜と上記第１の
多結晶シリコン膜との空隙にある上記２酸化シリコン膜
スペーサと上記第３の２酸化シリコン膜とを除去し、上
記空隙を埋設する姿態を有して第１の導電体膜の一方の
側面を覆う第１の絶縁膜スペーサを形成する工程と、上
記第２の２酸化シリコン膜を除去し、上記第１の導電体
膜の他方の側面と接続して一端が上記第１の絶縁膜キャ
ップ上にある一導電型の第２の導電体膜，および上記第
２の導電体膜の上面を覆う第２の絶縁膜キャップを形成
し、上記第２の導電体膜の側面を覆う第２の絶縁膜スペ
ーサを形成する工程と、上記第１の多結晶シリコン膜に
直接に接続する姿態を有して逆導電型の第２の多結晶シ
リコン膜を形成する工程と、熱処理により、上記第１の
多結晶シリコン膜を逆導電型に変換し，かつ逆導電型の
第１の多結晶シリコン膜に自己整合的に上記真性ベース
領域表面に逆導電型のエミッタ領域を形成し、同時に、
上記第１の導電体膜を一導電型に変換し，かつ一導電型
の第１の導電体膜に自己整合的に上記半導体層表面に一
導電型の外部ベース領域を形成する工程と、を有する。
様は、上記構造のバイポーラトランジスタの製造方法に
おいて、逆導電型の半導体層の表面に、それぞれ選択的
にフィールド酸化膜とこのフィールド酸化膜より膜厚の
薄い第１の２酸化シリコン膜とを形成する工程と、全面
に窒化シリコン膜を形成し、真性ベース領域が形成され
る領域上の上記窒化シリコン膜を除去する工程と、外部
ベース領域が形成される領域上にフォトレジスト膜を形
成し、液相成長法により第２の２酸化シリコン膜を形成
する工程と、上記フォトレジスト膜を除去し、上記外部
ベース領域が形成される領域上の上記窒化シリコン膜，
および上記第１の２酸化シリコン膜を除去する工程と、
上記外部ベース領域が形成される領域上に、選択的に第
１の導電体膜を形成し、上記第１の導電体膜の上面に選
択的に第１の絶縁膜キャップを形成する工程と、上記真
性ベース領域が形成される領域上の上記第２，および第
１の２酸化シリコン膜を除去し、上記真性ベース領域が
形成される領域表面に第３の２酸化シリコン膜を形成
し、イオン注入法により上記真性ベース領域が形成され
る領域に一導電型の真性ベース領域を形成し、全面に第
４の２酸化シリコン膜を形成し、上記第４の２酸化シリ
コン膜をドライエッチングによりエッチバックして上記
第１の導電体膜の側面を覆う２酸化シリコン膜スペーサ
を形成し、上記２酸化シリコン膜スペーサをマスクにし
て上記第３の２酸化シリコン膜をウェットエッチングに
より除去し、上記２酸化シリコン膜スペーサに自己整合
的に上記真性ベース領域上に第１の多結晶シリコン膜を
選択成長する工程と、上記第１の導電体膜と上記第１の
多結晶シリコン膜との空隙にある上記２酸化シリコン膜
スペーサと上記第３の２酸化シリコン膜とを除去し、上
記空隙を埋設する姿態を有して第１の導電体膜の一方の
側面を覆う第１の絶縁膜スペーサを形成する工程と、上
記第２の２酸化シリコン膜を除去し、上記第１の導電体
膜の他方の側面と接続して一端が上記第１の絶縁膜キャ
ップ上にある一導電型の第２の導電体膜，および上記第
２の導電体膜の上面を覆う第２の絶縁膜キャップを形成
し、上記第２の導電体膜の側面を覆う第２の絶縁膜スペ
ーサを形成する工程と、上記第１の多結晶シリコン膜に
直接に接続する姿態を有して逆導電型の第２の多結晶シ
リコン膜を形成する工程と、熱処理により、上記第１の
多結晶シリコン膜を逆導電型に変換し，かつ逆導電型の
第１の多結晶シリコン膜に自己整合的に上記真性ベース
領域表面に逆導電型のエミッタ領域を形成し、同時に、
上記第１の導電体膜を一導電型に変換し，かつ一導電型
の第１の導電体膜に自己整合的に上記半導体層表面に一
導電型の外部ベース領域を形成する工程と、を有する。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】バイポーラトランジスタの製造工程の断面
図である図１，図２，および図３を参照すると、本発明
の第１の実施例によるバイポーラトランジスタは、以下
のように形成される。
図である図１，図２，および図３を参照すると、本発明
の第１の実施例によるバイポーラトランジスタは、以下
のように形成される。
【００１４】まず、Ｐ型シリコン基板１０１表面に選択
的にＮ+ 型埋め込み層１０２が形成され、全面に所定膜
厚，所定濃度のＮ型エピタキシャル層１０３が形成され
る。このＮ型エピタキシャル層１０３表面に、素子分離
用のＬＯＣＯＳ型のフィールド酸化膜１０４が選択的に
形成される。燐のイオン注入によりＮ型エピタキシャル
層１０３表面から上記Ｎ+ 型埋め込み層１０２に達する
Ｎ+ 型のコレクタプラグ領域１０６が形成される。Ｎ+
型埋め込み層１０２表面と活性領域が形成されるＮ型エ
ピタキシャル層１０３表面とに、膜厚２０〜４０ｎｍの
第１の２酸化シリコン膜１０７が形成され、さらに、全
面に膜厚５０〜１００ｎｍの窒化シリコン膜１０５が形
成される。真性ベース領域のみが形成される領域上の窒
化シリコン膜１０５のみが選択的に除去される〔図１
（ａ）〕。
的にＮ+ 型埋め込み層１０２が形成され、全面に所定膜
厚，所定濃度のＮ型エピタキシャル層１０３が形成され
る。このＮ型エピタキシャル層１０３表面に、素子分離
用のＬＯＣＯＳ型のフィールド酸化膜１０４が選択的に
形成される。燐のイオン注入によりＮ型エピタキシャル
層１０３表面から上記Ｎ+ 型埋め込み層１０２に達する
Ｎ+ 型のコレクタプラグ領域１０６が形成される。Ｎ+
型埋め込み層１０２表面と活性領域が形成されるＮ型エ
ピタキシャル層１０３表面とに、膜厚２０〜４０ｎｍの
第１の２酸化シリコン膜１０７が形成され、さらに、全
面に膜厚５０〜１００ｎｍの窒化シリコン膜１０５が形
成される。真性ベース領域のみが形成される領域上の窒
化シリコン膜１０５のみが選択的に除去される〔図１
（ａ）〕。
【００１５】次に、外部ベース領域が形成される領域上
に、選択的にフォトレジスト膜１２０が形成される。続
いて、液相成長（ＬＰＤ：Ｌｉｑｕｉｄ Ｐｈａｓｅ
Ｄｅｐｏｓｉｔｉｏｎ）法により、上記フォトレジスト
膜１２０を除く領域全面に、膜厚１５０〜３００ｎｍの
第２の２酸化シリコン膜１１５が形成される〔図１
（ｂ）〕。
に、選択的にフォトレジスト膜１２０が形成される。続
いて、液相成長（ＬＰＤ：Ｌｉｑｕｉｄ Ｐｈａｓｅ
Ｄｅｐｏｓｉｔｉｏｎ）法により、上記フォトレジスト
膜１２０を除く領域全面に、膜厚１５０〜３００ｎｍの
第２の２酸化シリコン膜１１５が形成される〔図１
（ｂ）〕。
【００１６】このＬＰＤ法は、特開昭６４−２５９８６
号公報に開示された方法を採用したもであり、以下のよ
うになる。珪弗化水素（Ｈ2 ＳｉＦ6 ）水溶液に２酸化
シリコン（ＳｉＯ2 ）が過飽和状態になるまで溶解す
る。このとき、
号公報に開示された方法を採用したもであり、以下のよ
うになる。珪弗化水素（Ｈ2 ＳｉＦ6 ）水溶液に２酸化
シリコン（ＳｉＯ2 ）が過飽和状態になるまで溶解す
る。このとき、
【００１７】
【００１８】の化学的な平衡状態が起る。この過飽和溶
液に硼酸（Ｈ3 ＢＯ3 ），塩化アルミニウム（ＡｌＣｌ
3 ），あるいはアルミニウム（Ａｌ）等を添加するす
る。例えば、硼酸の場合、弗化水素液（ＨＦ）と下記の
平衡状態が成立する。
液に硼酸（Ｈ3 ＢＯ3 ），塩化アルミニウム（ＡｌＣｌ
3 ），あるいはアルミニウム（Ａｌ）等を添加するす
る。例えば、硼酸の場合、弗化水素液（ＨＦ）と下記の
平衡状態が成立する。
【００１９】
【００２０】このため、硼酸の添加により、（１）式の
平衡状態は、
平衡状態は、
【００２１】
【００２２】のように平衡がくずれ、２酸化シリコンが
析出する。上述の姿態を有する基体を（１）式に示した
過飽和溶液に浸漬して硼酸を添加すると、窒化シリコン
膜１０５，および２酸化シリコン膜１０７表面にのみ２
酸化シリコン膜１１５が成長するが、フォトレジスト膜
１２０表面には２酸化シリコン膜は成長しない。すなわ
ち、このＬＰＤにおける選択成長性を利用している。な
お、本実施例では、アルミニウムによる汚染を防ぐた
め、添加物としては硼酸を用いている。
析出する。上述の姿態を有する基体を（１）式に示した
過飽和溶液に浸漬して硼酸を添加すると、窒化シリコン
膜１０５，および２酸化シリコン膜１０７表面にのみ２
酸化シリコン膜１１５が成長するが、フォトレジスト膜
１２０表面には２酸化シリコン膜は成長しない。すなわ
ち、このＬＰＤにおける選択成長性を利用している。な
お、本実施例では、アルミニウムによる汚染を防ぐた
め、添加物としては硼酸を用いている。
【００２３】次に、上記フォトレジスト膜１２０が除去
される。その後、熱燐酸によるウェットエッチングによ
り、上記フォトレジスト膜１２０が除去され部分の窒化
シリコン膜１０５がまず除去される。続いて、バッファ
ード弗酸によるウェットエッチングにより、フォトレジ
スト膜１２０が除去され部分の上記２酸化シリコン膜１
０７が除去される。この際、２酸化シリコン膜１１５も
エッチングされて膜厚が高々６０ｎｍ程度薄くなる。上
記フォトレジスト膜１２０が除去され部分を含む外部ベ
ース領域が形成される領域上の空隙を埋設するに充分な
膜厚を有して将来第１の導電体膜となるノンドープの多
結晶シリコン膜１０８が全面に形成される〔図１
（ｃ）〕。この場合、多結晶シリコン膜１０８の代りに
非晶質シリコン膜を形成してもよく、また、ドープされ
た多結晶シリコン膜，あるいはドープされた非晶質シリ
コン膜を形成してもよい。ドープされたシリコン膜の形
成は、その場（ｉｎ−ｓｉｔｕ）ドーピング法が好まし
い。
される。その後、熱燐酸によるウェットエッチングによ
り、上記フォトレジスト膜１２０が除去され部分の窒化
シリコン膜１０５がまず除去される。続いて、バッファ
ード弗酸によるウェットエッチングにより、フォトレジ
スト膜１２０が除去され部分の上記２酸化シリコン膜１
０７が除去される。この際、２酸化シリコン膜１１５も
エッチングされて膜厚が高々６０ｎｍ程度薄くなる。上
記フォトレジスト膜１２０が除去され部分を含む外部ベ
ース領域が形成される領域上の空隙を埋設するに充分な
膜厚を有して将来第１の導電体膜となるノンドープの多
結晶シリコン膜１０８が全面に形成される〔図１
（ｃ）〕。この場合、多結晶シリコン膜１０８の代りに
非晶質シリコン膜を形成してもよく、また、ドープされ
た多結晶シリコン膜，あるいはドープされた非晶質シリ
コン膜を形成してもよい。ドープされたシリコン膜の形
成は、その場（ｉｎ−ｓｉｔｕ）ドーピング法が好まし
い。
【００２４】次に、この多結晶シリコン膜１０８が公知
の等方性エッチングによりエッチングされ、上記空隙に
膜厚５０〜１５０ｎｍの多結晶シリコン膜１０８ａが残
留形成される。全面に所要膜厚の窒化シリコン膜１０９
が形成される〔図２（ａ）〕。
の等方性エッチングによりエッチングされ、上記空隙に
膜厚５０〜１５０ｎｍの多結晶シリコン膜１０８ａが残
留形成される。全面に所要膜厚の窒化シリコン膜１０９
が形成される〔図２（ａ）〕。
【００２５】続いて、この窒化シリコン膜１０９が公知
の等方性エッチングによりエッチングされ、第１の絶縁
膜キャップである窒化シリコン膜キャップ１０９ａが残
留形成される。この窒化シリコン膜キャップ１０９ａは
上記空隙を埋設する姿態を有している。真性ベース領域
が形成される領域上の２酸化シリコン膜１１５がフォト
レジスト膜（図示せず）で覆われ、フィールド酸化膜１
０４上の２酸化シリコン膜１１５がエッチング除去さ
れ、このフォトレジスト膜が除去されて２酸化シリコン
膜１１５ａが残留形成される。全面に、第２の導電体膜
であるＮ+ 型多結晶シリコン膜１１０と窒化シリコン膜
１１１とが順次形成される。上記多結晶シリコン膜１０
８ａの一方の側面は、このＮ+ 型多結晶シリコン膜１１
０に直接に接続される〔図２（ｂ）〕。このＮ+ 型多結
晶シリコン膜１１０は、ボロンのイオン注入，もしくは
その場（ｉｎ−ｓｉｔｕ）ドープ法によりドープされ、
１０20〜１０21ｃｍ-3の不純物を含んでいる。なお、第
２の導電体膜としては、上記Ｎ+ 型多結晶シリコン膜１
１０の代りに、高融点金属シリサイド膜でもよい。この
場合には、ノンドープの多結晶シリコン膜１０８の代り
に、Ｎ+ 型，もしくはＮ型にドープされた多結晶シリコ
ン膜による第１の導電体膜を予じめ形成しておくことが
好ましい。
の等方性エッチングによりエッチングされ、第１の絶縁
膜キャップである窒化シリコン膜キャップ１０９ａが残
留形成される。この窒化シリコン膜キャップ１０９ａは
上記空隙を埋設する姿態を有している。真性ベース領域
が形成される領域上の２酸化シリコン膜１１５がフォト
レジスト膜（図示せず）で覆われ、フィールド酸化膜１
０４上の２酸化シリコン膜１１５がエッチング除去さ
れ、このフォトレジスト膜が除去されて２酸化シリコン
膜１１５ａが残留形成される。全面に、第２の導電体膜
であるＮ+ 型多結晶シリコン膜１１０と窒化シリコン膜
１１１とが順次形成される。上記多結晶シリコン膜１０
８ａの一方の側面は、このＮ+ 型多結晶シリコン膜１１
０に直接に接続される〔図２（ｂ）〕。このＮ+ 型多結
晶シリコン膜１１０は、ボロンのイオン注入，もしくは
その場（ｉｎ−ｓｉｔｕ）ドープ法によりドープされ、
１０20〜１０21ｃｍ-3の不純物を含んでいる。なお、第
２の導電体膜としては、上記Ｎ+ 型多結晶シリコン膜１
１０の代りに、高融点金属シリサイド膜でもよい。この
場合には、ノンドープの多結晶シリコン膜１０８の代り
に、Ｎ+ 型，もしくはＮ型にドープされた多結晶シリコ
ン膜による第１の導電体膜を予じめ形成しておくことが
好ましい。
【００２６】次に、フォトレジスト膜（図示せず）をマ
スクにしたエッチングにより上記窒化シリコン膜１１
１，およびＮ+ 型多結晶シリコン膜１１０が同一のパタ
ーンに順次エッチングされ、Ｎ+ 型多結晶シリコン膜１
１０ａと第２の絶縁膜キャップである窒化シリコン膜キ
ャップ１１１ａとが形成される。このとき、Ｎ+ 型多結
晶シリコン膜１１０ａの一端が窒化シリコン膜キャップ
１０９ａ上になるようにする。このフォトレジスト膜を
再びマスクにしたバッファード弗酸によるウェットエッ
チングにより、真性ベース領域が形成される領域上の上
記２酸化シリコン膜１１５ａ，１０７が選択的に除去さ
れる。このエッチングに際して、フィールド酸化膜１０
４は窒化シリコン膜１０５により保護される。上記フォ
トレジスト膜が除去された後、真性ベース領域が形成さ
れる領域のＮ型エピタキシャル層１０３表面に、熱酸化
により、所定膜厚（１０〜３０ｎｍ程度）の第３の２酸
化シリコン膜１０７ａが形成される。ボロンのイオン注
入により、真性ベース領域が形成される領域のＮ型エピ
タキシャル層１０３表面にＮ型の真性ベース領域１１３
が形成される。全面に膜厚１００〜３００ｎｍの窒化シ
リコン膜が形成され、この窒化シリコン膜が公知の異方
性エッチングによりエッチバックされて絶縁膜スペーサ
である窒化シリコン膜スペーサ１１２が形成される。こ
の絶縁膜スペーサ１１２は、多結晶シリコン膜１０８ａ
を他方の側面とＮ+ 型多結晶シリコン膜１１０ａの側面
とを覆っている〔図２（ｃ）〕。このエッチバックに際
して、エッチングが２酸化シリコン膜１１３中で停止さ
せることにより、真性ベース領域１１３表面（エミッタ
領域が形成される領域）へエッチングダメージが与えら
れることは避けられる。
スクにしたエッチングにより上記窒化シリコン膜１１
１，およびＮ+ 型多結晶シリコン膜１１０が同一のパタ
ーンに順次エッチングされ、Ｎ+ 型多結晶シリコン膜１
１０ａと第２の絶縁膜キャップである窒化シリコン膜キ
ャップ１１１ａとが形成される。このとき、Ｎ+ 型多結
晶シリコン膜１１０ａの一端が窒化シリコン膜キャップ
１０９ａ上になるようにする。このフォトレジスト膜を
再びマスクにしたバッファード弗酸によるウェットエッ
チングにより、真性ベース領域が形成される領域上の上
記２酸化シリコン膜１１５ａ，１０７が選択的に除去さ
れる。このエッチングに際して、フィールド酸化膜１０
４は窒化シリコン膜１０５により保護される。上記フォ
トレジスト膜が除去された後、真性ベース領域が形成さ
れる領域のＮ型エピタキシャル層１０３表面に、熱酸化
により、所定膜厚（１０〜３０ｎｍ程度）の第３の２酸
化シリコン膜１０７ａが形成される。ボロンのイオン注
入により、真性ベース領域が形成される領域のＮ型エピ
タキシャル層１０３表面にＮ型の真性ベース領域１１３
が形成される。全面に膜厚１００〜３００ｎｍの窒化シ
リコン膜が形成され、この窒化シリコン膜が公知の異方
性エッチングによりエッチバックされて絶縁膜スペーサ
である窒化シリコン膜スペーサ１１２が形成される。こ
の絶縁膜スペーサ１１２は、多結晶シリコン膜１０８ａ
を他方の側面とＮ+ 型多結晶シリコン膜１１０ａの側面
とを覆っている〔図２（ｃ）〕。このエッチバックに際
して、エッチングが２酸化シリコン膜１１３中で停止さ
せることにより、真性ベース領域１１３表面（エミッタ
領域が形成される領域）へエッチングダメージが与えら
れることは避けられる。
【００２７】次に、窒化シリコン膜スペーサ１１２（お
よび窒化シリコン膜キャップ１１１ａ，窒化シリコン膜
１０５等）をマスクにしたバッファード弗酸によるウェ
ットエッチングにより、エミッタ領域が形成される領域
上の２酸化シリコン膜１０７ａが除去され、窒化シリコ
ン膜スペーサ１１２直下にのみ２酸化シリコン膜１０７
ａが残留する。砒素がドープされたＮ+ 型多結晶シリコ
ン膜からなるエミッタ引き出し電極１２５が形成され
る。熱処理が施され、Ｎ+ 型のエミッタ領域１３０が窒
化シリコン膜スペーサ１１２に自己整合的にエミッタ引
き出し電極１２５の直下の真性ベース領域１１３表面に
形成される。また、この熱処理により、ノンドープの多
結晶シリコン膜１０８ａは第１の導電体膜であるＰ+ 型
多結晶シリコン膜１０８ｂに変換され、Ｐ+ 型の外部ベ
ース領域１２４が真性ベース領域１１３と直接に接触し
てこのＰ+ 型多結晶シリコン膜１０８ｂ直下のＮ型エピ
タキシャル層１０３表面に形成される。本実施例におけ
るベース引き出し電極は、このＰ+ 型多結晶シリコン膜
１０８ｂと上記Ｐ+ 型多結晶シリコン膜１１０ａとから
構成される。全面に層間絶縁膜１３２が形成される。所
要個所のこの層間絶縁膜１３２，上記窒化シリコン膜キ
ャップ１１１ａ，上記窒化シリコン膜１０５，および２
酸化シリコン膜１０７がエッチングされて複数種類の開
口部が設けられ、これら開口部を介して上記エミッタ引
き出し電極１２５，Ｐ+ 型多結晶シリコン膜１１０ａ，
およびコレクタプラグ領域１０６にそれぞれに接続され
る電極１２７が形成される〔図３〕。
よび窒化シリコン膜キャップ１１１ａ，窒化シリコン膜
１０５等）をマスクにしたバッファード弗酸によるウェ
ットエッチングにより、エミッタ領域が形成される領域
上の２酸化シリコン膜１０７ａが除去され、窒化シリコ
ン膜スペーサ１１２直下にのみ２酸化シリコン膜１０７
ａが残留する。砒素がドープされたＮ+ 型多結晶シリコ
ン膜からなるエミッタ引き出し電極１２５が形成され
る。熱処理が施され、Ｎ+ 型のエミッタ領域１３０が窒
化シリコン膜スペーサ１１２に自己整合的にエミッタ引
き出し電極１２５の直下の真性ベース領域１１３表面に
形成される。また、この熱処理により、ノンドープの多
結晶シリコン膜１０８ａは第１の導電体膜であるＰ+ 型
多結晶シリコン膜１０８ｂに変換され、Ｐ+ 型の外部ベ
ース領域１２４が真性ベース領域１１３と直接に接触し
てこのＰ+ 型多結晶シリコン膜１０８ｂ直下のＮ型エピ
タキシャル層１０３表面に形成される。本実施例におけ
るベース引き出し電極は、このＰ+ 型多結晶シリコン膜
１０８ｂと上記Ｐ+ 型多結晶シリコン膜１１０ａとから
構成される。全面に層間絶縁膜１３２が形成される。所
要個所のこの層間絶縁膜１３２，上記窒化シリコン膜キ
ャップ１１１ａ，上記窒化シリコン膜１０５，および２
酸化シリコン膜１０７がエッチングされて複数種類の開
口部が設けられ、これら開口部を介して上記エミッタ引
き出し電極１２５，Ｐ+ 型多結晶シリコン膜１１０ａ，
およびコレクタプラグ領域１０６にそれぞれに接続され
る電極１２７が形成される〔図３〕。
【００２８】上記第１の実施例では、最終的に第２の導
電体膜となる多結晶シリコン膜１０８，１０８ａの形成
のためにＮ型エピタキシャル層１０３表面がエッチング
されることはない。このため、真性ベース領域１１３と
外部ベース領域１２４との間の表面段差は第３の２酸化
シリコン膜１０７ａの形成による高々１５ｎｍ程度であ
り、従来の段差に比較して充分に小さくなる。この結
果、真性ベース領域と外部ベース領域との接触面積の減
少に起因するベース抵抗の増大による寄生抵抗の増大は
抑止され、半導体装置の高速化が可能となる。また、Ｐ
+ 型多結晶シリコン膜１１０からＰ+ 型多結晶シリコン
膜１１０ａを形成する際に、Ｐ+ 型多結晶シリコン膜１
１０の下地は窒化シリコン膜１０５，窒化シリコン膜キ
ャップ１０９ａ，あるいは２酸化シリコン膜１１５ａか
らなるため、Ｐ+ 型多結晶シリコン膜１１０のエッチン
グは充分に行なえることになり、従来みられたようなフ
ィールド酸化膜の縁端部に沿ってＰ+ 型多結晶シリコン
膜が残留して素子間が短絡するという問題は生じない。
電体膜となる多結晶シリコン膜１０８，１０８ａの形成
のためにＮ型エピタキシャル層１０３表面がエッチング
されることはない。このため、真性ベース領域１１３と
外部ベース領域１２４との間の表面段差は第３の２酸化
シリコン膜１０７ａの形成による高々１５ｎｍ程度であ
り、従来の段差に比較して充分に小さくなる。この結
果、真性ベース領域と外部ベース領域との接触面積の減
少に起因するベース抵抗の増大による寄生抵抗の増大は
抑止され、半導体装置の高速化が可能となる。また、Ｐ
+ 型多結晶シリコン膜１１０からＰ+ 型多結晶シリコン
膜１１０ａを形成する際に、Ｐ+ 型多結晶シリコン膜１
１０の下地は窒化シリコン膜１０５，窒化シリコン膜キ
ャップ１０９ａ，あるいは２酸化シリコン膜１１５ａか
らなるため、Ｐ+ 型多結晶シリコン膜１１０のエッチン
グは充分に行なえることになり、従来みられたようなフ
ィールド酸化膜の縁端部に沿ってＰ+ 型多結晶シリコン
膜が残留して素子間が短絡するという問題は生じない。
【００２９】さらに、上述したように、エミッタ領域１
３０が形成される領域はドライエッチングに直接に晒さ
れることはなく、エッチングダメージによるｈFEの劣
化，エミッタ領域と真性ベース領域との間のリーク電流
の増大という問題は回避される。このため、エミッタ−
ベース間電圧に対するベース電流特性を示すグラフであ
る図４に示すように、本実施例による半導体装置のベー
ス電流特性は、従来の半導体装置のベース電流特性より
優れたものになる。
３０が形成される領域はドライエッチングに直接に晒さ
れることはなく、エッチングダメージによるｈFEの劣
化，エミッタ領域と真性ベース領域との間のリーク電流
の増大という問題は回避される。このため、エミッタ−
ベース間電圧に対するベース電流特性を示すグラフであ
る図４に示すように、本実施例による半導体装置のベー
ス電流特性は、従来の半導体装置のベース電流特性より
優れたものになる。
【００３０】バイポーラトランジスタの製造工程の断面
図である図５，図６，および図７を参照すると、本発明
の第２の実施例は、まず、第２の２酸化シリコン膜１１
５を形成して外部ベース領域が形成される領域上の窒化
シリコン膜１０５と第１の２酸化シリコン膜１０７とを
除去するまでは上記第１の実施例と同様に形成される。
図である図５，図６，および図７を参照すると、本発明
の第２の実施例は、まず、第２の２酸化シリコン膜１１
５を形成して外部ベース領域が形成される領域上の窒化
シリコン膜１０５と第１の２酸化シリコン膜１０７とを
除去するまでは上記第１の実施例と同様に形成される。
【００３１】次に、特開平４−５８５２５号公報に開示
された方法（すなわち、８００℃，３０Ｔｏｒｒの条件
でジクロロシラン３００ｓｃｃｍと塩化水素１５０ｓｃ
ｃｍとを流す）により、Ｎ型エピタキシャル層１０３の
露出された表面に、多結晶シリコン膜１１４が選択成長
される〔図５（ａ）〕。この多結晶シリコン膜１１４の
膜厚は、第１の絶縁膜キャップをこの多結晶シリコン膜
１１４上に形成するため、２酸化シリコン膜１１５の膜
厚より薄くしておくことが必要である。
された方法（すなわち、８００℃，３０Ｔｏｒｒの条件
でジクロロシラン３００ｓｃｃｍと塩化水素１５０ｓｃ
ｃｍとを流す）により、Ｎ型エピタキシャル層１０３の
露出された表面に、多結晶シリコン膜１１４が選択成長
される〔図５（ａ）〕。この多結晶シリコン膜１１４の
膜厚は、第１の絶縁膜キャップをこの多結晶シリコン膜
１１４上に形成するため、２酸化シリコン膜１１５の膜
厚より薄くしておくことが必要である。
【００３２】次に、底面が２酸化シリコン膜１１５から
なり側面が２酸化シリコン膜１１５からなる溝が完全に
埋まるように、全面に窒化シリコン膜１０９が形成され
る〔図５（ｂ）〕。
なり側面が２酸化シリコン膜１１５からなる溝が完全に
埋まるように、全面に窒化シリコン膜１０９が形成され
る〔図５（ｂ）〕。
【００３３】次に、上記第１の実施例と同様の方法によ
り、第１の絶縁膜キャップである窒化シリコン膜キャッ
プ１０９ａが形成される。真性ベース領域が形成される
領域上の２酸化シリコン膜１１５，１０７が選択的に除
去され、２酸化シリコン膜１１５ｂが残留する。熱酸化
により、膜厚１０〜３０ｎｍ程度の第３の２酸化シリコ
ン膜１１６が、真性ベース領域が形成される領域のＮ型
エピタキシャル層１０３表面に形成される。ボロンのイ
オン注入によりＮ型の真性ベース領域１１３が形成さ
れ、全面に膜厚１００〜４００ｎｍの第４の２酸化シリ
コン膜が形成される。この第４の２酸化シリコン膜が公
知の異方性エッチングによりエッチバックされ、多結晶
シリコン膜１１４の一方の側面を覆う２酸化シリコン膜
１１７が残留する。この第４の２酸化シリコン膜のエッ
チバックは、エミッタ領域が形成される領域にエッチン
グダメージを与えないため、上記２酸化シリコン膜１１
６の途中で停止させる必要がある。続いて、エミッタ領
域が形成される領域上に残留する２酸化シリコン膜１１
６がバッファード弗酸により除去される。多結晶シリコ
ン膜１１４の形成と同様の方法により、エミッタ領域が
形成される領域上の真性ベース領域１１３上に、多結晶
シリコン膜１１８が選択成長される〔図５（ｃ）〕。こ
の多結晶シリコン膜１１８の上面の位置は、２酸化シリ
コン膜１１５の上面の位置と概略一致させることが好ま
しい。
り、第１の絶縁膜キャップである窒化シリコン膜キャッ
プ１０９ａが形成される。真性ベース領域が形成される
領域上の２酸化シリコン膜１１５，１０７が選択的に除
去され、２酸化シリコン膜１１５ｂが残留する。熱酸化
により、膜厚１０〜３０ｎｍ程度の第３の２酸化シリコ
ン膜１１６が、真性ベース領域が形成される領域のＮ型
エピタキシャル層１０３表面に形成される。ボロンのイ
オン注入によりＮ型の真性ベース領域１１３が形成さ
れ、全面に膜厚１００〜４００ｎｍの第４の２酸化シリ
コン膜が形成される。この第４の２酸化シリコン膜が公
知の異方性エッチングによりエッチバックされ、多結晶
シリコン膜１１４の一方の側面を覆う２酸化シリコン膜
１１７が残留する。この第４の２酸化シリコン膜のエッ
チバックは、エミッタ領域が形成される領域にエッチン
グダメージを与えないため、上記２酸化シリコン膜１１
６の途中で停止させる必要がある。続いて、エミッタ領
域が形成される領域上に残留する２酸化シリコン膜１１
６がバッファード弗酸により除去される。多結晶シリコ
ン膜１１４の形成と同様の方法により、エミッタ領域が
形成される領域上の真性ベース領域１１３上に、多結晶
シリコン膜１１８が選択成長される〔図５（ｃ）〕。こ
の多結晶シリコン膜１１８の上面の位置は、２酸化シリ
コン膜１１５の上面の位置と概略一致させることが好ま
しい。
【００３４】次に、少なくとも２酸化シリコン膜１１５
ｂ表面を覆うフォトレジスト膜（図示せず）をマスクに
したバッファード弗酸によるウェットエッチングによ
り、多結晶シリコン膜１１４と多結晶シリコン膜１１８
とに挟まれた部分の２酸化シリコン膜１１７，１１６が
エッチング除去される。多結晶シリコン膜１１４と多結
晶シリコン膜１１８とに挟まれた空隙部の埋設するに充
分な膜厚を有する窒化シリコン膜１１９が全面に形成さ
れる〔図６（ａ）〕。
ｂ表面を覆うフォトレジスト膜（図示せず）をマスクに
したバッファード弗酸によるウェットエッチングによ
り、多結晶シリコン膜１１４と多結晶シリコン膜１１８
とに挟まれた部分の２酸化シリコン膜１１７，１１６が
エッチング除去される。多結晶シリコン膜１１４と多結
晶シリコン膜１１８とに挟まれた空隙部の埋設するに充
分な膜厚を有する窒化シリコン膜１１９が全面に形成さ
れる〔図６（ａ）〕。
【００３５】次に、上記窒化シリコン膜１１９がエッチ
バックされ、上記空隙部を埋設する姿態を有して多結晶
シリコン膜１１４の一方の側面を覆う第１の絶縁膜スペ
ーサである窒化シリコン膜スペーサ１１９ａが形成され
る。バッファード弗酸によるウェットエッチングによ
り、残された２酸化シリコン膜１１５ｂがエッチング除
去される。このエッチングでは、フォトレジスト膜をマ
スクに用いてもよいし、窒化シリコン膜キャップ１０９
ａ，窒化シリコン膜スペーサ１１９ａ，多結晶シリコン
膜１１８等をマスクに使用（フォトレジスト膜を用いな
い）してもよい。全面にノンドープの多結晶シリコン膜
１２１が形成される。フォトレジスト膜（図示せず）を
マスクにしたボロンのイオン注入により、少なくとも上
記多結晶シリコン膜１１８直上の部分を除く領域の多結
晶シリコン膜１２１が、Ｐ+ 型多結晶シリコン膜１２１
ａに変換される。Ｐ+ 型多結晶シリコン膜１２１ａの不
純物濃度は、１０20〜１０21ｃｍ-3程度である。多結晶
シリコン膜１１４の他方の側面は、このＮ+ 型多結晶シ
リコン膜１２１ａに接続されている。全面に、第５の２
酸化シリコン膜１２２が、低温プラズマＣＶＤにより、
形成される〔図６（ｂ）〕。このように２酸化シリコン
膜１２２の形成を行なうのは、これの形成の際して、Ｐ
+ 型多結晶シリコン膜１２１ａからのボロンの熱拡散に
より、多結晶シリコン膜１２１，さらには多結晶シリコ
ン膜１１８がＰ+ 化されるのを防ぐためである。
バックされ、上記空隙部を埋設する姿態を有して多結晶
シリコン膜１１４の一方の側面を覆う第１の絶縁膜スペ
ーサである窒化シリコン膜スペーサ１１９ａが形成され
る。バッファード弗酸によるウェットエッチングによ
り、残された２酸化シリコン膜１１５ｂがエッチング除
去される。このエッチングでは、フォトレジスト膜をマ
スクに用いてもよいし、窒化シリコン膜キャップ１０９
ａ，窒化シリコン膜スペーサ１１９ａ，多結晶シリコン
膜１１８等をマスクに使用（フォトレジスト膜を用いな
い）してもよい。全面にノンドープの多結晶シリコン膜
１２１が形成される。フォトレジスト膜（図示せず）を
マスクにしたボロンのイオン注入により、少なくとも上
記多結晶シリコン膜１１８直上の部分を除く領域の多結
晶シリコン膜１２１が、Ｐ+ 型多結晶シリコン膜１２１
ａに変換される。Ｐ+ 型多結晶シリコン膜１２１ａの不
純物濃度は、１０20〜１０21ｃｍ-3程度である。多結晶
シリコン膜１１４の他方の側面は、このＮ+ 型多結晶シ
リコン膜１２１ａに接続されている。全面に、第５の２
酸化シリコン膜１２２が、低温プラズマＣＶＤにより、
形成される〔図６（ｂ）〕。このように２酸化シリコン
膜１２２の形成を行なうのは、これの形成の際して、Ｐ
+ 型多結晶シリコン膜１２１ａからのボロンの熱拡散に
より、多結晶シリコン膜１２１，さらには多結晶シリコ
ン膜１１８がＰ+ 化されるのを防ぐためである。
【００３６】次に、上記第１の実施例と同様の方法によ
り、２酸化シリコン膜１２２，およびＰ+ 型多結晶シリ
コン膜１２１ａがパターニングされ（このとき、多結晶
シリコン膜１２１は除去される）、第２の導電体膜であ
るＰ+ 型多結晶シリコン膜１２１ｂとこのＰ+ 型多結晶
シリコン膜１２１ｂ上面を覆う第２の絶縁膜キャップで
ある２酸化シリコン膜キャップ１２２ａとが形成され
る。このパターニングの際に、多結晶シリコン膜１１８
も多少エッチングされるが、特に問題は生じない。次
に、全面に第５の２酸化シリコン膜が形成され、この２
酸化シリコン膜がエッチバックされ、第２の絶縁膜スペ
ーサである２酸化シリコン膜スペーサ１２３がＰ+ 型多
結晶シリコン膜１２１ｂの側面に形成される〔図６
（ｃ）〕。
り、２酸化シリコン膜１２２，およびＰ+ 型多結晶シリ
コン膜１２１ａがパターニングされ（このとき、多結晶
シリコン膜１２１は除去される）、第２の導電体膜であ
るＰ+ 型多結晶シリコン膜１２１ｂとこのＰ+ 型多結晶
シリコン膜１２１ｂ上面を覆う第２の絶縁膜キャップで
ある２酸化シリコン膜キャップ１２２ａとが形成され
る。このパターニングの際に、多結晶シリコン膜１１８
も多少エッチングされるが、特に問題は生じない。次
に、全面に第５の２酸化シリコン膜が形成され、この２
酸化シリコン膜がエッチバックされ、第２の絶縁膜スペ
ーサである２酸化シリコン膜スペーサ１２３がＰ+ 型多
結晶シリコン膜１２１ｂの側面に形成される〔図６
（ｃ）〕。
【００３７】次に、２酸化シリコン膜スペーサ１２３お
よび多結晶シリコン膜１１８を覆う姿態を有して、砒素
がドープされたＮ+ 型多結晶シリコン膜１２６が形成さ
れる。続いて、上記第１の実施例と同様に、層間絶縁膜
１３２が形成される。熱処理により、上記多結晶シリコ
ン膜１１８がＮ+ 型多結晶シリコン膜１１８ａに変換さ
れ，Ｎ+ 型のエミッタ領域１３０が形成される。同時
に、多結晶シリコン膜１１４が第１の導電体膜であるＰ
+ 型多結晶シリコン膜１１４ａに変換され，Ｐ+型の外
部ベース領域１２４が形成される。本実施例におけるエ
ミッタ引き出し電極は、Ｎ+ 型多結晶シリコン膜１１８
ａとＮ+ 型多結晶シリコン膜１２６とから構成される。
以下、上記第１の実施例と同様の方法により、電極１２
７が形成される〔図７〕。
よび多結晶シリコン膜１１８を覆う姿態を有して、砒素
がドープされたＮ+ 型多結晶シリコン膜１２６が形成さ
れる。続いて、上記第１の実施例と同様に、層間絶縁膜
１３２が形成される。熱処理により、上記多結晶シリコ
ン膜１１８がＮ+ 型多結晶シリコン膜１１８ａに変換さ
れ，Ｎ+ 型のエミッタ領域１３０が形成される。同時
に、多結晶シリコン膜１１４が第１の導電体膜であるＰ
+ 型多結晶シリコン膜１１４ａに変換され，Ｐ+型の外
部ベース領域１２４が形成される。本実施例におけるエ
ミッタ引き出し電極は、Ｎ+ 型多結晶シリコン膜１１８
ａとＮ+ 型多結晶シリコン膜１２６とから構成される。
以下、上記第１の実施例と同様の方法により、電極１２
７が形成される〔図７〕。
【００３８】上記第２の実施例は、上記第１の実施例の
有する効果を有している。さらに、以下に述べるよう
に、第１の実施例では得られない別の効果を有してい
る。
有する効果を有している。さらに、以下に述べるよう
に、第１の実施例では得られない別の効果を有してい
る。
【００３９】上記第１の実施例において、エミッタスリ
ット幅（図２（ｃ）において、対向する２つの窒化シリ
コン膜スペーサ１１２の最小間隔）が０．５μｍ以下に
なると、１９９０年のシンポジューム−オン−ブイ・エ
ル・エス・アイ−テキノロジィー−ダイジェスト−オブ
−テクニカル−ペーパースの第５５，５６頁（１９９
０，Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎ
ｏｌｏｇｙ，Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ
Ｐａｐｅｒｓ，ｐｐ．５５−５６）に報告されたよう
に、エミッタ引き出し電極２２５全体が均一にＮ+ 化さ
れにくくなるため、ペリメータ（ｐｅｒｉｍｅｔｅｒ）
効果とプラグ（ｐｌｕｇ）効果との影響を顕著に受け、
ｈFE等の特性が著しく劣化する。これに対して、上記第
２の実施例によれば、エミッタスリット幅が０．５μｍ
以下となる場合にも、上記Ｎ+ 型多結晶シリコン膜１２
６の姿態から明かなように、このＮ+ 型多結晶シリコン
膜１２６を均一にＮ+ 化することが容易である。このた
め、本実施例は、微細のバイポーラトランジスタに対し
て有効な製造方法である。
ット幅（図２（ｃ）において、対向する２つの窒化シリ
コン膜スペーサ１１２の最小間隔）が０．５μｍ以下に
なると、１９９０年のシンポジューム−オン−ブイ・エ
ル・エス・アイ−テキノロジィー−ダイジェスト−オブ
−テクニカル−ペーパースの第５５，５６頁（１９９
０，Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎ
ｏｌｏｇｙ，Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ
Ｐａｐｅｒｓ，ｐｐ．５５−５６）に報告されたよう
に、エミッタ引き出し電極２２５全体が均一にＮ+ 化さ
れにくくなるため、ペリメータ（ｐｅｒｉｍｅｔｅｒ）
効果とプラグ（ｐｌｕｇ）効果との影響を顕著に受け、
ｈFE等の特性が著しく劣化する。これに対して、上記第
２の実施例によれば、エミッタスリット幅が０．５μｍ
以下となる場合にも、上記Ｎ+ 型多結晶シリコン膜１２
６の姿態から明かなように、このＮ+ 型多結晶シリコン
膜１２６を均一にＮ+ 化することが容易である。このた
め、本実施例は、微細のバイポーラトランジスタに対し
て有効な製造方法である。
【００４０】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、一導電型の導電体膜からなるベース引き
出し電極，このベース引き出し電極の側面および上面を
覆う絶縁膜スペーサおよび絶縁膜キャップ，上記ベース
引き出し電極に自己整合的に逆導電型の半導体層の表面
に形成された一導電型の外部ベース領域，上記外部ベー
ス領域と自己整合的に上記半導体層の表面に形成された
一導電型の真性ベース領域，および上記絶縁膜スペーサ
に自己整合的に上記真性ベース領域の表面に形成された
逆導電型のエミッタ領域を有するバイポーラトランジス
タの製造方法において、まず、真性ベース領域となる領
域のＮ型エピタキシャル層表面をエッチングすることな
くベース引き出し電極となる導電体膜を加工，形成でき
るため、導電体膜の残留による素子間の短絡を回避する
ことができる。
の製造方法は、一導電型の導電体膜からなるベース引き
出し電極，このベース引き出し電極の側面および上面を
覆う絶縁膜スペーサおよび絶縁膜キャップ，上記ベース
引き出し電極に自己整合的に逆導電型の半導体層の表面
に形成された一導電型の外部ベース領域，上記外部ベー
ス領域と自己整合的に上記半導体層の表面に形成された
一導電型の真性ベース領域，および上記絶縁膜スペーサ
に自己整合的に上記真性ベース領域の表面に形成された
逆導電型のエミッタ領域を有するバイポーラトランジス
タの製造方法において、まず、真性ベース領域となる領
域のＮ型エピタキシャル層表面をエッチングすることな
くベース引き出し電極となる導電体膜を加工，形成でき
るため、導電体膜の残留による素子間の短絡を回避する
ことができる。
【００４１】さらに、エミッタ領域となる領域のＮ型エ
ピタキシャル層表面を直接にドライエッチングに晒すこ
となくエミッタ引き出し電極までを形成できるため、ｈ
FEの劣化，エミッタ領域と真性ベース領域との間のリー
ク電流の増大を回避することができる。
ピタキシャル層表面を直接にドライエッチングに晒すこ
となくエミッタ引き出し電極までを形成できるため、ｈ
FEの劣化，エミッタ領域と真性ベース領域との間のリー
ク電流の増大を回避することができる。
【００４２】また外部ベース領域表面と真性ベース領域
表面との段差は高々１５ｎｍであることから、外部ベー
ス領域と真性ベース領域との接触面積の低減は低くおさ
えられ、ベース抵抗の増大による寄生抵抗の増大は抑制
され、高速なバイポーラトランジスタを得ることが容易
になる。
表面との段差は高々１５ｎｍであることから、外部ベー
ス領域と真性ベース領域との接触面積の低減は低くおさ
えられ、ベース抵抗の増大による寄生抵抗の増大は抑制
され、高速なバイポーラトランジスタを得ることが容易
になる。
【図１】本発明の第１の実施例の製造工程の断面図であ
る。
る。
【図２】上記第１の実施例の製造工程の断面図である。
【図３】上記第１の実施例による半導体装置の断面図で
ある。
ある。
【図４】上記第１の実施例の効果を説明するための図で
あり、ベース電流特性を示すグラフである。
あり、ベース電流特性を示すグラフである。
【図５】本発明の第２の実施例の製造工程の断面図であ
る。
る。
【図６】上記第２の実施例の製造工程の断面図である。
【図７】上記第２の実施例による半導体装置の断面図で
ある。
ある。
【図８】従来のバイポーラトランジスタの製造工程の断
面図である。
面図である。
【図９】従来のバイポーラトランジスタの製造方法の問
題点を説明するための断面図である。
題点を説明するための断面図である。
１０１，２０１ Ｐ型シリコン基板 １０２，２０２ Ｎ+ 型埋め込み層 １０３，２０３ Ｎ型エピタキシャル層 １０４，２０４ フィールド酸化膜 １０５，１０９，１１１，１１９ 窒化シリコン膜 １０６，２０６ コレクタプラグ領域 １０７，１０７ａ，１１５，１１５ａ，１１６，１１
７，１２２，２０７ ２酸化シリコン膜 １０８，１０８ａ，１１４，１１８，１２１ 多結晶
シリコン膜 １０８ｂ，１１０，１１０ａ，１１４ａ，１１８ａ，１
２１ａ，１２１ｂ，２３３ Ｐ+ 型多結晶シリコン膜 １０９ａ，１１１ａ，２２８ 窒化シリコン膜キャッ
プ １１２，１１９ａ 窒化シリコン膜スペーサ １１３，２１３ 真性ベース領域 １１８ａ，１２６ Ｎ+ 型多結晶シリコン膜 １２０ フォトレジスト膜 １２２ａ ２酸化シリコン膜キャップ １２３，２３１ ２酸化シリコン膜スペーサ １２４，２２４ 外部ベース領域 １２５，２２５ エミッタ引き出し電極 １２７，１１７ 電極 １３０，２３０ エミッタ領域 １３２，２３２ 層間絶縁膜
７，１２２，２０７ ２酸化シリコン膜 １０８，１０８ａ，１１４，１１８，１２１ 多結晶
シリコン膜 １０８ｂ，１１０，１１０ａ，１１４ａ，１１８ａ，１
２１ａ，１２１ｂ，２３３ Ｐ+ 型多結晶シリコン膜 １０９ａ，１１１ａ，２２８ 窒化シリコン膜キャッ
プ １１２，１１９ａ 窒化シリコン膜スペーサ １１３，２１３ 真性ベース領域 １１８ａ，１２６ Ｎ+ 型多結晶シリコン膜 １２０ フォトレジスト膜 １２２ａ ２酸化シリコン膜キャップ １２３，２３１ ２酸化シリコン膜スペーサ １２４，２２４ 外部ベース領域 １２５，２２５ エミッタ引き出し電極 １２７，１１７ 電極 １３０，２３０ エミッタ領域 １３２，２３２ 層間絶縁膜
Claims (2)
- 【請求項１】 一導電型の導電体膜からなるベース引き
出し電極と、前記ベース引き出し電極の側面，および上
面を覆う絶縁膜スペーサ，および絶縁膜キャップと、前
記ベース引き出し電極に自己整合的に逆導電型の半導体
層の表面に形成された一導電型の外部ベース領域と、前
記外部ベース領域と自己整合的に前記半導体層の表面に
形成された一導電型の真性ベース領域と、前記絶縁膜ス
ペーサに自己整合的に前記真性ベース領域の表面に形成
された逆導電型のエミッタ領域とを有するバイポーラト
ランジスタの製造方法において、 逆導電型の半導体層の表面に、それぞれ選択的にフィー
ルド酸化膜と前記フィールド酸化膜より膜厚の薄い第１
の２酸化シリコン膜とを形成する工程と、 全面に窒化シリコン膜を形成し、真性ベース領域が形成
される領域上の前記窒化シリコン膜を除去する工程と、 外部ベース領域が形成される領域上にフォトレジスト膜
を形成し、液相成長法により第２の２酸化シリコン膜を
形成する工程と、 前記フォトレジスト膜を除去し、前記外部ベース領域が
形成される領域上の前記窒化シリコン膜，および前記第
１の２酸化シリコン膜を除去する工程と、 前記外部ベース領域が形成される領域上に選択的に一導
電型の第１の導電体膜を形成し、前記第１の導電体膜の
上面に選択的に第１の絶縁膜キャップを形成する工程
と、 前記フィールド酸化膜上の前記第２の２酸化シリコン膜
を除去し、前記第１の導電体膜の一方の側面と接続して
一端が前記第１の絶縁膜キャップ上にある一導電型の第
２の導電体膜，および前記第２の導電体膜の上面を覆う
第２の絶縁膜キャップを形成する工程と、 前記真性ベース領域が形成される領域上の前記第２，お
よび第１の２酸化シリコン膜を除去し、前記真性ベース
領域が形成される領域表面に第３の２酸化シリコン膜を
形成し、イオン注入法により前記真性ベース領域が形成
される領域に一導電型の真性ベース領域を形成する工程
と、 全面に絶縁膜を形成し、前記絶縁膜をドライエッチング
によりエッチバックして前記第１の導電体膜の他方の側
面，および前記第２の導電体膜の側面を覆う絶縁膜スペ
ーサを形成し、前記絶縁膜スペーサをマスクにして前記
第３の２酸化シリコン膜をウェットエッチングにより除
去する工程と、 逆導電型の多結晶シリコン膜からなるエミッタ引き出し
電極を形成し、熱処理により前記エミッタ引き出し電極
に自己整合的に前記真性ベース領域表面に逆導電型のエ
ミッタ領域を形成し、同時に、前記第１の導電体膜を一
導電型に変換し，かつ一導電型の前記第１の導電体膜に
自己整合的に前記半導体層表面に一導電型の外部ベース
領域を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 一導電型の導電体膜からなるベース引き
出し電極と、前記ベース引き出し電極の側面，および上
面を覆う絶縁膜スペーサ，および絶縁膜キャップと、前
記ベース引き出し電極に自己整合的に逆導電型の半導体
層の表面に形成された一導電型の外部ベース領域と、前
記外部ベース領域と自己整合的に前記半導体層の表面に
形成された一導電型の真性ベース領域と、前記絶縁膜ス
ペーサに自己整合的に前記真性ベース領域の表面に形成
された逆導電型のエミッタ領域とを有するバイポーラト
ランジスタの製造方法において、 逆導電型の半導体層の表面に、それぞれ選択的にフィー
ルド酸化膜と前記フィールド酸化膜より膜厚の薄い第１
の２酸化シリコン膜とを形成する工程と、 全面に窒化シリコン膜を形成し、真性ベース領域が形成
される領域上の前記窒化シリコン膜を除去する工程と、 外部ベース領域が形成される領域上にフォトレジスト膜
を形成し、液相成長法により第２の２酸化シリコン膜を
形成する工程と、 前記フォトレジスト膜を除去し、前記外部ベース領域が
形成される領域上の前記窒化シリコン膜，および前記第
１の２酸化シリコン膜を除去する工程と、 前記外部ベース領域が形成される領域上に選択的に一導
電型の第１の導電体膜を形成し、前記第１の導電体膜の
上面に選択的に第１の絶縁膜キャップを形成する工程
と、 前記真性ベース領域が形成される領域上の前記第２，お
よび第１の２酸化シリコン膜を除去し、前記真性ベース
領域が形成される領域表面に第３の２酸化シリコン膜を
形成し、イオン注入法により前記真性ベース領域が形成
される領域に一導電型の真性ベース領域を形成し、全面
に第４の２酸化シリコン膜を形成し、前記第４の２酸化
シリコン膜をドライエッチングによりエッチバックして
前記第１の導電体膜の一方の側面を覆う２酸化シリコン
膜スペーサを形成し、前記２酸化シリコン膜スペーサを
マスクにして前記第３の２酸化シリコン膜をウェットエ
ッチングにより除去し、前記２酸化シリコン膜スペーサ
に自己整合的に前記真性ベース領域上に第１の多結晶シ
リコン膜を選択成長する工程と、 前記第１の導電体膜と前記第１の多結晶シリコン膜との
空隙にある前記２酸化シリコン膜スペーサと前記第３の
２酸化シリコン膜とを除去し、前記空隙を埋設する姿態
を有して前記第１の導電体膜の一方の側面を覆う第１の
絶縁膜スペーサを形成する工程と、 前記第２の２酸化シリコン膜を除去し、前記第１の導電
体膜の他方の側面と接続して一端が前記第１の絶縁膜キ
ャップ上にある一導電型の第２の導電体膜，および前記
第２の導電体膜の上面を覆う第２の絶縁膜キャップを形
成し、前記第２の導電体膜の側面を覆う第２の絶縁膜ス
ペーサを形成する工程と、 前記第１の多結晶シリコン膜に直接に接続する姿態を有
する逆導電型の第２の多結晶シリコン膜を形成する工程
と、 熱処理により、前記第１の多結晶シリコン膜を逆導電型
に変換し，かつ逆導電型の前記第１の多結晶シリコン膜
に自己整合的に前記真性ベース領域表面に逆導電型のエ
ミッタ領域を形成し、同時に、前記第１の導電体膜を一
導電型に変換し，かつ一導電型の前記第１の導電体膜に
自己整合的に前記半導体層表面に外部ベース領域を形成
する工程と、 を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05018305A JP3104451B2 (ja) | 1993-02-05 | 1993-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05018305A JP3104451B2 (ja) | 1993-02-05 | 1993-02-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232146A JPH06232146A (ja) | 1994-08-19 |
| JP3104451B2 true JP3104451B2 (ja) | 2000-10-30 |
Family
ID=11967906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05018305A Expired - Fee Related JP3104451B2 (ja) | 1993-02-05 | 1993-02-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104451B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0676546B2 (ja) * | 1987-04-08 | 1994-09-28 | 三菱化成株式会社 | ポリアミドフィルム |
-
1993
- 1993-02-05 JP JP05018305A patent/JP3104451B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232146A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5545586A (en) | Method of making a transistor having easily controllable impurity profile | |
| KR100756809B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US5494837A (en) | Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls | |
| TWI305669B (en) | Method for making a raised vertical channel transistor device | |
| KR100764360B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20020076879A1 (en) | Integrated circuit devices having trench isolation structures and methods of fabricating the same | |
| KR20010029807A (ko) | 종형 트랜지스터 제조 방법 | |
| JPH088270A (ja) | 半導体装置およびその製造方法 | |
| JP2007531298A (ja) | トレンチ型半導体デバイス及びその製造方法 | |
| US8419853B2 (en) | Stacked semiconductor device and related method | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| US5481126A (en) | Semiconductor-on-insulator electronic devices having trench isolated monocrystalline active regions | |
| US20050121704A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5877540A (en) | Epitaxial-base bipolar transistor | |
| JPH11168186A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0351113B2 (ja) | ||
| JP3104451B2 (ja) | 半導体装置の製造方法 | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| US6100140A (en) | Manufacturing method of semiconductor device | |
| US5926725A (en) | Method of manufacturing semiconductor devices with a reverse tapered sectional configuration | |
| KR19990075417A (ko) | 반도체장치의 제조 방법 | |
| KR100249022B1 (ko) | 반도체장치의 소자 격리 방법 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| KR100304500B1 (ko) | 반도체장치의제조방법 | |
| KR940010920B1 (ko) | Soi 구조의 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000801 |
|
| LAPS | Cancellation because of no payment of annual fees |