JP3102004B2 - Video descramble receiver - Google Patents
Video descramble receiverInfo
- Publication number
- JP3102004B2 JP3102004B2 JP01198900A JP19890089A JP3102004B2 JP 3102004 B2 JP3102004 B2 JP 3102004B2 JP 01198900 A JP01198900 A JP 01198900A JP 19890089 A JP19890089 A JP 19890089A JP 3102004 B2 JP3102004 B2 JP 3102004B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- signal
- scrambled
- transmission screen
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、走査線内信号切替方式（ラインローテーシ
ョン方式）を含んでスクランブル放送された映像信号を
受信するための映像デスクランブル受信装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video descramble receiving apparatus for receiving a video signal that has been scrambled and broadcast, including a signal switching method within a scanning line (line rotation method).
従来の技術 走査線内信号切替方式によりスクランブルされた映像
信号は例えば、第３図のように示される。同図は、NTSC
方式を例にとり、ある水平ラインの映像信号がスクラン
ブルされる様子を示している。図中ａは原信号を示し、
ｂはスクランブル信号を示している。原信号の有効伝送
画面長さＱの先頭からＰの位置のカットポイントでセグ
メントＡとセグメントＢを入れ替えて、スクランブル信
号ｂが構成される。ここでデスクランブラ側は、スクラ
ンブルをかけて送られてきた映像信号の有効画面を、１
度そのままラインメモリへ書き込んだ後、ラインメモリ
のＱ−Ｐのところから先に読み出すことにより、セグメ
ントA,セグメントＢの順で読み出し、デスクランブルを
行う。ここで、カットポイントの有効画面範囲の先頭か
らの位置Ｐは、送信側より映像信号と同時に送られてく
るため、デスクランブラ側では、ラインメモリ内の読み
出し時の開始信号Ｑ−Ｐを、１ラインごとに計算する必
要があるが、従来、この計算は第４図のような、回路構
成によっていた。図中１は、カットポイントＰの有効画
面範囲Ｑの先頭からの位置、Ｐを示すデジタルデータバ
スを示し、２はROMで（有効画面範囲長さＱ−カットポ
イントＰ）を計算する。３はＱ−Ｐの計算結果を出力す
るデータバスである。2. Description of the Related Art A video signal scrambled by an intra-scanning signal switching method is shown, for example, in FIG. The figure shows NTSC
In this example, a video signal of a certain horizontal line is scrambled by taking a system as an example. In the figure, a indicates an original signal,
b indicates a scramble signal. The segment A and the segment B are exchanged at the cut point at the position P from the head of the effective transmission screen length Q of the original signal, and the scramble signal b is formed. Here, the descrambler side displays the effective screen of the scrambled video signal as 1
The data is written to the line memory as it is, and then read out from the line memory QP first, thereby reading out the segments A and B in this order and descrambling. Here, since the position P of the cut point from the beginning of the effective screen range is sent from the transmitting side at the same time as the video signal, the descrambler side sets the start signal Q-P for reading out from the line memory to 1 Although it is necessary to calculate for each line, this calculation has conventionally been based on a circuit configuration as shown in FIG. In the figure, reference numeral 1 denotes a digital data bus indicating the position of the cut point P from the head of the effective screen range Q and P, and 2 denotes a ROM for calculating (effective screen range length Q-cut point P). Reference numeral 3 denotes a data bus for outputting the result of QP calculation.
発明が解決しようとする課題 第４図に要するROMの容量は、8bit入力8bit出力を例
にとれば、約28byteである。有効伝送画面長さＱは、シ
ステムにより一定ではないため、１つのデスクランブラ
で複数のシステムへの対応を考えると、このROMは、各
システムの有効伝送画面長さＱごとにＱ−Ｐを計算する
ために必要となり、回路規模が増大する。Problems to be Solved by the Invention The capacity of the ROM required in FIG. 4 is about 28 bytes when an 8- bit input and 8-bit output are taken as an example. Since the effective transmission screen length Q is not constant depending on the system, considering the correspondence to a plurality of systems with one descrambler, this ROM calculates QP for each effective transmission screen length Q of each system. And the circuit scale increases.
本発明は、このような問題点にもとづき、簡潔な構成
をもって、回路規模を増大させることなしに、同じ効果
を得る回路構成を提供することを目的とするものであ
る。An object of the present invention is to provide a circuit configuration that achieves the same effect with a simple configuration without increasing the circuit scale, based on such a problem.
課題を解決するための手段 セレクト入力により、複数の定数を出力するPALと、
インバータと、加算器を用いて引き算を計算することを
特徴とする。Means for Solving the Problems PAL which outputs a plurality of constants by selecting input,
It is characterized in that subtraction is calculated using an inverter and an adder.
作用 本発明の映像デスクランブル受信装置によれば、有効
画面伝送範囲の異なる複数のシステムにも、回路規模を
増大させることなく対応することができ、安価な映像デ
スクランブル受信装置の提供を可能にするものである。Effect According to the video descramble receiving apparatus of the present invention, it is possible to cope with a plurality of systems having different effective screen transmission ranges without increasing the circuit scale, and to provide an inexpensive video descramble receiving apparatus. Is what you do.
実 施 例 以下、本発明の一実施例を、図面に基づいて説明す
る。第１図は、本発明の一実施例に係る要部の構成を示
すブロック図である。Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a main part according to an embodiment of the present invention.
同図において、第４図と共通の部分には同符号を付し
て示している。In this figure, the same parts as those in FIG. 4 are denoted by the same reference numerals.
図中、４はインバータで入力データバス１の全ビット
を反転させる。６はPALでセレクトライン８により、該
当するシステムの有効伝送画面範囲Ｑに「１」を加えた
ものをセレクトし、出力バスライン７へ出力する。５は
加算器で、インバータ出力４とPAL出力７の値をバスラ
イン３へ加算出力する。In the figure, reference numeral 4 denotes an inverter for inverting all bits of the input data bus 1. Reference numeral 6 denotes a PAL which selects a value obtained by adding “1” to the effective transmission screen range Q of the corresponding system by the select line 8 and outputs the selected value to the output bus line 7. An adder 5 adds and outputs the values of the inverter output 4 and the PAL output 7 to the bus line 3.
次に、さらに詳しく動作の様子をＰが「０」〜「25
4」,Qが「254」の場合を例に取り説明を行う。たとえ
ば、Ｐ図中、データバス１のデータが「115」の時、２
進数表示を行うと「0111 0011」となり、これをインバ
ータで全ビット反転を行うと「1000 1100」すなわち
「140」となる。この時、PAL6は「Ｑ＋１」すなわち「2
55」を出力しているため、加算器は「115＋255」の下位
８ビットを取り、140を出力した結果「Ｑ−Ｐ」が計算
される。Next, the state of the operation will be described in more detail with P being "0" to "25".
4 "and Q is" 254 "as an example. For example, in the P diagram, when the data of the data bus 1 is "115", 2
When the number is displayed in a decimal number, the result is "0111 0011". When all bits are inverted by an inverter, the result is "1000 1100", that is, "140". At this time, PAL6 is “Q + 1”, that is, “2”.
Since “55” is output, the adder takes the lower 8 bits of “115 + 255”, and outputs “140” to calculate “QP”.
このように、PAL6へのセレクトライン８により、各シ
ステムの有効伝送画面範囲に対応するＱ＋１を変えるこ
とで、各種のシステムに対応できるため、回路規模を増
大させることなく「Ｑ−Ｐ」が計算でき、ROMを使用し
た場合のように、各システムごとにROMを構成し回路規
模を増大させることがない。In this way, by changing the Q + 1 corresponding to the effective transmission screen range of each system by the select line 8 to the PAL6, various systems can be supported, so that "QP" can be calculated without increasing the circuit scale. It is possible to configure a ROM for each system and to avoid an increase in circuit scale as in the case of using a ROM.
次に、本発明が、映像デスクランブル受信装置の中で
実際に使われている様子を第２図NTSC映像デスクランブ
ル受信装置の要部ブロック図を用いて説明する。第２図
において１はカットポイントの有効画面の先頭からの位
置を示すデータバスで、10は８ビットの「Ｐ」をここで
の有効伝送画面範囲「Ｑ」に対応させるための処理を行
う。13は本発明の引き算を行うブロックで、ここでは
「Ｑ−Ｐ」を演算する。14〜17はデスクランブルを行う
ための、有効伝送画面の先頭からのオフセットアドレス
の算出を各ラインごとに行いセレクタ20により、走査線
内のスクランブル範囲と、非スクランブル範囲で、それ
ぞれ上側，下側の切り換えを行う。21はアドレスバス
で、リードモディファイライトを行っているRAMに接続
されている。Next, how the present invention is actually used in the video descrambling receiver will be described with reference to the block diagram of the main part of the NTSC video descrambling receiver shown in FIG. In FIG. 2, 1 is a data bus indicating the position of the cut point from the head of the effective screen, and 10 performs processing for associating the 8-bit "P" with the effective transmission screen range "Q" here. Reference numeral 13 denotes a block for performing the subtraction according to the present invention, in which "QP" is calculated. 14 to 17 calculate an offset address from the beginning of the effective transmission screen for each line for descrambling, and use the selector 20 to select a scramble range within a scan line and a non-scramble range in an upper side and a lower side, respectively. Is switched. Reference numeral 21 denotes an address bus, which is connected to a RAM that performs read-modify-write.
22は切り換え信号で、ここではNTSC方式,MUSE方式の
切り換えを行う。NTSC方式とMUSE方式では、Ｑの値が異
なるが、図中13のブロックに本発明の回路を用いること
で、ROMを使用した場合のように回路規模を増大させる
ことがない。A switching signal 22 switches between the NTSC system and the MUSE system. Although the value of Q is different between the NTSC system and the MUSE system, the use of the circuit of the present invention in the block 13 in the figure does not increase the circuit scale unlike the case where a ROM is used.
発明の効果 以上のように、本発明によれば、インバータと加算器
とPALだけの簡単な構成にかかわらず、各種の有効画面
範囲を持った複数のシステムに対応できる安価な映像デ
スクランブル受信装置を提供することができるものであ
って、実用的効果にすぐれたものである。Effect of the Invention As described above, according to the present invention, an inexpensive video descrambling receiver capable of supporting a plurality of systems having various effective screen ranges regardless of a simple configuration including only an inverter, an adder, and a PAL. Which is excellent in practical effects.
第１図は本発明の一実施例における映像デスクランブル
受信装置の要部のブロック図、第２図は本発明が実際に
NTSC/MUSE映像デスクランブル受信装置の中で用いられ
ている様子を示すブロック図、第３図は映像スクランブ
ルシステムを説明するための信号波形図、第４図は従来
の映像デスクランブル受信装置の要部のブロック図であ
る。 １……カットポイントの有効画面の先頭からの位置を示
すデータバス、４……インバータ、５……加算器、３…
…Ｑ−Ｐの出力データバス、６……定数発生用PAL、７
……定数発生出力データバス、８……Ｑのセレクトライ
ン。FIG. 1 is a block diagram of a main part of a video descramble receiving apparatus according to an embodiment of the present invention, and FIG.
FIG. 3 is a block diagram showing a state used in an NTSC / MUSE video descramble receiver, FIG. 3 is a signal waveform diagram for explaining a video scramble system, and FIG. It is a block diagram of a part. 1 Data bus indicating the position of the cut point from the top of the effective screen, 4 Inverter, 5 Adder, 3
... QP output data bus, 6 ... PAL for constant generation, 7
... constant generation output data bus, 8 ... Q select line.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/169 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04N 7/169
Claims (1)
された映像信号と前記スクランブルの際の切断点の位置
を示す位置データを受信して、前記スクランブルされた
映像信号をデスクランブルすることにより、有効伝送画
面範囲の異なる複数の放送方式による映像信号を受信す
る映像デスクランブル受信装置において、スクランブル
された映像信号を記憶する１ラインメモリと、前記映像
信号の有効伝達画面範囲の先頭からの前記切断点の位置
を示す位置データを入力し、前記位置データの全ビット
を反転して出力するインバータ手段と、前記１ラインメ
モリに記憶した映像信号の放送方式に応じた有効伝達画
面範囲データに１を加えたデータを出力する定数発生手
段と、前記インバータ手段からの信号と前記定数発生手
段からの信号を加算出力する加算手段とを備え、前記加
算手段の出力データを前記１ラインメモリの読み出し開
始位置とすることを特徴とする映像デスクランブル受信
装置。1. An image signal scrambled by an intra-scanning-line signal switching method and position data indicating a position of a cutting point at the time of the scramble are received, and the scrambled image signal is descrambled to be effective. In a video descramble receiving apparatus for receiving video signals of a plurality of broadcast systems having different transmission screen ranges, a one-line memory for storing a scrambled video signal, and the cutting point from the beginning of an effective transmission screen range of the video signal Inverter means for inputting position data indicating the position of the position data, inverting and outputting all bits of the position data, and adding 1 to the effective transmission screen range data according to the broadcast system of the video signal stored in the one-line memory. Constant generating means for outputting the output data, and adding a signal from the inverter means and a signal from the constant generating means. And an adding means for outputting, video descrambling receiver apparatus characterized by a read start position of the one-line memory output data of the adding means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01198900A JP3102004B2 (en) | 1989-07-31 | 1989-07-31 | Video descramble receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01198900A JP3102004B2 (en) | 1989-07-31 | 1989-07-31 | Video descramble receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0362792A JPH0362792A (en) | 1991-03-18 |
| JP3102004B2 true JP3102004B2 (en) | 2000-10-23 |
Family
ID=16398811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01198900A Expired - Fee Related JP3102004B2 (en) | 1989-07-31 | 1989-07-31 | Video descramble receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102004B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669190A (en) * | 1992-08-21 | 1994-03-11 | Fujitsu Ltd | Method of forming fluoric resin film |
-
1989
- 1989-07-31 JP JP01198900A patent/JP3102004B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0362792A (en) | 1991-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1230407A (en) | Scan conversion apparatus and method | |
| US4733300A (en) | Contour signal correction circuit for television receiver | |
| US5019904A (en) | Scan converter with adaptive vertical filter for single bit computer graphics systems | |
| JP3257728B2 (en) | High quality TV picture-in-picture signal processing method and apparatus | |
| JPH05167993A (en) | Image conversion device capable of compensating resolution | |
| JPH06332843A (en) | Moving image video data transfer device and computer system | |
| KR0181671B1 (en) | Image processing apparatus | |
| JP3102004B2 (en) | Video descramble receiver | |
| JPH02243077A (en) | Picture display signal generator | |
| EP0497428B1 (en) | Interphone with television | |
| JP3234851B2 (en) | Image processing system | |
| JPS60256286A (en) | Transmission system of television signal | |
| KR100202547B1 (en) | Screen divid apparatus of tv | |
| KR970011544B1 (en) | Image scrambling system | |
| JPS63189057A (en) | Device for compounding video signal | |
| JP3545577B2 (en) | Scanning line converter | |
| JPH08129375A (en) | Video size corrector | |
| KR100254203B1 (en) | Image processing device | |
| JP3435732B2 (en) | Video signal filtering method and video special effect device using the same | |
| JP2635055B2 (en) | Still image transmission device | |
| JP2951489B2 (en) | Image conversion device | |
| JPH0757026B2 (en) | Television signal transmission system | |
| KR0159432B1 (en) | Circuit and method for operating non-sync. screen | |
| KR100255242B1 (en) | Video signal display apparatus for zoom | |
| JP3308005B2 (en) | Image conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |