JP3099808B2 - Logic analyzer probe - Google Patents

Logic analyzer probe

Info

Publication number
JP3099808B2
JP3099808B2 JP10150022A JP15002298A JP3099808B2 JP 3099808 B2 JP3099808 B2 JP 3099808B2 JP 10150022 A JP10150022 A JP 10150022A JP 15002298 A JP15002298 A JP 15002298A JP 3099808 B2 JP3099808 B2 JP 3099808B2
Authority
JP
Japan
Prior art keywords
logic analyzer
probe
logic
circuit
gate array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10150022A
Other languages
Japanese (ja)
Other versions
JPH11344511A (en
Inventor
峰義 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10150022A priority Critical patent/JP3099808B2/en
Publication of JPH11344511A publication Critical patent/JPH11344511A/en
Application granted granted Critical
Publication of JP3099808B2 publication Critical patent/JP3099808B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ロジックアナライ
ザと、ロジックアナライザによる非測定回路との間に介
在するロジックアナライザ用プローブに関する。
The present invention relates to a probe for a logic analyzer interposed between a logic analyzer and a circuit not measured by the logic analyzer.

【0002】[0002]

【従来の技術】従来、ロジックアナライザにより、非測
定回路を測定する場合、プローブを非測定回路の測定点
に接続して、そのプローブをロジックアナライザの入力
端子に接続していた。
2. Description of the Related Art Conventionally, when a non-measurement circuit is measured by a logic analyzer, a probe is connected to a measurement point of the non-measurement circuit, and the probe is connected to an input terminal of the logic analyzer.

【0003】なお、関連する従来技術として、特開昭6
3−279172号公報に記載の「論理演算機能付きプ
ローブ」と、特開平4−324379号公報に記載の
「集積回路試験装置」がある。
A related prior art is disclosed in Japanese Unexamined Patent Publication No.
There is a "probe with a logical operation function" described in JP-A-3-279172 and an "integrated circuit test apparatus" described in JP-A-4-324379.

【0004】[0004]

【発明が解決しようとする課題】ところが、従来のロジ
ックアナライザは、入力データをメモリに読み込んだ後
に、表示するので、入力データを論理演算し、その結果
を表示する場合には、遅延が生じ、計測が終わった後で
しか論理演算した結果を表示することが出来なかった。
そのために、入力データから所定の論理演算された結果
を得るタイミングで入力データを読み込むには、ロジッ
クアナライザが入力データを読み込む時間を長く設定す
る必要があり、メモリー容量等の制限により、時間当た
りのデータ取得量を増やすことが難しいかった。
However, since the conventional logic analyzer reads the input data into the memory and then displays the data, a logical operation is performed on the input data and the result is displayed. The result of the logical operation could be displayed only after the measurement was completed.
Therefore, in order to read input data at a timing at which a result of a predetermined logical operation is obtained from the input data, it is necessary to set a longer time for the logic analyzer to read the input data. It was difficult to increase the amount of data acquired.

【0005】本発明は、ロジックアナライザが短時間で
計測結果及び計測結果に論理演算を施した結果を表示す
ることを可能にするロジックアナライザ用プローブを提
供することをその目的とする。
An object of the present invention is to provide a probe for a logic analyzer which enables a logic analyzer to display a measurement result and a result of performing a logical operation on the measurement result in a short time.

【0006】[0006]

【課題を解決するための手段】本発明によるロジックア
ナライザ用プローブは、ロジックアナライザとロジック
アナライザにより測定される非測定回路との間に介在す
るロジックアナライザ用プローブ回路において、前記非
測定回路の測定点より入力した信号に電気的仕様の変換
をして変換後の信号を出力するプローブ回路と、前記プ
ローブ回路の出力信号を入力して所定の論理演算をして
該論理演算の出力を前記ロジックアナライザに出力する
論理演算部を備えることを特徴とする。
A probe for a logic analyzer according to the present invention is a probe circuit for a logic analyzer interposed between a logic analyzer and a non-measurement circuit measured by the logic analyzer. A probe circuit for converting electrical specifications of the input signal to output a converted signal, and a predetermined logic operation by inputting an output signal of the probe circuit and performing an output of the logic operation on the logic analyzer. And a logical operation unit for outputting the result.

【0007】また、本発明によるロジックアナライザ
は、上記のロジックアナライザ用プローブにおいて、前
記論理演算部は、プログラマブルゲートアレイであるこ
とを特徴とする。
The logic analyzer according to the present invention is characterized in that, in the above-described logic analyzer probe, the logic operation unit is a programmable gate array.

【0008】本発明によるロジックアナライザ用プロー
ブシステムは、上記のロジックアナライザと、前記プロ
グラマブルゲートアレー用のライタと、前記ライタのコ
ントローラと備えることを特徴とする。
[0008] A probe system for a logic analyzer according to the present invention includes the logic analyzer described above, a writer for the programmable gate array, and a controller for the writer.

【0009】[0009]

【発明の実施の形態】図1を参照して、本発明の実施形
態について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG.

【0010】本実施形態によるプローブは、入力データ
から所定の論理演算された結果を得るタイミングで入力
データを読み込む場合でも、メモリに書き込まれた入力
データをロジックアナライザ内部で処理することなくプ
ローブ内に設けられたプログラマブルゲートアレイによ
り所定の論理演算を行い出力できる構成を提供するもの
である。
In the probe according to the present embodiment, even when input data is read at a timing at which a predetermined logical operation result is obtained from the input data, the input data written in the memory is stored in the probe without being processed inside the logic analyzer. An object of the present invention is to provide a configuration in which a predetermined logical operation can be performed and output by a provided programmable gate array.

【0011】本実施形態は、被測定回路4から入力した
信号波形を論理信号に変換する機能を有し、非測定回路
4の測定点から入力した信号に電圧変換、電流変換、イ
ンピーダンス変換などの電気仕様を変換して変換後の信
号をロジックアナライザ5とプログラマブルゲートアレ
イ2に供給する機能を有したプローブ回路1とプローブ
回路1から入力した信号に論理処理を施してロジックア
ナライザ5に出力するプログラマブルゲートアレイ2を
含むプローブ3と、プローブ3から入力した波形を記憶
し表示する機能を有するロジックアナライザ5と、プロ
グラマブルゲートアレイ2に所定の論理回路を構成させ
るゲートアレイ用ライタ6と、ゲートアレイ用ライタ6
が所定の論理回路をプログラマブルゲートアレイ2に書
き込む為のプログラムをゲートアレイ用ライタ6に送出
する機能を有するライタ用コントローラ7とを有する。
The present embodiment has a function of converting a signal waveform input from the circuit under test 4 into a logical signal, and converts the signal input from the measurement point of the non-measurement circuit 4 into voltage conversion, current conversion, impedance conversion, and the like. A probe circuit 1 having a function of converting electrical specifications and supplying the converted signal to the logic analyzer 5 and the programmable gate array 2, and a programmable circuit that performs logic processing on a signal input from the probe circuit 1 and outputs the processed signal to the logic analyzer 5. A probe 3 including a gate array 2; a logic analyzer 5 having a function of storing and displaying a waveform input from the probe 3; a gate array writer 6 for configuring a predetermined logic circuit in the programmable gate array 2; Writer 6
And a writer controller 7 having a function of sending a program for writing a predetermined logic circuit to the programmable gate array 2 to the gate array writer 6.

【0012】次に、動作について説明する。Next, the operation will be described.

【0013】ライタ用コントローラ7は、ゲートアレイ
用ライタ6に所定の回路を書き込む為のプログラムを送
出し、ゲートアレイ用ライタ6はプログラマブルゲート
アレイ2に論理回路を作成する。ロジックアナライザ本
体5は、プローブ回路1から入力した論理信号とプログ
ラマブルゲートアレイ2とから入力した信号を表示す
る。プログラマブルゲートアレイ2から入力した信号の
表示については、ロジックアナライザ5が入力した信号
を内部でプログラマブルゲートアレイ2に相当する論理
回路処理をしない為、表示に要する時間については、プ
ローブ回路1から直接入力した論理信号の表示と同じ様
な時間で表示出来る。
The writer controller 7 sends out a program for writing a predetermined circuit to the gate array writer 6, and the gate array writer 6 creates a logic circuit in the programmable gate array 2. The logic analyzer main body 5 displays a logic signal input from the probe circuit 1 and a signal input from the programmable gate array 2. Regarding the display of the signal input from the programmable gate array 2, since the signal input by the logic analyzer 5 is not internally processed by the logic circuit corresponding to the programmable gate array 2, the display time is directly input from the probe circuit 1. It can be displayed in the same time as the displayed logic signal.

【0014】なお、本発明は上記の実施例に限定される
ものではなく、例えばプログラマブルゲートアレイ2な
どは類似した機能のLSIを使用した装置にも適用する
ことができる。また、用途が限られているならば、論理
回路を固定の物としてもよい。
The present invention is not limited to the above-described embodiment. For example, the programmable gate array 2 can be applied to a device using an LSI having a similar function. If the use is limited, the logic circuit may be fixed.

【0015】[0015]

【発明の効果】以上説明したように、本発明によれば、
プローブに設けたプログラマブルゲートアレイに書き込
まれた論理回路により信号処理を行い、従って、ロジッ
クアナライザが入力した信号を内部で論理回路処理をす
る必要がないため、ロジックアナライザが表示を行うま
でに要する時間が短くなるという効果が奏される。
As described above, according to the present invention,
The signal processing is performed by the logic circuit written in the programmable gate array provided in the probe.Therefore, it is not necessary to perform the logic circuit processing internally on the signal input by the logic analyzer. Is shortened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるロジックアナライザ用プローブの
構成とそれに接続される回路と機器を示すブロック図で
ある。
FIG. 1 is a block diagram showing a configuration of a probe for a logic analyzer according to the present invention and circuits and devices connected thereto.

【符号の説明】[Explanation of symbols]

1 プローブ回路 2 プログラマブルゲートアレイ 3 プローブ 4 被測定回路 5 ロジックアナライザ 6 ゲートアレイ用ライタ 7 ライタ用コントローラ DESCRIPTION OF SYMBOLS 1 Probe circuit 2 Programmable gate array 3 Probe 4 Circuit under test 5 Logic analyzer 6 Writer for gate array 7 Controller for writer

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ロジックアナライザとロジックアナライ
ザにより測定される非測定回路との間に介在するロジッ
クアナライザ用プローブ回路であって、 前記非測定回路の測定点より入力した信号に電気的仕様
の変換をして変換後の信号を出力するプローブ回路と、 前記プローブ回路の出力信号を入力して所定の論理演算
をして該論理演算の出力を前記ロジックアナライザに出
力する論理演算部を備えロジックアナライザ用プローブ
において、 前記論理演算部は、プログラマブルゲートアレイである
ことを特徴とするロジックアナライザ用プローブ。
A logic analyzer and a logic analyzer
Logic between the non-measurement circuit measured by the
A probe circuit for a microanalyzer, wherein an electrical specification is applied to a signal input from a measurement point of the non-measurement circuit.
A probe circuit for performing the conversion and outputting the converted signal, and a predetermined logical operation by inputting the output signal of the probe circuit.
To output the output of the logical operation to the logic analyzer.
Logic analyzer probe with logic operation unit
3. The probe for a logic analyzer according to claim 1 , wherein the logical operation unit is a programmable gate array.
【請求項2】 請求項に記載のロジックアナライザ
と、前記プログラマブルゲートアレー用のライタと、前
記ライタのコントローラと備えることを特徴とするロジ
ックアナライザ用プローブシステム。
2. A probe system for a logic analyzer, comprising: the logic analyzer according to claim 1 ; a writer for the programmable gate array; and a controller for the writer.
JP10150022A 1998-05-29 1998-05-29 Logic analyzer probe Expired - Fee Related JP3099808B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10150022A JP3099808B2 (en) 1998-05-29 1998-05-29 Logic analyzer probe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10150022A JP3099808B2 (en) 1998-05-29 1998-05-29 Logic analyzer probe

Publications (2)

Publication Number Publication Date
JPH11344511A JPH11344511A (en) 1999-12-14
JP3099808B2 true JP3099808B2 (en) 2000-10-16

Family

ID=15487790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10150022A Expired - Fee Related JP3099808B2 (en) 1998-05-29 1998-05-29 Logic analyzer probe

Country Status (1)

Country Link
JP (1) JP3099808B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3900470B2 (en) 2002-01-08 2007-04-04 インターナショナル・ビジネス・マシーンズ・コーポレーション Digital signal measuring apparatus and traffic observation method

Also Published As

Publication number Publication date
JPH11344511A (en) 1999-12-14

Similar Documents

Publication Publication Date Title
WO2003050651A3 (en) Measurement icons for digital oscilloscopes
JP2002236151A (en) External test auxiliary device and test method of semiconductor device
JP3099808B2 (en) Logic analyzer probe
US6990416B2 (en) Qualification signal measurement, trigger, and/or display system
JP2001273794A (en) Pre-fail information obtaining circuit, and its obtaining method
JP4835935B2 (en) Data transfer circuit and semiconductor test apparatus
US6930937B2 (en) Sector synchronized test method and circuit for memory
JPH10240560A (en) Waveform signal processor
KR100207511B1 (en) Method for setting up test mode in semiconductor chip
US5315242A (en) Method for measuring AC specifications of microprocessor
JP2921291B2 (en) AC measurement voltage application circuit synchronized with pattern signal generator
JP3057549B2 (en) measuring device
JPH02208785A (en) Bus/monitor incorporated type one chip microprocessor
JP4043201B2 (en) Electronic circuit unit with test connector
KR200273239Y1 (en) Apparatus for converting the measurement value of Multimeter into Voice
JP2010043993A (en) Semiconductor testing apparatus
TW305939B (en) The first-in first-out IC testing system
KR200238130Y1 (en) Micro control unit
KR910007690B1 (en) Resistance meter using computer
KR0152889B1 (en) Simple function inspection method for digital protection relay
JPH03120697A (en) Integrated circuit device
JPH0480673A (en) Level hold logic checker
JP2002197899A (en) Semiconductor device and its test method
JPH026772A (en) Integrated circuit
JPH08313598A (en) Ic testing device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070818

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees