JP3097921B2 - 信号受信及び信号送信ユニット - Google Patents

信号受信及び信号送信ユニット

Info

Publication number
JP3097921B2
JP3097921B2 JP07511660A JP51166095A JP3097921B2 JP 3097921 B2 JP3097921 B2 JP 3097921B2 JP 07511660 A JP07511660 A JP 07511660A JP 51166095 A JP51166095 A JP 51166095A JP 3097921 B2 JP3097921 B2 JP 3097921B2
Authority
JP
Japan
Prior art keywords
signal
unit
transmission rate
transmission
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP07511660A
Other languages
English (en)
Other versions
JPH08511143A (ja
Inventor
スベン マグヌス ブールガルド，カール
ウノ ティングスボルグ，ヨハン
ラルス ビルゲル リンドブロム，マッツ
ジアング，ハオ
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン filed Critical テレフオンアクチーボラゲツト エル エム エリクソン
Publication of JPH08511143A publication Critical patent/JPH08511143A/ja
Application granted granted Critical
Publication of JP3097921B2 publication Critical patent/JP3097921B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/22—Time-division multiplex systems in which the sources have different rates or codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
    • H04J3/247—ATM or packet multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling

Description

【発明の詳細な説明】 技術分野 本発明は、情報保持信号を受信し、かつ更に情報保持
信号をその信号の情報内容の変化を伴うことなく送信す
るのに適合した信号受信及び信号送信ユニットに関す
る。
発明は、特に、第１伝送速度で受信した情報保持信号
を、受信信号と同じ情報内容を伴って第２伝送速度で送
信される情報保持信号に変換することに関する。
先行技術の開示 上述の類の信号受信及び信号送信ユニットのいくつか
の異なる種類が技術上知られている。
スイッチ及び類似のデバイスを通して信号の伝送速度
を変換するいろいろな原理が知られており、かつ電気通
信分野に応用されている。
155Mb/s及び622Mb/sのような、いろいろな伝送速度、
かつまた、例えば、2.5Gb/sのような、他の伝送速度を
使用することも知られており、かつ標準になっている。
155Mb/sの信号伝送速度を有する接続上に受信された
信号を622Mb/sの伝送速度を有する接続送信信号に変換
する多重化信号受信及び信号送信ユニットもまた技術上
知られている。
この速度変換を155Mb/sから2.5Gb/sで実施することの
できる類似のユニットも知られている。
信号伝送速度変換を622Mb/sから155Mb/s等々に変換す
る多重分離ユニットもまた技術上知られている。
この類のユニットは、他の信号伝送速度の変換に対し
てもまた、知られている。
通常、このようなユニットは単一変換指標に適合して
おり、かつ各所望速度変換はその選択速度変換に相当す
るユニットを必要とする。
したがって、いくつかのこのようなユニットが、スイ
ッチング機器及び他の型式の電子機器内にいろいろな目
的のために必要とされる。
本発明及びその特定応用に関して、信号パターンが知
られており、このパターンにおいては、ATMセルのよう
な、情報保持データパケットが或る数の利用可能な接続
の各々上を直列又は並列のどちらかで伝送されると云う
ことができる。
すでに知られている信号伝送パターンにおいては、或
る数の利用可能な線路が、ATMセルのような、データパ
ケット中の１語内のビット位置の数に適合しており、か
つこれらの線路の各々上の信号がそれぞれのビット位置
の内容を同時に保持することを許され、ここに、これら
の線路上に起こる或る数の瞬時ビット位置が一緒に１デ
ータ語の信号情報を表示する。
本発明は、エリクソン・レビュー、１号、1993年（Er
icsson Review No.1,1993）において、ミカエル・ラ
ーソン（Mikael Larsson）他による「ATMスイッチ構想
及びATMパイプスイッチ（The ATM Switch Concept
and The ATM Pipe Switch）」と題する論文、及び
ペータ・スタクセン（Peter Staxｎ）他による「広
帯域時代におけるテレコム進化（The Telecom Evolut
ion in the Broadband Era）」と題する論文に説明
されたシステム内で有利に応用され得る。
発明の開示 技術的問題 上に説明したような先行技術を考察すると、伝送速度
間に単一の特定の関係を保って単一の受信情報保持信号
を単一の他の送信情報保持信号に変換することができる
のみならず、また受信情報保持信号に対して或る数の伝
送速度のうちの１つを選択する可能性を提供し、かつ１
つのこのような受信信号の送信信号への変換を可能と
し、この送信信号がさらに複数の利用可能な伝送速度の
うちから選んだ他の伝送速度を割り当られ得る新規な信
号受信及び信号送信ユニットを提供する能力に、技術的
問題が存在することが判るであろう。
技術的問題は、伝送速度について色々な要求を出す通
信システム内において、各入力が他の入力伝送速度とは
異なる伝送速度でデータパケットのような情報保持信号
を受信するようになっている、複数の利用可能な信号受
信入力を用いるためには、各出力線（outlet）が残りの
出力の伝送速度に適合するようないくつかの利用可能な
出力線から選択されたデータパケットのような情報保持
信号を送信するための出力に接続可能であることを必要
とし、これを、実現すると云う問題であることもまた判
るであろう。
他の技術的問題は、多重化又は多重分離（demultiple
x）目的のための或る数の利用可能な変換方法のうちか
らの１つの変換方法の選択を簡単な仕方で実現しかつ実
施すると云う問題である。
更に他の問題は、変換モードの選択を１つ以上の制御
線路上で生じる制御信号に従って行うことができ、ここ
で、選択された制御線路及び／又は制御信号の信号情報
が伝送速度に関係した選択変換指標を用いて変換モード
を開始させかつ選択することを実現すると云う問題であ
る。
さらに技術的問題としては、１つ以上の上述の技術的
問題を成功裡に解決した信号受信及び信号送信ユニット
は、受信情報保持信号及び送信情報保持信号がデータの
パケットからなり、各パケットが少なくとも１つのアド
レス可能部及び情報保持部を含み、かつそれゆえ、これ
らの情報保持信号がATMシステムに有利に含まれると
き、特に適した応用を有することの実現にあることも判
るであろう。
さらに技術的問題としては、変換比が「４」の倍数
（ａ factor of“four"）だけ変化され、すなわち、
増大又は減少されこれにより「４」の倍数線路の数を減
少させ又は増大させることができると云う、選択された
伝送速度間の所定変換関係に対して利用可能な入力及び
利用可能な出力を適合させる趣旨及び適合させることに
関連した結果の実現にあることもまた判るであろう。
さらに技術的問題としては、利用可能な入力及び利用
可能な出力が３つの異なる伝送速度に対して構成されて
いるユニットを構成すると云う趣旨及び構成することに
よって提供される融通性の実現にあることもまた判るで
あろう。
技術的利点は、この類のユニット内のそれぞれの入力
及び出力が２方向の各々における信号伝送、又はトラフ
ィックに適合しているとき、また達成される。
他の技術的問題としては、ディジタル信号に適合した
多重化／多重分離ブロックを形成し及び低伝送速度で受
信されたデータパケットを受信伝送速度より４倍高い伝
送速度に、又はこれの逆に、変換するように構成されか
つ適切に調整された上述の類の信号受信及び信号送信ユ
ニットの使用で以て提供される利点を実現すると云う問
題である。
これに関して、技術的問題は、信号又はデータパケッ
トの変換が、直並列段内の、第１段において、実施さ
れ、その後信号又はデータパケットが記憶装置に記憶さ
れ、この記憶装置の内容を１つ以上のバッファ回路を通
して、クロックパルスを用いて並直列変換器へ送出する
ことができるときに提供される利点を実現することにあ
る。
他の技術的問題は、要求記憶装置及び使用されたバッ
ファ回路が、選択された伝送方向にかかわらず、各信号
データパケットに共通に利用される必要性を実現すると
云う問題であり、かつまたこれによって提供される利点
を実現することにある。
他の技術的問題は、２つの早期に知られた信号伝送パ
ターンに従って或る数の入力線上で同時に生じるデータ
パケット又はデータセルを受信するとき、データセル又
はデータパケットの情報内容をそのユニットにおいて内
部的に使用することのできる並列フォーマットに変換す
ると云う趣旨を実現する問題である。
他の技術的問題は、クロックパルスの周波数及び／又
は繰返し数がそのユニットの入力及び出力上のデータセ
ルをそれぞれ受信及び送信するときに存在する値より下
の指定値に選択されている場合に期待することのできる
簡単化を実現すると云う問題である。
更に技術的問題は、複数の利用可能な入力うちからの
１つの利用可能な入力を複数の利用可能な出力うちから
の１つの利用可能な出力に選択的に接続するために同じ
同期論理、記憶装置、バッファ回路等を使用することが
できると云う前述の推定を用いて、内部並列フォーマッ
トにおけるデータパケットの形での信号情報の生起によ
って提供される利点を実現すると云う問題である。
他の技術的問題は、いろいろな伝送速度を有するデー
タパケットを受信する或る数の入力、及びいろいろな伝
送速度でデータパケットを送信する或る数の出力を有す
るデータパケット信号受信及びデータパケット送信ユニ
ットを提供し、ここに、１つの入力を出力ユニットとし
て使用することができ、及び１つの出力ユニットを入力
ユニットとして使用することができると云う問題があ
る。
序論で定義された類のユニットに関して、技術的問題
は、送信信号の全信号帯域幅を受信信号の全信号帯域幅
に適合するような条件を簡単な手段を援用して創り出す
ことにあると云うこともまた判るであろう。
解決 １つ以上の上述の技術的問題を解決するため、本発明
は、その開始点として、第１伝送速度で受信された情報
保持ディジタル信号を第１伝送速度と異なる第２伝送速
度で送信される情報保持ディジタル信号に変換するのに
適合しているデータパケット受信及びデータパケット送
信ユニットを採用し、前記情報保持ディジタル信号はAT
Mシステムに使用されるのに特に適合しており、このシ
ステムにおいては、送信信号内の情報が有利に各々標準
フォーマットの或る数のデータパケットの形をしてい
る。
本発明は、ディジタル信号を受信する複数の利用可能
な入力を有するユニット、集積回路、ASIC回路に関し、
これらにおいて各入力は他の入力の伝送速度と異なる伝
送速度に適合している。各入力をディジタル信号に適合
したいくつかの利用可能な出力の１つからの選択された
信号送信出力に接続することができ、かつ、ここに、各
出力は他の出力の伝送速度と異なる伝送速度に適合して
いる。入力及び出力の選択は、１つ又はいくつかの制御
線路又は導体上で生じる信号に従って行われ、ここに、
選択された制御線路及び／又は選択された信号情報が選
択された速度変換指標と共にいくつかの利用可能な変換
モードの１つを選択しかつ開始させる。
発明の提案された実施例によれば、受信情報保持信号
及び送信情報保持信号は、その信号内容がATMシステム
に適合しているデータパケット又はデータセルのよう
な、データパケット又はデータセルの形を有し、ここ
に、各パケットは少なくともアドレス可能部及び情報保
持部を含む。
一実施例によれば、利用可能な入力及び利用可能な出
力は、「４」の倍数（ａ factor of “four"）伝送
速度を上昇又は低下させ、これに伴ってこれらの入力及
び出力上の線路の数を「４」の倍数だけ減少又は増大す
るように、伝送速度をそれら間で明確に変換するのに適
合している。
他の実施例によれば、そのユニット内の利用可能な入
力及び利用可能な出力は、数で「３」であり、かつ３つ
の異なる伝送速度に対して構成される。
発明によれば、それぞれの入力ユニット及びそれぞれ
の出力ユニットは、両方向における分離トラフィックに
適合している。
低伝送速度を有する受信ディジタル信号をこの低伝送
速度より４倍高い速度に変換する一方、信号帯域幅を維
持するように意図する或る数の多重化／多重分離ブロッ
クを特に参照する。
データ信号の適切な変換は、好適には、直並列変換内
の第１段において実施され、この変換において信号を記
憶装置に記憶し、かつ、バッファ回路のアレイを通し
て、伝送のために記憶装置からクロックパルス変換器を
有する並直列変換器へ送出することができる。
必要な記憶装置及びバッファ回路を、２方向の各々に
おける信号伝送に使用することができる。
他の実施例によれば、受信されかつ或る数の線路上で
生じるデータセルは、そのユニットに適合した内部並列
フォーマットに変換され、このフォーマットは全ての利
用可能な入力及び全ての利用可能な出力に対して共通に
選択され、ここに、内部並列フォーマットを通る要求信
号処理の場合、内部クロックパルス繰返し数は、入力及
び／又は出力上で生じるクロックパルス繰返し数及び信
号の伝送速度より低い値に選択される。
いくつかの利用可能な入力の１つをいくつかの利用可
能な出力の１つに接続するとき、記憶装置、バッファ回
路、制御論理のような、１つのかつ同じ同期論理が、好
適には、使用される。
利点 本発明による信号受信及び信号送信ユニットによって
主として提供されるこれらの利点は、ディジタル信号を
受信する複数の利用可能な入力を有し、各入力が残りの
入力の伝送速度と異なる伝送速度に適合しており、及び
ディジタル信号を送信する複数の利用可能な出力を有
し、各出力が残りの入力の伝送速度と異なる伝送速度に
適合している単一ユニット、集積回路、ASIC回路の構成
にある。
これらの入力の各々をディジタル信号送信出力の１つ
に接続することができる。このことが、同一のユニッ
ト、集積回路、かつ好適には、ASIC回路をいろいろな電
気通信機器内に使用することを可能にする。１つ以上の
制御導体を活性化することによって、特定応用に望まれ
るかつ選択変換指標を有する変換モードを選択すること
ができる。選択された制御導体及び／又は選択された信
号情報は、変換モードの選択を開始させる。
−−−−−−−−−−−− 発明の信号受信及び信号送信ユニットの主特性特徴
は、後続の請求の範囲第１項の特徴を示す節に記載され
ている。
−−−−−−−−−−−− 図面の簡単な説明 本発明の特徴特性を有し、現在好適であり、かつ電気
通信システム内での、特にATMシステム内での使用に適
合しているユニットの例証実施例が、添付図を参照して
更に詳細に説明される。
第１図はATM技術を利用する電気通信システムの主要
構成を図解し、 第２図は第１図によるATMシステム内に使用される直
列に起こるデータパケット又はデータセル概略的に図解
し、 第３図は結合コアの２つの結合面に対する回路板の、
及びマガジン内に置かれた接続デバイスに対する回路板
の物理的配向を図解し、 第４図は第１図による拡張電気通信システム内の相当
する回路板の配向に概略的に図解し、ここに、結合コア
に対する冗長板が２つのマガジン内で適切に調整されて
いるのに対し、接続デバイスに対する回路板は４つのマ
ガジン内で適切に調整されており、 第５図は面の各々がそれぞれのマガジンを割り当てら
れた２つの冗長結合又は接続面間に必要とされる主要結
合、及び接続デバイスに応用可能な回路板用の４つのマ
ガジンを図解し、 第６図はスイッチ結合面と接続デバイスを表示する回
路板用に意図されたマガジンとの間で複数の光接続のう
ちの利用可能な光接続を図解することを意図し、 第７図は本発明による信号受信及び信号送信ユニット
の主要構成を図解し、 第８図はなかでも５つの多重化／多重分離ブロックを
含み、ユニットの或るいくつかの部分に対するBi−CMOS
集積回路を図解するブロック結線図であり、 第９図はCMOSトランジスタを含む、このようなブロッ
クを図解するブロック結線図である。
現在好適である例証実施例の説明 第１図は、ATMシステムと呼ばれる電気通信システム
の極めて簡単化した図解であり、このシステムはその機
能及びその信号交換のためデータパケット又はデータセ
ル内で適切に調整されたデータを利用する。
信号交換が通常２方向性であることは当業者に明白で
あるが、もっとも簡単にするために以下の説明は送信端
末装置１の送信機３と受信端末装置２の受信機3aとの間
の接続及び信号交換をもっぱら説明する。
装置１と装置２との間の情報の交換は、ATMシステム
に従って組み立てられたデータ語を持つデータパケット
又はデータセルを援用して達成される。
送信機３は、線路又は導体４を通じて線路関連受信ユ
ニット５と協同作用し、ユニット５は線路又は接続６を
経由して入力回路７に接続し、入力回路７は線路又は接
続８を通して或る数の結合ポート９と協同作用し、ポー
ト９はATMスイッチ10に属し、このスイッチは２つの冗
長結合面又は結合コア11、12を備え、かつ回路９、７及
び５に相当する回路である媒体（図示されていない）を
通して信号受信ユニット3aと協同作用する。
線路４、６、８の各々は、１つ又は或る数の物理的導
体からなることがある。
ATMスイッチの機能は、信号伝送がデータのパケット
又はセルにより実施されることを必要とし、第２図はこ
のようなパケット20を図解し、このパケットは５バイト
（８ビット語）、アドレス情報セクション21（ヘッ
ダ）、及び48バイト（８ビット語）情報保持セクション
22（ペイロード）を有することがある。データセル20
は、また、他の情報を含むことがある。
注意しなくてはならないのは、単一の物理的導体上に
信号を送信するとき、１つのデータセル20はデータセル
20′によって先行され、かつデータセル20″を後に従
え、それで以て、データパケット又はデータセルの直列
流が導体４に沿って通過すると云うことである。
線路４はその導体と一緒に155Mb/sの直列ビット速度
にサイズ調整されかつ適合していることも仮定する。
データセルのこのような直列信号伝送を、以下の説明
において「直列伝送」と称する。
同様の「直列伝送」が線路を形成する複数の導体上で
同時に生じるとき、この伝送を「リンク群直列伝送（se
ries transmission through grouped links）」と
称する。
しかしながら、データセル内の各語を或る数の導体を
通して同時に送信することができ、ただし、導体の数は
使用された各語内のビット位置の数に相当し、それであ
るから完全語毎のビット情報が或る数の受信機によって
同時に受信される。
データセルのこのような並列伝送を、以下において
「並列伝送」と称する。
第３図は、比較的低容量のスイッチユニット10又はAT
Mスイッチのために働くマガジン30内に置かれた回路板
の主要な物理的構成を図解する。
マガジンの側部又は端に配置されてそれぞれの板32及
び33があり、これらの両方は互いに同等であり、かつス
イッチ面又はセレクタ面11及び12に相当する導体又は構
成要素を備える。
これらの端板31と32間に配置されて或る数の板があっ
て接続デバイスを形成するのに適合しており、そのうち
の６つのこのような板が示されておりかつそのうち２つ
が第３図において33及び34で指示されている。
デバイス板33及び34は、入力回路７及び結合ポート９
に関する回路構造を含むように構成されている。導体及
びバスが、ピン接続器によってそれぞれの板33、34、及
び31、32に接続されている。それぞれの板のピン接続器
は、フレーム35又はバックプレート内に取り付けられた
電子回路（図示されていない）と協同作用する。
理解されるように、もし同時電気通信接続の数に対し
てスイッチ10の容量を極めて増大することが望ましいな
らば、信号伝送がそのスイッチ内で実施されるに当たっ
ての速度を増大する必要もある。
考慮されたスイッチの容量の増大は、２つのマガジン
40、40aを選択することによって図解され、ここでマガ
ジン40内に置かれた全ての板がスイッチ面11を表示する
と考えられるのに対して、マガジン40a内に置かれた全
ての板がスイッチ面12を表示すると考えられる。
また、４つの他のマガジン41、42、43、44が含まれて
おり、これらは第５図に図解された仕方でマガジン40、
40aと協同作用する、換言すれば、各マガジン41、42、4
3、44が接続を通して２つのスイッチ面40、40aと協同作
用する。このような構成が高伝送速度での総合信号伝送
を必要とすることは、明白であろう。
各線路及び各導体上の信号伝送は高データパルス繰返
し数で行われ、ここに、典型的パルス繰返し周波数は15
5Mb/s及び622Mb/sと云う標準伝送速度である。
信号伝送は、原理的に、第５図に示された接続の全て
に対して同じであると考えることができるので、以下の
説明は、光ファイバで構成されかつ第６図の図解のマガ
シン41とマガジン40との間の信号伝送を達成するように
機能する１つの線路又は１つの接続50上のディジタルパ
ルスに対する信号送信及び受信回路を含むようにもっぱ
ら限定されることになる。
マガジン41に或る数の集積回路を含み、この回路上に
或る数の信号多重化／多重分離ブロックが取り付けら
れ、これらの１つが61で指示されかつ送信機62に接続さ
れ、この送信機はブロック又はデバイス61からの出力信
号に応答して光リンク又は導体50上に光パルスを送信す
るのに適合している。
線路又は導体50上の光パルスは受信機63によって受信
され、この受信機は光パルスを受信しかつ前記光パルス
を電気信号又は電気パルスに変換するのに適合してい
る。
これらの電気パルスは、いくつかの利用可能な多重化
／多重分離ブロック64の１つへ送出される。
本発明は、１つのこのようなブロック61又は64の特定
の設計をまた含む。
ブロック61及びブロック64は相互に同等であり、した
がって以下の説明をもっぱらブロック61に限定する、た
だし受信データ信号の速度よりも高い伝送速度でデータ
信号を伝送する。
１つのこのような多重化／多重分離ブロック61の、集
積回路としての、原理的構成を、第７図、第８図、及び
第９図を参照して次に更に詳細に説明し、その後、第６
図に示された回路内のブロックの使用を更に完全に説明
する。
第７図は、本発明による多重化／多重分離ブロック61
又はユニットの主要構成を図解する。
第７図に示されたように、同期信号が導体70a上をブ
ロック61へ送出されるのに対して、クロックパルスは導
体70b上を到着し、これらのクロックパルスの効果は当
業者に周知であり、したがってここでは説明されない。
これに関して云えるのは、ブロック61は内部同期信号
を発生する手段を備えていることである。
ブロック61は、70c、70d、及び70eで指示された３つ
の異なる入力、及び70c′、70d′、及び70e′で指示さ
れた３つの異なる出力を含むように構成されている。
入力の各々は、異なる伝送速度を有するデータセル内
の情報保持ディジタル信号を受信するのに適合してい
る。
出力の各々は、相互に異なる伝送速度を有するデータ
セル内の情報保持ディジタル信号を送信するのに適合し
ている。
更に特に、入力70c及び出力70c′は、共に155Mb/sの
伝送速度に適合している。
入力70c及び出力70c′は共に16の導体からなり、ここ
に、データパケットがこれらの導体の各々上を直列に送
信され、かつ一緒にリンク群直列伝送を形成する。
入力70d及び出力70d′は、共に622Mb/sの伝送速度に
適合しており、ここに、これらは各々４つの導体からな
り、かつデータパケットが前記導体の各々上に直列に起
こりかつ一緒にリンク群直列伝送を形成する。
入力70e及び出力70e′は共に2.5Gb/sの伝送速度に適
合しており、かつデータパケット又はデータセルを順序
に直列に送信するのに適合した単一導体からなる。
発明によれば、このようにユニットは、３つの利用可
能な入力70c、70d、及び70eの各々を３つの利用可能な
出力70c′、70d′、又は70d′のうちから選択された出
力に接続することができるように、制御信号の媒体を通
して変換モードを自由に選択することができる。
指定入力及び指定出力の選択、いわゆる変換モード
は、１つ以上の制御導体71上に起こる信号に従って実施
させ、ここに、選択された制御導体及び／又は信号保持
情報は回路72を開始させ、この回路が指定応用に適合し
た選択された変換指標を用いて制御ブロック93である媒
体を通して関連変換モードを選択する。
スイッチ機器内又はどこか他の所にユニット又はブロ
ック61を置くことが、それゆえ、どの変換モードを選択
するべきか及び選択応用に適切であるかについて、多か
れ少なかれ、限定要因になる。
第８図は、第７図の多重化／多重分離ブロック61を更
に詳細に図解するブロック結線図である。
ブロック61は、ディジタルBi−CMOS回路上に構成さ
れ、かつCMOSセクション80を利用し、このセクションは
前記回路上に置かれかつ４つの相互に同等のサブブロッ
ク81、81a、81b、及び81cを有する。
入力70cは、サブブロック81に対する４つの入力導
体、サブブロック81aに対する４つの入力導体、等々を
有し、合計16の導体を形成する。
サブブロック81、81a、81b、及び81cは、また、４×
４の出力導体70c′を備えている。
サブブロック81、81a、81b、及び81cの各々は、サブ
ブロック81に対する導体83のような、それぞれの出力導
体を有する。
全て４つの出力導体83、83a、83b、及び83cは、第４
サブブロック84への入力導体を形成し、このサブブロッ
クは、原理上、サブブロック81と同じ構成のものであ
る。
サブブロック84は、４つの入力導体70d、４つの出力
導体70d′、及び１つの出力導体70e′を含む。
第８図の図解の場合、ブロック61は多重化及び多重分
離機能に適合しており、ここに、多種機能の場合、入力
70c上に起こるデータ信号は155Mb/sの速度を有するのに
対して、出力83、83a、83b、及び83c上に起こるデータ
信号は622Mb/sの速度を有する。
サブブロック84の出力70e′上に起こる信号は、2.5Gb
/sの速度を有する。
多重分離の機能（demultiplexing function）の場
合、信号流は反対方向に走行する。
第９図はサブブロック81を更に詳細に図解するブロッ
ク結線図である。
入力導体70cは、４つの入導体82a…82dによって第９
図の図解に表示されている。
導体82a…82dの各々は、この場合、ATMセルの形での
データパケットに対して155Mb/sの最高伝送速度に適度
している。
回路95は、なかでも直並列変換器91及び記憶装置94を
援用して、導体83上の622MHzの周波数でデータを含む出
力信号を送信することができる。
入力70c、70d、及び70eの各々、及び出力70c′、70
d′、及び70e′の各々を所望の速度変換を得るように選
択的に結合することができること、及び関連信変換モー
ドが１つ以上の導体71（第８図）上を到着する活性化信
号によって活性化されることは、説明中で先に述べた。
システム関係クロックパルスは、導体又は線路87上で
生じる。
第９図に戻って参照すると、サブブロック81の入力導
体82a…82dの各各は直並列変換器91に接続されている。
導体82a…82d上を到着するディジタル信号は、それゆ
え、４チャンネル直並列変換器によって20ビット並列伝
送に変換され、ここに、これらの信号は導体又は線路99
上を制御論理93へ送出され、ここでこれらは内部速度で
処理されることは、判るであろう。
必要な同期は、同期ユニット98を通して実施される。
並列フォーマットに変換されたデータ信号は、制御ブ
ロック又は制御論理93へ、かつここから記憶装置94、RA
M記憶装置へ送出される。RAM記憶装置に記憶された情報
は、ここかた、又はROM記憶装置から、制御論理93を通
してバッファ回路95へ送出され、この回路がさらに、そ
の情報を単一チャンネル並直列変換器及びクロックパル
ス発生器96へ送出する。
逆向きに変換するとき、信号は導体83′上を単一チャ
ンネル直並列変換器及びクロックパルス変換器97へ到着
し、その後、並列フォーマットでのデータ信号が制御ブ
ロック93へ送出され、記憶装置94に記憶され、次いで並
列フォーマットでバッファ回路95へ送出され、その後、
これらの信号が並直列変換器92へ送信されかつ導体82′
上を供給される。
例証実施例は機能ブロック図の形で発明を解説し、か
つこのようなブロックは既知であるか、又は新規な性質
の作業を必要とすることなく、かつその分野の一般的な
技術の導きで以てかつ判りきった対策を援用して、当業
者によって容易に構成され得るから、或るいくつかの部
分は詳細に説明しなかった。
導体71上の信号に関しては、関連ビット構成をなす３
つの導体上の並列送信ビット位置は関連変換モードを指
摘すると仮定する。
このビット構成は、制御論理回路の各々、例えば、回
路93へ送信され、この回路はこれを用いて計算しかつ必
要な信号流及び変換モードを選択する。
また、注意するのは、内部信号処理に対するクロック
パルス繰返し数が約30MHzであると云うことである。
上述の類の信号受信及び信号送信ユニットは、本願と
同じ日に提出されかつ「信号処理ユニット（Ａ Signal
Processing Unit）」と題する特許出願に説明されか
つ図解された回路配置、又は本願と同じ日に提出されか
つ「多重化／多重分離ユニット（Multiplexing/Demutip
lexing Unit）」と題する特許出願に説明されかつ図解
されたユニットと共に、又は本願と同じ日に提出されか
つ「同期回路配置（Ａ Synchronizing Circuit Arra
ngement）」と題する特許出願に説明されかつ図解され
た配置内に、有利に使用され得る。
本発明の深い理解のために、これらの隣接特許出願を
参照し、及びこれらの出願の内容を本願の部分を形成す
るためにとり入れる。
本発明は上の記述に限定されず、かつ上述された例証
実施例及びその変形は以下の請求の範囲に記載された発
明思想の範囲で行われ得ることは、云うまでもない。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ティングスボルグ，ヨハン ウノ スウェーデン国 エス ― 171 31 ソルナ，ナークロスベーゲン 22 (72)発明者 リンドブロム，マッツ ラルス ビルゲ ル スウェーデン国 エス ― 121 51 ヨハネスホブ，オーフスベーゲン ６ (72)発明者 ジアング，ハオ スウェーデン国 エス ― 124 71 バンドハーゲン，リルハグスベーゲン 30，１ ティーアール. (56)参考文献 特開 平５−145573（ＪＰ，Ａ) 特開 昭58−10898（ＪＰ，Ａ) 特開 平３−175839（ＪＰ，Ａ) 特開 昭63−64439（ＪＰ，Ａ) 特開 昭63−67848（ＪＰ，Ａ)

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項１】受信される情報保持信号の第１伝送速度を
    第１伝送速度と異なる送信される情報保持信号の第２伝
    送速度に及び受信される情報保持信号の第２伝送速度を
    送信される情報保持信号の第３伝送速度に変換するため
    の信号受信及び信号送信ユニットであって、前記ユニッ
    トは、 第１伝送速度を第２伝送速度へ変換するための複数の多
    重化／多重分離サブブロックにして各々は、情報保持信
    号を第１伝送速度で受信するための複数の信号受信入力
    と情報保持信号を第２伝送速度で送信するための複数の
    信号送信出力をもつ、複数の多重化／多重分離サブブロ
    ックと、 第２伝送速度を第３伝送速度へ変換するための多重化／
    多重分離サブブロックにして、情報保持信号を第２伝送
    速度で受信するための複数の信号受信入力と情報保持信
    号を第３伝送速度で送信するための複数の信号送信出力
    をもつ多重化／多重分離サブブロックと、 前記受信される情報保持信号に適用されるべき変換モー
    ドを示す制御情報を前記サブブロックの各々へ供給する
    ための少なくとも１個の制御導体とを有し、 前記複数のサブブロックは、相互に並列に前記第２伝送
    速度を第３伝送速度へ変換する多重化／多重分離サブブ
    ロックに接続され、 前記複数のサブブロックの各々は、 前記制御情報を受信しかつ対応する変換モードを選択す
    るための制御論理と、 前記情報保持信号を前記入力から受信する記憶装置と、 前記情報保持信号を前記記憶装置から受信し、前記情報
    保持信号を前記制御論理の制御の下に前記信号送信出力
    へ出力するためのバッファ回路とを備え、 前記制御論理は前記制御情報に基づいて１個の信号受信
    入力を１個の信号送信出力へ接続し、 前記ユニットは前記複数のサブブロックの各々に含まれ
    る制御論理、記憶装置及びバッファ回路を用いて前記選
    択された変換モードにおいて伝送速度変換を行なう、信
    号受信及び信号送信ユニット。
  2. 【請求項２】請求の範囲第１項記載のユニットにおい
    て、受信される情報保持信号と送信される情報保持信号
    は、データパケット又はデータセルからなり、各データ
    パケットは少なくともアドレス可能部と情報保持部を含
    む、信号受信及び信号送信ユニット。
  3. 【請求項３】請求の範囲第２項記載のユニットにおい
    て、入力及び出力は幾つかの導体を含み、これらは
    「４」の倍数で増加する伝送速度のための構造をもち、
    また「４」の倍数で減少する伝送速度のための構造にな
    っている、信号受信及び信号送信ユニット。
  4. 【請求項４】請求の範囲第２項記載のユニットにおい
    て、入力及び出力は３つの異なる伝送速度のための構造
    になっている、信号受信及び信号送信ユニット。
  5. 【請求項５】請求の範囲第２項記載のユニットにおい
    て、前記ユニットは受信されるデータセルを各入力及び
    各出力に対して共通に選択される内部並列形式に変換す
    る、信号受信及び信号送信ユニット。
  6. 【請求項６】請求の範囲第１項記載のユニットにおい
    て、入力及び出力は幾つかの導体を含み、これらは
    「４」の倍数で増加する伝送速度のための構造をもち、
    また「４」の倍数で減少する伝送速度のための構造にな
    っている、信号受信及び信号送信ユニット。
  7. 【請求項７】請求の範囲第６項記載のユニットにおい
    て、それぞれの入力及び出力が受信及び送信トラフィッ
    クに対する構造になっている、信号受信及び信号送信ユ
    ニット。
  8. 【請求項８】請求の範囲第７項記載のユニットにおい
    て、前記ユニットは受信される情報保持信号を各入力及
    び各出力に対して共通に選択される内部並列形式に変換
    する、信号受信及び信号送信ユニット。
  9. 【請求項９】請求の範囲第６項記載のユニットにおい
    て、前記ユニットは受信される情報保持信号を各入力及
    び各出力に対して共通に選択される内部並列形式に変換
    する、信号受信及び信号送信ユニット。
  10. 【請求項１０】請求の範囲第１項記載のユニットにおい
    て、入力及び出力は３つの異なる伝送速度のための構造
    になっている、信号受信及び信号送信ユニット。
  11. 【請求項１１】請求の範囲第10項記載のユニットにおい
    て、前記ユニットは受信される情報保持信号を各入力及
    び各出力に対して共通に選択される内部並列形式に変換
    する、信号受信及び信号送信ユニット。
  12. 【請求項１２】請求の範囲第１項記載のユニットにおい
    て、前記第１の伝送速度を前記第２の伝送速度へ変換す
    るための多重化／多重分離サブブロックは前記複数の信
    号受信入力から受信された低い伝送速度信号を前記低い
    伝送速度より４倍高い伝送速度をもつ信号へ変換する、
    信号受信及び信号送信ユニット。
  13. 【請求項１３】請求の範囲第12項記載のユニットにおい
    て、前記第１の伝送速度を前記第２の伝送速度へ変換す
    るための多重化／多重分離サブブロックの１つは、 入力信号を変換するための直並列回路の初段と、 前記初段により変換された信号を記憶する記憶装置と、 記憶されている変換信号を受けて出力するためのバッフ
    ァ回路と、 バッファ回路から出力される信号を受けるためのクロッ
    クパルス変換器を含む直並列変換器とを有する、信号受
    信及び信号送信ユニット。
  14. 【請求項１４】請求の範囲第13項記載のユニットにおい
    て、信号を多重化のため一方向へ送りまた多重分離のた
    め別の方向へ送るために複数の記憶装置と複数のバッフ
    ァ回路が使用される、信号受信及び信号送信ユニット。
  15. 【請求項１５】請求の範囲第13項記載のユニットにおい
    て、前記ユニットは受信される情報保持信号を各入力及
    び各出力に対して共通に選択される内部並列形式に変換
    する、信号受信及び信号送信ユニット。
  16. 【請求項１６】請求の範囲第12項記載のユニットにおい
    て、前記ユニットは受信される情報保持信号を各入力及
    び各出力に対して共通に選択される内部並列形式に変換
    する、信号受信及び信号送信ユニット。
  17. 【請求項１７】請求の範囲第１項記載のユニットにおい
    て、前記ユニットは受信される情報保持信号を各入力及
    び各出力に対して共通に選択される内部並列形式に変換
    する、信号受信及び信号送信ユニット。
  18. 【請求項１８】請求の範囲第17項記載のユニットにおい
    て、内部並列形式で信号を処理するためのクロックパル
    ス繰返し数は入力及び出力における信号に適用可能なク
    ロックパルス繰返し数よりも低い、信号受信及び信号送
    信ユニット。
  19. 【請求項１９】請求の範囲第18項記載のユニットにおい
    て、前記複数の入力の１個は同期論理、記憶装置、バッ
    ファ回路及び制御論理を経由して前記複数の出力の１個
    に接続される、信号受信及び信号送信ユニット。
  20. 【請求項２０】請求の範囲第１項記載のユニットにおい
    て、着信信号に対する全信号帯域幅が発信信号に対する
    全信号帯域に相当する、信号発信及び信号送信ユニッ
    ト。
JP07511660A 1993-10-12 1994-10-03 信号受信及び信号送信ユニット Expired - Lifetime JP3097921B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9303338-9 1993-10-12
SE9303338A SE503702C2 (sv) 1993-10-12 1993-10-12 Signalbearbetande enhet vilken omvandlar ingående överföringshastighet till en därifrån skild utgående överföringshastighet
PCT/SE1994/000909 WO1995010900A1 (en) 1993-10-12 1994-10-03 A signal receiving and a signal transmitting unit

Publications (2)

Publication Number Publication Date
JPH08511143A JPH08511143A (ja) 1996-11-19
JP3097921B2 true JP3097921B2 (ja) 2000-10-10

Family

ID=20391387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07511660A Expired - Lifetime JP3097921B2 (ja) 1993-10-12 1994-10-03 信号受信及び信号送信ユニット

Country Status (14)

Country Link
US (1) US5604739A (ja)
EP (1) EP0723723B1 (ja)
JP (1) JP3097921B2 (ja)
KR (1) KR100299013B1 (ja)
CN (1) CN1086885C (ja)
AU (1) AU680695B2 (ja)
BR (1) BR9407801A (ja)
CA (1) CA2173949C (ja)
DE (1) DE69433707D1 (ja)
FI (1) FI961592A (ja)
NO (1) NO961412L (ja)
SE (1) SE503702C2 (ja)
TW (1) TW296514B (ja)
WO (1) WO1995010900A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE515563C2 (sv) * 1995-01-11 2001-08-27 Ericsson Telefon Ab L M Dataöverföringssystem
DE29519804U1 (de) * 1995-12-13 1996-04-11 Siemens Ag Rechner
SE9601606D0 (sv) * 1996-04-26 1996-04-26 Ericsson Telefon Ab L M Sätt vid radiotelekommunikationssystem
US7039074B1 (en) * 2000-09-14 2006-05-02 Agiletv Corporation N-way demultiplexer
US7047196B2 (en) 2000-06-08 2006-05-16 Agiletv Corporation System and method of voice recognition near a wireline node of a network supporting cable television and/or video delivery
US8095370B2 (en) * 2001-02-16 2012-01-10 Agiletv Corporation Dual compression voice recordation non-repudiation system
US7924845B2 (en) * 2003-09-30 2011-04-12 Mentor Graphics Corporation Message-based low latency circuit emulation signal transfer
EP2262139A1 (en) * 2009-06-12 2010-12-15 Alcatel Lucent Variable bitrate equipment

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2545670B1 (fr) * 1983-05-04 1985-07-05 Billy Jean Claude Multiplexeur, demultiplexeur et equipement de multiplexage-demultiplexage a trames reconfigurables
US4807221A (en) * 1984-11-27 1989-02-21 Siemens Aktiengesellschaft Digital signal multiplex device
US4685101A (en) * 1984-12-20 1987-08-04 Siemens Aktiengesellschaft Digital multiplexer for PCM voice channels having a cross-connect capability
US4905228A (en) * 1985-08-26 1990-02-27 American Telephone And Telegraph Company Digital transmission channel framing
IT1188561B (it) * 1986-03-05 1988-01-20 Italtel Spa Rete per la commutazione dei messaggi tra una pluralita' diunita' di elaborazione
US5365519A (en) * 1991-03-05 1994-11-15 Hitachi, Ltd. ATM switch1ng system connectable to I/O links having different transmission rates
DE4008729A1 (de) * 1990-03-19 1991-09-26 Rheydt Kabelwerk Ag Verfahren zum uebertragen von zeitdiskreten informationen
FR2669168B1 (fr) * 1990-11-09 1993-04-23 Abiven Jacques Procede de multiplexage-demultiplexage numerique multidebit.
FR2670639A1 (fr) * 1990-12-14 1992-06-19 Trt Telecom Radio Electr Dispositif pour transmettre sur un multiplex temporel differents canaux ayant des debits binaires divers.
CA2064323C (en) * 1991-03-29 1997-12-30 Takatoshi Kurano Atm cell multiplexing device capable of reducing an accessing speed to a fifo memory thereof
US5291486A (en) * 1991-08-19 1994-03-01 Sony Corporation Data multiplexing apparatus and multiplexed data demultiplexing apparatus
JPH05145573A (ja) * 1991-11-19 1993-06-11 Toshiba Corp Ａｔｍ交換ノードシステム
DE4221188C2 (de) * 1992-06-27 1997-09-11 Sel Alcatel Ag Vermittlungsstelle
FR2700089B1 (fr) * 1992-12-30 1995-02-03 Fabrice Bourgart Trame multidébit et dispositif de multiplexage de données à débits non multiples.
US5329529A (en) * 1993-04-02 1994-07-12 Thomson Consumer Electronics, Inc. Digital data arbitration apparatus

Also Published As

Publication number Publication date
CN1086885C (zh) 2002-06-26
KR100299013B1 (ko) 2001-10-22
SE503702C2 (sv) 1996-08-05
JPH08511143A (ja) 1996-11-19
CA2173949A1 (en) 1995-04-20
CN1133110A (zh) 1996-10-09
AU7951594A (en) 1995-05-04
BR9407801A (pt) 1997-05-06
NO961412D0 (no) 1996-04-10
EP0723723A1 (en) 1996-07-31
TW296514B (ja) 1997-01-21
KR960705423A (ko) 1996-10-09
CA2173949C (en) 1999-07-20
EP0723723B1 (en) 2004-01-02
AU680695B2 (en) 1997-08-07
SE9303338D0 (sv) 1993-10-12
DE69433707D1 (de) 2004-05-19
NO961412L (no) 1996-06-05
US5604739A (en) 1997-02-18
SE9303338L (sv) 1995-04-13
FI961592A0 (fi) 1996-04-11
WO1995010900A1 (en) 1995-04-20
FI961592A (fi) 1996-04-11

Similar Documents

Publication Publication Date Title
US4685101A (en) Digital multiplexer for PCM voice channels having a cross-connect capability
US5970072A (en) System and apparatus for telecommunications bus control
US4577308A (en) Multiplexed interconnection of packet switching node packages
US4697262A (en) Digital carrier channel bus interface module for a multiplexer having a cross-connect bus system
JP2566081B2 (ja) 光パケットのエンコーディング方法及びスイッチングノード
JP3151139B2 (ja) マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置
JP3097921B2 (ja) 信号受信及び信号送信ユニット
EP1428355B1 (en) Method for improving the utilization of a time-division multiplexed communication link of a signal transfer point, and a corresponding signal transfer point
US6044088A (en) System and circuit for telecommunications data conversion
HU213120B (en) Two-stage at the least doubled atm-transposition-coupling device, as well as method for expanding said device
US7420968B2 (en) High-speed switch architecture
US5079769A (en) Flexible multiplexer
KR100314564B1 (ko) 통계적데이터압축방법
US6700896B1 (en) High-capacity WDM data network
WO2009086778A1 (zh) 速率适配的方法和设备、交换板与线卡
JP2850957B2 (ja) 音声パケットａｔｍ中継転送方式
JP3408215B2 (ja) Ａｔｍ（非同期伝送モード）交換方式におけるセルインターリービング方法。
EP0950336A2 (en) Method and apparatus to interconnect two or more cross-connects into a single pcm network
EP1010297A2 (en) Three-state output in a part of a cross-connecting device
JP2002325096A (ja) 伝送装置
JPH08307378A (ja) 多重化装置
JPH01284041A (ja) 広帯域端末接続方法
JPH11275043A (ja) 通信システムにおいて選択可能な速度のデータリンクを提供する方法および装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term