JP3095412U6

JP3095412U6 - シリアルａｔａインタフェイスを適用したフラッシュメモリカードリーダ

Info

Publication number: JP3095412U6
Application number: JP2003000265U
Authority: JP
Inventors: 智謀呉
Original assignee: 萬國電脳股▲ふん▼有限公司
Filing date: 2003-01-22
Publication date: 2004-10-07
Anticipated expiration: 2013-01-22

Abstract

【課題】シリアルＡＴＡインタフェイスを運用したフラッシュメモリカードリーダ、特にシリアルＡＴＡバスのインタフェイス特性を応用してデータ伝送スピードを大幅に向上し、且つホットスワップにも対応したフラッシュメモリカードリーダを提供する。
【解決手段】シリアルＡＴＡインタフェイス１６０、第一チップモジュール１１０、第二チップモジュール１２０とフラッシュメモリカードリーダユニット１３０を具え、第一チップモジュールがシリアルＡＴＡインタフェイスをＩＤＥインタフェイスに転換して伝送データをパラレル形式からシリアル形式に転換し、第二チップモジュールは第一チップモジュールと連結して、外部保存媒体を装着したフラッシュメモリカードリーダユニットを判読する。これにより、シリアル転送方式を応用し、高伝送スピードとホットスワップ機能を具え、配線材を効果的に簡素化したフラッシュメモリカードリーダを構成する。
【選択図】図２

Description

【０００１】
【考案の属する技術分野】
本考案はシリアルＡＴＡ（Serial Advanced Technology Attachment）インタ
フェイスを適用したフラッシュメモリカードリーダに関し、特にシリアルＡＴＡ
バスのインタフェイス特性を応用してデータ伝送スピードを大幅に向上し、且つ
ホットスワップにも対応したフラッシュメモリカードリーダの構成に関する。
【０００２】
【従来の技術】
図１の公知のコンピュータシステムハードウェア構成略図に示すように、デー
タ処理装置１０、システムバス２０及び保存媒体３０からなり、データ処理装置
１０はシステムバス２０を通じて保存媒体３０のＡＴＡ（ハードディスク装置な
ど）３１やＡＴＡＰＩ（光ディスク装置）３２のデータ保存動作を制御している
。システムバス２０は現在４０ピン或いは５０ピンのバスが主流で、ＡＴＡイン
タフェイス（ＡＴＡＩ）とＡＴＡパケットインタフェイス（ＡＴＡＰＩ）二種の
規格を同時に支援できることから、接続支援する保存媒体装置はＡＴＡ（ハード
ディスク）３１或いはＡＴＡＰＩ（光ディスク装置）４０である。
【０００３】
【考案が解決しようとする課題】
上記のようなシステムバス２０はパラレルインタフェイス方式によるデータ伝
送を採用しており、伝送スピードはわずか３．３３ＭＢ／Ｓ〜１３３ＭＢ／Ｓと
、データ伝送スピードが非常に遅い。現在の膨大なデータ量のマルチメディアデ
ータの伝送作業においては、まったく使用者の要求を満足できない。ホットスワ
ップ機能も支援していないため、使用者は操作時に任意に着脱することができず
、非常に不便である。また、上記二種のＡＴＡとＡＴＡＰＩシステムバス２０は
データ信号を遠距離伝送できないという問題に制限され、バスケーブル長は４０
センチメートルしかなく、メインボードとＡＴＡやＡＴＡＰＩを接続するとメイ
ンボード内部システムバスケーブルが絡まり合って乱雑になってしまう。一方公
知のシリアルＡＴＡはもともとポイントツーポイント（一対一）設計であり、一
つの信号ノードで単一装置の信号伝送作業しかできず、一つの信号ノードで二つ
以上の装置の信号伝送ができないため、その使用は大きく制限され、使用上の不
便と困難がある。
【０００４】
そこで本考案は、シリアルＡＴＡインタフェイスを適用したフラッシュメモリ
カードリーダを提供することを課題とする。特に、シリアルＡＴＡバスのインタ
フェイス特性を応用してデータ伝送スピードを大幅に向上し、配線材使用の減少
とホットスワップ設計を実現して使用者が電源を落とさずに着脱できるようにし
、且つ同時にリーダを通して最近開発／普及の進んでいる各種の外部保存媒体、
メモリカードを直接使用できるようにする。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本考案はシリアルＡＴＡインタフェイス（ＳＡＴＡ
Ｉ）、第一チップモジュール、第二チップモジュール及びリーダユニットから構
成する。
シリアルＡＴＡインタフェイスのコネクタ部は７ピンとし、外部のシリアルＡ
ＴＡバスとの接続に用い、シリアルＡＴＡインタフェイスと第一チップモジュー
ルを連結する。これにより、第一チップモジュールはシリアルＡＴＡインタフェ
イス（ＳＡＴＡＩ）をＩＤＥインタフェイス（ＩｎｔｅｇｒａｔｅｄＤｉｓｃ
ＥｌｅｃｔｒｏｎｉｃｓＩｎｔｅｒｆａｃｅ；ＩＤＥＩ）に転換できる。
第二チップモジュールはフラッシュメモリカードリーダユニットの出力制御、
プログラミング及び保存媒体の判読を処理する。リーダユニットは少なくとも二
つの異なる形式のコネクタ部に対応して外部保存媒体の装着に使用し、これによ
りシリアルＡＴＡを応用したリーダは二スロットのフラッシュメモリカードリー
ダを制御できるインタフェイスを具えることになる。
以上に基づき、第一チップモジュールと第二チップモジュールはＩＣ配置とパ
ケット技術によって一つの中央チップモジュールとして整合され、更にはリーダ
の回路設計を簡略化し、製造コストを低減する。
【０００６】
【考案の実施の形態】
本考案の好適な実施例を図に沿って説明する。
図２に示すように、本考案の好適な実施例のフラッシュメモリカードリーダの
システム構成略図では、フラッシュメモリカードリーダ１００は、シリアルＡＴ
Ａインタフェイス１６０をフラッシュメモリカードリーダ１００に内蔵し、シリ
アルＡＴＡバス（ＳＡＴＡＢｕｓ）１８０を通じてデータ処理装置１０（図１
参照）と接続し、リーダ１００がデータ処理装置１０と相互にデータをやり取り
できるようにする。シリアルＡＴＡインタフェイス１６０は７ピンのコネクタ部
に設計することができ、外部のシリアルＡＴＡバス１８０と接続できるようにな
っている。上記データ処理装置１０はデスクトップタイプパソコン、ノートパソ
コン、ＰＤＡやモバイルデータ処理装置、ＩＡ家電やタブレットＰＣなどである
。
【０００７】
第一チップモジュール１１０はシリアルＡＴＡインタフェイス（ＳＡＴＡＩ）
１６０をＩＤＥインタフェイス（ＩＤＥＩ）１７０に転換し、データ処理装置１
０と接続すると即時にインタフェイス転換を行い、伝送データをパラレル形式か
らシリアル形式に転換する。
第二チップモジュール１２０は、第一チップモジュール１１０と接続し、リー
ダ１００フラッシュメモリフラッシュメモリカードリーダユニット１３０の出入
力制御、プログラミングと装着した外部保存媒体の判読を処理する。前記の転換
信号を受け取ると待機状態に入り、随時保存媒体の使用状況を検知する。ここで
の保存媒体はフラッシュメモリカードリーダユニット１３０が対応できる装置を
指す。
フラッシュメモリカードリーダユニット１３０は、少なくとも二つのスロット
を支援して外部装置をフラッシュメモリカードリーダ１００に挿入できるように
する。その内、
第一スロット１４０は、ＰＣＭＣＩＡ及び或いはＣＦインタフェイスに設計す
ることで、コンパクトフラッシュカード（登録商標）などの各種タイプに対応で
きる。
第二スロット１５０は特定インタフェイス装置に設計してＲＯＭカードなどの
各種タイプのメモリカード類のうち任意の一つに対応させるか、第二スロットを
多種一体設計として同時或いは非同時に多種のメモリカードを使用できるように
する。
第一スロット１４０と第二スロット１５０は、第二チップモジュール１２０を
通してその使用タイミングを制御する。
なお、フラッシュメモリカードリーダ１００には切換ユニット３００を増設で
き、これにより使用者が第一スロット１４０と第二スロット１５０の使用を手動
で切り換えられる機能を提供する。
【０００８】
図３に、本考案のもう一つの好適な実施例の、フラッシュメモリカードリーダ
のシステム構造略図を示す。
本実施例では、ＩＣ配置とパケット技術によって第一チップモジュールと第二
チップモジュールを一つの中央チップモジュールに整合し、フラッシュメモリカ
ードリーダの回路設計と製造コストを簡素化している。フラッシュメモリカード
リーダ２００に以下を含む。
シリアルＡＴＡインタフェイス２５０はリーダ２００に内蔵され、シリアルＡ
ＴＡバス１８０を通じてデータ処理装置１０（図１参照）と接続することにより
、リーダ２００がデータ処理装置１０と相互にデータ伝送できるようにし、連結
信号を生成してデータ処理装置１０と接続したことをリーダ２００に通知する。
シリアルＡＴＡインタフェイス２５０は７ピンのコネクタ部でシリアルＡＴＡバ
ス１８０と接続する。
中央チップモジュール２１０は、シリアルＡＴＡインタフェイス２５０と接続
し、伝送データをパラレル形式からシリアル形式に転換し、リーダ２００の出入
力制御、プログラミング及びフラッシュメモリカードリーダユニットの判読を処
理する。シリアルＡＴＡインタフェイス２５０が発した接続信号を受け取ると、
待機状態に入り、随時フラッシュメモリカードリーダユニットの使用状況を検知
する。
【０００９】
フラッシュメモリカードリーダユニット２２０は、外部の保存媒体との接続に
用いられ、すくなくとも２つのスロットを支援して外部保存媒体がリーダ２００
に接続できるようにする。その内、
第一スロット２３０はＰＣＭＣＩＡ及び或いはＣＦインタフェイスとして設計
することにより、コンパクトフラッシュカード（登録商標）などの各種メディア
に対応できる。
第二スロット２４０は、特定インタフェイス装置に設計してＲＯＭカードなど
の各種タイプのメモリカード類などへの対応とするか、または第二スロットを多
種一体設計として同時或いは非同時に多種のメモリカードを使用する。第一スロ
ット２３０と第二スロット２４０は中央チップモジュール２１０を通じてその使
用タイミングを制御する。
中央チップモジュール２１０がフラッシュメモリカードリーダユニット２２０
を選択使用する方式は、第一スロット２３０単独使用、第二スロット２４０単独
使用、或いは第一スロット２３０と第二スロット２４０の同時多重使用の組合せ
から任意の一つを選択する。
【００１０】
なお、フラッシュメモリカードリーダ２００には切換ユニット３００を増設で
き、これにより使用者が第一スロット１４０及び第二スロット１５０の使用を自
分で切り換えられる手動切換機能を提供する。
また、本考案のフラッシュメモリカードリーダユニットはＣＦインタフェイス
対応の単一スロット様態に設計することも可能である。
【００１１】
【考案の効果】
上記のように、本考案が提供するシリアルＡＴＡインタフェイスを適用したフ
ラッシュメモリカードリーダは、シリアルＡＴＡバスのインタフェイス特性を応
用して、大幅にデータ伝送スピードを向上し、配線材の使用を減少している。ホ
ットスワップ対応設計で使用者が電源を落とさずに作用中の装置に接続できるよ
うになり、また同時に単一のフラッシュメモリカードリーダで直接多種の外部保
存媒体を使用することを可能にしている。
【図面の簡単な説明】
【図１】公知のコンピュータシステムのハードウェア構造略図である。
【図２】本考案の実施例の、フラッシュメモリカードリーダのシステム構造略図である。
【図３】本考案の実施例の、フラッシュメモリカードリーダのシステム構造略図である。
【符号の説明】
１０データ処理装置
２０システムバス
３０ＡＴＡ（ハードディスク装置）
４０ＡＴＡＰＩ（光ディスク装置）
１００フラッシュメモリカードリーダ
１１０第一チップモジュール
１２０第二チップモジュール
１３０フラッシュメモリカードリーダユニット
１４０第一スロット
１５０第二スロット
１６０シリアルＡＴＡインタフェイス
１７０ＩＤＥインタフェイス
１８０シリアルＡＴＡバス
２００フラッシュメモリカードリーダ
２１０中央チップモジュール
２２０フラッシュメモリカードリーダユニット
２３０第一スロット
２４０第二スロット
２５０フラッシュメモリカードリーダユニット
３００切換ユニット

Claims

シリアルＡＴＡインタフェイスを有して、データ処理装置に接続して接続信号を生成して第一チップモジュールに転送し、
第一チップモジュールを有してシリアルＡＴＡインタフェイスをＩＤＥインタフェイスに転換し、接続信号を受け取ると即時に転換を行い、転換信号を生成して第二チップモジュールに転送し、
第二チップモジュールを有して第一チップモジュールと接続してフラッシュメモリカードリーダの入出力制御、プログラミング及び外部保存媒体の判読を処理し、転換信号を受け取ると待機状態に入り、随時外部保存媒体の使用状態を検知し、
カード読取ユニットを有し、外部保存媒体との接続に用いて少なくとも二つのスロットを支援して外部保存媒体接続に利用されるようにしてなることを特徴とするシリアルＡＴＡインタフェイスを適用したフラッシュメモリカードリーダ。
シリアルＡＴＡインタフェイスは７ピンの接続部でシリアルＡＴＡバスと接続できることを特徴とする請求項１記載のシリアルＡＴＡインタフェイスを適用したフラッシュメモリカードリーダ。
カード読取ユニットは、
第一スロットをＰＣＭＣＩＡ及びＣＦインタフェイスとして、フラッシュメモリカードなどの記録媒体の支援を許容し、
第二スロットを特定のインタフェイス装置として、ＲＯＭカードなど各種の記録媒体のうちの任意のいずれかの支援を許容するか、または第二スロットを多種一体設計として同時或いは非同時に多種のメモリカードを使用し、
第一スロットと第二スロットは第二チップモジュールによりその使用タイミングを制御できるようにしたことを特徴とする請求項１記載のシリアルＡＴＡインタフェイスを適用したフラッシュメモリカードリーダ。
第二チップモジュールがカード読取ユニットを選択使用する際、第一スロット単独使用、第二スロット単独使用及び第一スロットと第二スロットの同時多重使用のうち任意のいずれかの選択可能であることを特徴とする請求項３記載のシリアルＡＴＡインタフェイスを適用したフラッシュメモリカードリーダ。
リーダに切換ユニットを設けることが可能で、切換ユニットで使用者が第一スロット或いは第二スロットの使用を切り換えることができるようにしてなることを特徴とする、請求項１或いは請求項３記載のシリアルＡＴＡインタフェイスを適用したフラッシュメモリカードリーダ。
シリアルＡＴＡインタフェイスを具え、データ処理装置と接続し、接続信号を生成して第一チップモジュールに送り、
中央チップモジュールはシリアルＡＴＡインタフェイスと接続してリーダの入出力制御、プログラミング及び外部保存媒体の判読に用いられ、接続信号を受け取ると待機状態に入り、随時その外部保存媒体の使用状況を検知し、
カード読取ユニットは外部保存媒体との接続に用いられて、少なくとも二つのスロットを支援して外部保存媒体との接続に利用され、
これらの集成によるシリアル転送方式でデータを伝送するフラッシュメモリカードリーダであることを特徴とする請求項１記載のシリアルＡＴＡインタフェイスを適用したフラッシュメモリカードリーダ。
シリアルＡＴＡインタフェイスは７ピンのコネクタでシリアルＡＴＡバスと接続できることを特徴とする請求項６記載のシリアルＡＴＡインタフェイスを適用したフラッシュメモリカードリーダ。
カード読取ユニットは、
第一スロットを具え、ＰＣＭＣＩＡ及び或いはＣＦインタフェイスとしてフラッシュカードなどの記録媒体を支援することを許容され、
第二スロットを具え、特定のインタフェイス装置としてＲＯＭカードなどの各種の記録媒体のうちの任意いずれかの支援を許容するか、または第二スロットを多種一体設計として同時或いは非同時に多種のメモリカードを使用し、
上記の第一スロットと第二スロットは中央チップモジュールによりその使用タイミングを制御できることを特徴とする請求項６記載のシリアルＡＴＡインタフェイスを適用したフラッシュメモリカードリーダ。
中央チップモジュールがカード読取ユニットを選択使用する際、第一スロット単独使用、第二スロット単独使用及び第一スロットと第二スロットの同時多重使用のうち任意のいずれかの選択可能であることを特徴とする請求項６或いは請求項８記載のシリアルＡＴＡインタフェイスを適用したフラッシュメモリカードリーダ。
リーダは切換ユニットを提供でき、使用者が切換ユニットで第一スロット或いは第二スロットの使用を切り換えることができるようにしてなることを特徴とする、請求項６或いは請求項８記載のシリアルＡＴＡインタフェイスを適用したフラッシュメモリカードリーダ。
カード読取ユニットをＣＦインタフェイス対応の単一スロット様態とすることができるようにしてなることを特徴とする請求項１或いは請求項６記載のシリアルＡＴＡインタフェイスを適用したフラッシュメモリカードリーダ。