JP3095412U6 - シリアルataインタフェイスを適用したフラッシュメモリカードリーダ - Google Patents
シリアルataインタフェイスを適用したフラッシュメモリカードリーダ Download PDFInfo
- Publication number
- JP3095412U6 JP3095412U6 JP2003000265U JP2003000265U JP3095412U6 JP 3095412 U6 JP3095412 U6 JP 3095412U6 JP 2003000265 U JP2003000265 U JP 2003000265U JP 2003000265 U JP2003000265 U JP 2003000265U JP 3095412 U6 JP3095412 U6 JP 3095412U6
- Authority
- JP
- Japan
- Prior art keywords
- slot
- flash memory
- serial ata
- memory card
- card reader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Abstract
【課題】シリアルATAインタフェイスを運用したフラッシュメモリカードリーダ、特にシリアルATAバスのインタフェイス特性を応用してデータ伝送スピードを大幅に向上し、且つホットスワップにも対応したフラッシュメモリカードリーダを提供する。
【解決手段】シリアルATAインタフェイス160、第一チップモジュール110、第二チップモジュール120とフラッシュメモリカードリーダユニット130を具え、第一チップモジュールがシリアルATAインタフェイスをIDEインタフェイスに転換して伝送データをパラレル形式からシリアル形式に転換し、第二チップモジュールは第一チップモジュールと連結して、外部保存媒体を装着したフラッシュメモリカードリーダユニットを判読する。これにより、シリアル転送方式を応用し、高伝送スピードとホットスワップ機能を具え、配線材を効果的に簡素化したフラッシュメモリカードリーダを構成する。
【選択図】図2
【解決手段】シリアルATAインタフェイス160、第一チップモジュール110、第二チップモジュール120とフラッシュメモリカードリーダユニット130を具え、第一チップモジュールがシリアルATAインタフェイスをIDEインタフェイスに転換して伝送データをパラレル形式からシリアル形式に転換し、第二チップモジュールは第一チップモジュールと連結して、外部保存媒体を装着したフラッシュメモリカードリーダユニットを判読する。これにより、シリアル転送方式を応用し、高伝送スピードとホットスワップ機能を具え、配線材を効果的に簡素化したフラッシュメモリカードリーダを構成する。
【選択図】図2
Description
【0001】
【考案の属する技術分野】
本考案はシリアルATA(Serial Advanced Technology Attachment)インタ
フェイスを適用したフラッシュメモリカードリーダに関し、特にシリアルATA
バスのインタフェイス特性を応用してデータ伝送スピードを大幅に向上し、且つ
ホットスワップにも対応したフラッシュメモリカードリーダの構成に関する。
【0002】
【従来の技術】
図1の公知のコンピュータシステムハードウェア構成略図に示すように、デー
タ処理装置10、システムバス20及び保存媒体30からなり、データ処理装置
10はシステムバス20を通じて保存媒体30のATA(ハードディスク装置な
ど)31やATAPI(光ディスク装置)32のデータ保存動作を制御している
。システムバス20は現在40ピン或いは50ピンのバスが主流で、ATAイン
タフェイス(ATAI)とATAパケットインタフェイス(ATAPI)二種の
規格を同時に支援できることから、接続支援する保存媒体装置はATA(ハード
ディスク)31或いはATAPI(光ディスク装置)40である。
【0003】
【考案が解決しようとする課題】
上記のようなシステムバス20はパラレルインタフェイス方式によるデータ伝
送を採用しており、伝送スピードはわずか3.33MB/S〜133MB/Sと
、データ伝送スピードが非常に遅い。現在の膨大なデータ量のマルチメディアデ
ータの伝送作業においては、まったく使用者の要求を満足できない。ホットスワ
ップ機能も支援していないため、使用者は操作時に任意に着脱することができず
、非常に不便である。また、上記二種のATAとATAPIシステムバス20は
データ信号を遠距離伝送できないという問題に制限され、バスケーブル長は40
センチメートルしかなく、メインボードとATAやATAPIを接続するとメイ
ンボード内部システムバスケーブルが絡まり合って乱雑になってしまう。一方公
知のシリアルATAはもともとポイントツーポイント(一対一)設計であり、一
つの信号ノードで単一装置の信号伝送作業しかできず、一つの信号ノードで二つ
以上の装置の信号伝送ができないため、その使用は大きく制限され、使用上の不
便と困難がある。
【0004】
そこで本考案は、シリアルATAインタフェイスを適用したフラッシュメモリ
カードリーダを提供することを課題とする。特に、シリアルATAバスのインタ
フェイス特性を応用してデータ伝送スピードを大幅に向上し、配線材使用の減少
とホットスワップ設計を実現して使用者が電源を落とさずに着脱できるようにし
、且つ同時にリーダを通して最近開発/普及の進んでいる各種の外部保存媒体、
メモリカードを直接使用できるようにする。
【0005】
【課題を解決するための手段】
上記課題を解決するため、本考案はシリアルATAインタフェイス(SATA
I)、第一チップモジュール、第二チップモジュール及びリーダユニットから構
成する。
シリアルATAインタフェイスのコネクタ部は7ピンとし、外部のシリアルA
TAバスとの接続に用い、シリアルATAインタフェイスと第一チップモジュー
ルを連結する。これにより、第一チップモジュールはシリアルATAインタフェ
イス(SATAI)をIDEインタフェイス(Integrated Disc
Electronics Interface;IDEI)に転換できる。
第二チップモジュールはフラッシュメモリカードリーダユニットの出力制御、
プログラミング及び保存媒体の判読を処理する。リーダユニットは少なくとも二
つの異なる形式のコネクタ部に対応して外部保存媒体の装着に使用し、これによ
りシリアルATAを応用したリーダは二スロットのフラッシュメモリカードリー
ダを制御できるインタフェイスを具えることになる。
以上に基づき、第一チップモジュールと第二チップモジュールはIC配置とパ
ケット技術によって一つの中央チップモジュールとして整合され、更にはリーダ
の回路設計を簡略化し、製造コストを低減する。
【0006】
【考案の実施の形態】
本考案の好適な実施例を図に沿って説明する。
図2に示すように、本考案の好適な実施例のフラッシュメモリカードリーダの
システム構成略図では、フラッシュメモリカードリーダ100は、シリアルAT
Aインタフェイス160をフラッシュメモリカードリーダ100に内蔵し、シリ
アルATAバス(SATA Bus)180を通じてデータ処理装置10(図1
参照)と接続し、リーダ100がデータ処理装置10と相互にデータをやり取り
できるようにする。シリアルATAインタフェイス160は7ピンのコネクタ部
に設計することができ、外部のシリアルATAバス180と接続できるようにな
っている。上記データ処理装置10はデスクトップタイプパソコン、ノートパソ
コン、PDAやモバイルデータ処理装置、IA家電やタブレットPCなどである
。
【0007】
第一チップモジュール110はシリアルATAインタフェイス(SATAI)
160をIDEインタフェイス(IDEI)170に転換し、データ処理装置1
0と接続すると即時にインタフェイス転換を行い、伝送データをパラレル形式か
らシリアル形式に転換する。
第二チップモジュール120は、第一チップモジュール110と接続し、リー
ダ100フラッシュメモリフラッシュメモリカードリーダユニット130の出入
力制御、プログラミングと装着した外部保存媒体の判読を処理する。前記の転換
信号を受け取ると待機状態に入り、随時保存媒体の使用状況を検知する。ここで
の保存媒体はフラッシュメモリカードリーダユニット130が対応できる装置を
指す。
フラッシュメモリカードリーダユニット130は、少なくとも二つのスロット
を支援して外部装置をフラッシュメモリカードリーダ100に挿入できるように
する。その内、
第一スロット140は、PCMCIA及び或いはCFインタフェイスに設計す
ることで、コンパクトフラッシュカード(登録商標)などの各種タイプに対応で
きる。
第二スロット150は特定インタフェイス装置に設計してROMカードなどの
各種タイプのメモリカード類のうち任意の一つに対応させるか、第二スロットを
多種一体設計として同時或いは非同時に多種のメモリカードを使用できるように
する。
第一スロット140と第二スロット150は、第二チップモジュール120を
通してその使用タイミングを制御する。
なお、フラッシュメモリカードリーダ100には切換ユニット300を増設で
き、これにより使用者が第一スロット140と第二スロット150の使用を手動
で切り換えられる機能を提供する。
【0008】
図3に、本考案のもう一つの好適な実施例の、フラッシュメモリカードリーダ
のシステム構造略図を示す。
本実施例では、IC配置とパケット技術によって第一チップモジュールと第二
チップモジュールを一つの中央チップモジュールに整合し、フラッシュメモリカ
ードリーダの回路設計と製造コストを簡素化している。フラッシュメモリカード
リーダ200に以下を含む。
シリアルATAインタフェイス250はリーダ200に内蔵され、シリアルA
TAバス180を通じてデータ処理装置10(図1参照)と接続することにより
、リーダ200がデータ処理装置10と相互にデータ伝送できるようにし、連結
信号を生成してデータ処理装置10と接続したことをリーダ200に通知する。
シリアルATAインタフェイス250は7ピンのコネクタ部でシリアルATAバ
ス180と接続する。
中央チップモジュール210は、シリアルATAインタフェイス250と接続
し、伝送データをパラレル形式からシリアル形式に転換し、リーダ200の出入
力制御、プログラミング及びフラッシュメモリカードリーダユニットの判読を処
理する。シリアルATAインタフェイス250が発した接続信号を受け取ると、
待機状態に入り、随時フラッシュメモリカードリーダユニットの使用状況を検知
する。
【0009】
フラッシュメモリカードリーダユニット220は、外部の保存媒体との接続に
用いられ、すくなくとも2つのスロットを支援して外部保存媒体がリーダ200
に接続できるようにする。その内、
第一スロット230はPCMCIA及び或いはCFインタフェイスとして設計
することにより、コンパクトフラッシュカード(登録商標)などの各種メディア
に対応できる。
第二スロット240は、特定インタフェイス装置に設計してROMカードなど
の各種タイプのメモリカード類などへの対応とするか、または第二スロットを多
種一体設計として同時或いは非同時に多種のメモリカードを使用する。第一スロ
ット230と第二スロット240は中央チップモジュール210を通じてその使
用タイミングを制御する。
中央チップモジュール210がフラッシュメモリカードリーダユニット220
を選択使用する方式は、第一スロット230単独使用、第二スロット240単独
使用、或いは第一スロット230と第二スロット240の同時多重使用の組合せ
から任意の一つを選択する。
【0010】
なお、フラッシュメモリカードリーダ200には切換ユニット300を増設で
き、これにより使用者が第一スロット140及び第二スロット150の使用を自
分で切り換えられる手動切換機能を提供する。
また、本考案のフラッシュメモリカードリーダユニットはCFインタフェイス
対応の単一スロット様態に設計することも可能である。
【0011】
【考案の効果】
上記のように、本考案が提供するシリアルATAインタフェイスを適用したフ
ラッシュメモリカードリーダは、シリアルATAバスのインタフェイス特性を応
用して、大幅にデータ伝送スピードを向上し、配線材の使用を減少している。ホ
ットスワップ対応設計で使用者が電源を落とさずに作用中の装置に接続できるよ
うになり、また同時に単一のフラッシュメモリカードリーダで直接多種の外部保
存媒体を使用することを可能にしている。
【図面の簡単な説明】
【図1】公知のコンピュータシステムのハードウェア構造略図である。
【図2】本考案の実施例の、フラッシュメモリカードリーダのシステム構造略図である。
【図3】本考案の実施例の、フラッシュメモリカードリーダのシステム構造略図である。
【符号の説明】
10 データ処理装置
20 システムバス
30 ATA(ハードディスク装置)
40 ATAPI(光ディスク装置)
100 フラッシュメモリカードリーダ
110 第一チップモジュール
120 第二チップモジュール
130 フラッシュメモリカードリーダユニット
140 第一スロット
150 第二スロット
160 シリアルATAインタフェイス
170 IDEインタフェイス
180 シリアルATAバス
200 フラッシュメモリカードリーダ
210 中央チップモジュール
220 フラッシュメモリカードリーダユニット
230 第一スロット
240 第二スロット
250 フラッシュメモリカードリーダユニット
300 切換ユニット
【考案の属する技術分野】
本考案はシリアルATA(Serial Advanced Technology Attachment)インタ
フェイスを適用したフラッシュメモリカードリーダに関し、特にシリアルATA
バスのインタフェイス特性を応用してデータ伝送スピードを大幅に向上し、且つ
ホットスワップにも対応したフラッシュメモリカードリーダの構成に関する。
【0002】
【従来の技術】
図1の公知のコンピュータシステムハードウェア構成略図に示すように、デー
タ処理装置10、システムバス20及び保存媒体30からなり、データ処理装置
10はシステムバス20を通じて保存媒体30のATA(ハードディスク装置な
ど)31やATAPI(光ディスク装置)32のデータ保存動作を制御している
。システムバス20は現在40ピン或いは50ピンのバスが主流で、ATAイン
タフェイス(ATAI)とATAパケットインタフェイス(ATAPI)二種の
規格を同時に支援できることから、接続支援する保存媒体装置はATA(ハード
ディスク)31或いはATAPI(光ディスク装置)40である。
【0003】
【考案が解決しようとする課題】
上記のようなシステムバス20はパラレルインタフェイス方式によるデータ伝
送を採用しており、伝送スピードはわずか3.33MB/S〜133MB/Sと
、データ伝送スピードが非常に遅い。現在の膨大なデータ量のマルチメディアデ
ータの伝送作業においては、まったく使用者の要求を満足できない。ホットスワ
ップ機能も支援していないため、使用者は操作時に任意に着脱することができず
、非常に不便である。また、上記二種のATAとATAPIシステムバス20は
データ信号を遠距離伝送できないという問題に制限され、バスケーブル長は40
センチメートルしかなく、メインボードとATAやATAPIを接続するとメイ
ンボード内部システムバスケーブルが絡まり合って乱雑になってしまう。一方公
知のシリアルATAはもともとポイントツーポイント(一対一)設計であり、一
つの信号ノードで単一装置の信号伝送作業しかできず、一つの信号ノードで二つ
以上の装置の信号伝送ができないため、その使用は大きく制限され、使用上の不
便と困難がある。
【0004】
そこで本考案は、シリアルATAインタフェイスを適用したフラッシュメモリ
カードリーダを提供することを課題とする。特に、シリアルATAバスのインタ
フェイス特性を応用してデータ伝送スピードを大幅に向上し、配線材使用の減少
とホットスワップ設計を実現して使用者が電源を落とさずに着脱できるようにし
、且つ同時にリーダを通して最近開発/普及の進んでいる各種の外部保存媒体、
メモリカードを直接使用できるようにする。
【0005】
【課題を解決するための手段】
上記課題を解決するため、本考案はシリアルATAインタフェイス(SATA
I)、第一チップモジュール、第二チップモジュール及びリーダユニットから構
成する。
シリアルATAインタフェイスのコネクタ部は7ピンとし、外部のシリアルA
TAバスとの接続に用い、シリアルATAインタフェイスと第一チップモジュー
ルを連結する。これにより、第一チップモジュールはシリアルATAインタフェ
イス(SATAI)をIDEインタフェイス(Integrated Disc
Electronics Interface;IDEI)に転換できる。
第二チップモジュールはフラッシュメモリカードリーダユニットの出力制御、
プログラミング及び保存媒体の判読を処理する。リーダユニットは少なくとも二
つの異なる形式のコネクタ部に対応して外部保存媒体の装着に使用し、これによ
りシリアルATAを応用したリーダは二スロットのフラッシュメモリカードリー
ダを制御できるインタフェイスを具えることになる。
以上に基づき、第一チップモジュールと第二チップモジュールはIC配置とパ
ケット技術によって一つの中央チップモジュールとして整合され、更にはリーダ
の回路設計を簡略化し、製造コストを低減する。
【0006】
【考案の実施の形態】
本考案の好適な実施例を図に沿って説明する。
図2に示すように、本考案の好適な実施例のフラッシュメモリカードリーダの
システム構成略図では、フラッシュメモリカードリーダ100は、シリアルAT
Aインタフェイス160をフラッシュメモリカードリーダ100に内蔵し、シリ
アルATAバス(SATA Bus)180を通じてデータ処理装置10(図1
参照)と接続し、リーダ100がデータ処理装置10と相互にデータをやり取り
できるようにする。シリアルATAインタフェイス160は7ピンのコネクタ部
に設計することができ、外部のシリアルATAバス180と接続できるようにな
っている。上記データ処理装置10はデスクトップタイプパソコン、ノートパソ
コン、PDAやモバイルデータ処理装置、IA家電やタブレットPCなどである
。
【0007】
第一チップモジュール110はシリアルATAインタフェイス(SATAI)
160をIDEインタフェイス(IDEI)170に転換し、データ処理装置1
0と接続すると即時にインタフェイス転換を行い、伝送データをパラレル形式か
らシリアル形式に転換する。
第二チップモジュール120は、第一チップモジュール110と接続し、リー
ダ100フラッシュメモリフラッシュメモリカードリーダユニット130の出入
力制御、プログラミングと装着した外部保存媒体の判読を処理する。前記の転換
信号を受け取ると待機状態に入り、随時保存媒体の使用状況を検知する。ここで
の保存媒体はフラッシュメモリカードリーダユニット130が対応できる装置を
指す。
フラッシュメモリカードリーダユニット130は、少なくとも二つのスロット
を支援して外部装置をフラッシュメモリカードリーダ100に挿入できるように
する。その内、
第一スロット140は、PCMCIA及び或いはCFインタフェイスに設計す
ることで、コンパクトフラッシュカード(登録商標)などの各種タイプに対応で
きる。
第二スロット150は特定インタフェイス装置に設計してROMカードなどの
各種タイプのメモリカード類のうち任意の一つに対応させるか、第二スロットを
多種一体設計として同時或いは非同時に多種のメモリカードを使用できるように
する。
第一スロット140と第二スロット150は、第二チップモジュール120を
通してその使用タイミングを制御する。
なお、フラッシュメモリカードリーダ100には切換ユニット300を増設で
き、これにより使用者が第一スロット140と第二スロット150の使用を手動
で切り換えられる機能を提供する。
【0008】
図3に、本考案のもう一つの好適な実施例の、フラッシュメモリカードリーダ
のシステム構造略図を示す。
本実施例では、IC配置とパケット技術によって第一チップモジュールと第二
チップモジュールを一つの中央チップモジュールに整合し、フラッシュメモリカ
ードリーダの回路設計と製造コストを簡素化している。フラッシュメモリカード
リーダ200に以下を含む。
シリアルATAインタフェイス250はリーダ200に内蔵され、シリアルA
TAバス180を通じてデータ処理装置10(図1参照)と接続することにより
、リーダ200がデータ処理装置10と相互にデータ伝送できるようにし、連結
信号を生成してデータ処理装置10と接続したことをリーダ200に通知する。
シリアルATAインタフェイス250は7ピンのコネクタ部でシリアルATAバ
ス180と接続する。
中央チップモジュール210は、シリアルATAインタフェイス250と接続
し、伝送データをパラレル形式からシリアル形式に転換し、リーダ200の出入
力制御、プログラミング及びフラッシュメモリカードリーダユニットの判読を処
理する。シリアルATAインタフェイス250が発した接続信号を受け取ると、
待機状態に入り、随時フラッシュメモリカードリーダユニットの使用状況を検知
する。
【0009】
フラッシュメモリカードリーダユニット220は、外部の保存媒体との接続に
用いられ、すくなくとも2つのスロットを支援して外部保存媒体がリーダ200
に接続できるようにする。その内、
第一スロット230はPCMCIA及び或いはCFインタフェイスとして設計
することにより、コンパクトフラッシュカード(登録商標)などの各種メディア
に対応できる。
第二スロット240は、特定インタフェイス装置に設計してROMカードなど
の各種タイプのメモリカード類などへの対応とするか、または第二スロットを多
種一体設計として同時或いは非同時に多種のメモリカードを使用する。第一スロ
ット230と第二スロット240は中央チップモジュール210を通じてその使
用タイミングを制御する。
中央チップモジュール210がフラッシュメモリカードリーダユニット220
を選択使用する方式は、第一スロット230単独使用、第二スロット240単独
使用、或いは第一スロット230と第二スロット240の同時多重使用の組合せ
から任意の一つを選択する。
【0010】
なお、フラッシュメモリカードリーダ200には切換ユニット300を増設で
き、これにより使用者が第一スロット140及び第二スロット150の使用を自
分で切り換えられる手動切換機能を提供する。
また、本考案のフラッシュメモリカードリーダユニットはCFインタフェイス
対応の単一スロット様態に設計することも可能である。
【0011】
【考案の効果】
上記のように、本考案が提供するシリアルATAインタフェイスを適用したフ
ラッシュメモリカードリーダは、シリアルATAバスのインタフェイス特性を応
用して、大幅にデータ伝送スピードを向上し、配線材の使用を減少している。ホ
ットスワップ対応設計で使用者が電源を落とさずに作用中の装置に接続できるよ
うになり、また同時に単一のフラッシュメモリカードリーダで直接多種の外部保
存媒体を使用することを可能にしている。
【図面の簡単な説明】
【図1】公知のコンピュータシステムのハードウェア構造略図である。
【図2】本考案の実施例の、フラッシュメモリカードリーダのシステム構造略図である。
【図3】本考案の実施例の、フラッシュメモリカードリーダのシステム構造略図である。
【符号の説明】
10 データ処理装置
20 システムバス
30 ATA(ハードディスク装置)
40 ATAPI(光ディスク装置)
100 フラッシュメモリカードリーダ
110 第一チップモジュール
120 第二チップモジュール
130 フラッシュメモリカードリーダユニット
140 第一スロット
150 第二スロット
160 シリアルATAインタフェイス
170 IDEインタフェイス
180 シリアルATAバス
200 フラッシュメモリカードリーダ
210 中央チップモジュール
220 フラッシュメモリカードリーダユニット
230 第一スロット
240 第二スロット
250 フラッシュメモリカードリーダユニット
300 切換ユニット
Claims (11)
- シリアルATAインタフェイスを有して、データ処理装置に接続して接続信号を生成して第一チップモジュールに転送し、
第一チップモジュールを有してシリアルATAインタフェイスをIDEインタフェイスに転換し、接続信号を受け取ると即時に転換を行い、転換信号を生成して第二チップモジュールに転送し、
第二チップモジュールを有して第一チップモジュールと接続してフラッシュメモリカードリーダの入出力制御、プログラミング及び外部保存媒体の判読を処理し、転換信号を受け取ると待機状態に入り、随時外部保存媒体の使用状態を検知し、
カード読取ユニットを有し、外部保存媒体との接続に用いて少なくとも二つのスロットを支援して外部保存媒体接続に利用されるようにしてなることを特徴とするシリアルATAインタフェイスを適用したフラッシュメモリカードリーダ。 - シリアルATAインタフェイスは7ピンの接続部でシリアルATAバスと接続できることを特徴とする請求項1記載のシリアルATAインタフェイスを適用したフラッシュメモリカードリーダ。
- カード読取ユニットは、
第一スロットをPCMCIA及びCFインタフェイスとして、フラッシュメモリカードなどの記録媒体の支援を許容し、
第二スロットを特定のインタフェイス装置として、ROMカードなど各種の記録媒体のうちの任意のいずれかの支援を許容するか、または第二スロットを多種一体設計として同時或いは非同時に多種のメモリカードを使用し、
第一スロットと第二スロットは第二チップモジュールによりその使用タイミングを制御できるようにしたことを特徴とする請求項1記載のシリアルATAインタフェイスを適用したフラッシュメモリカードリーダ。 - 第二チップモジュールがカード読取ユニットを選択使用する際、第一スロット単独使用、第二スロット単独使用及び第一スロットと第二スロットの同時多重使用のうち任意のいずれかの選択可能であることを特徴とする請求項3記載のシリアルATAインタフェイスを適用したフラッシュメモリカードリーダ。
- リーダに切換ユニットを設けることが可能で、切換ユニットで使用者が第一スロット或いは第二スロットの使用を切り換えることができるようにしてなることを特徴とする、請求項1或いは請求項3記載のシリアルATAインタフェイスを適用したフラッシュメモリカードリーダ。
- シリアルATAインタフェイスを具え、データ処理装置と接続し、接続信号を生成して第一チップモジュールに送り、
中央チップモジュールはシリアルATAインタフェイスと接続してリーダの入出力制御、プログラミング及び外部保存媒体の判読に用いられ、接続信号を受け取ると待機状態に入り、随時その外部保存媒体の使用状況を検知し、
カード読取ユニットは外部保存媒体との接続に用いられて、少なくとも二つのスロットを支援して外部保存媒体との接続に利用され、
これらの集成によるシリアル転送方式でデータを伝送するフラッシュメモリカードリーダであることを特徴とする請求項1記載のシリアルATAインタフェイスを適用したフラッシュメモリカードリーダ。 - シリアルATAインタフェイスは7ピンのコネクタでシリアルATAバスと接続できることを特徴とする請求項6記載のシリアルATAインタフェイスを適用したフラッシュメモリカードリーダ。
- カード読取ユニットは、
第一スロットを具え、PCMCIA及び或いはCFインタフェイスとしてフラッシュカードなどの記録媒体を支援することを許容され、
第二スロットを具え、特定のインタフェイス装置としてROMカードなどの各種の記録媒体のうちの任意いずれかの支援を許容するか、または第二スロットを多種一体設計として同時或いは非同時に多種のメモリカードを使用し、
上記の第一スロットと第二スロットは中央チップモジュールによりその使用タイミングを制御できることを特徴とする請求項6記載のシリアルATAインタフェイスを適用したフラッシュメモリカードリーダ。 - 中央チップモジュールがカード読取ユニットを選択使用する際、第一スロット単独使用、第二スロット単独使用及び第一スロットと第二スロットの同時多重使用のうち任意のいずれかの選択可能であることを特徴とする請求項6或いは請求項8記載のシリアルATAインタフェイスを適用したフラッシュメモリカードリーダ。
- リーダは切換ユニットを提供でき、使用者が切換ユニットで第一スロット或いは第二スロットの使用を切り換えることができるようにしてなることを特徴とする、請求項6或いは請求項8記載のシリアルATAインタフェイスを適用したフラッシュメモリカードリーダ。
- カード読取ユニットをCFインタフェイス対応の単一スロット様態とすることができるようにしてなることを特徴とする請求項1或いは請求項6記載のシリアルATAインタフェイスを適用したフラッシュメモリカードリーダ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091221495 | 2002-12-30 | ||
TW091221495U TW556910U (en) | 2002-12-30 | 2002-12-30 | Reading device of card reader using SATA (Serial Advanced Technology Attachment) |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3095412U JP3095412U (ja) | 2003-07-31 |
JP3095412U6 true JP3095412U6 (ja) | 2004-10-07 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7587554B2 (en) | Device and method for providing data exchange and storage | |
JP3090671U (ja) | ダブルインターフェースcfフラッシュメモリカード | |
US20060106962A1 (en) | USB On-The-Go implementation | |
US8108698B2 (en) | Computer storage components that provide external and internal access | |
TWI293216B (en) | Interface integrated circuit device for a usb connection | |
JP2005165443A5 (ja) | ||
JPH11259605A (ja) | Pcカード | |
JP2007249995A (ja) | 改良したコンパクトフラッシュメモリーカードとインターフェース | |
TWM365529U (en) | Data access apparatus and processing system using the same | |
GB2400203A (en) | Micro card and passive adapter for micro card | |
TW201005654A (en) | Host controller disposed in multi-function card reader | |
JP2008130074A (ja) | 統合タイプのハブ制御チップ | |
CN1331037C (zh) | 一种具有多重接口功能的存储卡及其传输模式选择方法 | |
CN1367438B (zh) | 支持多种接口的半导体存储方法及装置 | |
KR20020016430A (ko) | 멀티미디어 모듈러 카드와 모듈러 카드 운영장치 및통합형 멀티미디어 시스템 | |
JP3095412U6 (ja) | シリアルataインタフェイスを適用したフラッシュメモリカードリーダ | |
TWI286763B (en) | Dual-interface SD flash memory card | |
JP3095412U (ja) | シリアルataインタフェイスを適用したフラッシュメモリカードリーダ | |
US20030016487A1 (en) | Method and apparatus of interface conversion for handheld device | |
CN103135939A (zh) | 存取装置 | |
KR20070017609A (ko) | 유에스비 장치의 동작을 통제하는 방법 | |
CN112199312A (zh) | 通信设备的接口转换装置及通信系统 | |
US20020124121A1 (en) | High-density system | |
KR200411273Y1 (ko) | 네트워크 전환 장치 | |
CN218996032U (zh) | 支持NVMe和SATA固态硬盘自动识别的装置 |