JP3095412U - シリアルａｔａインタフェイスを適用したフラッシュメモリカードリーダ - Google Patents

シリアルａｔａインタフェイスを適用したフラッシュメモリカードリーダ

Info

Publication number
JP3095412U
JP3095412U JP2003000265U JP2003000265U JP3095412U JP 3095412 U JP3095412 U JP 3095412U JP 2003000265 U JP2003000265 U JP 2003000265U JP 2003000265 U JP2003000265 U JP 2003000265U JP 3095412 U JP3095412 U JP 3095412U
Authority
JP
Japan
Prior art keywords
slot
serial ata
flash memory
interface
memory card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003000265U
Other languages
English (en)
Other versions
JP3095412U6 (ja
Inventor
智謀 呉
Original Assignee
萬國電脳股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國電脳股▲ふん▼有限公司 filed Critical 萬國電脳股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3095412U publication Critical patent/JP3095412U/ja
Publication of JP3095412U6 publication Critical patent/JP3095412U6/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 シリアルＡＴＡインタフェイスを運用したフ
ラッシュメモリカードリーダ、特にシリアルＡＴＡバス
のインタフェイス特性を応用してデータ伝送スピードを
大幅に向上し、且つホットスワップにも対応したフラッ
シュメモリカードリーダを提供する。 【解決手段】シリアルＡＴＡインタフェイス１６０、第
一チップモジュール１１０、第二チップモジュール１２
０とフラッシュメモリカードリーダユニット１３０を具
え、第一チップモジュールがシリアルＡＴＡインタフェ
イスをＩＤＥインタフェイスに転換して伝送データをパ
ラレル形式からシリアル形式に転換し、第二チップモジ
ュールは第一チップモジュールと連結して、外部保存媒
体を装着したフラッシュメモリカードリーダユニットを
判読する。これにより、シリアル転送方式を応用し、高
伝送スピードとホットスワップ機能を具え、配線材を効
果的に簡素化したフラッシュメモリカードリーダを構成
する。

Description

【考案の詳細な説明】
【０００１】
【考案の属する技術分野】
本考案はシリアルＡＴＡ（Serial Advanced Technology Attachment）インタ フェイスを適用したフラッシュメモリカードリーダに関し、特にシリアルＡＴＡ バスのインタフェイス特性を応用してデータ伝送スピードを大幅に向上し、且つ ホットスワップにも対応したフラッシュメモリカードリーダの構成に関する。
【０００２】
【従来の技術】
図１の公知のコンピュータシステムハードウェア構成略図に示すように、デー タ処理装置１０、システムバス２０及び保存媒体３０からなり、データ処理装置 １０はシステムバス２０を通じて保存媒体３０のＡＴＡ（ハードディスク装置な ど）３１やＡＴＡＰＩ（光ディスク装置）３２のデータ保存動作を制御している 。システムバス２０は現在４０ピン或いは５０ピンのバスが主流で、ＡＴＡイン タフェイス（ＡＴＡＩ）とＡＴＡパケットインタフェイス（ＡＴＡＰＩ）二種の 規格を同時に支援できることから、接続支援する保存媒体装置はＡＴＡ（ハード ディスク）３１或いはＡＴＡＰＩ（光ディスク装置）４０である。
【０００３】
【考案が解決しようとする課題】
上記のようなシステムバス２０はパラレルインタフェイス方式によるデータ伝 送を採用しており、伝送スピードはわずか３．３３ＭＢ／Ｓ〜１３３ＭＢ／Ｓと 、データ伝送スピードが非常に遅い。現在の膨大なデータ量のマルチメディアデ ータの伝送作業においては、まったく使用者の要求を満足できない。ホットスワ ップ機能も支援していないため、使用者は操作時に任意に着脱することができず 、非常に不便である。また、上記二種のＡＴＡとＡＴＡＰＩシステムバス２０は データ信号を遠距離伝送できないという問題に制限され、バスケーブル長は４０ センチメートルしかなく、メインボードとＡＴＡやＡＴＡＰＩを接続するとメイ ンボード内部システムバスケーブルが絡まり合って乱雑になってしまう。一方公 知のシリアルＡＴＡはもともとポイントツーポイント（一対一）設計であり、一 つの信号ノードで単一装置の信号伝送作業しかできず、一つの信号ノードで二つ 以上の装置の信号伝送ができないため、その使用は大きく制限され、使用上の不 便と困難がある。
【０００４】 そこで本考案は、シリアルＡＴＡインタフェイスを適用したフラッシュメモリ カードリーダを提供することを課題とする。特に、シリアルＡＴＡバスのインタ フェイス特性を応用してデータ伝送スピードを大幅に向上し、配線材使用の減少 とホットスワップ設計を実現して使用者が電源を落とさずに着脱できるようにし 、且つ同時にリーダを通して最近開発／普及の進んでいる各種の外部保存媒体、 メモリカードを直接使用できるようにする。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本考案はシリアルＡＴＡインタフェイス（ＳＡＴＡ Ｉ）、第一チップモジュール、第二チップモジュール及びリーダユニットから構 成する。 シリアルＡＴＡインタフェイスのコネクタ部は７ピンとし、外部のシリアルＡ ＴＡバスとの接続に用い、シリアルＡＴＡインタフェイスと第一チップモジュー ルを連結する。これにより、第一チップモジュールはシリアルＡＴＡインタフェ イス（ＳＡＴＡＩ）をＩＤＥインタフェイス（Ｉｎｔｅｇｒａｔｅｄ Ｄｉｓｃ Ｅｌｅｃｔｒｏｎｉｃｓ Ｉｎｔｅｒｆａｃｅ；ＩＤＥＩ）に転換できる。 第二チップモジュールはフラッシュメモリカードリーダユニットの出力制御、 プログラミング及び保存媒体の判読を処理する。リーダユニットは少なくとも二 つの異なる形式のコネクタ部に対応して外部保存媒体の装着に使用し、これによ りシリアルＡＴＡを応用したリーダは二スロットのフラッシュメモリカードリー ダを制御できるインタフェイスを具えることになる。 以上に基づき、第一チップモジュールと第二チップモジュールはＩＣ配置とパ ケット技術によって一つの中央チップモジュールとして整合され、更にはリーダ の回路設計を簡略化し、製造コストを低減する。
【０００６】
【考案の実施の形態】
本考案の好適な実施例を図に沿って説明する。 図２に示すように、本考案の好適な実施例のフラッシュメモリカードリーダの システム構成略図では、フラッシュメモリカードリーダ１００は、シリアルＡＴ Ａインタフェイス１６０をフラッシュメモリカードリーダ１００に内蔵し、シリ アルＡＴＡバス（ＳＡＴＡ Ｂｕｓ）１８０を通じてデータ処理装置１０（図１ 参照）と接続し、リーダ１００がデータ処理装置１０と相互にデータをやり取り できるようにする。シリアルＡＴＡインタフェイス１６０は７ピンのコネクタ部 に設計することができ、外部のシリアルＡＴＡバス１８０と接続できるようにな っている。上記データ処理装置１０はデスクトップタイプパソコン、ノートパソ コン、ＰＤＡやモバイルデータ処理装置、ＩＡ家電やタブレットＰＣなどである 。
【０００７】 第一チップモジュール１１０はシリアルＡＴＡインタフェイス（ＳＡＴＡＩ） １６０をＩＤＥインタフェイス（ＩＤＥＩ）１７０に転換し、データ処理装置１ ０と接続すると即時にインタフェイス転換を行い、伝送データをパラレル形式か らシリアル形式に転換する。 第二チップモジュール１２０は、第一チップモジュール１１０と接続し、リー ダ１００フラッシュメモリフラッシュメモリカードリーダユニット１３０の出入 力制御、プログラミングと装着した外部保存媒体の判読を処理する。前記の転換 信号を受け取ると待機状態に入り、随時保存媒体の使用状況を検知する。ここで の保存媒体はフラッシュメモリカードリーダユニット１３０が対応できる装置を 指す。 フラッシュメモリカードリーダユニット１３０は、少なくとも二つのスロット を支援して外部装置をフラッシュメモリカードリーダ１００に挿入できるように する。その内、 第一スロット１４０は、ＰＣＭＣＩＡ及び或いはＣＦインタフェイスに設計す ることで、コンパクトフラッシュカード（登録商標）などの各種タイプに対応で きる。 第二スロット１５０は特定インタフェイス装置に設計してＲＯＭカードなどの 各種タイプのメモリカード類のうち任意の一つに対応させるか、第二スロットを 多種一体設計として同時或いは非同時に多種のメモリカードを使用できるように する。 第一スロット１４０と第二スロット１５０は、第二チップモジュール１２０を 通してその使用タイミングを制御する。 なお、フラッシュメモリカードリーダ１００には切換ユニット３００を増設で き、これにより使用者が第一スロット１４０と第二スロット１５０の使用を手動 で切り換えられる機能を提供する。
【０００８】 図３に、本考案のもう一つの好適な実施例の、フラッシュメモリカードリーダ のシステム構造略図を示す。 本実施例では、ＩＣ配置とパケット技術によって第一チップモジュールと第二 チップモジュールを一つの中央チップモジュールに整合し、フラッシュメモリカ ードリーダの回路設計と製造コストを簡素化している。フラッシュメモリカード リーダ２００に以下を含む。 シリアルＡＴＡインタフェイス２５０はリーダ２００に内蔵され、シリアルＡ ＴＡバス１８０を通じてデータ処理装置１０（図１参照）と接続することにより 、リーダ２００がデータ処理装置１０と相互にデータ伝送できるようにし、連結 信号を生成してデータ処理装置１０と接続したことをリーダ２００に通知する。 シリアルＡＴＡインタフェイス２５０は７ピンのコネクタ部でシリアルＡＴＡバ ス１８０と接続する。 中央チップモジュール２１０は、シリアルＡＴＡインタフェイス２５０と接続 し、伝送データをパラレル形式からシリアル形式に転換し、リーダ２００の出入 力制御、プログラミング及びフラッシュメモリカードリーダユニットの判読を処 理する。シリアルＡＴＡインタフェイス２５０が発した接続信号を受け取ると、 待機状態に入り、随時フラッシュメモリカードリーダユニットの使用状況を検知 する。
【０００９】 フラッシュメモリカードリーダユニット２２０は、外部の保存媒体との接続に 用いられ、すくなくとも２つのスロットを支援して外部保存媒体がリーダ２００ に接続できるようにする。その内、 第一スロット２３０はＰＣＭＣＩＡ及び或いはＣＦインタフェイスとして設計 することにより、コンパクトフラッシュカード（登録商標）などの各種メディア に対応できる。 第二スロット２４０は、特定インタフェイス装置に設計してＲＯＭカードなど の各種タイプのメモリカード類などへの対応とするか、または第二スロットを多 種一体設計として同時或いは非同時に多種のメモリカードを使用する。第一スロ ット２３０と第二スロット２４０は中央チップモジュール２１０を通じてその使 用タイミングを制御する。 中央チップモジュール２１０がフラッシュメモリカードリーダユニット２２０ を選択使用する方式は、第一スロット２３０単独使用、第二スロット２４０単独 使用、或いは第一スロット２３０と第二スロット２４０の同時多重使用の組合せ から任意の一つを選択する。
【００１０】 なお、フラッシュメモリカードリーダ２００には切換ユニット３００を増設で き、これにより使用者が第一スロット１４０及び第二スロット１５０の使用を自 分で切り換えられる手動切換機能を提供する。 また、本考案のフラッシュメモリカードリーダユニットはＣＦインタフェイス 対応の単一スロット様態に設計することも可能である。
【００１１】
【考案の効果】
上記のように、本考案が提供するシリアルＡＴＡインタフェイスを適用したフ ラッシュメモリカードリーダは、シリアルＡＴＡバスのインタフェイス特性を応 用して、大幅にデータ伝送スピードを向上し、配線材の使用を減少している。ホ ットスワップ対応設計で使用者が電源を落とさずに作用中の装置に接続できるよ うになり、また同時に単一のフラッシュメモリカードリーダで直接多種の外部保 存媒体を使用することを可能にしている。
【図面の簡単な説明】
【図１】公知のコンピュータシステムのハードウェア構
造略図である。
【図２】本考案の実施例の、フラッシュメモリカードリ
ーダのシステム構造略図である。
【図３】本考案の実施例の、フラッシュメモリカードリ
ーダのシステム構造略図である。
【符号の説明】
１０ データ処理装置 ２０ システムバス ３０ ＡＴＡ（ハードディスク装置） ４０ ＡＴＡＰＩ（光ディスク装置） １００ フラッシュメモリカードリーダ １１０ 第一チップモジュール １２０ 第二チップモジュール １３０ フラッシュメモリカードリーダユニット １４０ 第一スロット １５０ 第二スロット １６０ シリアルＡＴＡインタフェイス １７０ ＩＤＥインタフェイス １８０ シリアルＡＴＡバス ２００ フラッシュメモリカードリーダ ２１０ 中央チップモジュール ２２０ フラッシュメモリカードリーダユニット ２３０ 第一スロット ２４０ 第二スロット ２５０ フラッシュメモリカードリーダユニット ３００ 切換ユニット

Claims (11)

    【実用新案登録請求の範囲】
  1. 【請求項１】シリアルＡＴＡインタフェイスを有して、
    データ処理装置に接続して接続信号を生成して第一チッ
    プモジュールに転送し、 第一チップモジュールを有してシリアルＡＴＡインタフ
    ェイスをＩＤＥインタフェイスに転換し、接続信号を受
    け取ると即時に転換を行い、転換信号を生成して第二チ
    ップモジュールに転送し、 第二チップモジュールを有して第一チップモジュールと
    接続してフラッシュメモリカードリーダの入出力制御、
    プログラミング及び外部保存媒体の判読を処理し、転換
    信号を受け取ると待機状態に入り、随時外部保存媒体の
    使用状態を検知し、 カード読取ユニットを有し、外部保存媒体との接続に用
    いて少なくとも二つのスロットを支援して外部保存媒体
    接続に利用されるようにしてなることを特徴とするシリ
    アルＡＴＡインタフェイスを適用したフラッシュメモリ
    カードリーダ。
  2. 【請求項２】シリアルＡＴＡインタフェイスは７ピンの
    接続部でシリアルＡＴＡバスと接続できることを特徴と
    する請求項１記載のシリアルＡＴＡインタフェイスを適
    用したフラッシュメモリカードリーダ。
  3. 【請求項３】カード読取ユニットは、 第一スロットをＰＣＭＣＩＡ及びＣＦインタフェイスと
    して、フラッシュメモリカードなどの記録媒体の支援を
    許容し、 第二スロットを特定のインタフェイス装置として、ＲＯ
    Ｍカードなど各種の記録媒体のうちの任意のいずれかの
    支援を許容するか、または第二スロットを多種一体設計
    として同時或いは非同時に多種のメモリカードを使用
    し、 第一スロットと第二スロットは第二チップモジュールに
    よりその使用タイミングを制御できるようにしたことを
    特徴とする請求項１記載のシリアルＡＴＡインタフェイ
    スを適用したフラッシュメモリカードリーダ。
  4. 【請求項４】第二チップモジュールがカード読取ユニッ
    トを選択使用する際、第一スロット単独使用、第二スロ
    ット単独使用及び第一スロットと第二スロットの同時多
    重使用のうち任意のいずれかの選択可能であることを特
    徴とする請求項３記載のシリアルＡＴＡインタフェイス
    を適用したフラッシュメモリカードリーダ。
  5. 【請求項５】リーダに切換ユニットを設けることが可能
    で、切換ユニットで使用者が第一スロット或いは第二ス
    ロットの使用を切り換えることができるようにしてなる
    ことを特徴とする、請求項１或いは請求項３記載のシリ
    アルＡＴＡインタフェイスを適用したフラッシュメモリ
    カードリーダ。
  6. 【請求項６】シリアルＡＴＡインタフェイスを具え、デ
    ータ処理装置と接続し、接続信号を生成して第一チップ
    モジュールに送り、 中央チップモジュールはシリアルＡＴＡインタフェイス
    と接続してリーダの入出力制御、プログラミング及び外
    部保存媒体の判読に用いられ、接続信号を受け取ると待
    機状態に入り、随時その外部保存媒体の使用状況を検知
    し、 カード読取ユニットは外部保存媒体との接続に用いられ
    て、少なくとも二つのスロットを支援して外部保存媒体
    との接続に利用され、 これらの集成によるシリアル転送方式でデータを伝送す
    るフラッシュメモリカードリーダであることを特徴とす
    る請求項１記載のシリアルＡＴＡインタフェイスを適用
    したフラッシュメモリカードリーダ。
  7. 【請求項７】シリアルＡＴＡインタフェイスは７ピンの
    コネクタでシリアルＡＴＡバスと接続できることを特徴
    とする請求項６記載のシリアルＡＴＡインタフェイスを
    適用したフラッシュメモリカードリーダ。
  8. 【請求項８】カード読取ユニットは、 第一スロットを具え、ＰＣＭＣＩＡ及び或いはＣＦイン
    タフェイスとしてフラッシュカードなどの記録媒体を支
    援することを許容され、 第二スロットを具え、特定のインタフェイス装置として
    ＲＯＭカードなどの各種の記録媒体のうちの任意いずれ
    かの支援を許容するか、または第二スロットを多種一体
    設計として同時或いは非同時に多種のメモリカードを使
    用し、 上記の第一スロットと第二スロットは中央チップモジュ
    ールによりその使用タイミングを制御できることを特徴
    とする請求項６記載のシリアルＡＴＡインタフェイスを
    適用したフラッシュメモリカードリーダ。
  9. 【請求項９】中央チップモジュールがカード読取ユニッ
    トを選択使用する際、第一スロット単独使用、第二スロ
    ット単独使用及び第一スロットと第二スロットの同時多
    重使用のうち任意のいずれかの選択可能であることを特
    徴とする請求項６或いは請求項８記載のシリアルＡＴＡ
    インタフェイスを適用したフラッシュメモリカードリー
    ダ。
  10. 【請求項１０】リーダは切換ユニットを提供でき、使用
    者が切換ユニットで第一スロット或いは第二スロットの
    使用を切り換えることができるようにしてなることを特
    徴とする、請求項６或いは請求項８記載のシリアルＡＴ
    Ａインタフェイスを適用したフラッシュメモリカードリ
    ーダ。
  11. 【請求項１１】カード読取ユニットをＣＦインタフェイ
    ス対応の単一スロット様態とすることができるようにし
    てなることを特徴とする請求項１或いは請求項６記載の
    シリアルＡＴＡインタフェイスを適用したフラッシュメ
    モリカードリーダ。
JP2003000265U 2003-01-22 シリアルａｔａインタフェイスを適用したフラッシュメモリカードリーダ Expired - Fee Related JP3095412U6 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW091221495 2002-12-30
TW091221495U TW556910U (en) 2002-12-30 2002-12-30 Reading device of card reader using SATA (Serial Advanced Technology Attachment)

Publications (2)

Publication Number Publication Date
JP3095412U true JP3095412U (ja) 2003-07-31
JP3095412U6 JP3095412U6 (ja) 2004-10-07

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0596220U (ja) * 1992-05-15 1993-12-27 日本碍子株式会社 複合耐火パネル
US7856565B2 (en) 2003-09-02 2010-12-21 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0596220U (ja) * 1992-05-15 1993-12-27 日本碍子株式会社 複合耐火パネル
US7856565B2 (en) 2003-09-02 2010-12-21 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7856567B2 (en) 2003-09-02 2010-12-21 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7882378B2 (en) 2003-09-02 2011-02-01 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US8219837B2 (en) 2003-09-02 2012-07-10 Kabushiki Kaisha Toshiba Electronic device and power saving method using predetermined command to designate portion of device in power saving mode
US8732502B2 (en) 2003-09-02 2014-05-20 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
USRE47050E1 (en) 2003-09-02 2018-09-18 Kabushiki Kaisha Toshiba Electronic device with serial ATA interference and power saving method for serial ATA buses
USRE48190E1 (en) 2003-09-02 2020-09-01 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses

Also Published As

Publication number Publication date
US20050176303A1 (en) 2005-08-11
TW556910U (en) 2003-10-01

Similar Documents

Publication Publication Date Title
US6567876B1 (en) Docking PCI to PCI bridge using IEEE 1394 link
US6941405B2 (en) System and method capable of offloading converter/controller-specific tasks to a system microprocessor
US7412553B2 (en) Enhanced protocol conversion system capable of providing offloaded protocol instruction processing
US7587554B2 (en) Device and method for providing data exchange and storage
TWI293216B (en) Interface integrated circuit device for a usb connection
JP3090671U (ja) ダブルインターフェースｃｆフラッシュメモリカード
US20060106962A1 (en) USB On-The-Go implementation
JP2006024217A (ja) 複数の機能デバイスで単一のホスト・コントローラを共有すること
WO1999045461A3 (en) Improved compact flash memory card and interface
US8108698B2 (en) Computer storage components that provide external and internal access
JPH11259605A (ja) Ｐｃカード
US20090268743A1 (en) Data transmission bridge device and control chip thereof for transmitting data
GB2400203A (en) Micro card and passive adapter for micro card
TW201005654A (en) Host controller disposed in multi-function card reader
JP2008130074A (ja) 統合タイプのハブ制御チップ
CN1331037C (zh) 一种具有多重接口功能的存储卡及其传输模式选择方法
WO2003107199A2 (en) Bus system, station for use in a bus system, and bus interface
TWI286763B (en) Dual-interface SD flash memory card
JP2006059088A (ja) データ転送制御システム、電子機器及びプログラム
CN101163304B (zh) 一种处理外接设备文件的方法和系统以及一种移动终端
JP3095412U (ja) シリアルａｔａインタフェイスを適用したフラッシュメモリカードリーダ
US20030016487A1 (en) Method and apparatus of interface conversion for handheld device
JP3095412U6 (ja) シリアルａｔａインタフェイスを適用したフラッシュメモリカードリーダ
US8060676B2 (en) Method of hot switching data transfer rate on bus
CN103135939A (zh) 存取装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees