JP3095289B2 - Protection circuit for static induction type self-extinguishing element - Google Patents

Protection circuit for static induction type self-extinguishing element

Info

Publication number
JP3095289B2
JP3095289B2 JP04198071A JP19807192A JP3095289B2 JP 3095289 B2 JP3095289 B2 JP 3095289B2 JP 04198071 A JP04198071 A JP 04198071A JP 19807192 A JP19807192 A JP 19807192A JP 3095289 B2 JP3095289 B2 JP 3095289B2
Authority
JP
Japan
Prior art keywords
circuit
gate voltage
current
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04198071A
Other languages
Japanese (ja)
Other versions
JPH0654552A (en
Inventor
繁之 馬場
敏 井掘
孝次 神原
敦彦 中村
雅之 広田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP04198071A priority Critical patent/JP3095289B2/en
Publication of JPH0654552A publication Critical patent/JPH0654552A/en
Application granted granted Critical
Publication of JP3095289B2 publication Critical patent/JP3095289B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は静電誘導形自己消弧素子
をスイッチング素子とするインバータ装置に係り、特に
異常電流時にこのスイッチング素子を保護する静電誘導
形自己消弧素子の保護回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device using an electrostatic induction type self-extinguishing element as a switching element, and more particularly to a protection circuit for an electrostatic induction type self-extinguishing element which protects this switching element when an abnormal current flows. .

【0002】[0002]

【従来の技術】従来の静電誘導形自己消弧素子をスイッ
チング素子とするインバータ装置のスイッチング素子保
護に関するものとしては、特開昭61−185064号
公報がある。同公報に記載された保護方法は、スイッチ
ング素子に異常電流が流れた場合、コレクタ電圧が設定
値を越えたことを検出して、ゲート電圧を予め定められ
た値に低下させるゲート電圧制御を行うものである。
2. Description of the Related Art Japanese Unexamined Patent Application Publication No. 61-185064 discloses a conventional method for protecting a switching device of an inverter device using a self-turn-off device of an electrostatic induction type as a switching device. According to the protection method described in the publication, when an abnormal current flows through a switching element, it detects that the collector voltage exceeds a set value and performs gate voltage control to reduce the gate voltage to a predetermined value. Things.

【0003】またこれとは別に、出力電流の過電流を検
出し出力を遮断して保護する過電流保護回路が備わって
いるのが一般的である。
[0003] Apart from this, an overcurrent protection circuit for detecting an overcurrent of the output current and cutting off the output to protect the output current is generally provided.

【0004】上記ゲート電圧制御による保護はスイッチ
ング素子のコレクタ電圧を検出する時間として2〜4μ
sec程度必要とする。これに対し過電流保護回路が出
力過電流を検出する時間は電流検出器の遅れのため10
μsec程度を必要とする。
[0004] The protection by the gate voltage control requires 2 to 4 μm as the time for detecting the collector voltage of the switching element.
It takes about sec. On the other hand, the time for the overcurrent protection circuit to detect the output overcurrent is 10 times due to the delay of the current detector.
About μsec is required.

【0005】そしてゲート電圧制御による保護方法の異
常電流レベルとして定める値は、過電流保護回路による
過電流レベルとして定める値に対して高めである。
The value determined as the abnormal current level in the protection method by the gate voltage control is higher than the value determined as the overcurrent level by the overcurrent protection circuit.

【0006】従来のこのような保護回路を備えたインバ
ータ装置の保護動作及びその問題点を説明する。
A conventional protection operation of an inverter device having such a protection circuit and its problems will be described.

【0007】インバータ装置において短絡事故で2つの
スイッチング素子に異常電流が流れたと仮定する。一般
に短絡事故時のように、過大な電流が流れたとき、スイ
ッチング素子のコレクタ電圧は上昇する。これにより、
まず各スイッチング素子毎に具備されているゲート電圧
制御による保護回路が過電流保護回路より速く動作す
る。
[0007] It is assumed that an abnormal current flows through two switching elements due to a short circuit accident in the inverter device. Generally, when an excessive current flows as in a short circuit accident, the collector voltage of the switching element rises. This allows
First, the protection circuit based on gate voltage control provided for each switching element operates faster than the overcurrent protection circuit.

【0008】ゲート電圧制御による保護回路は、当該2
つのスイッチング素子に具備されたゲート電圧制御回路
のうち、前記スイッチング素子のコレクタ電圧値やゲー
ト電圧制御回路の検出時間のばらつきにより一方が先に
ゲート電圧を下げはじめる。しかし、他方の素子はゲー
ト電圧制御回路が作動する以前に異常電流が収束しコレ
クタ電圧が異常電流レベル以上に上昇しない場合もあ
り、この場合この他方の素子は通常の導通状態のままで
ある。このため短絡事故点までの配線のインダクタンス
分により、ゲート電圧制御回路の作動していない他方の
スイッチング素子とフライホイールダイオードに大きな
電流が還流電流となって連続的に流れ続ける。
The protection circuit based on the gate voltage control has the
One of the gate voltage control circuits provided in the two switching elements starts decreasing the gate voltage first due to variations in the collector voltage value of the switching element and the detection time of the gate voltage control circuit. However, in some cases, the abnormal current converges on the other element before the gate voltage control circuit operates, and the collector voltage does not rise above the abnormal current level. In this case, the other element remains in a normal conducting state. Therefore, a large current continues to flow as a return current to the other switching element and the flywheel diode where the gate voltage control circuit is not operating due to the inductance of the wiring up to the short-circuit fault point.

【0009】図6、図7はこの還流電流を説明する回路
である。短絡時スイッチング素子TU、TZがオン状態
である時、TUのゲート電圧制御回路が最初に作動する
と異常電流が小さくなるように収束し始める。異常電流
が低下し、コレクタ電圧が設定値Vs以下となると、T
Zは特にTUに比べコレクタ電圧検出時間が遅いため、
ゲート電圧制御回路が動作しないまま通常のオン状態と
なる場合がある。特に短絡電流が大きい場合、配線のイ
ンダクタンス分に蓄積されたエネルギ−は通常のオン状
態であるTZとフライホイールダイオードDUに還流電
流を流し続ける。
FIG. 6 and FIG. 7 are circuits for explaining the return current. When the short-circuit switching elements TU and TZ are in the ON state, when the gate voltage control circuit of the TU operates for the first time, the abnormal current starts to converge so as to be small. When the abnormal current decreases and the collector voltage falls below the set value Vs, T
Z is particularly slow in collector voltage detection time compared to TU,
There is a case where the gate voltage control circuit enters a normal ON state without operating. In particular, when the short-circuit current is large, the energy stored in the inductance of the wiring keeps flowing the return current to the TZ and the flywheel diode DU which are in the normal ON state.

【0010】図7に示すようにスイッチング素子TUの
電流はゲート電圧制御により小さくなるよう抑制されて
いるが、スイッチング素子TZの電流はこれに比べて斜
線で示したように還流電流により大きな電流のままであ
る。
As shown in FIG. 7, the current of the switching element TU is suppressed by the gate voltage control so as to be small. However, the current of the switching element TZ is larger than the return current by the return current as shown by the diagonal line. Remains.

【0011】この時、過電流検出レベルが異常電流検出
レベルより小さく、またゲート電圧制御の保護動作より
遅い過電流保護回路が前記還流電流を検出し急激な出力
遮断が生じる(ゲート電圧制御による保護動作は電流を
所定値以下に抑制するのに対し、過電流保護回路による
保護動作は出力電流を完全に遮断するように高速動作す
るため電流の遮断が急激である)。特に前記還流電流は
異常電流レベル以下ではあるが過電流保護回路による過
電流レベルとして定める値以上でありしかも高速に遮断
されるためスイッチング素子には高い跳ね上がり電圧が
加わり素子の破壊に至る危険性がある。
At this time, an overcurrent protection circuit in which the overcurrent detection level is lower than the abnormal current detection level and which is slower than the protection operation of the gate voltage control detects the return current, and abrupt output cutoff occurs (protection by gate voltage control). The operation suppresses the current to a predetermined value or less, whereas the protection operation by the overcurrent protection circuit operates at a high speed so as to completely shut off the output current, so that the current is rapidly cut off.) In particular, the return current is not more than the abnormal current level, but is not less than the value set as the overcurrent level by the overcurrent protection circuit, and is cut off at high speed. Therefore, there is a risk that a high jump voltage is applied to the switching element and the element is destroyed. is there.

【0012】このように2系統の過電流保護回路がある
ために、まずゲート電圧制御による保護回路が動作し次
に過電流保護回路が動作して上記問題を生じる。
As described above, since there are two overcurrent protection circuits, the protection circuit based on the gate voltage control operates first, and then the overcurrent protection circuit operates to cause the above problem.

【0013】[0013]

【発明が解決しようとする課題】このように従来技術
は、ゲート電圧制御保護回路が動作し次に出力過電流保
護回路が動作する場合があり、この場合上記のように静
電誘導形自己消弧素子のコレクタ電圧には高い跳ね上が
り電圧が加わり、素子が破壊したり劣化したりする。即
ち異常電流時の信頼性の高い保護という面では問題があ
った。
As described above, in the prior art, there are cases where the gate voltage control protection circuit operates and then the output overcurrent protection circuit operates. In this case, as described above, the electrostatic induction type self-extinguishing circuit is used. A high jump voltage is applied to the collector voltage of the arc element, and the element is destroyed or deteriorated. That is, there is a problem in terms of highly reliable protection at the time of abnormal current.

【0014】本発明の目的は、短絡事故時のような異常
電流が流れたときに上記のような問題が生じないように
して信頼性の高い保護回路を得ることにある。
An object of the present invention is to provide a highly reliable protection circuit so that the above-mentioned problem does not occur when an abnormal current flows, such as when a short circuit occurs.

【0015】[0015]

【課題を解決するための手段】上記目的は、静電誘導形
自己消弧素子をスイッチング素子とするインバータ装置
において、ゲート電圧制御回路が作動している場合、過
電流保護回路による出力遮断をしないように保護回路を
構成することにより達成される。
SUMMARY OF THE INVENTION An object of the present invention is to provide an inverter device using an electrostatic induction type self-extinguishing element as a switching element, in which an overcurrent protection circuit does not shut off an output when a gate voltage control circuit is operating. This is achieved by configuring the protection circuit as described above.

【0016】[0016]

【作用】インバータ装置の出力遮断禁止回路は、ゲート
電圧制御回路が動作している場合、過電流保護回路によ
る出力遮断は禁止される。
The output cutoff prohibition circuit of the inverter device prohibits the output cutoff by the overcurrent protection circuit when the gate voltage control circuit is operating.

【0017】[0017]

【実施例】以下本発明の一実施例を図1により説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIG.

【0018】1は三相交流を直流に変換する順変換器で
あり、RSTはその電源入力端子である。3はこの変換
された直流に含まれるリップルを平滑化するコンデン
サ、2は平滑化された直流を任意の電圧と周波数の交流
に変換する逆変換器であり、UVWはその出力端子であ
る。出力端子UVWには負荷が接続される。前記逆変換
器2は、静電誘導形自己消弧素子である絶縁ゲートバイ
ポーラトランジスタ(以下IGBTと呼ぶ)をスイッチ
ング素子として用いている。6u、6wはU相、W相の
電流検出器であり、6は電流検出器6u、6wの検出信
号を入力し過電流レベルの設定値を越えたとき逆変換器
2の動作を停止させるための信号S3を出力する過電流
検出回路である。5は通常状態では駆動信号S7により
スイッチング素子を駆動するための駆動信号S8を出力
し、また駆動信号S7がオン信号状態で且つIGBTの
コレクタ電圧信号S9が設定値を越えた異常状態では駆
動信号S8のオン信号電圧を予め定められた値に下げる
ゲート電圧制御回路である。7はゲート電圧制御回路5
が異常状態で駆動信号S8のオン信号電圧を予め定めら
れた値に下げる動作しているとき出力される信号S2を
受信して、過電流保護回路6からの信号S3に基づく出
力遮断信号S5の出力を禁止する出力遮断信号禁止回路
である。4は所定時間信号を遅延させる遅延回路であ
る。9はインバータ装置の処理を実行する中央演算装置
であるマイクロコンピュータである。8は駆動信号伝送
回路であり、通常はマイクロコンピュータ9からの駆動
信号S6(オン、オフ信号)を伝送し、また過電流保護
動作時は出力遮断信号禁止回路7からの出力遮断信号S
5により逆変換器2の全スイッチング素子に(オン信号
を禁止して)オフ信号を伝送する。
Reference numeral 1 denotes a forward converter for converting three-phase alternating current to direct current, and RST denotes a power input terminal thereof. Reference numeral 3 denotes a capacitor for smoothing a ripple included in the converted DC, reference numeral 2 denotes an inverse converter for converting the smoothed DC to an AC having an arbitrary voltage and frequency, and UVW is an output terminal thereof. A load is connected to the output terminal UVW. The inverter 2 uses an insulated gate bipolar transistor (hereinafter, referred to as an IGBT), which is an electrostatic induction type self-extinguishing element, as a switching element. Reference numerals 6u and 6w denote U-phase and W-phase current detectors, and 6 is used to stop the operation of the inverter 2 when the detection signals of the current detectors 6u and 6w are input and the set value of the overcurrent level is exceeded. Overcurrent detection circuit that outputs the signal S3 of FIG. Reference numeral 5 denotes a drive signal S8 for driving the switching element by the drive signal S7 in a normal state, and a drive signal in an abnormal state where the drive signal S7 is in an ON signal state and the IGBT collector voltage signal S9 exceeds a set value. This is a gate voltage control circuit that lowers the ON signal voltage of S8 to a predetermined value. 7 is a gate voltage control circuit 5
Receives the signal S2 output during the operation of reducing the ON signal voltage of the drive signal S8 to a predetermined value in an abnormal state, and outputs the output cutoff signal S5 based on the signal S3 from the overcurrent protection circuit 6. This is an output cutoff signal prohibition circuit that prohibits output. Reference numeral 4 denotes a delay circuit for delaying a signal for a predetermined time. Reference numeral 9 denotes a microcomputer which is a central processing unit that executes processing of the inverter device. Reference numeral 8 denotes a drive signal transmission circuit, which normally transmits a drive signal S6 (on / off signal) from the microcomputer 9, and outputs an output cutoff signal S from the output cutoff signal prohibition circuit 7 during overcurrent protection operation.
5 transmits the OFF signal to all the switching elements of the inverter 2 (the ON signal is inhibited).

【0019】次に本発明を詳細に説明する。IGBTの
ようなスイッチング速度の速い素子が短絡事故時のよう
に過大な電流を急激に遮断すると、直流電圧部からIG
BTに至る配線のインダクタンス分により高い跳ね上が
り電圧を生じる。この跳ね上がりを伴った高い電圧が素
子に加わると信頼性の点で問題があった。しかし、本実
施例によればゲ−ト電圧制御回路は、短絡時ゲート電圧
を緩やかに減少させ、これにより短絡電流の電流変化率
di/dtを小さくするなり跳ね上がり電圧が抑制され
る。
Next, the present invention will be described in detail. When an element with a high switching speed, such as an IGBT, suddenly cuts off an excessive current as in the case of a short circuit fault, the DC voltage section
A high jump voltage is generated due to the inductance of the wiring leading to the BT. When a high voltage accompanied by the jump is applied to the device, there is a problem in reliability. However, according to the present embodiment, the gate voltage control circuit gradually reduces the gate voltage at the time of short circuit, thereby reducing the current change rate di / dt of the short circuit current and suppressing the jump voltage.

【0020】図2にIGBTのゲート電圧、コレクタ電
流、コレクタ電圧特性を示した。ゲート電圧が小さくな
るとコレクタ電流を小さくできることがわかる。またゲ
ート電圧が一定のときコレクタ電流が増えるとコレクタ
電圧が増えることがわかる。
FIG. 2 shows the gate voltage, collector current, and collector voltage characteristics of the IGBT. It can be seen that the collector current can be reduced when the gate voltage is reduced. It can also be seen that the collector voltage increases as the collector current increases when the gate voltage is constant.

【0021】図3はゲート電圧及びコレクタ電流のタイ
ムチャートを示したものである。実線が本発明によるゲ
ート電圧制御回路が動作し且つ過電流保護回路の出力遮
断動作を所定時間禁止したときの動作波形である。破線
は従来の過電流保護回路が動作して強制的に出力遮断さ
れた場合を示している。本実施例によりコレクタ電流が
異常電流の最大値から十分小さくなるまで出力は遮断さ
れないようにされる。
FIG. 3 shows a time chart of the gate voltage and the collector current. The solid line is an operation waveform when the gate voltage control circuit according to the present invention operates and the output cutoff operation of the overcurrent protection circuit is prohibited for a predetermined time. The broken line shows the case where the conventional overcurrent protection circuit operates and the output is forcibly cut off. According to this embodiment, the output is not cut off until the collector current becomes sufficiently smaller than the maximum value of the abnormal current.

【0022】図4にスイッチング素子1つ(ここではU
相)当たりのゲート電圧制御回路ブロック図を示した。
図4に従いゲート電圧制御回路の動作を更に詳しく説明
する。ゲート電圧制御回路12はフォトカプラPCUか
ら入力される通常動作時駆動信号S7に従いIGBT1
5のゲートGとエミッタEの間にゲート電圧VGEとして
VG1、−VG5のパルス電圧を与えている。しかし、短絡
事故時IGBT15の駆動信号S7がオン状態である
時、IGBT15には急激に大きな電流が流れる。IG
BT15は、コレクタ電流の上昇にともないコレクタ電
圧も上昇する。コレクタ電圧は比較器14に入力され基
準値Vsと比較され、基準値Vsを超えたときオン保持
回路11とゲート電圧制御回路12へ信号を出力する。
ゲート電圧制御回路12はオン信号時のみ比較器14の
出力信号を入力して異常を検出しているのであるが、比
較器14からコレクタ電圧が設定値Vsを越えた信号を
受け取ると、ゲート電圧をVG1から徐々に減少させる。
この時ゲート電圧制御を予め定められた時間行わせるた
めに、オン保持回路11は比較器14からコレクタ電圧
が設定値Vsを越えた信号を受け取ると、オン状態を持
続させオフ信号を所定時間禁止する。即ち例え過電流保
護回路が動作してフォトカプラPCUから入力される駆
動信号がオフされても直ちにゲートを遮断する動作には
移行しない。これにより環流電流が十分小さくなるまで
引き延ばされので、例え過電流保護回路が動作してもコ
レクタ電流の電流変化率di/dtは緩和され、跳ね上
がり電圧は抑制される。同時に異常信号はフォトカプラ
PCU2を通して信号S1としてマイクロコンピュータ
9に伝達され、マイクロコンピュータ9はトリップ表示
などの異常表示処理を行う。
FIG. 4 shows one switching element (here, U
A block diagram of a gate voltage control circuit per phase) is shown.
The operation of the gate voltage control circuit will be described in more detail with reference to FIG. The gate voltage control circuit 12 operates according to the normal operation drive signal S7 input from the photocoupler PCU.
Pulse voltages VG1 and -VG5 are applied as gate voltages VGE between the gate G and the emitter E of No.5. However, when the drive signal S7 of the IGBT 15 is in the ON state in the event of a short circuit, a large current suddenly flows through the IGBT 15. IG
In the BT 15, the collector voltage also increases as the collector current increases. The collector voltage is input to the comparator 14 and compared with the reference value Vs. When the collector voltage exceeds the reference value Vs, a signal is output to the ON holding circuit 11 and the gate voltage control circuit 12.
The gate voltage control circuit 12 detects the abnormality by inputting the output signal of the comparator 14 only at the time of the ON signal. When the gate voltage control circuit 12 receives from the comparator 14 a signal in which the collector voltage exceeds the set value Vs, the gate voltage control circuit 12 detects the abnormality. Is gradually decreased from VG1.
At this time, in order to perform the gate voltage control for a predetermined time, when the ON holding circuit 11 receives a signal of which the collector voltage exceeds the set value Vs from the comparator 14, the ON state is maintained and the OFF signal is prohibited for a predetermined time. I do. That is, even if the overcurrent protection circuit operates and the drive signal input from the photocoupler PCU is turned off, the operation does not immediately shift to the operation of shutting off the gate. As a result, the circulating current is extended until it becomes sufficiently small. Therefore, even if the overcurrent protection circuit operates, the current change rate di / dt of the collector current is reduced, and the jump voltage is suppressed. At the same time, the abnormal signal is transmitted to the microcomputer 9 as a signal S1 through the photocoupler PCU2, and the microcomputer 9 performs an abnormal display process such as a trip display.

【0023】図5に従いゲート電圧制御回路5の異常信
号伝送と出力遮断信号禁止動作を説明する。マイクロコ
ンピュータ9から出力された駆動信号S6はフォトカプ
ラPCU〜PCZによりゲート電圧制御回路5に伝送さ
れ、ゲート電圧制御回路5の出力に接続されたIGBT
をスイッチング動作させる。
The operation of the gate voltage control circuit 5 to transmit an abnormal signal and inhibit the output cutoff signal will be described with reference to FIG. The drive signal S6 output from the microcomputer 9 is transmitted to the gate voltage control circuit 5 by the photocouplers PCU to PCZ, and the IGBT connected to the output of the gate voltage control circuit 5
Is switched.

【0024】IGBTの電流が正常値でコレクタの電圧
が基準値Vsより小さいときはゲート電圧制御回路5が
動作していないので、ゲート電圧制御回路5の異常信号
出力部のフォトカプラPCU2〜PCZ2のすべてがオ
フ状態である。このときはフォトカプラPCU2〜PC
Z2の出力トランジスタのコレクタが抵抗R1でプルア
ップされ、信号S2はハイレベルHとなり、トランジス
タQ2はオンされる。信号S2はトランジスタQ2のコ
レクタ電圧をインバートして出力されるのでハイレベル
Hとなる。このとき過電流検出回路から信号S3が出力
される(信号S3がローレベルL)と信号S4はローレ
ベルLとなり、信号S5はハイレベルHとなる。これに
よりトランジスタQ1がオフされるのでフォトカプラP
CU〜PCZのすべてがオフ状態となる。即ち出力遮断
となる。
When the current of the IGBT is normal and the collector voltage is smaller than the reference value Vs, the gate voltage control circuit 5 is not operating. Everything is off. In this case, the photocouplers PCU2 to PCU
The collector of the output transistor of Z2 is pulled up by the resistor R1, the signal S2 becomes high level H, and the transistor Q2 is turned on. Since the signal S2 is output after inverting the collector voltage of the transistor Q2, the signal S2 has a high level H. At this time, when the signal S3 is output from the overcurrent detection circuit (the signal S3 is at a low level L), the signal S4 is at a low level L, and the signal S5 is at a high level H. As a result, the transistor Q1 is turned off.
All of CU to PCZ are turned off. That is, the output is cut off.

【0025】これに対しIGBTのいずれかにコレクタ
の電圧が基準値Vsを超えるような異常電流が流れた場
合、各スイッチング素子のゲート制御回路の検出信号に
よりフォトカプラPCU2〜PCZ2のうち対応するも
のがオン状態となる。したがって信号S2はローレベル
Lとなる。これにより抵抗R1、R2、R3、コンデン
サC1、C2で構成された遅延回路4のむだ時間の後ト
ランジスタQ2がオフ状態となり、信号S1はローレベ
ルLとなる。また、信号S2がローレベルLとなること
により信号S4は過電流検出回路6からの信号S3に関
係なくハイレベルHとなる。したがって、信号S5は始
め信号S1がハイレベルHなのでハイレベルHであり、
遅延回路4のむだ時間の後信号S1がハイレベルHとな
ったときにローレベルLとなる。これに対応してトラン
ジスタQ1は遅延回路4のむだ時間の後オフとなる。ト
ランジスタQ1がオフされることにより出力が遮断され
る。このように出力遮断は過電流検出回路6の出力信号
S3の信号立ち上がりタイミングには関係せず、信号S
1が遅延回路4のむだ時間の後ローレベルLになったこ
とにより行われる。この前記遅延回路4によるむだ時間
は異常電流が十分減衰する程度に長く設定されているた
め、電流値が大きい状態での出力遮断は起こらない。ゲ
ート電圧制御回路が作動している途中では過電流保護回
路による出力遮断信号は禁止され、還流電流を急激に遮
断することはない。このため出力短絡事故時のような異
常電流が流れた場合、信頼性の高い保護を行なうことが
できる。
On the other hand, when an abnormal current such that the voltage of the collector exceeds the reference value Vs flows to one of the IGBTs, the corresponding one of the photocouplers PCU2 to PCZ2 is detected by the detection signal of the gate control circuit of each switching element. Is turned on. Therefore, the signal S2 is at the low level L. As a result, the transistor Q2 is turned off after the dead time of the delay circuit 4 composed of the resistors R1, R2, R3 and the capacitors C1, C2, and the signal S1 becomes low level L. When the signal S2 goes low, the signal S4 goes high regardless of the signal S3 from the overcurrent detection circuit 6. Therefore, the signal S5 is initially at the high level H because the signal S1 is at the high level H,
After the delay time of the delay circuit 4, when the signal S1 becomes high level H, it becomes low level L. Correspondingly, transistor Q1 turns off after the dead time of delay circuit 4. The output is cut off by turning off the transistor Q1. As described above, the output cutoff is not related to the signal rising timing of the output signal S3 of the overcurrent detection circuit 6, and the signal S
This is performed when 1 becomes the low level L after the dead time of the delay circuit 4. Since the dead time of the delay circuit 4 is set long enough for the abnormal current to sufficiently attenuate, the output does not shut off when the current value is large. During the operation of the gate voltage control circuit, the output cutoff signal by the overcurrent protection circuit is prohibited, and the return current is not suddenly cut off. Therefore, when an abnormal current flows as in the case of an output short-circuit accident, highly reliable protection can be provided.

【0026】[0026]

【発明の効果】本発明によればインバータ装置において
短絡事故時のような異常電流が流れた場合、ゲート電圧
制御回路が動作していると出力遮断が禁止され、これに
より大きな電流値から急激な遮断が行われない。したが
って高いはね上がり電圧を伴った電圧がIGBTに加わ
ることはなく、信頼性の高い保護回路を得ることができ
るという効果がある。
According to the present invention, when an abnormal current such as a short-circuit fault flows in the inverter device, the output cutoff is prohibited when the gate voltage control circuit is operating, whereby the sudden change from a large current value occurs. No interruption is performed. Therefore, there is an effect that a voltage with a high jump voltage is not applied to the IGBT, and a highly reliable protection circuit can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による一実施例の構成ブロック図であ
る。
FIG. 1 is a configuration block diagram of an embodiment according to the present invention.

【図2】本発明のIGBTのゲート電圧、コレクタ電
流、コレクタ電圧特性を説明する図である。
FIG. 2 is a diagram illustrating gate voltage, collector current, and collector voltage characteristics of the IGBT of the present invention.

【図3】本発明のIGBTのゲート電圧、コレクタ電流
を説明する図である。
FIG. 3 is a diagram illustrating a gate voltage and a collector current of the IGBT of the present invention.

【図4】本発明による一実施例のゲート電圧制御回路の
ブロック図である。
FIG. 4 is a block diagram of a gate voltage control circuit according to an embodiment of the present invention.

【図5】本発明による具体的一実施例を示す図である。FIG. 5 is a diagram showing a specific example according to the present invention.

【図6】短絡事故時の還流電流を説明する図である。FIG. 6 is a diagram illustrating a return current at the time of a short circuit accident.

【図7】還流電流を含む短絡電流の説明図である。FIG. 7 is an explanatory diagram of a short-circuit current including a return current.

【符号の説明】[Explanation of symbols]

1…順変換器、 2…逆変換器、 3…平滑コンデン
サ、 4…遅延回路、5…ゲート電圧制御回路、 6…
過電流検出回路、 6u、6w…電流検出器、7…出力
遮断信号禁止回路、 8…駆動信号伝送回路、 9…マ
イクロコンピュータ、 PCU〜PCZ、PCU2〜P
CZ2…フォトカプラ、 Q1、Q2…トランジスタ、
R1、R2、R3…抵抗、 C1、C2…コンデン
サ。
DESCRIPTION OF SYMBOLS 1 ... Forward converter, 2 ... Inverse converter, 3 ... Smoothing capacitor, 4 ... Delay circuit, 5 ... Gate voltage control circuit, 6 ...
Overcurrent detection circuit, 6u, 6w: current detector, 7: output cutoff signal prohibition circuit, 8: drive signal transmission circuit, 9: microcomputer, PCU-PCZ, PCU2-P
CZ2: photo coupler, Q1, Q2: transistor,
R1, R2, R3: resistor, C1, C2: capacitor.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神原 孝次 千葉県習志野市東習志野7丁目1番1号 株式会社 日立製作所 習志野工場内 (72)発明者 中村 敦彦 千葉県習志野市東習志野7丁目1番1号 株式会社 日立製作所 習志野工場内 (72)発明者 広田 雅之 千葉県習志野市東習志野7丁目1番1号 日立京葉エンジニアリング 株式会社 内 (56)参考文献 特開 昭62−58827(JP,A) 特開 昭61−185064(JP,A) 特開 平2−50518(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02H 7/122 H02M 1/00 H02M 3/00 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Koji Kamihara, Inventor 7-1-1 Higashi Narashino, Narashino-shi, Chiba Pref. Narashino Plant, Hitachi, Ltd. (72) Atsuhiko Nakamura 7-1-1, Higashi-Narashino, Narashino-shi, Chiba Hitachi, Ltd. Narashino Plant (72) Inventor Masayuki Hirota 7-1-1, Higashi Narashino, Narashino-shi, Chiba Hitachi Keiyo Engineering Co., Ltd. (56) References JP-A-62-58827 (JP, A) JP-A Sho 61-185064 (JP, A) JP-A-2-50518 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H02M 7/48 H02H 7/122 H02M 1/00 H02M 3 / 00

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】静電誘導形自己消弧素子と、 前記静電誘導形自己消弧素子を駆動する駆動回路と、 前記静電誘導形自己消弧素子の電流を検出し予め定めら
れた値を超えたとき前記駆動回路の出力を遮断する過電
流保護回路と、 前記静電誘導形自己消弧素子のコレクタ電圧を検出し該
検出値が予め定められた値を超えたとき前記静電誘導形
自己消弧素子のゲート電圧を低下させるゲート電圧制御
回路とを具備した静電誘導形自己消弧素子の保護回路に
おいて、 前記ゲート電圧制御回路がゲート電圧を低下させるよう
に制御している時には前記過電流保護回路による出力遮
断を所定時間禁止する出力遮断禁止回路を設けたことを
特徴とする静電誘導形自己消弧素子の保護回路。
1. An electrostatic induction-type self-extinguishing element, a drive circuit for driving the electrostatic induction-type self-extinguishing element, and a predetermined value that detects a current of the electrostatic induction-type self-extinguishing element An overcurrent protection circuit that shuts off the output of the drive circuit when the output voltage exceeds the threshold, and detects the collector voltage of the static induction type self-extinguishing element and detects the electrostatic induction when the detected value exceeds a predetermined value. And a gate voltage control circuit for lowering the gate voltage of the self-extinguishing element, wherein when the gate voltage control circuit controls to reduce the gate voltage, A protection circuit for an electrostatic induction-type self-extinguishing element, further comprising an output cutoff prohibition circuit for prohibiting output cutoff by the overcurrent protection circuit for a predetermined time.
JP04198071A 1992-07-24 1992-07-24 Protection circuit for static induction type self-extinguishing element Expired - Lifetime JP3095289B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04198071A JP3095289B2 (en) 1992-07-24 1992-07-24 Protection circuit for static induction type self-extinguishing element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04198071A JP3095289B2 (en) 1992-07-24 1992-07-24 Protection circuit for static induction type self-extinguishing element

Publications (2)

Publication Number Publication Date
JPH0654552A JPH0654552A (en) 1994-02-25
JP3095289B2 true JP3095289B2 (en) 2000-10-03

Family

ID=16385042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04198071A Expired - Lifetime JP3095289B2 (en) 1992-07-24 1992-07-24 Protection circuit for static induction type self-extinguishing element

Country Status (1)

Country Link
JP (1) JP3095289B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103190048B (en) 2010-10-27 2015-08-05 三菱电机株式会社 Power-converting device
CN104205591B (en) 2012-02-24 2016-10-26 三菱电机株式会社 Power on-off circuit

Also Published As

Publication number Publication date
JPH0654552A (en) 1994-02-25

Similar Documents

Publication Publication Date Title
US5467242A (en) Method and apparatus for short circuit protection of power transistor device
US4819157A (en) Overcurrent protection circuit for inverter device including majority circuit for turn-off of majority of conducting transistors
JP5429205B2 (en) Method and apparatus for protecting PWM rectifier circuit
US6396721B1 (en) Power converter control device and power converter thereof
JPH08316808A (en) Semiconductor device
JP3291390B2 (en) Inverter failure detection method
JPH0437649B2 (en)
JP2018057105A (en) Semiconductor drive device and power converter using the same
JPH05336732A (en) Igbt gate circuit
JP2008236907A (en) Gate control circuit and method of power conversion apparatus
JPH0753037B2 (en) Inverter protector
JP3095289B2 (en) Protection circuit for static induction type self-extinguishing element
US4628395A (en) Overload protecting circuit for an inverter device
JPH06276756A (en) Converter
JPH05219752A (en) Short circuit protecting device for power converter
JP4475716B2 (en) Power converter control device
JP3180961B2 (en) Bridge converter protection device
JP3463432B2 (en) Inverter drive
JPH1132426A (en) Protection equipment for inverter
JP3108444B2 (en) GTO inverter device
JP4718252B2 (en) Power converter
JP2000134947A (en) Power converter and controller thereof
JPH09331669A (en) Drive circuit for voltage drive type semiconductor element
JP2784490B2 (en) Current limiting method for voltage source pulse width modulation control inverter
JPH08214538A (en) Power converter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080804

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080804

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 12

EXPY Cancellation because of completion of term