JP3095001B2 - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JP3095001B2 JP3095001B2 JP33790098A JP33790098A JP3095001B2 JP 3095001 B2 JP3095001 B2 JP 3095001B2 JP 33790098 A JP33790098 A JP 33790098A JP 33790098 A JP33790098 A JP 33790098A JP 3095001 B2 JP3095001 B2 JP 3095001B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmitted
- data amount
- unit
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（非同期転
送モード）形式でデータ転送を実行する通信制御装置に
関する。
送モード）形式でデータ転送を実行する通信制御装置に
関する。
【０００２】
【従来の技術】従前において、音声、映像、データなど
多種類の通信サービスを一元的に提供するものとして、
Ｂ−ＩＳＤＮ（Broadband Integrated Services Digita
l Network：広帯域サービス統合ディジタル網）があ
る。Ｂ−ＩＳＤＮを実現する技術としては、ＡＴＭ（As
ynchronous Toranafer Mode：非同期転送モード）が知
られている。
多種類の通信サービスを一元的に提供するものとして、
Ｂ−ＩＳＤＮ（Broadband Integrated Services Digita
l Network：広帯域サービス統合ディジタル網）があ
る。Ｂ−ＩＳＤＮを実現する技術としては、ＡＴＭ（As
ynchronous Toranafer Mode：非同期転送モード）が知
られている。
【０００３】このＡＴＭにおいては、音声、映像、デー
タ等の全ての転送情報を「セル」と呼ばれる固定長のブ
ロックに分割し、該ブロック単位でデータ伝送してい
る。セルは、５３バイトの固定長データであり、４８バ
イトのペイロードと呼ばれる情報フィールド部と、宛先
を示す識別子を含む情報が格納される５バイトのヘッダ
部とから構成されている。宛先を示す識別子には、仮想
パス識別子（ＶＰＩ）及び仮想チャネル識別子（ＶＣ
Ｉ）が含まれており、これらの識別子により仮想チャネ
ル（仮想回線）を特定することができる。仮想回線に
は、ＣＢＲ（Constant Bit Rate：固定ビットレート、
単位：bit／sec）すなわち一定のビットレート(単位：b
it／sec）が予め設定される。
タ等の全ての転送情報を「セル」と呼ばれる固定長のブ
ロックに分割し、該ブロック単位でデータ伝送してい
る。セルは、５３バイトの固定長データであり、４８バ
イトのペイロードと呼ばれる情報フィールド部と、宛先
を示す識別子を含む情報が格納される５バイトのヘッダ
部とから構成されている。宛先を示す識別子には、仮想
パス識別子（ＶＰＩ）及び仮想チャネル識別子（ＶＣ
Ｉ）が含まれており、これらの識別子により仮想チャネ
ル（仮想回線）を特定することができる。仮想回線に
は、ＣＢＲ（Constant Bit Rate：固定ビットレート、
単位：bit／sec）すなわち一定のビットレート(単位：b
it／sec）が予め設定される。
【０００４】このようなＡＴＭ技術を適用したＡＴＭネ
ットワークへデータを送信するためには、該ネットワー
クと通信回線を介して接続され、データを送信先へ送信
するＡＴＭネットワークインタフェースカード(以下、
ＡＴＭ−ＮＩＣという)、及び該ATM-NICを制御する中央
処理装置（以下、ＣＰＵという）が必要である。そし
て、ＡＴＭネットワーク上で、固定ビットレートを実現
するため、ＣＰＵは、当該ネットワーク上に確立された
仮想回線毎に、ＡＴＭ−ＮＩＣから送信される割込信号
に基づいて、転送レート(単位：bit／sec）に従ったデ
ータ量のデータを、定期的にＡＴＭ−ＮＩＣへ供給して
いる。
ットワークへデータを送信するためには、該ネットワー
クと通信回線を介して接続され、データを送信先へ送信
するＡＴＭネットワークインタフェースカード(以下、
ＡＴＭ−ＮＩＣという)、及び該ATM-NICを制御する中央
処理装置（以下、ＣＰＵという）が必要である。そし
て、ＡＴＭネットワーク上で、固定ビットレートを実現
するため、ＣＰＵは、当該ネットワーク上に確立された
仮想回線毎に、ＡＴＭ−ＮＩＣから送信される割込信号
に基づいて、転送レート(単位：bit／sec）に従ったデ
ータ量のデータを、定期的にＡＴＭ−ＮＩＣへ供給して
いる。
【０００５】この場合、転送レートの異なる複数の仮想
回線それぞれにデータを送信する場合のＡＴＭ−ＮＩＣ
からＣＰＵへの割込信号の通知方法には、当該複数の仮
想回線それぞれに対応して割込信号をＣＰＵへ通知する
方法と、当該複数の仮想回線分について一括して1回の
割込信号でＣＰＵへ通知する方法とがある。
回線それぞれにデータを送信する場合のＡＴＭ−ＮＩＣ
からＣＰＵへの割込信号の通知方法には、当該複数の仮
想回線それぞれに対応して割込信号をＣＰＵへ通知する
方法と、当該複数の仮想回線分について一括して1回の
割込信号でＣＰＵへ通知する方法とがある。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の割込信号の通知方法において、各々の仮想回線
それぞれに対応して割込みを通知する方法にあっては、
送信対象の仮想回線の数が増加するに従って割込み回数
が多くなるので、ＣＰＵが実行するプログラムの処理効
率が低下してしまうという欠点がある。
た従来の割込信号の通知方法において、各々の仮想回線
それぞれに対応して割込みを通知する方法にあっては、
送信対象の仮想回線の数が増加するに従って割込み回数
が多くなるので、ＣＰＵが実行するプログラムの処理効
率が低下してしまうという欠点がある。
【０００７】また、複数の仮想回線分について一括して
1回の割込みで通知する方法においては、転送レートが
異なる複数の仮想回線へ同時に所定のセル量分のデータ
を通信する場合に、転送レートが異なるので、当然に各
々のデータ送信終了のタイミングが異なることとなり、
よって、データ送信完了の同期をとることが極めて困難
である。このため、割込みを通知するタイミングを図る
ことが極めて困難であった。
1回の割込みで通知する方法においては、転送レートが
異なる複数の仮想回線へ同時に所定のセル量分のデータ
を通信する場合に、転送レートが異なるので、当然に各
々のデータ送信終了のタイミングが異なることとなり、
よって、データ送信完了の同期をとることが極めて困難
である。このため、割込みを通知するタイミングを図る
ことが極めて困難であった。
【０００８】そこで、本発明は、転送レートの異なる複
数の仮想回線へデータを送信する場合であっても、割込
み回数を削減し、処理効率を向上させることのできる通
信制御装置を提供することを目的とする。
数の仮想回線へデータを送信する場合であっても、割込
み回数を削減し、処理効率を向上させることのできる通
信制御装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点に係る通信制御装置は、伝送速
度の異なる複数の論理的な通信回線と接続され、非同期
転送モード形式のデータを、送信対象の論理的な通信回
線へ送信するインタフェース手段と、該インタフェース
手段を制御する制御手段とを有する通信制御装置であっ
て、前記インタフェース手段は、予め設定された周期毎
に割込信号を前記制御手段へ送信する送信手段を備え、
前記制御手段は、前記送信手段から送信された割込信号
を受信する受信手段と、前記受信手段が受信した割込信
号に応答して、前記複数の論理的な通信回線毎に、各々
に対応して設定された伝送速度を示す情報と前記周期を
示す情報とに基づいて、送信すべきデータのデータ量を
決定する決定手段と、前記決定手段が決定したデータ量
分のデータを、送信対象の論理的な通信回線へ送信する
ように前記インタフェース手段を送信制御する送信制御
手段と、を備える。
め、本発明の第１の観点に係る通信制御装置は、伝送速
度の異なる複数の論理的な通信回線と接続され、非同期
転送モード形式のデータを、送信対象の論理的な通信回
線へ送信するインタフェース手段と、該インタフェース
手段を制御する制御手段とを有する通信制御装置であっ
て、前記インタフェース手段は、予め設定された周期毎
に割込信号を前記制御手段へ送信する送信手段を備え、
前記制御手段は、前記送信手段から送信された割込信号
を受信する受信手段と、前記受信手段が受信した割込信
号に応答して、前記複数の論理的な通信回線毎に、各々
に対応して設定された伝送速度を示す情報と前記周期を
示す情報とに基づいて、送信すべきデータのデータ量を
決定する決定手段と、前記決定手段が決定したデータ量
分のデータを、送信対象の論理的な通信回線へ送信する
ように前記インタフェース手段を送信制御する送信制御
手段と、を備える。
【００１０】このような通信制御装置においては、一定
の周期毎に、インタフェース手段から送信された割込信
号に応答した決定手段は、伝送速度の異なる複数の論理
的な通信回線それぞれについて、送信すべきデータのデ
ータ量を決定する。
の周期毎に、インタフェース手段から送信された割込信
号に応答した決定手段は、伝送速度の異なる複数の論理
的な通信回線それぞれについて、送信すべきデータのデ
ータ量を決定する。
【００１１】そして、送信制御手段は、一定の周期毎
に、決定手段により決定されたデータ量分のデータを、
送信対象の論理的な通信回線へ送信するようにインタフ
ェース手段を送信制御する。
に、決定手段により決定されたデータ量分のデータを、
送信対象の論理的な通信回線へ送信するようにインタフ
ェース手段を送信制御する。
【００１２】このため、伝送速度の異なる複数の論理的
な通信回線それぞれへのデータの送信の際に、一定の周
期毎に発生される割込信号に従ってデータの送信が行わ
れることになるので、同一のタイミングでデータの送信
が可能となる。
な通信回線それぞれへのデータの送信の際に、一定の周
期毎に発生される割込信号に従ってデータの送信が行わ
れることになるので、同一のタイミングでデータの送信
が可能となる。
【００１３】上記第１の観点に係る通信制御装置におい
て、前記決定手段は、前記受信手段が受信した割込信号
に応答して、前記複数の論理的な通信回線毎に、各々に
対応して設定された伝送速度を示す情報と、前記周期を
示す情報と、予め設定されたデータ量とに基づいて、今
回の送信すべきデータのデータ量、及び次回に送信すべ
くデータのデータ量を決定するようにしても良い。
て、前記決定手段は、前記受信手段が受信した割込信号
に応答して、前記複数の論理的な通信回線毎に、各々に
対応して設定された伝送速度を示す情報と、前記周期を
示す情報と、予め設定されたデータ量とに基づいて、今
回の送信すべきデータのデータ量、及び次回に送信すべ
くデータのデータ量を決定するようにしても良い。
【００１４】また、前記決定手段は、前記受信手段が受
信した割込信号に応答して、前記複数の論理的な通信回
線毎に、各々に対応して設定された伝送速度を示す情報
と前記周期を示す情報とに基づいて、送信可能なデータ
量の理論値を決定する第１の決定手段と、前記複数の論
理的な通信回線毎に、前記第１の決定手段が決定した前
記理論値と予め設定されたデータ量とに基づいて、送信
すべきデータのデータ量を決定する第２の決定手段と、
を更に備えるようにしても良い。
信した割込信号に応答して、前記複数の論理的な通信回
線毎に、各々に対応して設定された伝送速度を示す情報
と前記周期を示す情報とに基づいて、送信可能なデータ
量の理論値を決定する第１の決定手段と、前記複数の論
理的な通信回線毎に、前記第１の決定手段が決定した前
記理論値と予め設定されたデータ量とに基づいて、送信
すべきデータのデータ量を決定する第２の決定手段と、
を更に備えるようにしても良い。
【００１５】また、前記第２の決定手段は、前記理論値
と非同期転送モード形式のデータのデータ量とに基づい
て、送信すべきデータのデータ量を決定する手段、を更
に備えるようにしても良い。
と非同期転送モード形式のデータのデータ量とに基づい
て、送信すべきデータのデータ量を決定する手段、を更
に備えるようにしても良い。
【００１６】また、前記第２の決定手段は、前記理論値
を前記セルのデータ量で除し、該除した結果得られた商
を、今回の送信すべきデータのデータ量とし、該除した
結果の余りを、次回に送信すべくデータのデータ量とす
るようにしても良い。
を前記セルのデータ量で除し、該除した結果得られた商
を、今回の送信すべきデータのデータ量とし、該除した
結果の余りを、次回に送信すべくデータのデータ量とす
るようにしても良い。
【００１７】また、本発明の第２の観点に係る通信制御
装置は、伝送速度の異なる複数の仮想回線と接続され、
非同期転送モード形式のセルを、送信対象の仮想回線へ
送信するインタフェース手段と、該インタフェース手段
を制御する制御手段とを有する通信制御装置であって、
前記インタフェース手段は、予め設定された周期毎に割
込信号を前記制御手段へ送信する送信手段を備え、前記
制御手段は、前記送信手段から送信された割込信号を受
信する受信手段と、前記受信手段が受信した割込信号に
応答して、前記伝送速度を示す情報と前記周期を示す情
報と所定の定数とに基づいて、前記複数の仮想回線毎
に、送信可能なデータ量の理論値を決定する第１の決定
手段と、前記複数の仮想回線毎に、前記第１の決定手段
が決定した前記理論値を前記セルのデータ量を示す値で
除し、該除した結果得られた商を、今回の送信すべきセ
ルのデータ量とし、該除した結果の余りを、次回に送信
すべくセル用のデータ量とすると共に前記所定の定数と
する第２の決定手段と、前記第２の決定手段が決定した
今回の送信すべきセルのデータ量分のデータを、送信対
象の仮想回線へ送信するように、前記インタフェース手
段を送信制御する送信制御手段と、を備える。
装置は、伝送速度の異なる複数の仮想回線と接続され、
非同期転送モード形式のセルを、送信対象の仮想回線へ
送信するインタフェース手段と、該インタフェース手段
を制御する制御手段とを有する通信制御装置であって、
前記インタフェース手段は、予め設定された周期毎に割
込信号を前記制御手段へ送信する送信手段を備え、前記
制御手段は、前記送信手段から送信された割込信号を受
信する受信手段と、前記受信手段が受信した割込信号に
応答して、前記伝送速度を示す情報と前記周期を示す情
報と所定の定数とに基づいて、前記複数の仮想回線毎
に、送信可能なデータ量の理論値を決定する第１の決定
手段と、前記複数の仮想回線毎に、前記第１の決定手段
が決定した前記理論値を前記セルのデータ量を示す値で
除し、該除した結果得られた商を、今回の送信すべきセ
ルのデータ量とし、該除した結果の余りを、次回に送信
すべくセル用のデータ量とすると共に前記所定の定数と
する第２の決定手段と、前記第２の決定手段が決定した
今回の送信すべきセルのデータ量分のデータを、送信対
象の仮想回線へ送信するように、前記インタフェース手
段を送信制御する送信制御手段と、を備える。
【００１８】このような通信制御装置においては、一定
の周期毎に、インタフェース手段から送信された割込信
号に応答した第１の決定手段によって、伝送速度の異な
る複数の仮想回線毎に、送信可能なデータ量の理論値が
決定され、更に、第２の決定手段によって、当該複数の
仮想回線それぞれについて、送信すべき非同期転送モー
ド形式のセルのデータ量が決定される。そして、送信制
御手段は、一定の周期毎に、第２の決定手段により決定
されたデータ量分の非同期転送モード形式のセルを、送
信対象の仮想回線へ送信するようにインタフェース手段
を送信制御する。
の周期毎に、インタフェース手段から送信された割込信
号に応答した第１の決定手段によって、伝送速度の異な
る複数の仮想回線毎に、送信可能なデータ量の理論値が
決定され、更に、第２の決定手段によって、当該複数の
仮想回線それぞれについて、送信すべき非同期転送モー
ド形式のセルのデータ量が決定される。そして、送信制
御手段は、一定の周期毎に、第２の決定手段により決定
されたデータ量分の非同期転送モード形式のセルを、送
信対象の仮想回線へ送信するようにインタフェース手段
を送信制御する。
【００１９】このため、伝送速度の異なる複数の仮想回
線それぞれへの非同期転送モード形式のセルの送信の際
に、一定の周期毎に発生する割込信号に従って当該セル
の送信が行われることになるので、同一のタイミングで
非同期転送モード形式のセルを送信することができる。
線それぞれへの非同期転送モード形式のセルの送信の際
に、一定の周期毎に発生する割込信号に従って当該セル
の送信が行われることになるので、同一のタイミングで
非同期転送モード形式のセルを送信することができる。
【００２０】上記第２の観点に係る通信制御装置におい
て、前記第１の決定手段は、送信可能なデータ量の理論
値Ｄｉ（単位：byte）と、転送レートＳｉ(単位：bit／
sec）と、周期Ｔ（単位：sec）と、前回の送信までの未
送信のデータのデータ量Ｒｉ（単位：byte）とを記憶す
る第１の記憶手段と、前記第１の記憶手段から各情報を
読み出し、数式３に前記Ｓi、Ｔ及びＲiの各値を代入し
て演算することにより、送信可能なデータ量の理論値
（Ｄi）を求める第１の演算手段と、
て、前記第１の決定手段は、送信可能なデータ量の理論
値Ｄｉ（単位：byte）と、転送レートＳｉ(単位：bit／
sec）と、周期Ｔ（単位：sec）と、前回の送信までの未
送信のデータのデータ量Ｒｉ（単位：byte）とを記憶す
る第１の記憶手段と、前記第１の記憶手段から各情報を
読み出し、数式３に前記Ｓi、Ｔ及びＲiの各値を代入し
て演算することにより、送信可能なデータ量の理論値
（Ｄi）を求める第１の演算手段と、
【数３】Ｄｉ＝Ｓｉ×Ｔ＋Ｒｉ（０≦Ｒｉ＜４８） 備えるようにしても良い。
【００２１】また、前記第２の決定手段は、送信可能な
データ量の理論値Ｄｉ（単位：byte）と、送信すべきデ
ータのデータ量ＤＤｉ(単位：byte）と、未送信となる
新たなデータのデータ量Ｒｉ（単位：byte）とを記憶す
る第２の記憶手段と、前記第２の記憶手段から各情報を
読み出し、数式４に前記Ｄiの値を代入して演算するこ
とにより、送信すべきデータのデータ量（ＤＤi）を求
める第２の演算手段と、
データ量の理論値Ｄｉ（単位：byte）と、送信すべきデ
ータのデータ量ＤＤｉ(単位：byte）と、未送信となる
新たなデータのデータ量Ｒｉ（単位：byte）とを記憶す
る第２の記憶手段と、前記第２の記憶手段から各情報を
読み出し、数式４に前記Ｄiの値を代入して演算するこ
とにより、送信すべきデータのデータ量（ＤＤi）を求
める第２の演算手段と、
【数４】Ｄｉ／４８＝ＤＤｉ＋Ｒｉ（０≦Ｒｉ＜４８） を備えるようにしても良い。
【００２２】
【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照して説明する。
面を参照して説明する。
【００２３】図１は、本発明に係る通信制御装置の一実
施形態を示すブロック図である。同図に示すように、通
信制御装置は、送信データを、非同期転送モード（以
下、ＡＴＭという）形式でＡＴＭネットワークへ送信す
るものであり、中央処理装置（以下、ＣＰＵという）１
と、記憶部２と、ＡＴＭ−ネットワークインタフェース
カード（以下、ＡＴＭ−ＮＩＣという）３とを備えてい
る。また、これらの各部はシステムバス４に接続されて
おり、更に、ＡＴＭ−ＮＩＣ３は、通信回線５を介して
ＡＴＭネットワーク６と接続されている。
施形態を示すブロック図である。同図に示すように、通
信制御装置は、送信データを、非同期転送モード（以
下、ＡＴＭという）形式でＡＴＭネットワークへ送信す
るものであり、中央処理装置（以下、ＣＰＵという）１
と、記憶部２と、ＡＴＭ−ネットワークインタフェース
カード（以下、ＡＴＭ−ＮＩＣという）３とを備えてい
る。また、これらの各部はシステムバス４に接続されて
おり、更に、ＡＴＭ−ＮＩＣ３は、通信回線５を介して
ＡＴＭネットワーク６と接続されている。
【００２４】ＣＰＵ１は、ＡＴＭ−ＮＩＣ３を送信制御
するものであり、受信部１１と、決定部１２と、送信制
御部１３とを備えている。
するものであり、受信部１１と、決定部１２と、送信制
御部１３とを備えている。
【００２５】受信部１１は、ＡＴＭ−ＮＩＣ３から送信
される割込信号を受信して、決定部１２に渡す。
される割込信号を受信して、決定部１２に渡す。
【００２６】決定部１２は、受信部１１から渡された割
込信号に応答して、複数の仮想回線毎に、各々に対応し
て設定された転送レートを示す情報と、割込発生周期を
示す情報とに基づいて、送信すべきデータのデータ量を
決定する。
込信号に応答して、複数の仮想回線毎に、各々に対応し
て設定された転送レートを示す情報と、割込発生周期を
示す情報とに基づいて、送信すべきデータのデータ量を
決定する。
【００２７】送信制御部１３は、決定部１２により決定
されるデータ量分のデータを、送信対象の仮想回線へ送
信するようにＡＴＭ−ＮＩＣ３を送信制御する。
されるデータ量分のデータを、送信対象の仮想回線へ送
信するようにＡＴＭ−ＮＩＣ３を送信制御する。
【００２８】記憶部２には、各仮想回線毎すなわち通信
相手先毎の送信データが格納される送信データ領域２１
と、ＣＰＵ１がＡＴＭ−ＮＩＣ３を送信制御するために
実行するプログラムが格納されるプログラム領域２２と
が設けられている。この記憶部２は、ハードディスク、
メモリなどの記憶媒体から構成されている。
相手先毎の送信データが格納される送信データ領域２１
と、ＣＰＵ１がＡＴＭ−ＮＩＣ３を送信制御するために
実行するプログラムが格納されるプログラム領域２２と
が設けられている。この記憶部２は、ハードディスク、
メモリなどの記憶媒体から構成されている。
【００２９】送信データ領域２１に格納される送信デー
タには、音声、映像、データ等の送信データが含まれて
いる。
タには、音声、映像、データ等の送信データが含まれて
いる。
【００３０】プログラム領域２２に格納されるプログラ
ムには、下記に示す数式５及び数式６が含まれている。
ムには、下記に示す数式５及び数式６が含まれている。
【００３１】
【数５】Ｄi＝Ｓi×Ｔ＋Ｒi（０≦Ｒi＜４８） 但し、 Ｄi＝送信可能なデータ量の理論値（単位：byte） Ｓi＝仮想回線の転送レート(単位：bit／sec） Ｔ ＝予め設定される周期（単位：sec） Ｒi＝前回の送信までの未送信のデータのデータ量（単
位：byte） （なお、Ｄｉ、Ｓｉ、Ｔ及びＲｉは、送信データ領域２
１に格納されている）
位：byte） （なお、Ｄｉ、Ｓｉ、Ｔ及びＲｉは、送信データ領域２
１に格納されている）
【００３２】
【数６】Ｄi／４８＝ＤＤi＋Ｒi（０≦Ｒi＜４８） 但し、 Ｄi＝送信可能なデータ量の理論値（単位：byte） ＤＤi＝送信すべきデータのセル量(単位：cell） Ｒi＝未送信となる新たなデータのデータ量（単位：byt
e） （なお、Ｄｉ、ＤＤｉ及びＲｉは、送信データ領域２１
に格納されている）
e） （なお、Ｄｉ、ＤＤｉ及びＲｉは、送信データ領域２１
に格納されている）
【００３３】ＡＴＭにおいては、送信単位であるＡＴＭ
セルは、４８バイトのペイロードと呼ばれる情報フィー
ルド部と、宛先を示す識別子を含む情報が格納される５
バイトのヘッダ部と、から構成される５３バイトの固定
長データである。
セルは、４８バイトのペイロードと呼ばれる情報フィー
ルド部と、宛先を示す識別子を含む情報が格納される５
バイトのヘッダ部と、から構成される５３バイトの固定
長データである。
【００３４】しかし、本実施形態においては、仮想回線
のデータの伝送能力、すなわち、送信すべきデータのセ
ル量（ＤＤi＝セル数）の算出に関してのみ、ＡＴＭセ
ルのヘッダ部（５バイト）については考慮しないものと
する。
のデータの伝送能力、すなわち、送信すべきデータのセ
ル量（ＤＤi＝セル数）の算出に関してのみ、ＡＴＭセ
ルのヘッダ部（５バイト）については考慮しないものと
する。
【００３５】従って、上述した送信すべきデータのセル
量を算出するに際し、１つのＡＴＭセルに載せることの
できるデータ量を４８バイトとするので、１度に送信可
能なデータ量（即ちセル量）は、４８バイトの整数倍と
なる。よって、上記数式６の演算結果において、「Ｄ
i」を「４８」で除した時の「商」が送信データのセル
量であり、除した「余り」は次回の送信に回されるデー
タのデータ量となる。
量を算出するに際し、１つのＡＴＭセルに載せることの
できるデータ量を４８バイトとするので、１度に送信可
能なデータ量（即ちセル量）は、４８バイトの整数倍と
なる。よって、上記数式６の演算結果において、「Ｄ
i」を「４８」で除した時の「商」が送信データのセル
量であり、除した「余り」は次回の送信に回されるデー
タのデータ量となる。
【００３６】実際には、ＡＴＭセル＝５３バイトとした
場合の送信すべきデータのセル量（ＤＤi）との差を考
慮して、例えば、上記数式５及び数式６を演算して求め
た送信すべきデータのセル量（ＤＤi＝セル数）から、
所定のセル数を減じて得られたセル数を、実際に、送信
すべきデータのセル量とすれば良い。従って、後述する
ＡＴＭセルの生成・送信処理の説明においては、ＡＴＭ
セル＝５３バイトとする。
場合の送信すべきデータのセル量（ＤＤi）との差を考
慮して、例えば、上記数式５及び数式６を演算して求め
た送信すべきデータのセル量（ＤＤi＝セル数）から、
所定のセル数を減じて得られたセル数を、実際に、送信
すべきデータのセル量とすれば良い。従って、後述する
ＡＴＭセルの生成・送信処理の説明においては、ＡＴＭ
セル＝５３バイトとする。
【００３７】ＡＴＭ−ＮＩＣ３は、ＣＰＵ１の制御に従
って、セルを生成して、ＡＴＭネットワーク６へ送信す
るものであり、信号送信部３１と、受信部３２と、セル
生成部３３と、セル送信部３４とを備えている。
って、セルを生成して、ＡＴＭネットワーク６へ送信す
るものであり、信号送信部３１と、受信部３２と、セル
生成部３３と、セル送信部３４とを備えている。
【００３８】信号送信部３１は、周期的に、ＡＴＭセル
の送信終了を示す旨の割込信号をＣＰＵ１へ送信する。
の送信終了を示す旨の割込信号をＣＰＵ１へ送信する。
【００３９】この周期的に割込信号を発生させる理由に
ついて説明する。転送レートの異なる複数の仮想回線
へ、例えば同一のＡＴＭセル量のデータを送信した場合
には、各々の仮想回線の伝送能力（すなわち転送レー
ト）が異なるので、当然、データ送信の終了する時間も
異なる。このため、ＡＴＭ−ＮＩＣ３からＣＰＵ１へ、
同一のタイミングで割込信号を発生させることは極めて
困難となる。
ついて説明する。転送レートの異なる複数の仮想回線
へ、例えば同一のＡＴＭセル量のデータを送信した場合
には、各々の仮想回線の伝送能力（すなわち転送レー
ト）が異なるので、当然、データ送信の終了する時間も
異なる。このため、ＡＴＭ−ＮＩＣ３からＣＰＵ１へ、
同一のタイミングで割込信号を発生させることは極めて
困難となる。
【００４０】そこで、本発明においては、送信対象とな
っている複数の仮想回線全てについて、強制的に、同一
のタイミングでデータの送信を終了させる意味で、ＡＴ
Ｍ−ＮＩＣ３からＣＰＵ１へ、定期的に、データの送信
終了を示す旨の割込信号を通知するようにしている。
っている複数の仮想回線全てについて、強制的に、同一
のタイミングでデータの送信を終了させる意味で、ＡＴ
Ｍ−ＮＩＣ３からＣＰＵ１へ、定期的に、データの送信
終了を示す旨の割込信号を通知するようにしている。
【００４１】受信部３２は、ＣＰＵ１からの送信要求を
受信し、送信要求が有った旨をセル生成部３３に通知す
る。
受信し、送信要求が有った旨をセル生成部３３に通知す
る。
【００４２】セル生成部３３は、ＣＰＵ１の送信制御に
従って、上述した送信すべきデータ量（ＤＤi）のデー
タを、４８バイト毎のペイロードに分割すると共に、該
分割したペイロード毎に、５バイトのヘッダを付加し
て、５３バイト（固定長）のＡＴＭセルを生成し、セル
送信部３４に渡す。
従って、上述した送信すべきデータ量（ＤＤi）のデー
タを、４８バイト毎のペイロードに分割すると共に、該
分割したペイロード毎に、５バイトのヘッダを付加し
て、５３バイト（固定長）のＡＴＭセルを生成し、セル
送信部３４に渡す。
【００４３】このＡＴＭセルのヘッダには、宛先を示す
識別子として、仮想パス識別子（ＶＰＩ）及び仮想チャ
ネル識別子（ＶＣＩ）が含まれている。
識別子として、仮想パス識別子（ＶＰＩ）及び仮想チャ
ネル識別子（ＶＣＩ）が含まれている。
【００４４】仮想パス識別子は、仮想回線（仮想チャネ
ル）を多数収容する仮想パスの経路選択情報であり、仮
想チャネル識別子は仮想パス内の仮想回線を特定するた
めの情報である。従って、仮想パス識別子及び仮想チャ
ネル識別子に基づいて、ＡＴＭセルを送信べき仮想回線
が特定される。
ル）を多数収容する仮想パスの経路選択情報であり、仮
想チャネル識別子は仮想パス内の仮想回線を特定するた
めの情報である。従って、仮想パス識別子及び仮想チャ
ネル識別子に基づいて、ＡＴＭセルを送信べき仮想回線
が特定される。
【００４５】セル送信部３４は、セル生成部３３から渡
されたＡＴＭセルを、当該ヘッダを参照して得られる宛
先を示す識別子に対応する仮想回線へ送信する。
されたＡＴＭセルを、当該ヘッダを参照して得られる宛
先を示す識別子に対応する仮想回線へ送信する。
【００４６】係る構成の通信制御装置におけるＣＰＵ１
の送信制御処理動作を、図２に示すフローチャートを参
照して説明する。
の送信制御処理動作を、図２に示すフローチャートを参
照して説明する。
【００４７】受信部１１は、送信準備要求をＡＴＭ−Ｎ
ＩＣ３に送信すると共に（ステップＳ１１）、その要求
を受信したＡＴＭ−ＮＩＣ３から、一定の周期で割込信
号が送信されて来たか否かを判断する（ステップＳ１
２）。
ＩＣ３に送信すると共に（ステップＳ１１）、その要求
を受信したＡＴＭ−ＮＩＣ３から、一定の周期で割込信
号が送信されて来たか否かを判断する（ステップＳ１
２）。
【００４８】そして、受信部１１は、ステップＳ１２に
おいて、一定の周期を経過しても割込信号が送信されて
来ない場合には、送信制御処理を終了し、一定の周期に
割込信号が送信されて来た場合は、その割込信号を受信
して（ステップＳ１３）、決定部１２に渡す。
おいて、一定の周期を経過しても割込信号が送信されて
来ない場合には、送信制御処理を終了し、一定の周期に
割込信号が送信されて来た場合は、その割込信号を受信
して（ステップＳ１３）、決定部１２に渡す。
【００４９】決定部１２は、渡された割込信号に応答し
て、全ての仮想回線（ＶＣ）についてデータ量の算出処
理を実行したか否かを判断する（ステップＳ１４）。こ
のステップにおいて、全ての仮想回線についての算出処
理が実行された場合は、上記ステップＳ１２に戻り、こ
のステップ以降が実行される。
て、全ての仮想回線（ＶＣ）についてデータ量の算出処
理を実行したか否かを判断する（ステップＳ１４）。こ
のステップにおいて、全ての仮想回線についての算出処
理が実行された場合は、上記ステップＳ１２に戻り、こ
のステップ以降が実行される。
【００５０】ステップＳ１４において、算出処理を実行
していない仮想回線がある場合、決定部１２は、当該仮
想回線についてのデータ量（すなわちセル量）の算出処
理を実行する。
していない仮想回線がある場合、決定部１２は、当該仮
想回線についてのデータ量（すなわちセル量）の算出処
理を実行する。
【００５１】すなわち、決定部１２は、上記数式５に各
値を代入して実行することにより、送信可能なセル量の
理論値（Ｄi）を求め（ステップＳ１５）、更に、上記
数式６に各値を代入して実行することにより、送信すべ
きデータのセル量（ＤＤi）を求める（ステップＳ１
６）。
値を代入して実行することにより、送信可能なセル量の
理論値（Ｄi）を求め（ステップＳ１５）、更に、上記
数式６に各値を代入して実行することにより、送信すべ
きデータのセル量（ＤＤi）を求める（ステップＳ１
６）。
【００５２】送信制御部１３は、記憶部２の送信データ
領域２１をアクセスし、送信対象の送信データを参照し
て、決定部１２により決定されたセル量（ＤＤi）分の
データを準備すると共に（ステップＳ１７）、このＤＤ
i分のデータを、送信データ領域２１の所定領域に保存
する。そして、送信制御制御部１３は、準備した前記Ｄ
Ｄi分のデータを送信対象の仮想回線へ送信すべき旨の
送信要求を、ＡＴＭ−ＮＩＣ３へ送信する（ステップＳ
１８）。
領域２１をアクセスし、送信対象の送信データを参照し
て、決定部１２により決定されたセル量（ＤＤi）分の
データを準備すると共に（ステップＳ１７）、このＤＤ
i分のデータを、送信データ領域２１の所定領域に保存
する。そして、送信制御制御部１３は、準備した前記Ｄ
Ｄi分のデータを送信対象の仮想回線へ送信すべき旨の
送信要求を、ＡＴＭ−ＮＩＣ３へ送信する（ステップＳ
１８）。
【００５３】このステップＳ１８が終了した場合は、上
記ステップＳ１４に戻り、このステップ以降が実行され
る。
記ステップＳ１４に戻り、このステップ以降が実行され
る。
【００５４】次に、ＡＴＭ−ＮＩＣ３のセル送信処理動
作を、図３に示すフローチャートを参照して説明する。
作を、図３に示すフローチャートを参照して説明する。
【００５５】信号送信部３１は、ＣＰＵ１から送信され
る送信準備要求を受信すると（ステップＳ２１）、一定
の周期毎に、割込信号をＡＴＭ−ＮＩＣ３へ送信する
（ステップＳ２２）。
る送信準備要求を受信すると（ステップＳ２１）、一定
の周期毎に、割込信号をＡＴＭ−ＮＩＣ３へ送信する
（ステップＳ２２）。
【００５６】受信部３２は、その割込信号を受信したＣ
ＰＵ１から送信要求が送信されて来るか否かを判断し
（ステップＳ２３）、送信要求が来ない場合には、送信
されて来るまで待機し、一方、送信要求が来た場合は、
その送信要求を受信し（ステップＳ２４）、送信要求が
有った旨、及び送信要求と共に送信されて来たＤＤｉ分
のデータの保存領域を示す情報を、セル生成部３３に通
知する。
ＰＵ１から送信要求が送信されて来るか否かを判断し
（ステップＳ２３）、送信要求が来ない場合には、送信
されて来るまで待機し、一方、送信要求が来た場合は、
その送信要求を受信し（ステップＳ２４）、送信要求が
有った旨、及び送信要求と共に送信されて来たＤＤｉ分
のデータの保存領域を示す情報を、セル生成部３３に通
知する。
【００５７】セル生成部３２は、上記ＤＤｉ分のデータ
の保存領域を示す情報に基づいて、ＣＰＵ１が準備した
データを取得して、４８バイトのペイロードに分割する
と共に、ペイロード毎に、５バイトのヘッダを付加して
５３バイトのＡＴＭセルを生成し（ステップＳ２５）、
そのセル数分のデータをセル送信部３４に渡す（ステッ
プＳ２６）。
の保存領域を示す情報に基づいて、ＣＰＵ１が準備した
データを取得して、４８バイトのペイロードに分割する
と共に、ペイロード毎に、５バイトのヘッダを付加して
５３バイトのＡＴＭセルを生成し（ステップＳ２５）、
そのセル数分のデータをセル送信部３４に渡す（ステッ
プＳ２６）。
【００５８】すると、セル送信部３４は、渡された複数
のＡＴＭセルを、それぞれのヘッダ部を参照して得られ
る識別子に基づいて仮想回線へ送信すると共に、全ての
仮想回線にＡＴＭセルを送信したか否かを判断する（ス
テップＳ２７）。
のＡＴＭセルを、それぞれのヘッダ部を参照して得られ
る識別子に基づいて仮想回線へ送信すると共に、全ての
仮想回線にＡＴＭセルを送信したか否かを判断する（ス
テップＳ２７）。
【００５９】ステップＳ２７において、セルを送信して
いない仮想回線が存在する場合、セル送信部３４は、ス
テップＳ２５に戻り、このステップ以降を実行する。そ
して、全ての仮想回線にセルが送信されるまで、ステッ
プＳ２５〜Ｓ２７が繰り返される。
いない仮想回線が存在する場合、セル送信部３４は、ス
テップＳ２５に戻り、このステップ以降を実行する。そ
して、全ての仮想回線にセルが送信されるまで、ステッ
プＳ２５〜Ｓ２７が繰り返される。
【００６０】ステップＳ２７を終了した場合、セル生成
部３３は、記憶部２の送信データ領域２１の所定領域を
参照することにより、送信すべきデータはまだ存在する
か否かを判断する（ステップＳ２８）。データが存在す
る場合には、上記ステップＳ２２に戻り、このステップ
以降が実行され、データが存在しない場合は、この送信
処理が終了される。
部３３は、記憶部２の送信データ領域２１の所定領域を
参照することにより、送信すべきデータはまだ存在する
か否かを判断する（ステップＳ２８）。データが存在す
る場合には、上記ステップＳ２２に戻り、このステップ
以降が実行され、データが存在しない場合は、この送信
処理が終了される。
【００６１】続いて、本実施形態の具体例を説明する。
ＡＴＭ−ＮＩＣ３からの割込みは「３０ｍ秒」の周期で
発生し、転送レートが「１．５Mbps」の仮想回線１（Ｖ
Ｃ１）と、転送レートが「２．０Mbps」の仮想回線２
（ＶＣ２）の２つ仮想回線へのセル送信を行う場合を例
にする。また、２つの仮想回線への未送信データのデー
タ量は、今現在、共に「Ｒｉ＝０」であるとする。
ＡＴＭ−ＮＩＣ３からの割込みは「３０ｍ秒」の周期で
発生し、転送レートが「１．５Mbps」の仮想回線１（Ｖ
Ｃ１）と、転送レートが「２．０Mbps」の仮想回線２
（ＶＣ２）の２つ仮想回線へのセル送信を行う場合を例
にする。また、２つの仮想回線への未送信データのデー
タ量は、今現在、共に「Ｒｉ＝０」であるとする。
【００６２】このような条件の下において、ＣＰＵ１
は、ＡＴＭ−ＮＩＣ３から割込信号を受信すると、以下
の処理を実行する。上記ステップＳ１５において、ＶＣ
１を対象に、数式７の演算処理が実行される。
は、ＡＴＭ−ＮＩＣ３から割込信号を受信すると、以下
の処理を実行する。上記ステップＳ１５において、ＶＣ
１を対象に、数式７の演算処理が実行される。
【数７】 Ｄ１＝１．５×１０６（bit/sec）×３０×１０―３（sec） ＝ ４５×１０３（bit） ＝ ５６２５（byte）
【００６３】次に、上記ステップＳ１６において、ＶＣ
１を対象に、数式８の演算処理が実行される。
１を対象に、数式８の演算処理が実行される。
【数８】 Ｄ１÷４８＝５６２５÷４８ ＝１１７ ... ９
【００６４】従って、ＤＤi＝ＤＤ１は１１７セル分の
送信データ量（セル量）となり、Ｒi＝Ｒ１は「９」と
なる。ステップＳ１７において、送信制御部１３によっ
て、１１７セル分の送信データが送信データ領域２１に
準備され、ステップＳ１８において、送信制御部１３に
よって、ＶＣ１へのセルの送信要求がＡＴＭ−ＮＩＣ３
に送信される。
送信データ量（セル量）となり、Ｒi＝Ｒ１は「９」と
なる。ステップＳ１７において、送信制御部１３によっ
て、１１７セル分の送信データが送信データ領域２１に
準備され、ステップＳ１８において、送信制御部１３に
よって、ＶＣ１へのセルの送信要求がＡＴＭ−ＮＩＣ３
に送信される。
【００６５】次に、上記ステップＳ１５において、ＶＣ
２を対象に、数式９の演算処理が実行される。
２を対象に、数式９の演算処理が実行される。
【数９】 Ｄ１＝２．０×１０６（bit/sec）×３０×１０―３（sec） ＝６０×１０３（bit） ＝７７０００（byte）
【００６６】次に、上記ステップＳ１６において、ＶＣ
１を対象に、演算式（２）の演算処理が実行される。
１を対象に、演算式（２）の演算処理が実行される。
【数１０】 Ｄ２÷４８＝７５００÷４８ ＝１５６... ２
【００６７】従って、ＤＤi＝ＤＤ２は１５６セル分の
送信データ量（セル量）となり、Ｒi＝Ｒ２は「２」と
なる。ステップＳ１７において、送信制御部１３によっ
て、１５６セル分の送信データが準備され、ステップＳ
１８において、送信制御部１３によって、ＶＣ２へのセ
ルの送信要求がＡＴＭ−ＮＩＣ３に送信される。
送信データ量（セル量）となり、Ｒi＝Ｒ２は「２」と
なる。ステップＳ１７において、送信制御部１３によっ
て、１５６セル分の送信データが準備され、ステップＳ
１８において、送信制御部１３によって、ＶＣ２へのセ
ルの送信要求がＡＴＭ−ＮＩＣ３に送信される。
【００６８】上述したような処理が繰り返されて実行さ
れた結果を、図４に示す。図４に示した結果は、例えば
「１１７×１０」のセル数分のデータを、ＶＣ１及びＶ
Ｃ２それぞれに送信する場合を例にすると、ＶＣ１及び
ＶＣ２について、ＡＴＭ−ＮＩＣ３からＣＰＵ１へ、同
時に割込信号を送信することができ、且つ、１０回の割
込信号の送信で良いこと示している。
れた結果を、図４に示す。図４に示した結果は、例えば
「１１７×１０」のセル数分のデータを、ＶＣ１及びＶ
Ｃ２それぞれに送信する場合を例にすると、ＶＣ１及び
ＶＣ２について、ＡＴＭ−ＮＩＣ３からＣＰＵ１へ、同
時に割込信号を送信することができ、且つ、１０回の割
込信号の送信で良いこと示している。
【００６９】以上説明したように、本実施形態によれ
ば、一定の周期毎に、ＡＴＭ−ＮＩＣ３から送信された
割込信号に応答した決定部１２によって、伝送速度（転
送レート）の異なる複数の仮想回線毎に、送信可能なデ
ータ量の理論値が決定され、更に、当該複数の仮想回線
それぞれについて、送信すべきＡＴＭセルのデータ量が
決定される。
ば、一定の周期毎に、ＡＴＭ−ＮＩＣ３から送信された
割込信号に応答した決定部１２によって、伝送速度（転
送レート）の異なる複数の仮想回線毎に、送信可能なデ
ータ量の理論値が決定され、更に、当該複数の仮想回線
それぞれについて、送信すべきＡＴＭセルのデータ量が
決定される。
【００７０】そして、送信制御部１３は、一定の周期毎
に、決定部１２により決定されたデータ量分のＡＴＭセ
ルを、送信対象の仮想回線へ送信するようにＡＴＭ−Ｎ
ＩＣ３を送信制御する。
に、決定部１２により決定されたデータ量分のＡＴＭセ
ルを、送信対象の仮想回線へ送信するようにＡＴＭ−Ｎ
ＩＣ３を送信制御する。
【００７１】このため、伝送速度の異なる複数の仮想回
線それぞれへのＡＴＭ形式のセルを送信するに際し、一
定の周期毎に発生する割込信号に従って当該セルの送信
が行われることになるので、同一のタイミングでＡＴＭ
形式のセルを送信することができる。
線それぞれへのＡＴＭ形式のセルを送信するに際し、一
定の周期毎に発生する割込信号に従って当該セルの送信
が行われることになるので、同一のタイミングでＡＴＭ
形式のセルを送信することができる。
【００７２】また、転送レートの異なる複数の仮想回線
へのＡＴＭセルの送信の場合、すなわち、複数のＣＢＲ
（固定ビットレート）の送信を行う場合であっても、同
一のタイミングでＡＴＭ形式のセルを送信することがで
るので、割込み回数を削減し、ＣＰＵが実行するプログ
ラムの処理効率を向上させることができる。例えば「１
１７×１０」のセル数分のデータを、ＶＣ１及びＶＣ２
それぞれに送信する場合においては、本実施形態によれ
ば、１０回の割込信号の送信で良いことになる。しか
し、従来の割込みの通知方法においては、ＶＣ１及びＶ
Ｃ２それぞれについて１０回の割込信号、すなわち全部
で２０回の割込信号を送信しなければならなかった。
へのＡＴＭセルの送信の場合、すなわち、複数のＣＢＲ
（固定ビットレート）の送信を行う場合であっても、同
一のタイミングでＡＴＭ形式のセルを送信することがで
るので、割込み回数を削減し、ＣＰＵが実行するプログ
ラムの処理効率を向上させることができる。例えば「１
１７×１０」のセル数分のデータを、ＶＣ１及びＶＣ２
それぞれに送信する場合においては、本実施形態によれ
ば、１０回の割込信号の送信で良いことになる。しか
し、従来の割込みの通知方法においては、ＶＣ１及びＶ
Ｃ２それぞれについて１０回の割込信号、すなわち全部
で２０回の割込信号を送信しなければならなかった。
【００７３】また、同一のタイミングでＡＴＭ形式のセ
ルを送信することがでることから、転送レートの異なる
複数の仮想回線について一括して1回の割込みを通知す
ることができることとなり、よって、当該複数の仮想回
線へ、同時にＡＴＭセルを送信することができる。
ルを送信することがでることから、転送レートの異なる
複数の仮想回線について一括して1回の割込みを通知す
ることができることとなり、よって、当該複数の仮想回
線へ、同時にＡＴＭセルを送信することができる。
【００７４】さらに、本実施形態においては、送信すべ
きデータのセル量を求める際に、ＡＴＭセルを、５３バ
イト（ペイロード及びヘッダ）ではなく、４８バイト
（ペイロードのみ）にしているが、これは、以下の利点
があるからである。すなわち、上記数式６における左辺
「Ｄｉ／４８」の除算は、「３の除算」と「１６の除
算」とで可能であり、また１６の除算は、４ビット右算
術シフトのシフト演算を実行することにより可能とな
る。このことは、「Ｄｉ／４８」の除算処理の方が、
「Ｄｉ／５３」の除算処理と比較して、処理速度が速い
ことを意味する。従って、ＣＰＵ１の上記数式６の演算
処理効率を向上させることができる。
きデータのセル量を求める際に、ＡＴＭセルを、５３バ
イト（ペイロード及びヘッダ）ではなく、４８バイト
（ペイロードのみ）にしているが、これは、以下の利点
があるからである。すなわち、上記数式６における左辺
「Ｄｉ／４８」の除算は、「３の除算」と「１６の除
算」とで可能であり、また１６の除算は、４ビット右算
術シフトのシフト演算を実行することにより可能とな
る。このことは、「Ｄｉ／４８」の除算処理の方が、
「Ｄｉ／５３」の除算処理と比較して、処理速度が速い
ことを意味する。従って、ＣＰＵ１の上記数式６の演算
処理効率を向上させることができる。
【００７５】本実施形態の応用例について説明する。上
記数式５及び数式６の演算処理を行う機能を、専用のハ
ードウェア例えば、演算ユニット、シフトレジスタ、処
理装置、メモリ等から構成されるハードウェアで構成す
るようにしても良い。
記数式５及び数式６の演算処理を行う機能を、専用のハ
ードウェア例えば、演算ユニット、シフトレジスタ、処
理装置、メモリ等から構成されるハードウェアで構成す
るようにしても良い。
【００７６】また、上記数式５及び数式６の演算処理を
行う機能を、マイクロ命令で記述し、そのマイクロプロ
グラムを例えばＲＯＭ（読み出し専用メモリ）に格納し
ておき、ＣＰＵが、ＲＯＭからマイクロプログラムを読
み出して実行することにより、実現するようにしても良
い。
行う機能を、マイクロ命令で記述し、そのマイクロプロ
グラムを例えばＲＯＭ（読み出し専用メモリ）に格納し
ておき、ＣＰＵが、ＲＯＭからマイクロプログラムを読
み出して実行することにより、実現するようにしても良
い。
【００７７】さらに、上記数式５において、「Ｓｉ」、
「Ｔ」の各値は定数とみなせるので、上記数式５及び数
式６の演算処理を前もって実行し、例えば、図４に示し
たような結果を、テーブル形式でメモリに記憶させてお
く。そして、ＣＰＵ１が、割込信号の受信回数を検知
し、該検知した回数と一致する、当該テーブルの割込み
回数の存在する行を参照して、送信セル数（送信すべき
セル量）を求めるようにしても良い。
「Ｔ」の各値は定数とみなせるので、上記数式５及び数
式６の演算処理を前もって実行し、例えば、図４に示し
たような結果を、テーブル形式でメモリに記憶させてお
く。そして、ＣＰＵ１が、割込信号の受信回数を検知
し、該検知した回数と一致する、当該テーブルの割込み
回数の存在する行を参照して、送信セル数（送信すべき
セル量）を求めるようにしても良い。
【００７８】次に、他の実施形態について説明する。送
信すべきデータのＡＴＭセル量を求める際に、上記数式
６の左辺を「Ｄｉ／５３」とする、すなわち、１つのＡ
ＴＭセルを４８バイトのペイロードと５バイトのヘッダ
の５３バイトとして、上記数式６を演算するようにして
も良い。この場合、Ｒｉは「０≦Ｒｉ＜５３」となる。
そして、上記具体例で説明したような処理を実行した結
果を、図５に示す。この図に示した結果は、図４を用い
て説明した内容と同様のことを意味している。
信すべきデータのＡＴＭセル量を求める際に、上記数式
６の左辺を「Ｄｉ／５３」とする、すなわち、１つのＡ
ＴＭセルを４８バイトのペイロードと５バイトのヘッダ
の５３バイトとして、上記数式６を演算するようにして
も良い。この場合、Ｒｉは「０≦Ｒｉ＜５３」となる。
そして、上記具体例で説明したような処理を実行した結
果を、図５に示す。この図に示した結果は、図４を用い
て説明した内容と同様のことを意味している。
【００７９】この他の実施形態においても、ＣＰＵ１の
上記数式６の演算処理効率が、「Ｄｉ／４８」の除算処
理に比較して低下するということ以外は、上述した実施
形態の効果と同様の効果が得られる。
上記数式６の演算処理効率が、「Ｄｉ／４８」の除算処
理に比較して低下するということ以外は、上述した実施
形態の効果と同様の効果が得られる。
【００８０】
【発明の効果】以上説明したように、本発明によれば、
伝送速度の異なる複数の論理的な通信回線（例えば複数
の仮想回線）それぞれへのデータ（例えば非同期転送モ
ード形式のセル）の送信の際に、一定の周期毎に発生す
る割込信号に従ってデータの送信が行われることになる
ので、同一のタイミングでデータ（例えば非同期転送モ
ード形式のセル）を送信することがでる。
伝送速度の異なる複数の論理的な通信回線（例えば複数
の仮想回線）それぞれへのデータ（例えば非同期転送モ
ード形式のセル）の送信の際に、一定の周期毎に発生す
る割込信号に従ってデータの送信が行われることになる
ので、同一のタイミングでデータ（例えば非同期転送モ
ード形式のセル）を送信することがでる。
【００８１】従って、異なる転送レートの複数の仮想回
線へデータを送信する場合であっても、割込み回数を削
減し、処理効率を向上させることができる通信制御装置
を提供することができる。
線へデータを送信する場合であっても、割込み回数を削
減し、処理効率を向上させることができる通信制御装置
を提供することができる。
【図１】本発明に係る通信制御装置の一実施形態を示す
ブロック図である。
ブロック図である。
【図２】図１に示した通信制御装置のＣＰＵの送信制御
処理動作を示すフローチャート図である。
処理動作を示すフローチャート図である。
【図３】図１に示した通信制御装置のＡＴＭ−ＮＩＣの
ＡＴＭセル送信処理動作を示すフローチャートである。
ＡＴＭセル送信処理動作を示すフローチャートである。
【図４】本実施形態における送信状況を説明するための
図である。
図である。
【図５】他の実施形態における送信状況を説明するため
の図である。
の図である。
１ 中央処理装置 ２ 記憶部 ４ システムバス ３ ＡＴＭネットワークインタフェースカード ５ 通信回線 ６ ＡＴＭネットワーク １１ 受信部 １２ 決定部 １３ 送信制御部 ２１ 送信データ領域 ２２ プログラム領域 ３１ 信号送信部 ３２ 受信部 ３３ セル生成部 ３４ セル送信部
Claims (8)
- 【請求項１】伝送速度の異なる複数の論理的な通信回線
と接続され、非同期転送モード形式のデータを、送信対
象の論理的な通信回線へ送信するインタフェース手段
と、該インタフェース手段を制御する制御手段とを有す
る通信制御装置であって、 前記インタフェース手段は、 予め設定された周期毎に割込信号を前記制御手段へ送信
する送信手段を備え、 前記制御手段は、 前記送信手段から送信された割込信号を受信する受信手
段と、 前記受信手段が受信した割込信号に応答して、前記複数
の論理的な通信回線毎に、各々に対応して設定された伝
送速度を示す情報と前記周期を示す情報とに基づいて、
送信すべきデータのデータ量を決定する決定手段と、 前記決定手段が決定したデータ量分のデータを、送信対
象の論理的な通信回線へ送信するように前記インタフェ
ース手段を送信制御する送信制御手段と、 を備えることを特徴とする通信制御装置。 - 【請求項２】前記決定手段は、 前記受信手段が受信した割込信号に応答して、前記複数
の論理的な通信回線毎に、各々に対応して設定された伝
送速度を示す情報と、前記周期を示す情報と、予め設定
されたデータ量とに基づいて、今回の送信すべきデータ
のデータ量、及び次回に送信すべくデータのデータ量を
決定することを特徴とする請求項１に記載の通信制御装
置。 - 【請求項３】前記決定手段は、 前記受信手段が受信した割込信号に応答して、前記複数
の論理的な通信回線毎に、各々に対応して設定された伝
送速度を示す情報と前記周期を示す情報とに基づいて、
送信可能なデータ量の理論値を決定する第１の決定手段
と、 前記複数の論理的な通信回線毎に、前記第１の決定手段
が決定した前記理論値と予め設定されたデータ量とに基
づいて、送信すべきデータのデータ量を決定する第２の
決定手段と、を更に備えることを特徴とする請求項１又
は２に記載の通信制御装置。 - 【請求項４】前記第２の決定手段は、 前記理論値と非同期転送モード形式のデータのデータ量
とに基づいて、送信すべきデータのデータ量を決定する
手段、 を更に備えることを特徴とする請求項３に記載の通信制
御装置。 - 【請求項５】前記第２の決定手段は、 前記理論値を前記セルのデータ量で除し、該除した結果
得られた商を、今回の送信すべきデータのデータ量と
し、該除した結果の余りを、次回に送信すべくデータの
データ量とすることを特徴とする請求項４に記載の通信
制御装置。 - 【請求項６】伝送速度の異なる複数の仮想回線と接続さ
れ、非同期転送モード形式のセルを、送信対象の仮想回
線へ送信するインタフェース手段と、該インタフェース
手段を制御する制御手段とを有する通信制御装置であっ
て、 前記インタフェース手段は、 予め設定された周期毎に割込信号を前記制御手段へ送信
する送信手段を備え、 前記制御手段は、 前記送信手段から送信された割込信号を受信する受信手
段と、 前記受信手段が受信した割込信号に応答して、前記伝送
速度を示す情報と前記周期を示す情報と所定の定数とに
基づいて、前記複数の仮想回線毎に、送信可能なデータ
量の理論値を決定する第１の決定手段と、 前記複数の仮想回線毎に、前記第１の決定手段が決定し
た前記理論値を前記セルのデータ量を示す値で除し、該
除した結果得られた商を、今回の送信すべきセルのデー
タ量とし、該除した結果の余りを、次回に送信すべくセ
ル用のデータ量とすると共に前記所定の定数とする第２
の決定手段と、 前記第２の決定手段が決定した今回の送信すべきセルの
データ量分のデータを、送信対象の仮想回線へ送信する
ように、前記インタフェース手段を送信制御する送信制
御手段と、 を備えることを特徴とする通信制御装置。 - 【請求項７】前記第１の決定手段は、 送信可能なデータ量の理論値Ｄｉ（単位：byte）と、転
送レートＳｉ(単位：bit／sec）と、周期Ｔ（単位：se
c）と、前回の送信までの未送信のデータのデータ量Ｒ
ｉ（単位：byte）とを記憶する第１の記憶手段と、 前記第１の記憶手段から各情報を読み出し、数式１に前
記Ｓi、Ｔ及びＲiの各値を代入して演算することによ
り、送信可能なデータ量の理論値（Ｄi）を求める第１
の演算手段と、 【数１】Ｄｉ＝Ｓｉ×Ｔ＋Ｒｉ（０≦Ｒｉ＜４８） を備えることを特徴とする請求項６に記載の通信制御装
置。 - 【請求項８】前記第２の決定手段は、 送信可能なデータ量の理論値Ｄｉ（単位：byte）と、送
信すべきデータのデータ量ＤＤｉ(単位：byte）と、未
送信となる新たなデータのデータ量Ｒｉ（単位：byte）
とを記憶する第２の記憶手段と、 前記第２の記憶手段から各情報を読み出し、数式２に前
記Ｄiの値を代入して演算することにより、送信すべき
データのデータ量（ＤＤi）を求める第２の演算手段
と、 【数２】Ｄｉ／４８＝ＤＤｉ＋Ｒｉ（０≦Ｒｉ＜４８） を備えることを特徴とする請求項６に記載の通信制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33790098A JP3095001B2 (ja) | 1998-11-27 | 1998-11-27 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33790098A JP3095001B2 (ja) | 1998-11-27 | 1998-11-27 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000165398A JP2000165398A (ja) | 2000-06-16 |
| JP3095001B2 true JP3095001B2 (ja) | 2000-10-03 |
Family
ID=18313067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33790098A Expired - Fee Related JP3095001B2 (ja) | 1998-11-27 | 1998-11-27 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3095001B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4823754B2 (ja) * | 2006-04-25 | 2011-11-24 | 京セラ株式会社 | 送信装置及び送信方法 |
-
1998
- 1998-11-27 JP JP33790098A patent/JP3095001B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000165398A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6094418A (en) | Feedback control method and device in ATM switching system | |
| JP3359499B2 (ja) | 送出トラヒック制御装置 | |
| EP0530680B1 (en) | ATM cell assembling and disassembling system and method | |
| US6714989B1 (en) | ATM controller and ATM communication control device | |
| JPH08307420A (ja) | セル交換における輻輳制御方式 | |
| US6490264B1 (en) | Data transmission method and system | |
| US6169727B1 (en) | Device and method of notifying and controlling congestion in asynchronous transfer mode network | |
| CA2269371C (en) | Aal terminal system of duplex configuration and synchronization method | |
| US6430197B1 (en) | Asynchronous transfer mode (ATM) cell multiplexing/demultiplexing apparatus | |
| US6411622B1 (en) | Method and apparatus for detecting timeout of ATM reception packet | |
| JP3095001B2 (ja) | 通信制御装置 | |
| US6526057B1 (en) | Terminal adapter for broadband integrated services digital network | |
| JP3888741B2 (ja) | セル伝送速度デカップリング方法 | |
| US5923645A (en) | Cell rate control device and method | |
| JPH10322352A (ja) | データ送信装置 | |
| JP3134702B2 (ja) | 通信制御装置及びその制御方法 | |
| US20020172202A1 (en) | Apparatus and method for operating a timer of communication system | |
| KR960003225B1 (ko) | 서비스 품질(qos)등급에 따른 atm 셀 다중화 처리 장치 | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP3634489B2 (ja) | セル交換システムにおける輻輳制御システム及び輻輳制御方法 | |
| KR100452506B1 (ko) | 비동기 전송방식의 물리계층간 인터페이스 장치 및 그 방법 | |
| KR100606341B1 (ko) | 에이티엠 교환 시스템의 가입자 장치에서의 포트번호설정방법 | |
| JP3134851B2 (ja) | 通信制御装置および通信制御方法 | |
| KR970002748B1 (ko) | 에이티엠(atm) 교환기의 내부셀 생성장치 | |
| KR0134290B1 (ko) | 비동기식 전달 모드 계층을 구현하는 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000704 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |