JP3888741B2 - セル伝送速度デカップリング方法 - Google Patents
セル伝送速度デカップリング方法 Download PDFInfo
- Publication number
- JP3888741B2 JP3888741B2 JP23565797A JP23565797A JP3888741B2 JP 3888741 B2 JP3888741 B2 JP 3888741B2 JP 23565797 A JP23565797 A JP 23565797A JP 23565797 A JP23565797 A JP 23565797A JP 3888741 B2 JP3888741 B2 JP 3888741B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- layer
- transmission
- sar
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、非同期伝送モード(ATM)に用いられるセル伝送速度デカップリング方法に関し、特に、SAR層のスケジューリング情報に基づいて有効セルをPHY層に伝送することによって、ユートピア(universal test and operations PHY interface for ATM：UTOPIA)における分割及び再組立層(SAR layer)と物理層(PHY layer)との間のセル伝送速度をデカップリングし得るセル伝送速度デカップリング方法に関する。
【０００２】
【従来の技術】
広帯域統合サービスデジタル網(Ｂ−ＩＳＤＮ)から供給される高速データ伝送では、交換される必要がある多くの他のデータ伝送率を有する広範囲の応用ができる。B-ISDNに対する基礎技術であるATMは、パケット伝送モードとして多くの論理的連結が一つの物理接面内にマルチプレクシング（多重化）されるようになる。各論理的連結において情報の流れは、一定の大きさのパケット(即ち、セル)より構成される。
【０００３】
ATMは、５−オクテットヘッダ及び４８−オクテットペイロード(即ち、情報長)よりなる一定の大きさの複数のセルを用いる。小さな、また一定の大きさのセルを用いると、次のような長所がある。最初、小さいセルを用いることによって、資源に接近し得る低順位セルより少し遅く高順位セルが到着するため、高順位セルに対する順序遅延を減らし得る。また、セルの大きさが固定され、より効果的に交換され得るため、ATMの高速データの伝送に大きく寄与する。
【０００４】
ホストシステムまたは端末機をATM近距離通信網(ATM local area network：ATM ＬＡＮ)のようなATMネットワークに連結するためには、ATM接続装置が必要であるが、このATM接続装置は、SAR層及びPHY層に分けられる。SAR層は、臨時のメッセージをわけ、大きさが一定の複数のATMセルを生成するか、このATMセルを再組立して一定のATM適応層(ATM adaptive layer：AAL)プロトコル(即ち、AAL１、AAL２、AAL３／４またはAAL５)に基づいて、メッセージを再構成する。PHY層は、SAR層から受取ったATMセルを符号化して、符号化済みのデータを他のSAR層に供給するようになる。このATM連結装置が一定の標準連結プロトコルを従うと、複数の他のPHY層を容易にSAR層に連結し得る。
【０００５】
一方、SAR層とPHY層との間の境界にて、伝送媒体をペイロードできる範囲内でセル速度を適応させるためには、多くの無効セルが追加されるか、または取出される必要がある。これをセル伝送速度デカップリングという。この無効セルは、下記のような標準ヘッダ構造を有する。
【０００６】
【表１】
ここで、第５オクテット：各無効セルのヘッダエラー制御(HEC)信号
SAR層とPHY層との間の境界を隔たるサービスデータ単位(service data unit：SDU)は、有効データの流れである。
【０００７】
また、UTOPIAは、多くの他のPHY層及びSAR層をインタペイシングするように、ATMフォーラムによって提案された標準案である。図１を参考すると、SAR層及びPHY層の一般のUTOPIAに対するブロック図が示されている。ここで、UTOPIAは、分割及び再組立層100及び物理層110を有し、物理層110は、物理層伝送部101及び物理層受信部102より構成される。
【０００８】
多くのＩＣ回路がSAR及び／またはPHY機能を行うため、標準UTOPIAの要求条件を満足させる一般のＩＣ回路を用いて、SAR層をPHY層に容易に連結し得る。しかし、高速SAR層及び低速PHY層に対するＩＣ回路がUTOPIAの標準案に対する要件を満足させても、高速SAR層及び低速PHY層のセルの速度差により連結が妨害されるようになる。
【０００９】
図２を参照すると、高速SAR層と低速PHY層との間のUTOPIAにおいて、セル速度をデカップリングするためのセル伝送速度デカップリング装置200のブロック図が示されている。SAR層からPHY層への送信側では、送信データ(TxData１[７：０]及びTxData２[７：０])、送信セル開始信号(TxSOC)、送信有効信号(TxEnb１及びTxEnb２)、送信充満信号(TxFull１及びTxFull２)及び送信クロック(TxClK)のような送信接続信号がある。一方、PHY層からSAR層への受信側では、受信データ(RxData[７：０])、受信セル開始信号(RxSOC)、受信有効信号(RxEnb)、受信バッファビーム信号(RxEmpty)及び受信クロック(RxClK)のような受信接続信号がある。
【００１０】
送信データTxData１[７：０]及びTxData２[７：０]は、SAR層からPHY層へ伝送されるバイト単位のATMセルデータで、送信セル開始信号TxSOCは、SAR層からPHY層へATMセルの開始を知らせる信号で、送信データTxData１[７：０]に入力されるデータがATMセルの第1番目のバイトである場合、送信セル開始信号が「ＨＩＧＨ」になり、送信有効信号TxEnb１及びTxEnb２は、各々、送信データTxData１[７：０]及びTxData２[７：０]が有効セルデータであることを知らせる信号であり、TxData１[７：０]及び TxData２[７：０]が有効セルデータである場合、対応する送信有効信号TxFull１及びTxFull２が、各々、「ＬＯＷ」に維持される。送信充満信号TxFull１及びTxFull２は、各々、無効セル取出部２及びPHY層が伝送されたデータが満たされていて、これ以上のデータを受取ることができないことを知らせるための信号で、無効セル及びPHY層がこれ以上送信データを受取ることができない始点か、少なくとも４サイクルの前に送信充満信号／TxFull１及びTxFull２は、各々「ＬＯＷ」になり、送信クロックTxClkは、無効セル及びPHY層へのデータ伝送／同期クロック入力である。
【００１１】
受信データRxData[７：０]は、PHY層からSAR層へ伝送されるバイト単位のATMセルデータであり、受信セル開始信号RxSOCは、PHY層からSAR層へATMセルの開始を知らせる信号で、送信データRxData[７：０]がATMセルの第1番目のバイトである場合、「ＨＩＧＨ」になり、受信有効信号RxEnbは、受信データRxData[７：０]が有効セルであることを知らせる信号で、受信データRｘData[７：０]が有効セルデータを有する場合、「ＬＯＷ」状態を維持する。受信バッファビーム信号RxEmptyは、PHY層のPHY受信機のバッファが空いているため、SAR層に伝送するデータがないことをSAR層に知らせる信号で、これは受信バッファビーム信号RxEmptyが発生されると、現サイクルには有効データがないことを意味する。
【００１２】
図３は、図２中の無効セル取出部２の詳細なブロック図で、最初、シフトレジスタ10には、高速セル伝送速度を有するSAR層から伝送されたATMセルデータのうちの５バイトのヘッダデータが臨時に格納され、比較部12に供給される。ATMセルデータのうちの４８バイトのペイロードデータは伝送されるか捨てられる。比較部12は、シフトレジスタ10から供給されたヘッダデータを無効セルのヘッダ構造と比較して、その結果の比較信号を制御部14に供給する。
【００１３】
制御部14は、比較部12からの比較信号に基づいて、制御信号を発生する。この制御信号は、ATMセルデータを伝送するか捨てるための信号としてシフトレジスタ10に供給される。
【００１４】
シフトレジスタ10は、五つ以上のＤフリップフロップが直列に連結され、８ビット単位でATMセルデータを処理する。もしATMセルヘッダデータがないか、ATMセルヘッダデータの一部が入力された状態で、残余セルヘッダデータが入力される場合、制御部14は送信有効信号TxEnbを活性化させ、間歇的に入力されるヘッダデータが連続に配列される。
【００１５】
シフトレジスタ10を通じてATMセルペイロードデータが移動する間、PHY層から第2送信充満信号TxFull２が入力されると、第1送信充満信号TxFull１が活性化され、SAR層で追加的データ入力が遮断されるようになる。
【００１６】
全てのATMセルペイロードデータがSAR層1〜PHY層5に供給されると、第1送信充満信号TxFull１が再び活性化される。
【００１７】
一方、ATMセルヘッダデータの比較信号が入力された現セルが、無効セルである場合、現在の５バイトヘッダデータ及び４８バイトペイロードデータが捨てられ、第2送信充満信号Txfull２が非活性化される。一方、入力された現セルが無効セルでない(即ち、有効セルである)場合、SAR層から入力された先５バイトヘッダデータ及び後４８バイトペイロードデータが第2送信充満信号TxFull２を活性するか否かに基づいて、PHY層に８バイト単位で順次的にシフトされ供給される。
【００１８】
ヘッダデータとは異なり、ペイロードデータを格納する必要がないため、ペイロードデータは、入力される順に移動され、送信データTxData２[７：０]に供給される。送信される間、PHY層にて第2送信充満信号Txfull２が活性化されると、第1送信充満信号TxFull１も活性化され、以降のデータ入力が遮断される。ここで、第１送信充満信号ＴｘＦｕｌｌ１が活性化されても、少なくとも４バイトのセルデータがさらに入力され、シフトレジスタ10に順に入力されるようになる。
【００１９】
しかし、高速SAR層と低速PHY層との間に、無効セル取出部を媒介に、ATMセルデータが送信されるためには、SAR層からのATMセルデータのうちの５バイトのヘッダデータが最初無効セル取出部に入力された後、５バイトのヘッダデータ及び無効セルヘッダ構造の比較結果に基づいて、ATMセルデータのうちの残余４８バイトペイロードデータが送信されるか捨てられるので、無効セル取出部の構造が複雑であり、データ伝送速度も低下されるようになる。これによって、メッセージの実時間サービスも低下されるという不都合がある。
【００２０】
【発明が解決しようとする課題】
従って、本発明の主な目的は、分割及び再組立(SAR)層のスケジューリング情報に基づいて有効セルを送信し、SAR層と物理（PHY）層との間のセル伝送速度を効果的にデカップリングすることによって、異なるセル伝送速度を有するSAR層とPHY層との間でATMセルデータを送信し得るセル伝送速度デカップリング方法を提供することにある。
【００２１】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、非同期伝送モード(ATM)に用いられ、ユートピア(universal test and operations PHY interface for ATM：UTOPIA)における高速セル伝送速度の分割及び再組立層(SAR layer)と低速セル伝送の物理層(PHY layer)との間のセル伝送速度を効果的にデカップリングするセル伝送速度デカップリング方法であって、
前記SAR層と前記PHY層との間の境界で伝送媒体の利用可能なペイロード容量に伝送速度を適応させるため、無効セルを挿入し、前記無効セル及び有効セルに対する情報を表す前記SAR層の帯域幅割当テーブルに基づいて、セルデータに対するスケジューリングを行って、スケジューリング情報を発生する第１過程と、
前記スケジューリング情報から前記有効セルの有効セル情報を検出する第２過程と、
前記有効セル情報に基づいて、前記有効セルの数を表すセル制御信号を発生する第３過程と、
前記セル制御信号に基づいて前記無効セルを捨て、前記有効セルを前記PHY層に伝送する第４過程とを有することを特徴とするセル伝送速度デカップリング方法が提供される。
【００２２】
【発明の実施の形態】
以下、本発明の好適実施例について図面を参照しながらより詳しく説明する。
【００２３】
図４を参考すると、本発明によるユートピア(UTOPIA)における分割及び再組立(SAR)層１と物理層(PHY)５との間のセル伝送速度をデカップリングするセル伝送速度デカップリング装置のブロック図である。ここで、無効セル処理部６は、SAR層１とPHY層5内に含まれたPHY層送信部３との間に挿入され、セル伝送速度は、SAR層1の帯域幅割当テーブルに基づいてスケジューリング情報を用いてデカップリングされる。図２及び図４の違いは、無効セル処理部６が図２に示した無効セル取出部の代わりに使われていることだけである。
【００２４】
無効セル処理部６は、SAR層１から入力された帯域幅割当テーブルに基づいて、セルデータに対するスケジューリングを行って、スケジューリング情報を発生する。ここで、帯域幅割当テーブルは、有効セル及び無効セルの情報を表す。無効セルは、SAR層1とPHY層5との間の境界で、伝送媒体をペイロードできる範囲の限度までセル伝送速度をデカップリングさせるために、複数の無効セルが挿入される。無効セル処理部６は、スケジューリング情報によって無効セルは捨て有効セルを送る。
【００２５】
図５には、SAR層１にあるセルデータの帯域幅割当テーブルの一実施例が示されている。帯域幅割当テーブルにおいて、有効データは、初めの2行にある２０セルを用いて有効セルに対する有効セルに対する有効セル情報を発生し、残余行の残余の４０個のセルには、無効セルが埋め込まれる。従って、伝送されるセルの数を数え、帯域幅割当テーブルに基づいて、２１行目〜６０番目のセルを捨てることによって、無効セルを容易に取除くことができる。即ち、SARヘッダから供給された全てのセルヘッダを検出しなくても、有効セルの数を用いて捨てられるべき無効セルの数を得ることができる。セルの数はSAR層１から供給された送信セル開始信号TxSOCが入力される始点で伝送されるセルの数を数えると得ることができる。
【００２６】
図６には、本発明によってUTOPIAにおいて、SAR層とPHY層間のセル伝送速度のデカップリング方法に対する流れ図が示されている。セル伝送速度は、ATMセルの送信速度を表す。
【００２７】
最初、ステップＳ１において、高速セル前伝送速度を有するSAR層１の帯域幅割当テーブルに基づいて、SAR層から供給されたセルデータに対するスケジューリングを行って、有効セル及び無効セルに対するスケジューリング情報を生成する。ステップＳ２においては、スケジューリング情報に基づいて、有効セルに対する有効セル情報を検出する。ステップＳ３では、有効セルに対する有効セル情報に基づいて、有効セルの数を表すセル制御信号が発生される。ステップ４では、SAR層１から無効セル処理部６に供給された送信セル開始信号TxSOCが検出されると、この送信セル開始信号に応じて伝送セルの数を数えて伝送セルの数を発生し、ステップにおいては、伝送セルの数をセル制御信号と比較した後、セル制御信号に基づいて、無効セルを捨て有効セルをPHY層５に送信する。
【００２８】
上記において、本発明の好適な実施の形態について説明したが、本発明の請求範囲を逸脱することなく、当業者は種々の改変をなし得るであろう。
【００２９】
【発明の効果】
従って、本発明によれば、分割及び再組立層のスケジューリング情報に基づいて有効セルを送信し、SAR層と物理層との間のセル伝送速度をデカップリングすることによって、異なるセル伝送速度を有するSAR層とPHY層との間でATMセルデータを効果的に送信することができる。
【図面の簡単な説明】
【図１】従来技術に基づいて、分割及び再組立層と物理層との間のユートピア(UTOPIA)を示したブロック図。
【図２】従来のUTOPIAにおける高速SAR層とPHY層との間にセル速度をデカップリングする装置を表すブロック図。
【図３】図２中の無効セル取出部のブロック図。
【図４】本発明によって、UTOPIAで高速SAR層と低速PHY層との間にセル速度をデカップリングさせるためのセル伝送速度デカップリング装置のブロック図。
【図５】 SAR層でセルデータに対する例示的な帯域幅割当テーブルを示した例示図。
【図６】本発明によってUTOPIAでSAR層とPHY層との間にセル速度をデカップリングさせるための流れ図。
【符号の説明】
１ 分割及び再組立層(ＳＡＲ層)
２ 無効セル取出部
３ ＰＨＹ層伝送部
４ 物理層受信部
５ 物理層(ＰＨＹ層)
６ 無効セル処理部
１０ シフトレジスタ
１２ 比較部
１４ 制御部
１００ 分割及び再組立層(ＳＡＲ層)
１０１ ＰＨＹ層伝送部
１０２ 物理層受信部
１１０ 物理層(ＰＨＹ層)
【発明の属する技術分野】
本発明は、非同期伝送モード(ATM)に用いられるセル伝送速度デカップリング方法に関し、特に、SAR層のスケジューリング情報に基づいて有効セルをPHY層に伝送することによって、ユートピア(universal test and operations PHY interface for ATM：UTOPIA)における分割及び再組立層(SAR layer)と物理層(PHY layer)との間のセル伝送速度をデカップリングし得るセル伝送速度デカップリング方法に関する。
【０００２】
【従来の技術】
広帯域統合サービスデジタル網(Ｂ−ＩＳＤＮ)から供給される高速データ伝送では、交換される必要がある多くの他のデータ伝送率を有する広範囲の応用ができる。B-ISDNに対する基礎技術であるATMは、パケット伝送モードとして多くの論理的連結が一つの物理接面内にマルチプレクシング（多重化）されるようになる。各論理的連結において情報の流れは、一定の大きさのパケット(即ち、セル)より構成される。
【０００３】
ATMは、５−オクテットヘッダ及び４８−オクテットペイロード(即ち、情報長)よりなる一定の大きさの複数のセルを用いる。小さな、また一定の大きさのセルを用いると、次のような長所がある。最初、小さいセルを用いることによって、資源に接近し得る低順位セルより少し遅く高順位セルが到着するため、高順位セルに対する順序遅延を減らし得る。また、セルの大きさが固定され、より効果的に交換され得るため、ATMの高速データの伝送に大きく寄与する。
【０００４】
ホストシステムまたは端末機をATM近距離通信網(ATM local area network：ATM ＬＡＮ)のようなATMネットワークに連結するためには、ATM接続装置が必要であるが、このATM接続装置は、SAR層及びPHY層に分けられる。SAR層は、臨時のメッセージをわけ、大きさが一定の複数のATMセルを生成するか、このATMセルを再組立して一定のATM適応層(ATM adaptive layer：AAL)プロトコル(即ち、AAL１、AAL２、AAL３／４またはAAL５)に基づいて、メッセージを再構成する。PHY層は、SAR層から受取ったATMセルを符号化して、符号化済みのデータを他のSAR層に供給するようになる。このATM連結装置が一定の標準連結プロトコルを従うと、複数の他のPHY層を容易にSAR層に連結し得る。
【０００５】
一方、SAR層とPHY層との間の境界にて、伝送媒体をペイロードできる範囲内でセル速度を適応させるためには、多くの無効セルが追加されるか、または取出される必要がある。これをセル伝送速度デカップリングという。この無効セルは、下記のような標準ヘッダ構造を有する。
【０００６】
【表１】
SAR層とPHY層との間の境界を隔たるサービスデータ単位(service data unit：SDU)は、有効データの流れである。
【０００７】
また、UTOPIAは、多くの他のPHY層及びSAR層をインタペイシングするように、ATMフォーラムによって提案された標準案である。図１を参考すると、SAR層及びPHY層の一般のUTOPIAに対するブロック図が示されている。ここで、UTOPIAは、分割及び再組立層100及び物理層110を有し、物理層110は、物理層伝送部101及び物理層受信部102より構成される。
【０００８】
多くのＩＣ回路がSAR及び／またはPHY機能を行うため、標準UTOPIAの要求条件を満足させる一般のＩＣ回路を用いて、SAR層をPHY層に容易に連結し得る。しかし、高速SAR層及び低速PHY層に対するＩＣ回路がUTOPIAの標準案に対する要件を満足させても、高速SAR層及び低速PHY層のセルの速度差により連結が妨害されるようになる。
【０００９】
図２を参照すると、高速SAR層と低速PHY層との間のUTOPIAにおいて、セル速度をデカップリングするためのセル伝送速度デカップリング装置200のブロック図が示されている。SAR層からPHY層への送信側では、送信データ(TxData１[７：０]及びTxData２[７：０])、送信セル開始信号(TxSOC)、送信有効信号(TxEnb１及びTxEnb２)、送信充満信号(TxFull１及びTxFull２)及び送信クロック(TxClK)のような送信接続信号がある。一方、PHY層からSAR層への受信側では、受信データ(RxData[７：０])、受信セル開始信号(RxSOC)、受信有効信号(RxEnb)、受信バッファビーム信号(RxEmpty)及び受信クロック(RxClK)のような受信接続信号がある。
【００１０】
送信データTxData１[７：０]及びTxData２[７：０]は、SAR層からPHY層へ伝送されるバイト単位のATMセルデータで、送信セル開始信号TxSOCは、SAR層からPHY層へATMセルの開始を知らせる信号で、送信データTxData１[７：０]に入力されるデータがATMセルの第1番目のバイトである場合、送信セル開始信号が「ＨＩＧＨ」になり、送信有効信号TxEnb１及びTxEnb２は、各々、送信データTxData１[７：０]及びTxData２[７：０]が有効セルデータであることを知らせる信号であり、TxData１[７：０]及び TxData２[７：０]が有効セルデータである場合、対応する送信有効信号TxFull１及びTxFull２が、各々、「ＬＯＷ」に維持される。送信充満信号TxFull１及びTxFull２は、各々、無効セル取出部２及びPHY層が伝送されたデータが満たされていて、これ以上のデータを受取ることができないことを知らせるための信号で、無効セル及びPHY層がこれ以上送信データを受取ることができない始点か、少なくとも４サイクルの前に送信充満信号／TxFull１及びTxFull２は、各々「ＬＯＷ」になり、送信クロックTxClkは、無効セル及びPHY層へのデータ伝送／同期クロック入力である。
【００１１】
受信データRxData[７：０]は、PHY層からSAR層へ伝送されるバイト単位のATMセルデータであり、受信セル開始信号RxSOCは、PHY層からSAR層へATMセルの開始を知らせる信号で、送信データRxData[７：０]がATMセルの第1番目のバイトである場合、「ＨＩＧＨ」になり、受信有効信号RxEnbは、受信データRxData[７：０]が有効セルであることを知らせる信号で、受信データRｘData[７：０]が有効セルデータを有する場合、「ＬＯＷ」状態を維持する。受信バッファビーム信号RxEmptyは、PHY層のPHY受信機のバッファが空いているため、SAR層に伝送するデータがないことをSAR層に知らせる信号で、これは受信バッファビーム信号RxEmptyが発生されると、現サイクルには有効データがないことを意味する。
【００１２】
図３は、図２中の無効セル取出部２の詳細なブロック図で、最初、シフトレジスタ10には、高速セル伝送速度を有するSAR層から伝送されたATMセルデータのうちの５バイトのヘッダデータが臨時に格納され、比較部12に供給される。ATMセルデータのうちの４８バイトのペイロードデータは伝送されるか捨てられる。比較部12は、シフトレジスタ10から供給されたヘッダデータを無効セルのヘッダ構造と比較して、その結果の比較信号を制御部14に供給する。
【００１３】
制御部14は、比較部12からの比較信号に基づいて、制御信号を発生する。この制御信号は、ATMセルデータを伝送するか捨てるための信号としてシフトレジスタ10に供給される。
【００１４】
シフトレジスタ10は、五つ以上のＤフリップフロップが直列に連結され、８ビット単位でATMセルデータを処理する。もしATMセルヘッダデータがないか、ATMセルヘッダデータの一部が入力された状態で、残余セルヘッダデータが入力される場合、制御部14は送信有効信号TxEnbを活性化させ、間歇的に入力されるヘッダデータが連続に配列される。
【００１５】
シフトレジスタ10を通じてATMセルペイロードデータが移動する間、PHY層から第2送信充満信号TxFull２が入力されると、第1送信充満信号TxFull１が活性化され、SAR層で追加的データ入力が遮断されるようになる。
【００１６】
全てのATMセルペイロードデータがSAR層1〜PHY層5に供給されると、第1送信充満信号TxFull１が再び活性化される。
【００１７】
一方、ATMセルヘッダデータの比較信号が入力された現セルが、無効セルである場合、現在の５バイトヘッダデータ及び４８バイトペイロードデータが捨てられ、第2送信充満信号Txfull２が非活性化される。一方、入力された現セルが無効セルでない(即ち、有効セルである)場合、SAR層から入力された先５バイトヘッダデータ及び後４８バイトペイロードデータが第2送信充満信号TxFull２を活性するか否かに基づいて、PHY層に８バイト単位で順次的にシフトされ供給される。
【００１８】
ヘッダデータとは異なり、ペイロードデータを格納する必要がないため、ペイロードデータは、入力される順に移動され、送信データTxData２[７：０]に供給される。送信される間、PHY層にて第2送信充満信号Txfull２が活性化されると、第1送信充満信号TxFull１も活性化され、以降のデータ入力が遮断される。ここで、第１送信充満信号ＴｘＦｕｌｌ１が活性化されても、少なくとも４バイトのセルデータがさらに入力され、シフトレジスタ10に順に入力されるようになる。
【００１９】
しかし、高速SAR層と低速PHY層との間に、無効セル取出部を媒介に、ATMセルデータが送信されるためには、SAR層からのATMセルデータのうちの５バイトのヘッダデータが最初無効セル取出部に入力された後、５バイトのヘッダデータ及び無効セルヘッダ構造の比較結果に基づいて、ATMセルデータのうちの残余４８バイトペイロードデータが送信されるか捨てられるので、無効セル取出部の構造が複雑であり、データ伝送速度も低下されるようになる。これによって、メッセージの実時間サービスも低下されるという不都合がある。
【００２０】
【発明が解決しようとする課題】
従って、本発明の主な目的は、分割及び再組立(SAR)層のスケジューリング情報に基づいて有効セルを送信し、SAR層と物理（PHY）層との間のセル伝送速度を効果的にデカップリングすることによって、異なるセル伝送速度を有するSAR層とPHY層との間でATMセルデータを送信し得るセル伝送速度デカップリング方法を提供することにある。
【００２１】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、非同期伝送モード(ATM)に用いられ、ユートピア(universal test and operations PHY interface for ATM：UTOPIA)における高速セル伝送速度の分割及び再組立層(SAR layer)と低速セル伝送の物理層(PHY layer)との間のセル伝送速度を効果的にデカップリングするセル伝送速度デカップリング方法であって、
前記SAR層と前記PHY層との間の境界で伝送媒体の利用可能なペイロード容量に伝送速度を適応させるため、無効セルを挿入し、前記無効セル及び有効セルに対する情報を表す前記SAR層の帯域幅割当テーブルに基づいて、セルデータに対するスケジューリングを行って、スケジューリング情報を発生する第１過程と、
前記スケジューリング情報から前記有効セルの有効セル情報を検出する第２過程と、
前記有効セル情報に基づいて、前記有効セルの数を表すセル制御信号を発生する第３過程と、
前記セル制御信号に基づいて前記無効セルを捨て、前記有効セルを前記PHY層に伝送する第４過程とを有することを特徴とするセル伝送速度デカップリング方法が提供される。
【００２２】
【発明の実施の形態】
以下、本発明の好適実施例について図面を参照しながらより詳しく説明する。
【００２３】
図４を参考すると、本発明によるユートピア(UTOPIA)における分割及び再組立(SAR)層１と物理層(PHY)５との間のセル伝送速度をデカップリングするセル伝送速度デカップリング装置のブロック図である。ここで、無効セル処理部６は、SAR層１とPHY層5内に含まれたPHY層送信部３との間に挿入され、セル伝送速度は、SAR層1の帯域幅割当テーブルに基づいてスケジューリング情報を用いてデカップリングされる。図２及び図４の違いは、無効セル処理部６が図２に示した無効セル取出部の代わりに使われていることだけである。
【００２４】
無効セル処理部６は、SAR層１から入力された帯域幅割当テーブルに基づいて、セルデータに対するスケジューリングを行って、スケジューリング情報を発生する。ここで、帯域幅割当テーブルは、有効セル及び無効セルの情報を表す。無効セルは、SAR層1とPHY層5との間の境界で、伝送媒体をペイロードできる範囲の限度までセル伝送速度をデカップリングさせるために、複数の無効セルが挿入される。無効セル処理部６は、スケジューリング情報によって無効セルは捨て有効セルを送る。
【００２５】
図５には、SAR層１にあるセルデータの帯域幅割当テーブルの一実施例が示されている。帯域幅割当テーブルにおいて、有効データは、初めの2行にある２０セルを用いて有効セルに対する有効セルに対する有効セル情報を発生し、残余行の残余の４０個のセルには、無効セルが埋め込まれる。従って、伝送されるセルの数を数え、帯域幅割当テーブルに基づいて、２１行目〜６０番目のセルを捨てることによって、無効セルを容易に取除くことができる。即ち、SARヘッダから供給された全てのセルヘッダを検出しなくても、有効セルの数を用いて捨てられるべき無効セルの数を得ることができる。セルの数はSAR層１から供給された送信セル開始信号TxSOCが入力される始点で伝送されるセルの数を数えると得ることができる。
【００２６】
図６には、本発明によってUTOPIAにおいて、SAR層とPHY層間のセル伝送速度のデカップリング方法に対する流れ図が示されている。セル伝送速度は、ATMセルの送信速度を表す。
【００２７】
最初、ステップＳ１において、高速セル前伝送速度を有するSAR層１の帯域幅割当テーブルに基づいて、SAR層から供給されたセルデータに対するスケジューリングを行って、有効セル及び無効セルに対するスケジューリング情報を生成する。ステップＳ２においては、スケジューリング情報に基づいて、有効セルに対する有効セル情報を検出する。ステップＳ３では、有効セルに対する有効セル情報に基づいて、有効セルの数を表すセル制御信号が発生される。ステップ４では、SAR層１から無効セル処理部６に供給された送信セル開始信号TxSOCが検出されると、この送信セル開始信号に応じて伝送セルの数を数えて伝送セルの数を発生し、ステップにおいては、伝送セルの数をセル制御信号と比較した後、セル制御信号に基づいて、無効セルを捨て有効セルをPHY層５に送信する。
【００２８】
上記において、本発明の好適な実施の形態について説明したが、本発明の請求範囲を逸脱することなく、当業者は種々の改変をなし得るであろう。
【００２９】
【発明の効果】
従って、本発明によれば、分割及び再組立層のスケジューリング情報に基づいて有効セルを送信し、SAR層と物理層との間のセル伝送速度をデカップリングすることによって、異なるセル伝送速度を有するSAR層とPHY層との間でATMセルデータを効果的に送信することができる。
【図面の簡単な説明】
【図１】従来技術に基づいて、分割及び再組立層と物理層との間のユートピア(UTOPIA)を示したブロック図。
【図２】従来のUTOPIAにおける高速SAR層とPHY層との間にセル速度をデカップリングする装置を表すブロック図。
【図３】図２中の無効セル取出部のブロック図。
【図４】本発明によって、UTOPIAで高速SAR層と低速PHY層との間にセル速度をデカップリングさせるためのセル伝送速度デカップリング装置のブロック図。
【図５】 SAR層でセルデータに対する例示的な帯域幅割当テーブルを示した例示図。
【図６】本発明によってUTOPIAでSAR層とPHY層との間にセル速度をデカップリングさせるための流れ図。
【符号の説明】
１ 分割及び再組立層(ＳＡＲ層)
２ 無効セル取出部
３ ＰＨＹ層伝送部
４ 物理層受信部
５ 物理層(ＰＨＹ層)
６ 無効セル処理部
１０ シフトレジスタ
１２ 比較部
１４ 制御部
１００ 分割及び再組立層(ＳＡＲ層)
１０１ ＰＨＹ層伝送部
１０２ 物理層受信部
１１０ 物理層(ＰＨＹ層)
Claims (2)
- 非同期伝送モード(ATM)に用いられ、ユートピア(universal test and operations PHY interface for ATM：UTOPIA)における高速セル伝送速度の分割及び再組立層(SAR layer)と低速セル伝送の物理層(PHY layer)との間のセル伝送速度を効果的にデカップリングするセル伝送速度デカップリング方法であって、
前記SAR層と前記PHY層との間の境界で伝送媒体の利用可能なペイロード容量に伝送速度を適応させるため、無効セルを挿入し、前記無効セル及び有効セルに対する情報を表す前記SAR層の帯域幅割当テーブルに基づいて、セルデータに対するスケジューリングを行って、スケジューリング情報を発生する第１過程と、
前記スケジューリング情報から前記有効セルの有効セル情報を検出する第２過程と、
前記有効セル情報に基づいて、前記有効セルの数を表すセル制御信号を発生する第３過程と、
前記セル制御信号に基づいて前記無効セルを捨て、前記有効セルを前記PHY層に伝送する第４過程とを有することを特徴とするセル伝送速度デカップリング方法。 - 前記第４過程が、
前記SAR層から入力された、前記SAR層から前記PHY層にATMセルの開始を報知する信号である前記セル伝送開始信号TxSOCを検出する第４ａ過程と、
前記セル伝送開始信号TxSOCに基づいて、伝送セルの数をカウントし、前記伝送セルの数を発生する第４ｂ過程と、
前記伝送セルの数を、前記セル制御信号と比較する第４ｃ過程とを有することを特徴とする請求項1に記載のセル伝送速度デカップリング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996-37619 | 1996-08-31 | ||
| KR1019960037619A KR0185868B1 (ko) | 1996-08-31 | 1996-08-31 | 유토피아 접면에서의 분할 및 조립 계층과 물리계층간의 속도정합방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107799A JPH10107799A (ja) | 1998-04-24 |
| JP3888741B2 true JP3888741B2 (ja) | 2007-03-07 |
Family
ID=19472348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23565797A Expired - Fee Related JP3888741B2 (ja) | 1996-08-31 | 1997-09-01 | セル伝送速度デカップリング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5974047A (ja) |
| JP (1) | JP3888741B2 (ja) |
| KR (1) | KR0185868B1 (ja) |
| GB (1) | GB2317534B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690670B1 (en) * | 1998-03-13 | 2004-02-10 | Paradyne Corporation | System and method for transmission between ATM layer devices and PHY layer devices over a serial bus |
| KR20000045636A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 아이엠티-2000제어국의 에이티엠 계층 정합 장치 |
| EP1065845A3 (en) * | 1999-06-30 | 2003-08-06 | Nec Corporation | Shooting blanks method for high throughput in input-queued switches |
| KR20010064005A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 차세대 이동통신 기지국 시스템의 에스에이알 프로세서의유토피아 정합 장치 |
| US20020136220A1 (en) * | 2000-10-02 | 2002-09-26 | Shakuntala Anjanaiah | Apparatus and method for an interface unit for data transfer between data processing units in the asynchronous transfer mode and in the I/O mode |
| KR100460496B1 (ko) * | 2000-12-21 | 2004-12-08 | 엘지전자 주식회사 | 에이티엠 교환기 가입자 장치에서 비정상적 제어셀 복구장치 및 방법 |
| JP3738736B2 (ja) * | 2002-02-15 | 2006-01-25 | 日本電気株式会社 | ユートピアバスセルカウンタ回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418786A (en) * | 1994-06-17 | 1995-05-23 | Motorola, Inc. | Asynchronous transfer mode (ATM) method and apparatus for communicating status bytes in a manner compatible with the utopia protocol |
| US5485456A (en) * | 1994-10-21 | 1996-01-16 | Motorola, Inc. | Asynchronous transfer mode (ATM) system having an ATM device coupled to multiple physical layer devices |
| US5568470A (en) * | 1995-04-28 | 1996-10-22 | Digital Equipment Corporation | Method for controlled-latency transfer of transmitt ATM traffic and synchronous feedback over a physical interface |
| US5600650A (en) * | 1995-07-07 | 1997-02-04 | Sun Microsystems, Inc. | Method and apparatus for synthesizing clock signals for use with an asynchronous transfer mode system having selectable data transmission rates |
| US5796735A (en) * | 1995-08-28 | 1998-08-18 | Integrated Device Technology, Inc. | System and method for transmission rate control in a segmentation and reassembly (SAR) circuit under ATM protocol |
-
1996
- 1996-08-31 KR KR1019960037619A patent/KR0185868B1/ko not_active IP Right Cessation
-
1997
- 1997-09-01 GB GB9718535A patent/GB2317534B/en not_active Expired - Fee Related
- 1997-09-01 JP JP23565797A patent/JP3888741B2/ja not_active Expired - Fee Related
- 1997-09-02 US US08/922,980 patent/US5974047A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980017802A (ko) | 1998-06-05 |
| GB2317534B (en) | 2000-08-09 |
| GB2317534A (en) | 1998-03-25 |
| GB9718535D0 (en) | 1997-11-05 |
| JPH10107799A (ja) | 1998-04-24 |
| US5974047A (en) | 1999-10-26 |
| KR0185868B1 (ko) | 1999-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6108336A (en) | AAL-5 SSCS for AAL-1 and AAL-2 in ATM networks | |
| US6075798A (en) | Extended header for use in ATM adaptation layer type 2 packets | |
| JP3920436B2 (ja) | Ａｔｍネットワークにおける交換装置、トラフィック管理デバイスおよび交換方法 | |
| US6201813B1 (en) | Method and apparatus for using ATM queues for segmentation and reassembly of data frames | |
| US6289016B1 (en) | Method for eliminating misconcatenation of partial packets in AAL2 and partial packet with channel identifier | |
| US6282196B1 (en) | Dynamic build-out approach for use in packet voice systems | |
| US6032272A (en) | Method and apparatus for performing packet based policing | |
| WO2000052956A1 (en) | Method for interfacing an atm network to a pc by implementing the atm segmentation and reassembly functions in pc system software | |
| JP3888741B2 (ja) | セル伝送速度デカップリング方法 | |
| EP0907298A1 (en) | Method and apparatus for detecting timeout of ATM reception packet | |
| EP0794685A1 (en) | Maniplulation of header field in AMT cell | |
| US20020172202A1 (en) | Apparatus and method for operating a timer of communication system | |
| KR0123227B1 (ko) | Aal계층의 송신 인터페이스장치 | |
| KR100204488B1 (ko) | 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 및 그 제거방법 | |
| KR100221330B1 (ko) | 에이에이엘 계층의 분할 및 재결합이들 셀 제거에 의한 잔여 대역폭의 효율적 이용방법 | |
| KR0123223B1 (ko) | Aal3/4 수신처리장치 | |
| KR0123233B1 (ko) | Atm통신방식의 sar 수신에러 처리장치 | |
| JP2828139B2 (ja) | Ａｔｍ通信装置およびセル廃棄方法 | |
| KR0123224B1 (ko) | Atm통신방식의 all5 sar 수신처리장치 | |
| KR0123226B1 (ko) | Aal 계층의 수신 인터페이스장치 및 방법 | |
| KR0123225B1 (ko) | Atm 통신방식의 sar 길이에러 검출장치 | |
| KR100221329B1 (ko) | 비동기 전송모드 통신방식 네트워크 인터페이스 카드에서의 실시간 동영상 데이터 처리장치 | |
| KR970002722B1 (ko) | Atm 통신방식의 sar 수신처리장치 | |
| KR0123229B1 (ko) | Atm통신방식의 상위계층 인터페이스 장치 및 방법 | |
| KR0129182B1 (ko) | Sscop부계층의 pdu생성회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |