JP3087318U

JP3087318U - 複数層チップインダクターの改良構造

Info

Publication number: JP3087318U
Application number: JP2002000144U
Authority: JP
Inventors: 李明宗
Original assignee: 李明宗
Priority date: 2002-01-16
Filing date: 2002-01-16
Publication date: 2002-08-02
Anticipated expiration: 2008-01-16

Abstract

(57)【要約】【課題】開放性磁力線を生じることによってチップイ
ンダクターの耐電流特性を改善し、且つ保留する非遮蔽
性区域の比例をコントロールすることによってインピー
ダンス値と耐電流性との間の関係を制御する目的を図
る。【解決手段】複数枚の基板体２同士を積み重ねて形成
され、基板体２の内層として磁性材料または非磁性材料
を使用すると共に、内電極回路の側に電気特性のニーズ
に従って所定の比例の非磁性材料または磁性材料を印刷
し、且つ低温共焼き陶磁器技術によって前記素子を共焼
きして陶磁器パッケージングのチップを作成すると共
に、素子のパッケージング表面に非遮蔽性区域を形成す
る。

Description

【考案の詳細な説明】

【０００１】

【考案の属する技術分野】

本考案は複数層チップインダクターの改良構造に係わり、特に複数種の陶磁器材料を共焼きすることによって形成されるチップインダクター素子と当該素子の作成方法に関するものであり、それは非磁性材料の無遮蔽特性によって磁力線の外方への漏れる原理により耐電流特性を向上する効果を得られる。

【０００２】

【従来の技術およびその課題】

耐電流値（Current Carry Capability）は電子素子の１つの大切な電気仕様であるが、素子のインピーダンス値と耐電流値とがしばしば反比例の関係を呈するようになっている。

【０００３】図１と図２に示すように、一般のインダクター素子には上カバー４と下カバー６と複数枚の基板５を含み、それらはすべてソフトフェライト（軟質磁性材料）磁性材料を採用し、且つ前記基板５に内電極５１が印刷形成され、その簡単な製造方法と特殊な遮蔽性によって内電極５１を保護し、遮蔽性を有する複数層チップインダクター素子を作成するが、閉鎖式の磁界の下で容易に磁気飽和を形成すると共に、耐電流性を低下させる課題を有する。

【０００４】そのため、前記の従来物にはやはり多くの欠陥を有し、好ましいデザインではなく、改良される要請がどんどん出てくるようになっている。

【０００５】本考案の考案者は前記の従来物の生じる課題に鑑みて改良することに没頭し、多年間の研究を積み重ねた結果、とうとう本考案のような物品を提出するに至った。

【０００６】

【課題を解決するための手段】

前記の諸課題を解消できる本考案による複数層チップインダクターの改良構造は、現有の低温共焼き陶磁器技術（Low Temperature Co-Fired Ceramic、LTC C）を利用して実際のニーズに従って複数種の陶磁器材料（例えば磁性材料と非磁性材料のこと）を採用して共焼きしてチップインダクター素子を製造する。

【０００７】本考案は、陶磁器共焼き技術を利用して素子のパッケージング表面に非遮蔽性区域を形成し、当該区域に開放性磁力線が形成可能であるため、チップインダクターの耐電流特性を改善でき、且つ保留する非遮蔽性区域の比例をコントロールすることによって適当にインピーダンス値と耐電流特性との間の関係をコントロール可能にすることを特徴とする複数層チップインダクターの改良構造を提供することをその主要な目的とする。

【０００８】

【実施例】

図３と図４に示すように、本考案による複数層チップインダクターの改良構造の場合では、磁性材料（または非磁性材料）の上カバー基板１と下カバー基板３との間に複数枚の基板体同士２を積み重ねて形成し、且つ前記基板体２の数量が所要する巻回数に従って積み重ねて設定される。そのうち、前記基板体２においてその内層２１が磁性材料（または非磁性材料）よりなると共に、当該内層の両側の外周縁部における枠フレーム２３に、対応する非磁性材料（または磁性材料）を印刷し、且つ前記内層２１と枠フレーム２３の接続する部位における適所に回路形の内電極２２を製造形成し、前記基板体２の内層２１と枠フレーム２３の材質として対応印刷される非磁性材料と磁性材料を採用し、磁性および非磁性の性質を共焼きして陶磁器パッケージングチップを形成するように加工する。

【０００９】そのうち、前記上カバー基板と下カバー基板と基板体としてデザインのニーズに従って適当に磁性材料または非磁性材料を採用でき、前記素子同士の積み重ねることにより、低温共焼き陶磁器技術（LTCC）を利用して素子パッケージング表面に非遮蔽性区域を形成し、当該区域において開放性磁力線を形成できるので、チップインダターの耐電流特性を改善し、保留する非遮蔽性区域の比例をコントロールすることによって適当にインピーダンス値と耐電流特性との間の関係をコントロールできるようになっている。また、従来のチップインダターと本考案のチップインダターとを異なるインピーダンス値の条件下で測定し得た対応する耐電流値の比較結果が表１（従来物と本考案のインダクターを測定し得た耐電流値の比較）に示され、この表１に示されることから分かるように、同じインピーダンス値の下で本考案によるチップインダターより測定し得た耐電流値が従来のチップインダターを測定し得た耐電流値より高くなっているので、本考案が確かにチップインダターの耐電流特性を改善でき、進歩性を有する。これは寸法３．２ｘ１．６ｘ１．１を例とする場合の電気特性の比較結果である。

【００１０】

【表１】

【００１１】

【考案の効果】

本考案による複数層チップインダクターの改良構造による場合、陶磁器共焼き技術を利用して素子のパッケージング表面に非遮蔽性区域を形成し、当該区域に開放性磁力線を生じられるため、チップインダクターの耐電流特性を改善できる。また、本考案による複数層チップインダクターの改良構造による場合、複数種の陶磁器材料を共焼きしてチップインダターを製造し、それは非磁性材料の無遮蔽特性を利用して磁力線の外部への漏れる原理に基づき、耐電流特性を向上する目的を達成できる。

【図面の簡単な説明】

【図１】従来の複数層チップインダクターの構造を示
す分解斜視図である。

【図２】従来の複数層チップインダクターの製造プロ
セスを示すフローチャートである。

【図３】本考案の複数層チップインダクターの構造を
示す分解斜視図である。

【図４】本考案の複数層チップインダクターの製造プ
ロセスを示すフローチャートである。

【符号の説明】

１・・・上カバー基板２・・・基板体３・・・下カバー基板４・・・上カバー５・・・基板６・・・下カバー２１・・内層２２・・内電極２３・・枠フレーム５１・・内電極

Claims

【実用新案登録請求の範囲】

【請求項１】上カバー基板と下カバー基板との間に複
数枚の基板体を積み重ねて形成される複数層チップイン
ダクターにおいて、前記基板体の内層が磁性材料よりなり、且つ電気特性の
ニーズに従って前記内層の両側の外周縁部の枠フレーム
部分における所定の比例の部分に非磁性材料を印刷し、
前記磁性材料と前記非磁性材料との接続する部分におけ
る適所に回路形の内電極を作成形成すると共に、低温共焼き陶磁器技術によって前記素子の積み重ねて形
成される物品を陶磁器パッケージングのチップに形成さ
せるように加工し、且つ素子のパッケージング表面に非
遮蔽性区域を形成させることによって前記区域に開放性
磁力線を生じさせることによりチップインダクターの耐
電流特性を向上することを特徴とする、複数層チップイ
ンダクターの改良構造。
【請求項２】前記内層の材料として非磁性材料を採用
可能で、その外周縁部の枠フレーム部分に、対応する磁
性材料を印刷形成することによって、磁性と非磁性の材
料を共に焼き付けて１つの陶磁器パッケージングチップ
を形成するように加工することを特徴とする、請求項１
に記載の複数層チップインダクターの改良構造。
【請求項３】前記上カバー基板と前記下カバー基板と
してニーズに従って磁性材料と非磁性材料とを適当に選
択採用することを特徴とする、請求項１に記載の複数層
チップインダクターの改良構造。