JP3084774B2 - Driving method of plasma display panel - Google Patents

Driving method of plasma display panel

Info

Publication number
JP3084774B2
JP3084774B2 JP8216291A JP8216291A JP3084774B2 JP 3084774 B2 JP3084774 B2 JP 3084774B2 JP 8216291 A JP8216291 A JP 8216291A JP 8216291 A JP8216291 A JP 8216291A JP 3084774 B2 JP3084774 B2 JP 3084774B2
Authority
JP
Japan
Prior art keywords
discharge
pulse
erasing
plasma display
erase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8216291A
Other languages
Japanese (ja)
Other versions
JPH04315196A (en
Inventor
與志雄 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8216291A priority Critical patent/JP3084774B2/en
Publication of JPH04315196A publication Critical patent/JPH04315196A/en
Application granted granted Critical
Publication of JP3084774B2 publication Critical patent/JP3084774B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、近年進展が著しいパー
ソナルコンピュータやオフィスワークステーション、な
いしは将来の発展が期待されている壁掛けテレビ等に用
いられる、いわゆるドットマトリクスタイプのメモリー
型ACプラズマディスプレイパネルの駆動方法に関し、
特に書き込み放電を安定に行えるようにするための予備
放電の消去を確実に行なうプラズマディスプレイパネル
の駆動方法に関する。
BACKGROUND OF THE INVENTION The present invention relates to a so-called dot matrix type memory type AC plasma display panel used for personal computers and office workstations, which have been remarkably advanced in recent years, and wall-mounted televisions, which are expected to develop in the future. Regarding the driving method,
In particular, the present invention relates to a method for driving a plasma display panel that reliably erases a preliminary discharge for stably performing a writing discharge.

【0002】[0002]

【従来の技術】従来のACプラズマディスプレイパネル
としては図6に示す構造のものがある。図6において、
(A)は平面図、(B)は(A)のa−a′断面図であ
る。このプラズマディスプレイパネルは、ガラスよりな
る第1絶縁基板11、同じくガラスよりなる第2絶縁基
板12、行電極13、列電極14、He,Xe等の放電
ガスが充填される放電ガス空間15、放電ガス空間を確
保するとともに画素を区切る隔壁16、放電ガスの放電
により発生する紫外光を可視光に変換する蛍光体17、
行電極を覆う絶縁体18、絶縁体を放電より保護するM
gO等よりなる保護膜19で構成されている。なお、図
6(A)において、参照番号20は画素を示している。
2. Description of the Related Art A conventional AC plasma display panel has a structure shown in FIG. In FIG.
(A) is a plan view, and (B) is an aa ′ sectional view of (A). The plasma display panel includes a first insulating substrate 11 made of glass, a second insulating substrate 12 also made of glass, a row electrode 13, a column electrode 14, a discharge gas space 15 filled with a discharge gas such as He, Xe, or the like. A partition wall 16 that secures a gas space and separates pixels, a phosphor 17 that converts ultraviolet light generated by discharge of a discharge gas into visible light,
Insulator 18 covering the row electrode, M protecting the insulator from discharge
The protective film 19 is made of gO or the like. In FIG. 6A, reference numeral 20 indicates a pixel.

【0003】このような構成のプラズマディスプレイパ
ネルにおいて、列電極14と行電極13との間にひとた
びパルス電圧を印加して放電を行わせると、その後は隣
りあう行電極13の間に、維持パルスと呼ばれる交流の
パルス電圧を印加し続けることにより、行電極13の間
で放電が維持される。このような機能はメモリー機能と
呼ばれる。なお、行電極13の間に、維持パルスより高
電圧のパルスを印加して放電を引き起こしてもよい。ま
た、行電極13に消去パルスと呼ばれる狭いパルス幅の
低電圧パルスを印加すると、放電を停止させることが出
来る。
In the plasma display panel having such a configuration, once a pulse voltage is applied between the column electrode 14 and the row electrode 13 to cause a discharge, a sustain pulse is thereafter applied between the adjacent row electrodes 13. , The discharge is maintained between the row electrodes 13. Such a function is called a memory function. In addition, a pulse having a voltage higher than the sustain pulse may be applied between the row electrodes 13 to cause a discharge. Further, when a low-voltage pulse having a narrow pulse width called an erase pulse is applied to the row electrode 13, the discharge can be stopped.

【0004】従って、行電極13と列電極14を図6に
示すように縞状とし、相互に直交するように配置すれ
ば、ドットマトリクス表示のディスプレイを得ることが
出来る。また、蛍光体17を3色に塗り分ければ、カラ
ー表示可能なプラズマディスプレイを得ることが出来
る。
Accordingly, if the row electrodes 13 and the column electrodes 14 are striped as shown in FIG. 6 and are arranged so as to be orthogonal to each other, a dot matrix display can be obtained. Further, if the phosphors 17 are separately applied to three colors, a plasma display capable of color display can be obtained.

【0005】次に、プラズマディスプレイパネルの電極
のみに着目した図を図7に示す。図7において、21は
プラズマディスプレイパネル、S1 ,S2 ,…,Sm
行電極、D1 ,D2 ,…,Dn は列電極を示している。
Next, FIG. 7 shows a diagram focusing only on the electrodes of the plasma display panel. 7, 21 is a plasma display panel, S 1, S 2, ... , S m row electrodes, D 1, D 2, ... , D n denotes the column electrodes.

【0006】また、図8に示したように、1画素の表示
制御を行う、いわゆる1フィールドの時間を表示制御サ
ブフィールドと予備放電サブフィールドの時間に分割
し、1フィールドごとに予備放電サブフィールドにおい
て強制的に全面画を一度放電させ(予備放電とよばれ
る)、各画素を放電しやすい状態とし、画像表示のため
の書き込み放電のミスを起こりにくくすることが行われ
る。全画面を一括して予備放電させる場合における印加
電圧波形例を図9に示す。図9において、まず予備放電
パルスにより全画面の画素を放電させ、次に、予備放電
消去パルスにより予備放電を停止させている。この場
合、消去パルスとしては、細幅、及び太幅の2種類が従
来用いられてきた(例えば、大脇健一、吉田良教編著、
「プラズマディスプレイ」、1983年、共立出版社、
p,90)。
[0008] As shown in FIG. 8, a so-called one-field time for performing display control of one pixel, that is, a so-called one-field time is divided into a display control sub-field and a pre-discharge sub-field. In this case, the entire image is forcibly discharged once (called pre-discharge) to make each pixel easy to discharge, thereby making it difficult to cause a mistake in writing discharge for image display. FIG. 9 shows an example of an applied voltage waveform when the entire screen is predischarged collectively. In FIG. 9, first, the pixels on the entire screen are discharged by the predischarge pulse, and then the predischarge is stopped by the predischarge erase pulse. In this case, two types of erase pulses, narrow width and wide width, have been conventionally used (for example, edited by Kenichi Owaki and Yoshinori Yoshida,
"Plasma Display", 1983, Kyoritsu Publisher,
p, 90).

【0007】維持パルスによる放電では、電圧の立ち上
がりから放電が完結するまでの時間は、1〜4マイクロ
秒である。この時間に比較して、消去パルス幅が比較的
短い場合を細幅パルス消去、逆に長い場合を太幅パルス
消去と呼んでいる。図10に示したように、細幅パルス
消去では、パルス幅0.5〜1マイクロ秒程度のパルス
により、また太幅パルス消去では、パルス幅5〜10マ
イクロ秒程度のパルスにより消去を行う。一般に、細幅
パルス消去の方が、消去可能電圧の範囲が広いのでよく
用いられている。
In the discharge by the sustain pulse, the time from the rise of the voltage to the completion of the discharge is 1 to 4 microseconds. Compared to this time, a case where the erase pulse width is relatively short is called narrow pulse erase, and a case where it is long is called wide pulse erase. As shown in FIG. 10, erasing is performed by a pulse having a pulse width of about 0.5 to 1 microsecond in the narrow pulse erasing, and by a pulse having a pulse width of about 5 to 10 microsecond in the wide pulse erasing. Generally, narrow pulse erasing is often used because the range of erasable voltage is wider.

【0008】なお、画面が特に大きい場合には、全画面
を複数のブロックに分割し、各ブロック毎に、図8のシ
ーケンスを適用している。また、1フィールドの中に、
予備放電サブフィールドを2回以上挿入する場合もあ
る。
If the screen is particularly large, the entire screen is divided into a plurality of blocks, and the sequence shown in FIG. 8 is applied to each block. Also, in one field,
The preliminary discharge subfield may be inserted more than once.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、プラズ
マディスプレイパネルの画素数が多くなってくると、各
画素の放電特性のばらつきが大きくなってくるため、従
来の、1個の矩形の消去パルスのみによる消去では、細
幅パルス消去、太幅パルス消去のどちらの方法を用いた
にせよ、全画面ないし各ブロックの全面を一括消去する
のは困難であった。
However, as the number of pixels of the plasma display panel increases, the variation in discharge characteristics of each pixel increases. Regardless of the method of erasing the narrow pulse or the wide pulse, it has been difficult to erase the entire screen or the entire surface of each block at a time.

【0010】本発明の目的は、画素数の多いプラズマデ
ィスプレイパネルにおいて、全画面ないし各ブロックの
全面を一斉に予備放電させた後、この予備放電の確実な
消去動作を実現できるプラズマディスプレイパネルの駆
動方法を提供することにある。
An object of the present invention is to provide a plasma display panel having a large number of pixels, in which a whole screen or the entire surface of each block is preliminarily discharged at the same time, and a driving operation of the plasma display panel which can realize a reliable erasing operation of the predischarge. It is to provide a method.

【0011】[0011]

【課題を解決するための手段】本発明によれば、画素の
表示制御を行う1フィールドの時間を表示制御サブフィ
ールド時間と予備放電サブフィールド時間に分割し、1
フィールドごとに予備放電サブフィールド時間内に、予
備放電パルスを印加して強制的に全画素を1度放電させ
た後予備放電消去パルスを印加して予備放電を停止させ
るようにしたメモリー機能を有するドットマトリクス型
ACプラズマディスプレイパネルの駆動方法において、
前記予備放電サブフィールド時間内に印加する予備放電
パルスと予備放電消去パルスの間に、予備放電維持パル
スを挿入することを特徴とするプラズマディスプレイパ
ネルの駆動方法が得られる。
According to the present invention, a pixel is provided.
The display control subfield displays the time of one field for display control.
Field time and pre-discharge subfield time,
Pre-discharge within each field
Apply a pre-discharge pulse to forcibly discharge all pixels once.
After that, apply the pre-discharge erase pulse to stop the pre-discharge.
A method of driving a dot matrix type AC plasma display panel having a memory function as described above,
A method for driving a plasma display panel, characterized in that a pre-discharge sustaining pulse is inserted between a pre-discharge pulse applied during the pre-discharge subfield time and a pre-discharge erase pulse.

【0012】また、本発明によれば、画素の表示制御を
行う1フィールドの時間を表示制御サブフィールド時間
と予備放電サブフィールド時間に分割し、1フィールド
ごとに予備放電サブフィールド時間内に、予備放電パル
スを印加して強制的に全画素を1度放電させた後予備放
電消去パルスを印加して予備放電を停止させるようにし
メモリー機能を有するドットマトリクス型ACプラズ
マディスプレイパネルの駆動方法において、予備放電の
消去回路に電流制限素子を挿入して、前記予備放電消去
パルスの電圧の立ち上がりを鈍らせることを特徴とする
プラズマディスプレイパネルの駆動方法が得られる。
Further, according to the present invention, the display control of the pixel is controlled.
Display the time of one field to be performed Control subfield time
And divided into pre-discharge subfield time and one field
Within the pre-discharge subfield time
To discharge all pixels once and apply a preliminary discharge.
Pre-discharge is stopped by applying an erase pulse.
A method of driving a dot matrix type AC plasma display panel having a memory function, wherein a current limiting element is inserted into a pre-discharge erasing circuit to slow down the rise of the voltage of the pre-discharge erasing pulse. A panel driving method is obtained.

【0013】また、本発明によれば、画素の表示制御を
行う1フィールドの時間を表示制御サブフィールド時間
と予備放電サブフィールド時間に分割し、1フィールド
ごとに予備放電サブフィールド時間内に、予備放電パル
スを印加して強制的に全画素を1度放電させた後予備放
電消去パルスを印加して予備放電を停止させるようにし
メモリー機能を有するドットマトリクス型ACプラズ
マディスプレイパネルの駆動方法において、前記予備放
電消去パルスとして、電圧ないしパルス幅が単調に増大
する連続した単極性のパルスを用いることを特徴とする
プラズマディスプレイパネルの駆動方法が得られる。
Further, according to the present invention, the display control of the pixel is controlled.
Display the time of one field to be performed Control subfield time
And divided into pre-discharge subfield time and one field
Within the pre-discharge subfield time
To discharge all pixels once and apply a preliminary discharge.
Pre-discharge is stopped by applying an erase pulse.
A method of driving a dot matrix type AC plasma display panel having a memory function , wherein a continuous unipolar pulse whose voltage or pulse width monotonically increases is used as the preliminary discharge erasing pulse. A driving method is obtained.

【0014】[0014]

【作用】本発明では、上述の構成をとることにより、従
来の課題を解決した。すなわち、第1の発明において
は、予備放電パルスと予備放電消去パルスの間に予備放
電維持パルスを挿入した。予備放電パルスは、放電を生
起させるために維持パルスより高い電圧と広いパルス幅
を必要とする。その結果、予備放電の強度が非常に強く
なる。そこで、予備放電パルスにより生起した放電を弱
体化するために、予備放電パルスの後に、予備放電パル
スより低電圧でパルス幅も狭い予備放電維持パルスを挿
入し、その後に予備放電消去パルスを挿入したところ、
全画面ないし各ブロックの全面にわたって非常に高い確
率で予備放電を消去することが出来た。
According to the present invention, the conventional problems are solved by adopting the above-mentioned structure. That is, in the first aspect, the preliminary discharge sustaining pulse is inserted between the preliminary discharge pulse and the preliminary discharge erase pulse. The pre-discharge pulse requires a higher voltage and a wider pulse width than the sustain pulse to generate a discharge. As a result, the intensity of the preliminary discharge becomes very strong. Therefore, in order to weaken the discharge generated by the preliminary discharge pulse, a preliminary discharge sustaining pulse having a lower voltage and a narrower pulse width than the preliminary discharge pulse was inserted after the preliminary discharge pulse, and then a preliminary discharge erasing pulse was inserted. However,
The preliminary discharge could be erased with a very high probability over the entire screen or the entire surface of each block.

【0015】また、第2の発明では、消去パルスを発生
する回路に消去放電の電流を制限する抵抗やトランジス
タを挿入して消去パルスによる放電の電流ピーク値を抑
えることにより、放電を弱めて消去パルスの消去能力を
増強することが出来た。このとき、上記の抵抗やトラン
ジスタなどの電流制限素子とパネルの静電容量により消
去パルス電圧の立ち上がりがなまってくる。特に、全画
面を一括して予備放電・消去する場合、電流制限素子の
抵抗値を大きくして、この電圧の立ち上がりを遅くした
方が、消去ミスにより点灯したままとなる画素を発生す
ることなく、全画面ないし各ブロックの全面を完全に消
去するのに有効であった。また、このときのパルス幅
は、緩やかに立ち上がる消去パルスのピーク電圧が、十
分に立ち上がるようにするため、立ち上がり時間に対応
して長くすることが必要であった。
According to the second aspect of the present invention, by erasing the discharge by weakening the discharge by inserting a resistor or a transistor for limiting the current of the erase discharge into the circuit for generating the erase pulse to suppress the current peak value of the discharge by the erase pulse. The pulse erasing ability could be enhanced. At this time, the rising of the erasing pulse voltage is reduced by the current limiting elements such as the resistors and the transistors and the capacitance of the panel. In particular, when pre-discharging and erasing the entire screen at once, increasing the resistance value of the current limiting element and delaying the rise of this voltage can prevent pixels that remain lit due to erroneous erasure. This is effective for completely erasing the entire screen or the entire surface of each block. In addition, the pulse width at this time needs to be increased in accordance with the rise time so that the peak voltage of the erasing pulse that gradually rises sufficiently rises.

【0016】また、第3の発明では、消去パルスとし
て、電圧ないしパルス幅が単調に増大する連続したパル
スを用いることにより、消去力を強めることが出来た。
すなわち、消去用の第1のパルスは、電圧やパルス幅を
小さくして、消え易い画素をまず消去する。次にくる消
去用の第2のパルスでは、第1のパルスより電圧やパル
ス幅を大きくして、より消えにくい画素の消去を行う。
このとき、消去用の各パルスの間隔を適正な値以上に設
定しておけば、既に消去された画素で再度放電が起こる
ことはなかった。このようにして、消去用の連続したパ
ルスの電圧やパルス幅を漸次増大することにより、全画
面ないし各ブロックの全面を一括して消去することが出
来るようになった。
Further, in the third invention, the erasing power can be enhanced by using a continuous pulse whose voltage or pulse width monotonously increases as the erasing pulse.
That is, for the first pulse for erasing, the voltage and the pulse width are reduced to first erase the easily erasable pixels. In the next second pulse for erasing, the voltage and the pulse width are made larger than those in the first pulse to erase pixels which are more difficult to erase.
At this time, if the interval between the pulses for erasing was set to an appropriate value or more, discharge did not occur again in the pixels already erased. In this way, by gradually increasing the voltage and pulse width of a continuous pulse for erasing, it is possible to erase the entire screen or the entire surface of each block at once.

【0017】[0017]

【実施例】本発明の実施例を、図6ないし図7に示した
パネルで、m=241,n=480,対角10インチの
パネルを用いた場合について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. 6 and 7 where m = 241, n = 480, and a diagonal 10-inch panel is used.

【0018】図1は、本願の第1の発明の実施例の電圧
波形である。奇数の行電極S1 ,S3 ,…,Sm には、
周波数60kHzの維持パルスと共に、パネル全面を一
斉に予備放電させるためのパルス幅10マイクロ秒の予
備放電パルス、及びパネル全面で一斉に行った予備放電
を消去するためのパルス幅1マイクロ秒の予備放電消去
パルスが印加されている。また、偶数の行電極S2 ,S
4 ,…,Sm-3 ,Sm-1 には、維持パルスと共に、パネ
ル全面で一斉に行った予備放電を弱体化するためのパル
ス幅1.5マイクロ秒の予備放電維持パルスが印加され
ている。この予備放電維持パルスの電圧は、特に必要が
ない限り、維持パルス電圧と同じでよい。また、パルス
幅は細幅消去パルスとならない範囲で出来る限り狭くし
て放電を弱くした方がよく、5マイクロ秒以下が望まし
い。
FIG. 1 shows voltage waveforms according to the first embodiment of the present invention. Odd row electrodes S 1, S 3, ..., the S m,
A pre-discharge pulse having a pulse width of 10 microseconds for simultaneously pre-discharging the entire surface of the panel together with a sustain pulse having a frequency of 60 kHz, and a pre-discharge having a pulse width of 1 micro-second for erasing the pre-discharge performed simultaneously on the entire panel. An erase pulse has been applied. Further, even-numbered row electrodes S 2 , S
4 ,..., S m-3 , and S m-1 are applied with a sustain pulse and a pre-discharge sustain pulse having a pulse width of 1.5 microseconds for weakening the pre-discharge performed simultaneously on the entire panel. ing. The voltage of the preliminary discharge sustaining pulse may be the same as the sustaining pulse voltage unless otherwise required. Further, it is preferable that the pulse width is as narrow as possible within a range that does not become a narrow erase pulse to weaken the discharge.

【0019】このような予備放電維持パルスを用いるこ
とにより、従来の消去パルスのみでは実現できなかった
予備放電の全面一括消去が出来るようになり、このプラ
ズマディスプレイパネルを正常に動作できるようになっ
た。
By using such a pre-discharge sustaining pulse, the entire pre-discharge erasing operation, which could not be realized by the conventional erasing pulse alone, can be performed and the plasma display panel can be operated normally. .

【0020】なお、ここでは、予備放電消去パルスとし
て、従来の細幅消去パルスを用いた場合を説明したが、
予備放電消去パルスとしては、これに限らず、従来の太
幅消去パルスや、以下でのべる本発明の第2,第3の発
明の消去パルスを用いてもよい。
Here, the case where the conventional narrow erase pulse is used as the preliminary discharge erase pulse has been described.
The pre-discharge erase pulse is not limited to this, and a conventional wide erase pulse or an erase pulse according to the second and third aspects of the present invention described below may be used.

【0021】図2に本願の第2の発明の実施例の消去パ
ルス電圧波形をしめす。奇数の行電極S1 ,S3 ,…,
m には、周波数60kHzの維持パルスと共に、パネ
ル全面を一斉に予備放電させるためのパルス幅10マイ
クロ秒の予備放電パルスが印加されている。また、偶数
の行電極S2 ,S4 ,…,Sm-3 ,Sm-1 には、維持パ
ルスと共に、パネル全面で一斉に行った予備放電を消去
するための、立ち上がりのなまった予備放電消去パルス
が印加されている。図3は、本実施例の消去パルス発生
用の回路例である。この回路が、偶数の行電極S2 ,S
4 ,…,Sm-3 ,Sm-1 に接続される。従来の回路は、
図3の抵抗R1がなかったが、本実施例のこの回路は、
従来と異なり消去放電の電流制限素子として抵抗R1を
そなえている。このようなパルス波形と回路を用い、上
記のプラズマディスプレイパネルにおいて、予備放電消
去パルスの立ち上がり時間とパルス幅とを変えた場合の
消去特性を図4に示す。図4において、縦軸は、消去パ
ルスの消去能力の目安となる消去電圧マージン、すなわ
ち正常な消去動作を行うことが出来る消去電圧の範囲を
示した。この図からわかるように、消去パルスの立ち上
がり時間、及び幅共に、40マイクロ秒以上において、
正常な消去動作となることがわかった。このような予備
放電消去パルスを用いることにより、従来の細幅や太幅
の矩形波の消去パルスでは、どうしても実現できなかっ
た予備放電の全面一括消去が出来るようになり、このプ
ラズマディスプレイパネルを正常に動作できるようにな
った。
FIG. 2 shows an erase pulse voltage waveform according to the second embodiment of the present invention. Odd row electrodes S 1 , S 3 ,.
A pre-discharge pulse having a pulse width of 10 microseconds for simultaneously pre-discharging the entire panel is applied to S m together with a sustain pulse having a frequency of 60 kHz. The even-numbered row electrodes S 2 , S 4 ,..., S m−3 , and S m−1 have a rising pulse for eliminating the pre-discharge performed on the entire panel together with the sustain pulse. A discharge erase pulse is applied. FIG. 3 is an example of a circuit for generating an erase pulse according to the present embodiment. This circuit forms an even number of row electrodes S 2 , S
4, ..., are connected to the S m-3, S m- 1. The conventional circuit is
Although there was no resistor R1 in FIG. 3, this circuit of the present embodiment
Unlike the conventional case, a resistor R1 is provided as a current limiting element for erasing discharge. FIG. 4 shows erasing characteristics when the rising time and pulse width of the preliminary discharge erasing pulse are changed in the above-described plasma display panel using such a pulse waveform and circuit. In FIG. 4, the vertical axis indicates an erase voltage margin serving as a measure of the erase capability of the erase pulse, that is, the range of the erase voltage in which a normal erase operation can be performed. As can be seen from this figure, when the rising time and width of the erase pulse are both 40 microseconds or more,
It turned out that a normal erase operation was performed. By using such a pre-discharge erasing pulse, it is possible to erase the entire pre-discharge collectively, which could not be realized by the conventional narrow-wave or wide-width rectangular wave erasing pulse. Can now work.

【0022】この、予備放電消去パルスを表示面積の異
なるプラズマディスプレイパネルにおいて実験したとこ
ろ、面積の大きなパネルほど予備放電消去パルスの立ち
上がり時間及びパルス幅を長くすることが効果的であっ
た。
When the preliminary discharge erase pulse was tested on plasma display panels having different display areas, it was effective to increase the rise time and pulse width of the preliminary discharge erase pulse in a panel having a larger area.

【0023】なお、本実施例では、電流制限素子として
抵抗を用いたが、必ずしも抵抗である必要はなく、電流
制限能力を、例えば、消去パルス発生用のトランジスタ
TR1に持たせてもよい。また、消去パルスの発生回路
としては、ここでの説明に用いた回路に限らず異なる形
式の回路を用いてもよい。
In the present embodiment, a resistor is used as the current limiting element. However, the current limiting element is not necessarily required to be a resistor. For example, the transistor TR1 for generating an erase pulse may have a current limiting capability. Further, the circuit for generating the erase pulse is not limited to the circuit used in the description here, and a circuit of a different type may be used.

【0024】図5に、本願の第3の発明の実施例の消去
パルス電圧波形をしめす。奇数の行電極S1 ,S3
…,Sm には、周波数60kHzの維持パルスと共に、
パネル全面を一斉に予備放電させるためのパルス幅10
マイクロ秒の予備放電パルスが印加されている。また、
偶数の行電極S2 ,S4 ,…,Sm-3 ,Sm-1 には、維
持パルスと共に、パネル全面で一斉に行った予備放電を
消去するための消去用の第1〜第5のパルスが印加され
ている。消去用の第1〜第5のパルスのパルス幅は、細
幅消去を行うために1マイクロ秒とした。また、これら
の消去用パルスの間隔は、各々の消去用パルスが相互に
影響し会うことのないように、5マイクロ秒以上とし
た。また、電圧は、パネル全体の画素の最低から最高の
消去電圧範囲以上をカバーするように設定した。
FIG. 5 shows an erase pulse voltage waveform according to the third embodiment of the present invention. Odd row electrodes S 1 , S 3 ,
…, S m , together with a sustain pulse having a frequency of 60 kHz,
Pulse width 10 for pre-discharge the entire panel at once
A microsecond pre-discharge pulse is applied. Also,
The even-numbered row electrodes S 2 , S 4 ,..., S m-3 , and S m-1 have erasure first to fifth erasures for erasing the preliminary discharges performed simultaneously on the entire panel together with the sustain pulse. Pulse is applied. The pulse width of the first to fifth erasing pulses was set to 1 microsecond in order to perform narrow erasing. The interval between these erasing pulses is set to 5 microseconds or more so that the erasing pulses do not affect each other and do not interact with each other. The voltage was set so as to cover the range from the lowest to the highest erase voltage of the pixels of the entire panel.

【0025】このような予備放電消去パルスを用いるこ
とにより、従来の、細幅や太幅の1個の矩形波の消去パ
ルスでは、どうしても実現できなかった予備放電の全面
一括消去が出来るようになり、このプラズマディスプレ
イパネルを正常に動作できるようになった。
By using such a pre-discharge erasing pulse, the entire pre-discharge erasing operation, which could not be realized by a conventional narrow pulse or wide width erasing pulse of one rectangular wave, can be performed. This allows the plasma display panel to operate normally.

【0026】この予備放電消去パルスを、表示面積の異
なるプラズマディスプレイパネルにおいて実験したとこ
ろ、面積の大きなパネルほど、消去用パルスの数を増や
したほうが効果があった。また、本実施例と異なり消去
用パルスの電圧を漸次増大させる代わりに、パルス幅を
増大させても、同様の効果が得られた。このとき、パル
ス幅は、細幅の0.5マイクロ秒から太幅の20マイク
ロ秒程度まで変化させると効果的であった。
When this preliminary discharge erase pulse was tested on a plasma display panel having a different display area, the effect of increasing the number of erase pulses for a panel having a larger area was more effective. Also, unlike the present embodiment, the same effect was obtained by increasing the pulse width instead of gradually increasing the voltage of the erasing pulse. At this time, it was effective to change the pulse width from a narrow width of 0.5 microseconds to a wide width of about 20 microseconds.

【0027】なお、以上の実施例では、図6及び図7に
示したプラズマディスプレイパネルを駆動した場合につ
いて述べたが、本発明は、これに限らず、どの様な形式
のACメモリー型プラズマディスプレイパネルにも適用
できるということはいうまでもない。また、画素数が特
に多い場合には、全画面を複数のブロックに分割し各ブ
ロック毎に予備放電と本発明を用いた予備放電の消去を
行ってもよい。また、本発明の第2の発明と第3の発明
は、第1の発明と組み合わせて用いてもよい。
In the above embodiment, the case where the plasma display panel shown in FIGS. 6 and 7 is driven has been described. However, the present invention is not limited to this, and any type of AC memory type plasma display may be used. It goes without saying that it can also be applied to panels. When the number of pixels is particularly large, the entire screen may be divided into a plurality of blocks, and the preliminary discharge and erasure of the preliminary discharge using the present invention may be performed for each block. Further, the second and third aspects of the present invention may be used in combination with the first aspect.

【0028】[0028]

【発明の効果】以上で述べたことから明らかなように、
本発明の予備放電維持パルスや、立ち上がりのなまった
消去パルス、ないしは消去用の複数のパルスを用いるこ
とにより、従来の1個の矩形波パルスによる消去方法に
比べて、格段に予備放電消去能力の高い駆動方法が得ら
れる。従って、大面積・高精細で画素数の大きなプラズ
マディスプレイパネルにおける予備放電の消去動作がよ
り確実なものとなり、工業上非常に有用である。
As is apparent from the above description,
By using the pre-discharge sustaining pulse, the erase pulse with a rising edge, or a plurality of erasing pulses according to the present invention, the pre-discharge erasing ability is significantly improved as compared with the conventional erasing method using a single rectangular wave pulse. A high driving method can be obtained. Therefore, the erasing operation of the preliminary discharge in the plasma display panel having a large area, high definition, and a large number of pixels becomes more reliable, which is industrially very useful.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願の第1の発明の電圧波形を示す図である。FIG. 1 is a diagram showing a voltage waveform according to the first invention of the present application.

【図2】本願の第2の発明の電圧波形を示す図である。FIG. 2 is a diagram showing a voltage waveform according to a second invention of the present application.

【図3】本願の第2の発明の消去パルスを発生する回路
を示す図である。
FIG. 3 is a diagram showing a circuit for generating an erase pulse according to the second invention of the present application.

【図4】本願の第2の発明の消去マージンを示す図で、
(A)図は消去パルスの立ち上がり時間と消去電圧マー
ジンの関係を示す図,(B)図はパルス幅と消去電圧マ
ージンの関係を示す図である。
FIG. 4 is a diagram showing an erase margin according to the second invention of the present application;
(A) is a diagram showing the relationship between the rising time of the erase pulse and the erase voltage margin, and (B) is a diagram showing the relationship between the pulse width and the erase voltage margin.

【図5】本願の第3の発明の電圧波形を示す図である。FIG. 5 is a diagram showing a voltage waveform according to the third invention of the present application.

【図6】プラズマディスプレイパネルを示し、(A)図
は平面図,(B)図は(A)図のaa′断面図である。
FIGS. 6A and 6B show a plasma display panel, wherein FIG. 6A is a plan view and FIG.

【図7】電極配置に注目したプラズマディスプレイパネ
ルの構成を示す図である。
FIG. 7 is a diagram showing a configuration of a plasma display panel focusing on electrode arrangement.

【図8】1フィールド時間の使い方を示す図である。FIG. 8 is a diagram showing how to use one field time.

【図9】従来の消去パルス波形を示す図である。FIG. 9 is a diagram showing a conventional erase pulse waveform.

【図10】従来の消去パルスを示す図で、(A)図は細
幅消去パルスの例,(B)図は太幅消去パルスの例を示
す図である。
10A and 10B are diagrams illustrating a conventional erase pulse. FIG. 10A illustrates an example of a narrow erase pulse, and FIG. 10B illustrates an example of a wide erase pulse.

【符号の説明】[Explanation of symbols]

11 第1絶縁基板 12 第2絶縁基板 13 行電極 14 列電極 15 放電ガス空間 16 隔壁 17 蛍光体 18 絶縁体 19 保護膜 20 画素 DESCRIPTION OF SYMBOLS 11 1st insulating substrate 12 2nd insulating substrate 13 Row electrode 14 Column electrode 15 Discharge gas space 16 Partition 17 Phosphor 18 Insulator 19 Protective film 20 Pixel

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G09G 3/28 - 3/29 G09G 3/20 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G09G 3/28-3/29 G09G 3/20

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 画素の表示制御を行う1フィールドの時
間を表示制御サブフィールド時間と予備放電サブフィー
ルド時間に分割し、1フィールドごとに予備放電サブフ
ィールド時間内に、予備放電パルスを印加して強制的に
全画素を1度放電させた後予備放電消去パルスを印加し
て予備放電を停止させるようにしたメモリー機能を有す
るドットマトリクス型ACプラズマディスプレイパネル
の駆動方法において、前記予備放電サブフィールド時間
内に印加する予備放電パルスと予備放電消去パルスの間
に、予備放電維持パルスを挿入することを特徴とするプ
ラズマディスプレイパネルの駆動方法。
1. One field for controlling display of a pixel
Display between the control subfield time and the preliminary discharge subfield
The pre-discharge subfield for each field.
Apply a pre-discharge pulse within the
After discharging all pixels once, apply the pre-discharge erase pulse.
Matrix AC plasma display panel having a memory function for stopping preliminary discharge by using
Driving method, wherein the preliminary discharge subfield time
A pre-discharge sustaining pulse is inserted between a pre-discharge pulse and a pre-discharge erasing pulse to be applied to the plasma display panel.
【請求項2】 画素の表示制御を行う1フィールドの時
間を表示制御サブフィールド時間と予備放電サブフィー
ルド時間に分割し、1フィールドごとに予備放電サブフ
ィールド時間内に、予備放電パルスを印加して強制的に
全画素を1度放電させた後予備放電消去パルスを印加し
て予備放電を停止させるようにしたメモリー機能を有す
るドットマトリクス型ACプラズマディスプレイパネル
の駆動方法において、予備放電の消去回路に電流制限素
子を挿入して、前記予備放電消去パルスの電圧の立ち上
がりを鈍らせることを特徴とするプラズマディスプレイ
パネルの駆動方法。
2. One field for controlling display of a pixel.
Display between the control subfield time and the preliminary discharge subfield
The pre-discharge subfield for each field.
Apply a pre-discharge pulse within the
After discharging all pixels once, apply the pre-discharge erase pulse.
Matrix AC plasma display panel having a memory function for stopping preliminary discharge by using
The driving method of the plasma display panel according to the above (1), wherein a current limiting element is inserted into an erasing circuit of the pre-discharge to slow down the rise of the voltage of the pre-discharge erasing pulse.
【請求項3】 画素の表示制御を行う1フィールドの時
間を表示制御サブフィールド時間と予備放電サブフィー
ルド時間に分割し、1フィールドごとに予備放電サブフ
ィールド時間内に、予備放電パルスを印加して強制的に
全画素を1度放電させた後予備放電消去パルスを印加し
て予備放電を停止させるようにしたメモリー機能を有す
るドットマトリクス型ACプラズマディスプレイパネル
の駆動方法において、前記予備放電消去パルスとして、
電圧ないしパルス幅が単調に増大する連続した単極性の
パルスを用いることを特徴とするプラズマディスプレイ
パネルの駆動方法。
3. In one field for controlling display of a pixel.
Display between the control subfield time and the preliminary discharge subfield
The pre-discharge subfield for each field.
Apply a pre-discharge pulse within the
After discharging all pixels once, apply the pre-discharge erase pulse.
Matrix AC plasma display panel having a memory function for stopping preliminary discharge by using
In the driving method of the above, as the preliminary discharge erasing pulse,
A method for driving a plasma display panel, comprising using a continuous monopolar pulse whose voltage or pulse width monotonically increases.
JP8216291A 1991-04-15 1991-04-15 Driving method of plasma display panel Expired - Lifetime JP3084774B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8216291A JP3084774B2 (en) 1991-04-15 1991-04-15 Driving method of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8216291A JP3084774B2 (en) 1991-04-15 1991-04-15 Driving method of plasma display panel

Publications (2)

Publication Number Publication Date
JPH04315196A JPH04315196A (en) 1992-11-06
JP3084774B2 true JP3084774B2 (en) 2000-09-04

Family

ID=13766737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8216291A Expired - Lifetime JP3084774B2 (en) 1991-04-15 1991-04-15 Driving method of plasma display panel

Country Status (1)

Country Link
JP (1) JP3084774B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3025598B2 (en) * 1993-04-30 2000-03-27 富士通株式会社 Display driving device and display driving method
US5969478A (en) * 1994-04-28 1999-10-19 Matsushita Electronics Corporation Gas discharge display apparatus and method for driving the same
US5656893A (en) * 1994-04-28 1997-08-12 Matsushita Electric Industrial Co., Ltd. Gas discharge display apparatus
JP4229577B2 (en) 2000-06-28 2009-02-25 パイオニア株式会社 AC type plasma display driving method

Also Published As

Publication number Publication date
JPH04315196A (en) 1992-11-06

Similar Documents

Publication Publication Date Title
US6512501B1 (en) Method and device for driving plasma display
US7075504B2 (en) Display device having unit light emission region with discharge cells and corresponding driving method
JP3156659B2 (en) Plasma display panel and driving method thereof
KR100493773B1 (en) Method of driving ac-discharge plasma display panel
JP3324639B2 (en) Driving method of plasma display panel
US20070103401A1 (en) Plasma display panel and driving method thereof
EP1785977B1 (en) Plasma display apparatus
US7129912B2 (en) Display device, and display panel driving method
JPH09330663A (en) Surface discharge type ac plasma display panel
US20060022602A1 (en) Method and apparatus for driving plasma display panel
JP3028075B2 (en) Driving method of plasma display panel
US6097365A (en) Color plasma display panel having a plurality of data drivers
JPH06175607A (en) Method for driving plasma display panel
US6989802B2 (en) Driving method for AC-type plasma display panel
KR100488449B1 (en) Plasma display panel
JP3064577B2 (en) Driving method of plasma display panel
JP3084774B2 (en) Driving method of plasma display panel
KR100331970B1 (en) Display panel having microgrooves and method of operation
JP3697338B2 (en) Driving method of AC type plasma display panel
US7030839B2 (en) Method for driving plasma display panel and plasma display panel
JP3445911B2 (en) Method for erasing charge in plasma display panel
JPH1165524A (en) Method for driving plasma display panel and device thereof
JP3008888B2 (en) Driving method of plasma display panel
JP2674304B2 (en) Driving method of plasma display panel
JP2616663B2 (en) Driving method of plasma display panel

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000606

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080707

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080707

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350