JP3080813B2 - Motor control device - Google Patents

Motor control device

Info

Publication number
JP3080813B2
JP3080813B2 JP05125836A JP12583693A JP3080813B2 JP 3080813 B2 JP3080813 B2 JP 3080813B2 JP 05125836 A JP05125836 A JP 05125836A JP 12583693 A JP12583693 A JP 12583693A JP 3080813 B2 JP3080813 B2 JP 3080813B2
Authority
JP
Japan
Prior art keywords
data
current
output
value
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05125836A
Other languages
Japanese (ja)
Other versions
JPH06339294A (en
Inventor
俊郎 山下
吉晴 西田
信行 大寺
篤夫 立川
徹 高橋
祐三 高門
堅治 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP05125836A priority Critical patent/JP3080813B2/en
Publication of JPH06339294A publication Critical patent/JPH06339294A/en
Application granted granted Critical
Publication of JP3080813B2 publication Critical patent/JP3080813B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ベクトル制御によって
モータのトルク制御又は速度制御を行うモータ制御装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motor control device for controlling torque or speed of a motor by vector control.

【0002】[0002]

【従来の技術】従来より、交流モータのトルク制御又は
速度制御のために、モータの電気角を検出し、検出した
電気角に基づいてトルク電流成分及び励磁電流成分をそ
れぞれ独立して制御するベクトル制御方式のインバータ
がしばしば用いられている。
2. Description of the Related Art Conventionally, for controlling torque or speed of an AC motor, a vector for detecting an electric angle of a motor and independently controlling a torque current component and an exciting current component based on the detected electric angle. Controlled inverters are often used.

【0003】図6は従来のインバータ80の回路を示す
ブロック図である。図6のインバータ80では、エンコ
ーダREによってモータMの電気角速度fnが検出さ
れ、これにすべり角速度fsを加算した指令角速度f1
*に基づいて、互いに120°づつずれた正弦波信号が
発振器85から出力される。この正弦波信号とモータM
の相電流Iとに基づき、電流成分演算回路(3/2相変
換回路)83によって励磁電流Idとトルク電流Iqと
が分離されて検出される。
FIG. 6 is a block diagram showing a circuit of a conventional inverter 80. In the inverter 80 of FIG. 6, the electric angular velocity fn of the motor M is detected by the encoder RE, and the command angular velocity f1 obtained by adding the slip angular velocity fs to the electric angular velocity fn.
Based on *, the sine wave signals shifted from each other by 120 ° are output from the oscillator 85. This sine wave signal and the motor M
The excitation current Id and the torque current Iq are separated and detected by the current component calculation circuit (3 / 2-phase conversion circuit) 83 based on the phase current I.

【0004】検出された電流Id、Iqと、それぞれの
指令値Id*、Iq*との偏差値ΔId,ΔIqに応じ
て、電流制御回路86,87が作動し、それぞれの電圧
成分の指令値Vd*、Vq*が得られる。これらの指令
値Vd*、Vq*に基づいて、電圧指令演算回路(2/
3相変換回路)84が各相の電圧の指令値v1*を演算
し、演算された指令値v1*に比例する電圧が電力変換
器81から出力され、モータMが駆動制御される。
The current control circuits 86 and 87 operate according to the deviations ΔId and ΔIq between the detected currents Id and Iq and the respective command values Id * and Iq *, and the command values Vd of the respective voltage components are obtained. *, Vq * are obtained. Based on these command values Vd * and Vq *, a voltage command calculation circuit (2 /
A three-phase conversion circuit) 84 calculates a command value v1 * of the voltage of each phase, a voltage proportional to the calculated command value v1 * is output from the power converter 81, and the driving of the motor M is controlled.

【0005】従来において、インバータ80の回路は、
演算増幅器などを用いたアナログ回路、又は論理素子の
組み合わせやソフトウェアサーボと呼ばれる高速のDS
P(ディジタル・シグナル・プロセッサ)などを用いた
ディジタル回路、さらにはそれらの混成回路によって構
成されている(特開昭64−23792号、特開昭57
−199489号)。
Conventionally, the circuit of the inverter 80 is as follows:
An analog circuit using an operational amplifier, or a combination of logic elements or a high-speed DS called software servo
A digital circuit using a P (digital signal processor) or the like, and a hybrid circuit thereof (Japanese Patent Application Laid-Open Nos. 64-23792 and 57).
-199489).

【0006】[0006]

【発明が解決しようとする課題】しかし、演算精度、演
算速度などの性能面、及びコスト的な面を総合的に勘案
した場合に、インバータの主要回路をハードワイヤによ
るディジタル回路によって構成することが考えられる。
However, in consideration of the performance, such as the calculation accuracy and the calculation speed, and the cost, the main circuit of the inverter may be constituted by a digital circuit using hard wires. Conceivable.

【0007】そうした場合に、電流制御回路86,87
は、入力された偏差値ΔId,ΔIqに対して、比例ゲ
インを乗算するための比例演算器及び積分動作を行うた
めの積分演算器、比例演算器の出力データと積分演算器
の出力データとを加算する加算器、及び加算器の出力デ
ータを制限するための出力リミッタなどから構成され、
偏差値に対するPI動作(比例積分動作)を行って偏差
値を零にするような制御電圧(出力データ)を演算し出
力する。
In such a case, the current control circuits 86 and 87
Is a proportional operator for multiplying the input deviation values ΔId and ΔIq by a proportional gain, an integral operator for performing an integrating operation, and output data of the proportional operator and output data of the integral operator. It is composed of an adder to be added, an output limiter for limiting output data of the adder, and the like,
A PI operation (proportional integration operation) is performed on the deviation value to calculate and output a control voltage (output data) that makes the deviation value zero.

【0008】このような構成の電流制御回路では、加算
器の出力データが出力リミッタによって制限を受けてい
るとき、つまり回路の出力に飽和が起きているときに
は、比例演算器及び積分演算器における演算は無効であ
るにも係わらずそれぞれの演算を繰り返すこととなる。
特に積分演算器においては、出力が飽和状態になると本
来の制御動作が行えないばかりでなく、時間の経過とと
もに偏差値を誤差として溜め込んでいくばかりである。
そうすると、次に目標値が変化した場合などにおいて、
以前から溜め込まれた誤差が積分演算器の初期オフセッ
トとなってしまって飽和状態が容易に解消せず、目標値
に追従するまでに時間を要し応答性が低下してしまうこ
ととなる。
In the current control circuit having such a configuration, when the output data of the adder is limited by the output limiter, that is, when the output of the circuit is saturated, the operation of the proportional operation unit and the integration operation unit is performed. Will be repeated even though is invalid.
In particular, in the integration calculator, when the output becomes saturated, not only the original control operation cannot be performed, but also the deviation value is accumulated as an error with the passage of time.
Then, when the target value changes next time,
The error accumulated from before becomes the initial offset of the integration calculator, so that the saturated state cannot be easily eliminated, and it takes time to follow the target value and the responsiveness is reduced.

【0009】本発明は、このような問題に鑑み、出力が
飽和状態となった場合でも、その後の追従性が改善され
良好な応答性を得ることのできるモータ制御装置を提供
することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a motor control device capable of improving the following performance and obtaining good responsiveness even when the output is saturated. I do.

【0010】[0010]

【課題を解決するための手段】請求項1の発明に係る装
置は、上述の課題を解決するため、モータに流れる相電
流を検出する電流検出器と、検出された相電流に基づい
てベクトル成分電流を求める3/2相変換部と、求めら
れたベクトル成分電流とベクトル電流指令値との偏差値
に基づいてベクトル電圧指令値を求める電流制御部と、
前記ベクトル電圧指令値に基づいて相電圧指令値を求め
る2/3相変換部と、前記相電圧指令値に基づいて前記
モータに電力を供給するインバータ部とを有するモータ
制御装置において、前記電流制御部は、前記偏差値を入
力データとし、前記入力データに対して比例ゲインを乗
算するための比例演算器と、前記入力データに対する積
分動作を行うための積分演算器と、前記比例演算器の出
力データと前記積分演算器の出力データとを加算する加
算器と、前記加算器の出力データを制限するための出力
リミッタと、前記出力リミッタにより制限されたデータ
の量を検出するための飽和分検出器と、前記飽和分検出
器の出力データを前記積分演算器の出力データから減算
するための減算器と、を有しており、前記積分演算器
は、その内部にレジスタを有し、前記減算器の出力デー
タは前記レジスタに格納され、前記積分演算器の出力デ
ータは前記入力データに対応した値と前記レジスタに格
納されたデータとを加算することにより求められる。
According to a first aspect of the present invention, there is provided an apparatus for detecting a phase current flowing through a motor, comprising: a current detector for detecting a phase current flowing through the motor; A 3 / 2-phase converter for obtaining a current, a current controller for obtaining a vector voltage command value based on a deviation value between the obtained vector component current and the vector current command value,
A motor control device comprising: a 2 / 3-phase converter for obtaining a phase voltage command value based on the vector voltage command value; and an inverter unit for supplying power to the motor based on the phase voltage command value. A unit that uses the deviation value as input data, multiplies the input data by a proportional gain, an integral operator that performs an integration operation on the input data, and an output of the proportional operator. An adder for adding data to the output data of the integration calculator; an output limiter for limiting the output data of the adder; and a saturation detection for detecting an amount of data limited by the output limiter And a subtracter for subtracting output data of the saturation detector from output data of the integration calculator.
Has a register inside, and outputs data of the subtractor.
The data is stored in the register, and the output data of the integrator is output.
Data is stored in the register and the value corresponding to the input data.
It is obtained by adding the stored data.

【0011】請求項2の発明に係る装置は、前記積分演
算器のレジスタのレジスタ長が、前記比例演算器の乗算
器に用いられるレジスタのレジスタ長よりも大きくなる
ように構成される。請求項3の発明に係る装置では、前
記電流検出器に、ディジタル値に変換された相電流に対
して補正係数を乗じるための乗算器が設けられて構成さ
れる。
According to another aspect of the present invention, the register length of the register of the integral operation unit is multiplied by the proportional operation unit .
It is configured to be longer than the register length of the register used in the device . According to a third aspect of the present invention, the current detector is provided with a multiplier for multiplying the phase current converted into a digital value by a correction coefficient.

【0012】請求項4の発明に係る装置では、前記電流
検出器に、ディジタル値に変換された相電流について、
複数回のサンプリングデータのうちの中間値をデータと
して抽出するための中間値フィルタが設けられて構成さ
れる。
[0012] In the apparatus according to the fourth aspect of the present invention, the phase detector, which is converted into a digital value, is provided to the current detector.
An intermediate value filter is provided for extracting an intermediate value as data from a plurality of sampling data.

【0013】[0013]

【作用】電流制御部において、加算器の出力データが飽
和状態となって出力リミッタにより制限を受けた場合に
は、その飽和分が検出され、積分演算器におけるデータ
から減算される。これによって、飽和時において積分演
算器内に誤差が溜め込まれることが防止される。
In the current control section, when the output data of the adder becomes saturated and is limited by the output limiter, the saturation is detected and subtracted from the data in the integration calculator. This prevents errors from accumulating in the integration calculator during saturation.

【0014】積分演算器のレジスタのレジスタ長を比例
演算器のレジスタのレジスタ長よりも大きくした場合に
は、全体として少ないレジスタ長であるにも係わらず積
分演算が精度よく行われ、精度不足になることがない。
また、中間値フィルタを設けた場合にはいわゆる髭ノイ
ズが効果的に除去される。
When the register length of the register of the integral operation unit is made longer than the register length of the register of the proportional operation unit, the integral operation is performed with high accuracy despite the small register length as a whole, resulting in insufficient accuracy. Never be.
When an intermediate value filter is provided, so-called beard noise is effectively removed.

【0015】[0015]

【実施例】図1は本発明に係るインバータ1の回路を示
すブロック図である。ここで用いられているモータMは
3相誘導モータであるが、すべり角速度θsを零に設定
することによって同期モータに適用することもできる。
FIG. 1 is a block diagram showing a circuit of an inverter 1 according to the present invention. The motor M used here is a three-phase induction motor, but can be applied to a synchronous motor by setting the slip angular velocity θs to zero.

【0016】モータMには、回転子軸の角度位置(磁極
位置又は磁束位置))に応じた磁極位置検出信号φu,
φv,φwを出力する複数の磁極位置検出器MP、及び
回転速度に比例した周波数のパルス信号S1(A相、B
相、Z相)を発生するエンコーダREが取り付けられて
いる。
The motor M has a magnetic pole position detection signal φu, which corresponds to the angular position (magnetic pole position or magnetic flux position) of the rotor shaft.
A plurality of magnetic pole position detectors MP that output φv and φw, and a pulse signal S1 (A phase, B
Phase, Z-phase).

【0017】インバータ1は、インバータ部11、AD
変換部12、3/2相変換部13、2/3相変換部1
4、電流制御部15、電気角検出部16、磁極位置検出
部17、三角関数発生部18、及び電流指令設定部19
などから構成されている。
The inverter 1 includes an inverter unit 11, an AD
Converter 12, 3/2 phase converter 13, 2/3 phase converter 1
4, current control unit 15, electric angle detection unit 16, magnetic pole position detection unit 17, trigonometric function generation unit 18, and current command setting unit 19
It is composed of

【0018】インバータ部11は、サイリスタ又はMO
SFETなどのスイッチング素子を3相ブリッジ形に接
続したスイッチング回路などからなり、直流電力を交流
電力に変換してモータMに供給するとともに、電圧指令
値Vuc,Vvc,Vwcに基づいてモータMの各相
U,V,Wの電流を制御する。
The inverter unit 11 includes a thyristor or an MO
It comprises a switching circuit or the like in which switching elements such as SFETs are connected in a three-phase bridge form, converts DC power into AC power and supplies the AC power to the motor M. Control the currents of phases U, V, W.

【0019】AD変換部12は、変流器によって検出さ
れた各相U,Vの電流Iu,Ivをディジタル値に変換
するとともに、変換した値に対して係数を乗じて補正を
行い、また髭ノイズを除去するためのフィルタリングを
行う。詳細は後述する。
The A / D converter 12 converts the currents Iu and Iv of the respective phases U and V detected by the current transformer into digital values, corrects the converted values by multiplying them by coefficients, and performs correction. Performs filtering to remove noise. Details will be described later.

【0020】3/2相変換部13は、AD変換部12か
らの相電流Iu,Ivに基づいて、d軸電流成分(励磁
電流成分)Id及びq軸電流成分(トルク電流成分)I
qを演算により算出する。なお、d軸電流成分Id及び
q軸電流成分Iqの演算に当たっては、三角関数発生部
18からの三角関数を参照する。また、演算には相電流
Iwが必要であるが、これは他の相電流Iu,Ivから
Iw=−(Iu+Iv)として求める。
Based on the phase currents Iu and Iv from the AD converter 12, the 3/2 phase converter 13 outputs a d-axis current component (excitation current component) Id and a q-axis current component (torque current component) Id.
q is calculated by calculation. In calculating the d-axis current component Id and the q-axis current component Iq, a trigonometric function from the trigonometric function generator 18 is referred to. Further, the calculation requires the phase current Iw, which is obtained from the other phase currents Iu and Iv as Iw = − (Iu + Iv).

【0021】2/3相変換部14は、電流制御部15か
ら出力されるd軸電圧指令Vdc及びq軸電圧指令Vq
cに基づいて、各相U,V,Wの電圧指令Vuc,Vv
c,Vwcを演算により算出する。なお、演算に当たっ
ては三角関数発生部18からの三角関数を参照する。
The 2/3 phase converter 14 includes a d-axis voltage command Vdc and a q-axis voltage command Vq output from the current controller 15.
c, voltage commands Vuc, Vv of each phase U, V, W
c and Vwc are calculated by calculation. Note that the calculation refers to the trigonometric function from the trigonometric function generator 18.

【0022】電流制御部15は、電流指令設定部19か
ら入力されたd軸電流指令Idc及びq軸電流指令Iq
cと、3/2相変換部13からのd軸電流成分Id及び
q軸電流成分Iqとに基づいて、これらの偏差を零にす
るためのd軸電圧指令Vdc及びq軸電圧指令Vqcを
出力する。
The current control unit 15 receives the d-axis current command Idc and the q-axis current command Iq input from the current command setting unit 19.
Based on c and the d-axis current component Id and the q-axis current component Iq from the 3/2 phase converter 13, a d-axis voltage command Vdc and a q-axis voltage command Vqc for making these deviations zero are output. I do.

【0023】電気角検出部16は、エンコーダREから
出力されるパルス信号S1及び磁極位置検出器の磁極位
置検出信号φu,φv,φwに基づいて電気角θEを検
出する。電気角検出部16は、パルス信号S1をカウン
トし、そのカウント値に基づく電気角θpnを、磁極位
置検出信号φu,φv,φwにより検出される電気角範
囲θRによって監視し、電気角θpnが電気角範囲θR
に入っている場合には電気角θpnを電気角θEとして
出力し、電気角θpnが電気角範囲θRに入っていない
場合には電気角θpnに対して電気角範囲θR内の値と
なるように補正を加えた補正電気角を電気角θEとして
出力する。
The electrical angle detector 16 detects the electrical angle θE based on the pulse signal S1 output from the encoder RE and the magnetic pole position detection signals φu, φv, φw of the magnetic pole position detector. The electrical angle detector 16 counts the pulse signal S1, monitors the electrical angle θpn based on the count value in an electrical angle range θR detected by the magnetic pole position detection signals φu, φv, φw, and determines whether the electrical angle θpn is electrical. Angle range θR
If the electrical angle θpn is within the electrical angle range θR, the electrical angle θpn is output as the electrical angle θE. The corrected electrical angle after the correction is output as the electrical angle θE.

【0024】磁極位置検出部17は、電気角検出部16
から出力される電気角θEに対してすべり角速度θsに
よる補正を加えた電気角θを出力する。電気角θは次の
(1)式で与えられる。
The magnetic pole position detecting section 17 includes an electric angle detecting section 16.
The electric angle θ is obtained by correcting the electric angle θE output from the control unit 101 with the slip angular velocity θs. The electrical angle θ is given by the following equation (1).

【0025】θ=(θs+s・θE)/s ……(1) 但し、s:ラプラス演算子 三角関数発生部18は、電気角θに対応するsin
(θ)及びcos(θ)の値を出力するものであり、電
気角θを入力とし、テイラー展開級数演算によって三角
関数値を出力するようになっている。展開に必要な係数
A1,A2…はメモリに記憶されている。
Θ = (θs + s · θE) / s (1) where s is a Laplace operator. The trigonometric function generator 18 generates a sin corresponding to the electrical angle θ.
It outputs the values of (θ) and cos (θ), receives the electrical angle θ, and outputs a trigonometric function value by a Taylor expansion series operation. The coefficients A1, A2,... Required for the development are stored in the memory.

【0026】電流指令設定部19は、トルク指令τを受
けてこれをd軸電流指令Idc及びq軸電流指令Iqc
として出力する。インバータ1は、インバータ部11を
除いてハードワイヤによってLSI化されたディジタル
回路によって構成されている。
The current command setting section 19 receives the torque command τ and converts it into a d-axis current command Idc and a q-axis current command Iqc.
Output as Except for the inverter section 11, the inverter 1 is constituted by a digital circuit formed into an LSI by hard wires.

【0027】図2はインバータ1の電流制御部15の回
路の一部を示すブロック図である。電流制御部15は、
入力されたd軸電流成分Id及びトルク電流成分Iqと
d軸電流指令Idc及びq軸電流指令Iqcとのそれぞ
れの偏差値ΔId,ΔIqを求めるとともに、各偏差値
ΔId,ΔIqに対する比例積分動作を行ってその偏差
値を零にするようなd軸電圧指令Vdc及びq軸電圧指
令Vqcを演算し出力データとして出力する。これらを
式で示すと次の(2)(3)式のようになる。
FIG. 2 is a block diagram showing a part of the circuit of the current control unit 15 of the inverter 1. The current control unit 15
The deviation values ΔId and ΔIq of the input d-axis current component Id and torque current component Iq and the d-axis current command Idc and the q-axis current command Iqc are obtained, and a proportional integral operation is performed on each of the deviation values ΔId and ΔIq. Then, a d-axis voltage command Vdc and a q-axis voltage command Vqc that make the deviation value zero are calculated and output as output data. These are expressed by the following equations (2) and (3).

【0028】 Vdc=GPd・ΔId+Σ(GId・ΔId) ……(2) Vqc=GPq・ΔIq+Σ(GIq・ΔIq) ……(3) なお、図2おいては、d軸成分に対する演算回路のみが
示されており、q軸成分に対する演算回路はこれと同様
であるので省略されている。
Vdc = GPd · ΔId + Σ (GId · ΔId) (2) Vqc = GPq · ΔIq + Σ (GIq · ΔIq) (3) In FIG. 2, only the arithmetic circuit for the d-axis component is shown. The operation circuit for the q-axis component is the same as that described above, and is omitted.

【0029】図2おいて、電流制御部15のd軸成分に
対する演算回路は、偏差検出器31、乗算器32、比例
ゲインレジスタ33、リミッタ34、乗算器35、積分
ゲインレジスタ36、積分器37、リミッタ38、加算
器39、出力リミッタ40、及び飽和分検出器41など
から構成されている。
In FIG. 2, the arithmetic circuit for the d-axis component of the current controller 15 includes a deviation detector 31, a multiplier 32, a proportional gain register 33, a limiter 34, a multiplier 35, an integral gain register 36, and an integrator 37. , Limiter 38, adder 39, output limiter 40, saturation detector 41 and the like.

【0030】偏差検出器31は、d軸電流指令Idcか
らd軸電流成分Idを減算してこれらの偏差値ΔIdを
求める。乗算器32は、偏差値ΔIdに対して、比例ゲ
インレジスタ33に格納された比例ゲインGPdを固定
小数点演算により乗算し、その結果(GPd・ΔId)
を出力する。
The deviation detector 31 obtains these deviation values ΔId by subtracting the d-axis current component Id from the d-axis current command Idc. The multiplier 32 multiplies the deviation value ΔId by a proportional gain GPd stored in the proportional gain register 33 by a fixed-point operation, and the result (GPd · ΔId)
Is output.

【0031】リミッタ34は、乗算器32の出力が正負
のそれぞれの方向に一定値以上となった場合に、その絶
対値を一定値に抑えて制限するためのものである。例え
ば、乗算器32のレジスタが16ビットであれば、乗算
結果がそれ以上となった場合にも出力を16ビットに制
限する。
The limiter 34 limits the absolute value of the output of the multiplier 32 to a constant value when the output of the multiplier 32 exceeds a certain value in each of the positive and negative directions. For example, if the register of the multiplier 32 is 16 bits, the output is limited to 16 bits even if the multiplication result is larger.

【0032】乗算器35は、偏差値ΔIdに対して、積
分ゲインレジスタ36に格納された積分ゲインGIdを
固定小数点演算により乗算し、その結果(GId・ΔI
d)を出力する。
The multiplier 35 multiplies the deviation value ΔId by the integral gain GId stored in the integral gain register 36 by a fixed-point operation, and calculates the result (GId · ΔId).
d) is output.

【0033】積分器37は、乗算器35の出力を積分す
る。すなわち、入力値が所定の周期毎に積算レジスタ5
2に積算され、その積算値が一時的にラッチ53に格納
され、それが入力値に加算される。これによってΣ(G
Id・ΔId)が求められる。
The integrator 37 integrates the output of the multiplier 35. That is, the input value is stored in the integration register 5 every predetermined period.
2, the integrated value is temporarily stored in the latch 53, and is added to the input value. This gives Σ (G
Id · ΔId) is obtained.

【0034】なお積算レジスタ52及びラッチ53は、
比例演算の乗算器32に用いられるレジスタよりも有効
桁数の大きいレジスタ(例えば倍精度のレジスタ)が用
いられており、これによって、積算によって誤差が増え
ないようにし、全体として少ないレジスタ長で積分演算
又は比例演算における精度不足や精度過剰などの無駄が
生じないようになっている。また、積分演算による遅れ
の影響が離散処理によって増長されることが防止されて
いる。
The integrating register 52 and the latch 53 are
A register (for example, a double-precision register) having a greater number of significant digits than the register used for the multiplier 32 of the proportional operation is used. This prevents waste such as insufficient precision or excessive precision in the calculation or the proportional calculation. Further, the influence of the delay due to the integration operation is prevented from being increased by the discrete processing.

【0035】リミッタ38は、リミッタ34と同様に、
積分器37の出力が一定値以上になった場合に、その絶
対値を一定値に抑えて制限するためのものである。加算
器39は、リミッタ34の出力とリミッタ38の出力と
を加算するものであり、これによって比例演算結果(G
Pd・ΔId)と積分演算結果Σ(GId・ΔId)の
和SUMが求められる。
The limiter 38 is, like the limiter 34,
When the output of the integrator 37 exceeds a certain value, the absolute value is limited to a certain value and limited. The adder 39 is for adding the output of the limiter 34 and the output of the limiter 38, whereby the result of the proportional operation (G
The sum SUM of Pd · ΔId) and the integration operation result Σ (GId · ΔId) is obtained.

【0036】出力リミッタ40は、リミッタ34などと
同様に、加算器39の出力が一定値以上になった場合
に、その絶対値を一定値に抑えて制限するためのもので
ある。出力リミッタ40の出力が、d軸電圧指令Vdc
として出力される。なお、出力リミッタ40への入力は
リミッタ34の出力とリミッタ38の出力とが加算され
たものであるから、リミッタ34又は38ではデータが
制限を受けなかった合でも、出力リミッタ40によっ
て制限を受けることがある。
The output limiter 40 is for limiting the absolute value of the output of the adder 39 to a constant value when the output of the adder 39 exceeds a certain value, similarly to the limiter 34 and the like. The output of the output limiter 40 is the d-axis voltage command Vdc
Is output as Incidentally, since the input to the output limiter 40 is one in which the outputs of the limiter 38 of the limiter 34 is added, even if the limiter 34 or 38 data is not restricted, the restriction by the output limiter 40 May receive it.

【0037】飽和分検出器41は、出力リミッタ40に
より制限を受けた分(飽和分)を検出するものであり、
出力リミッタ40の入力データSUMと出力データVd
cとの差DSA(=SUM−Vdc)を飽和分として求
め、これを減算器42に対する減算入力として与える。
The saturated component detector 41 detects the component limited by the output limiter 40 (saturated component).
Input data SUM and output data Vd of output limiter 40
The difference DSA from c (= SUM−Vdc) is obtained as a saturation, and this is given as a subtraction input to the subtractor 42.

【0038】積分器37においては、積算動作を行う際
に、減算器42において飽和分DSAを差し引くことと
なる。したがって、加算器39において出力が飽和状態
となって出力リミッタ40による出力制限を受けた場合
に、飽和分DSAが積分器37における積分動作から減
算され、積算レジスタ52に誤差が溜め込まれることが
防止される。
In the integrator 37, when performing the integrating operation, the subtracter 42 subtracts the saturated amount DSA. Therefore, when the output becomes saturated in the adder 39 and the output is limited by the output limiter 40, the saturation DSA is subtracted from the integration operation in the integrator 37, and the accumulation of errors in the integration register 52 is prevented. Is done.

【0039】これによって、飽和時に誤差を溜め込むこ
とによる応答性の低下が防止され、次に目標値が変化し
た場合などにおいて、その目標値に短時間で追従するこ
とができる。
As a result, a decrease in responsiveness due to accumulation of errors at the time of saturation can be prevented, and when the target value changes next time, the target value can be followed in a short time.

【0040】図5はq軸電流指令Iqcの変化に対する
q軸電流成分Iqの応答の様子を示す図である。これら
の図のうち、図5(a)が飽和分DSAの差し引き処理
を行った場合であり、図5(b)が差し引き処理を行わ
ない場合である。
FIG. 5 is a diagram showing how the q-axis current component Iq responds to a change in the q-axis current command Iqc. Among these figures, FIG. 5A shows the case where the subtraction process of the saturated component DSA is performed, and FIG. 5B shows the case where the subtraction process is not performed.

【0041】これらの図においては、q軸電流指令(目
標値)Iqcを、一定の周期で飽和が掛かるように正弦
波状に与えている。飽和状態においては、図5(a)
(b)において相違はないが、飽和が掛からなくなった
A点から後では、飽和分DSAの差し引き処理を行うこ
とによって目標値への追従性が大幅に改善されているこ
とが理解される。
In these figures, the q-axis current command (target value) Iqc is given in a sine wave shape so as to be saturated at a constant cycle. In the saturated state, FIG.
Although there is no difference in (b), it is understood that the followability to the target value is greatly improved by performing the subtraction processing of the saturation DSA after the point A where the saturation is no longer applied.

【0042】図3はAD変換部12の回路を示すブロッ
ク図である。AD変換部12は、各相U,Vの電流I
u,Ivをディジタル値に変換するAD変換器61a,
61b、ディジタル値に対して係数レジスタ63に格納
された補正係数KIを乗じる乗算器62a,62b、及
び中間値フィルタ64からなっている。
FIG. 3 is a block diagram showing a circuit of the AD converter 12. The AD conversion unit 12 outputs the current I of each phase U and V
AD converters 61a for converting u and Iv into digital values,
61b, multipliers 62a and 62b for multiplying the digital value by the correction coefficient KI stored in the coefficient register 63, and an intermediate value filter 64.

【0043】乗算器62a,62bは、使用される変流
器の種類に応じて検出値が異なることによるデータの不
揃いをなくし、AD変換部12から出力される相電流I
u,Ivのデータのフルスケール値を一定に揃えるため
のものである。したがって、補正係数KIは、相電流I
u,Ivを検出するための変流器の巻数、変流器に用い
られているホール素子の感度、及びAD変換器61a,
61bのビット数などに応じて値が決定され、図示しな
い入力装置から入力されて設定される。これによって、
以降における演算処理においてレンジ幅を統一すること
ができ、ゲイン設定やチューニングが簡略化されるとと
もに、インバータ1の回路を標準化して汎用性を持たせ
ることができる。
The multipliers 62a and 62b eliminate irregularities in data due to different detection values according to the type of current transformer used, and provide the phase current I / D output from the AD converter 12.
This is for making the full scale values of the data u and Iv uniform. Therefore, the correction coefficient KI is determined by the phase current I
The number of turns of the current transformer for detecting u and Iv, the sensitivity of the Hall element used in the current transformer, and the AD converter 61a,
The value is determined according to the number of bits of the bit 61b, etc., and is set by being input from an input device (not shown). by this,
In the subsequent arithmetic processing, the range width can be unified, the gain setting and tuning can be simplified, and the circuit of the inverter 1 can be standardized to have versatility.

【0044】中間値フィルタ64は、検出された相電流
Iu,Ivのデータに含まれた幅の狭いパルスノイズ
(いわゆる髭ノイズ、図4参照)を除去するためのもの
である。中間値フィルタ64は、各乗算器62a,62
bから出力されるデータを高速でサンプリングを行って
データを蓄積していくとともに、過去3回毎のサンプリ
ングデータについて互いに比較し、3つのデータのうち
の中間値のみを各回のデータとして採用する。これによ
って、髭ノイズなどの影響を受けた最大値又は最小値の
データが除外され、その結果髭ノイズが除去されること
となる。
The intermediate value filter 64 is for removing narrow pulse noise (so-called beard noise, see FIG. 4) contained in the data of the detected phase currents Iu and Iv. The intermediate value filter 64 includes the multipliers 62a and 62
The data output from b is sampled at a high speed to accumulate the data, and the past three sampling data are compared with each other, and only an intermediate value of the three data is adopted as each data. Thereby, the data of the maximum value or the minimum value affected by the beard noise or the like is excluded, and as a result, the beard noise is removed.

【0045】一般に、髭ノイズは例えばスイッチング電
源などから混入するが、このような特殊ノイズは、通常
のフィルタによる場合にはかなりのサンプル数と演算次
数を費やさなければ除去することができない。しかし、
本実施例の中間値フィルタ64によると、回路規模が比
較的小さなハード回路によって、有害な髭ノイズを効果
的に除去することができる。
In general, whisker noise is mixed in from, for example, a switching power supply. Such a special noise cannot be removed without using a considerable number of samples and a calculation order in the case of a normal filter. But,
According to the intermediate value filter 64 of the present embodiment, harmful whisker noise can be effectively removed by a hardware circuit having a relatively small circuit size.

【0046】上述の実施例において、電流制御部15に
おける比例演算又は積分演算のための回路、また飽和分
DSAを検出するための回路は、上述した以外に種々変
更することができる。中間値フィルタ64においては、
過去3回毎のサンプリングデータの中間値を採用した
が、4回以上のサンプリングデータの中からその中間
値、又は中間データの平均値を採用するようにしてもよ
い。その他、インバータ1の各部又は全体の構成、処理
内容又は順序などは、本発明の主旨に沿って種々変更す
ることができる。
In the above-described embodiment, the circuit for the proportional operation or the integral operation in the current control unit 15 and the circuit for detecting the saturation DSA can be variously modified in addition to the above. In the intermediate value filter 64,
Although the intermediate value of the sampling data every three times in the past is adopted, the intermediate value or the average value of the intermediate data may be adopted from the sampling data of four or more times. In addition, the configuration of each part or the whole of the inverter 1, the processing content, the order, and the like can be variously changed in accordance with the gist of the present invention.

【0047】[0047]

【発明の効果】本発明によると、出力が飽和状態となっ
た場合でも、その後の追従性が改善され良好な応答性を
得ることができる。
According to the present invention, even when the output is saturated, the following ability is improved and good responsiveness can be obtained.

【0048】請求項2の発明によると、全体として少な
いレジスタ長で積分演算又は比例演算における精度不足
や精度過剰などの無駄が生じない。請求項3の発明によ
ると、以降における演算処理においてレンジ幅を統一す
ることができ、ゲイン設定やチューニングが簡略化され
るとともに、回路を標準化して汎用性を持たせることが
可能となる。
According to the second aspect of the present invention, there is no waste such as insufficient precision or excessive precision in the integral operation or the proportional operation with a small register length as a whole. According to the third aspect of the invention, the range width can be unified in the subsequent arithmetic processing, the gain setting and tuning can be simplified, and the circuit can be standardized to have versatility.

【0049】請求項4の発明によると、回路規模が比較
的小さなハード回路によって有害な髭ノイズを効果的に
除去することができる。
According to the fourth aspect of the present invention, harmful beard noise can be effectively removed by a hardware circuit having a relatively small circuit scale.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るインバータの回路を示すブロック
図である。
FIG. 1 is a block diagram showing a circuit of an inverter according to the present invention.

【図2】電流制御部の回路の一部を示すブロック図であ
る。
FIG. 2 is a block diagram showing a part of a circuit of a current control unit.

【図3】AD変換部の回路を示すブロック図である。FIG. 3 is a block diagram illustrating a circuit of an AD conversion unit.

【図4】相電流に混入した髭ノイズの一例を示す図であ
る。
FIG. 4 is a diagram illustrating an example of a beard noise mixed in a phase current.

【図5】q軸電流指令Iqcの変化に対するq軸電流成
分Iqの応答の様子を示す図である。
FIG. 5 is a diagram showing a response of a q-axis current component Iq to a change in a q-axis current command Iqc.

【図6】従来のインバータの回路を示すブロック図であ
る。
FIG. 6 is a block diagram showing a circuit of a conventional inverter.

【符号の説明】[Explanation of symbols]

1 インバータ(モータ制御装置) 11 インバータ部 12 AD変換部(電流検出器) 13 3/2相変換部 14 2/3相変換部 15 電流制御部 32 乗算器(比例演算器) 35 乗算器(積分演算器) 37 積分器(積分演算器) 39 加算器 40 出力リミッタ 41 飽和分検出器 42 減算器 62a,62b 乗算器 64 中間値フィルタ M モータ DESCRIPTION OF SYMBOLS 1 Inverter (motor control apparatus) 11 Inverter part 12 AD conversion part (current detector) 13 3/2 phase conversion part 14 2/3 phase conversion part 15 Current control part 32 Multiplier (proportional calculator) 35 Multiplier (integration) Arithmetic unit) 37 integrator (integral arithmetic unit) 39 adder 40 output limiter 41 saturation detector 42 subtractor 62a, 62b multiplier 64 intermediate value filter M motor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西田 吉晴 兵庫県神戸市西区高塚台1丁目5番5号 株式会社神戸製鋼所 神戸総合技術研 究所内 (72)発明者 大寺 信行 兵庫県神戸市西区高塚台1丁目5番5号 株式会社神戸製鋼所 神戸総合技術研 究所内 (72)発明者 立川 篤夫 兵庫県神戸市中央区脇浜町1丁目3番18 号 株式会社神戸製鋼所 神戸本社内 (72)発明者 高橋 徹 兵庫県神戸市中央区脇浜町1丁目3番18 号 株式会社神戸製鋼所 神戸本社内 (72)発明者 高門 祐三 愛知県豊橋市三弥町字元屋敷150 神鋼 電機株式会社 豊橋製作所内 (72)発明者 井上 堅治 三重県伊勢市竹ヶ鼻町100 神鋼電機株 式会社 伊勢製作所内 (56)参考文献 特開 平1−315295(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02P 5/408 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yoshiharu Nishida 1-5-5 Takatsukadai, Nishi-ku, Kobe-shi, Hyogo Kobe Steel, Ltd. Kobe Research Institute (72) Inventor Nobuyuki Odera Nishi-ku, Kobe-shi, Hyogo 1-5-5 Takatsukadai Kobe Steel, Ltd.Kobe Research Institute (72) Inventor Atsuo Tachikawa 1-3-18 Wakihama-cho, Chuo-ku, Kobe-shi, Hyogo Kobe Steel Ltd. Inventor Tohru Takahashi 1-3-18, Wakihama-cho, Chuo-ku, Kobe-shi, Hyogo Kobe Steel, Ltd.Kobe Head Office (72) Inventor Yuzo Takamon 150 Motoyashiki, Sanyacho, Toyohashi-shi, Aichi Prefecture Inside the factory (72) Inventor Kenji Inoue 100 Takegahana-cho, Ise City, Mie Prefecture Inside the Shinko Electric Co., Ltd. Ise Works (56) References JP-A-1-315295 ( P, A) (58) investigated the field (Int.Cl. 7, DB name) H02P 5/408

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】モータに流れる相電流を検出する電流検出
器と、検出された相電流に基づいてベクトル成分電流を
求める3/2相変換部と、求められたベクトル成分電流
とベクトル電流指令値との偏差値に基づいてベクトル電
圧指令値を求める電流制御部と、前記ベクトル電圧指令
値に基づいて相電圧指令値を求める2/3相変換部と、
前記相電圧指令値に基づいて前記モータに電力を供給す
るインバータ部とを有するモータ制御装置において、 前記電流制御部は、 前記偏差値を入力データとし、前記入力データに対して
比例ゲインを乗算するための比例演算器と、 前記入力データに対する積分動作を行うための積分演算
器と、 前記比例演算器の出力データと前記積分演算器の出力デ
ータとを加算する加算器と、 前記加算器の出力データを制限するための出力リミッタ
と、 前記出力リミッタにより制限されたデータの量を検出す
るための飽和分検出器と、 前記飽和分検出器の出力データを前記積分演算器の出力
データから減算するための減算器と、を有しており、 前記積分演算器は、その内部にレジスタを有し、前記減
算器の出力データは前記レジスタに格納され、前記積分
演算器の出力データは前記入力データに対応した値と前
記レジスタに格納されたデータとを加算することにより
求められる ことを特徴とするモータ制御装置。
1. A current detector for detecting a phase current flowing in a motor, a 3 / 2-phase converter for obtaining a vector component current based on the detected phase current, a vector component current obtained and a vector current command value A current control unit that obtains a vector voltage command value based on a deviation value from the current value; a 2/3 phase conversion unit that obtains a phase voltage command value based on the vector voltage command value
A motor control device having an inverter unit that supplies power to the motor based on the phase voltage command value, wherein the current control unit uses the deviation value as input data and multiplies the input data by a proportional gain Arithmetic unit for performing an integration operation on the input data, an adder for adding output data of the proportional arithmetic unit and output data of the integration arithmetic unit, and an output of the adder an output limiter for limiting the data, and saturated component detector for detecting the amount of data that is limited by the output limiter, the output <br/> of saturates the detector the integral calculator output data A subtractor for subtracting the data from the data , wherein the integration calculator has a register therein,
The output data of the arithmetic unit is stored in the register,
The output data of the arithmetic unit is a value corresponding to the input data and
By adding the data stored in the register
A motor control device characterized by what is required .
【請求項2】前記積分演算器のレジスタのレジスタ長
が、前記比例演算器の乗算器に用いられるレジスタのレ
ジスタ長よりも大きいことを特徴とする請求項1記載の
モータ制御装置。
2. The motor control device according to claim 1, wherein the register length of the register of the integral arithmetic unit is longer than the register length of the register used for the multiplier of the proportional arithmetic unit.
【請求項3】前記電流検出器には、ディジタル値に変換
された相電流に対して補正係数を乗じるための乗算器が
設けられてなることを特徴とする請求項1記載のモータ
制御装置。
3. The motor control device according to claim 1, wherein the current detector is provided with a multiplier for multiplying the phase current converted into a digital value by a correction coefficient.
【請求項4】前記電流検出器には、ディジタル値に変換
された相電流について、複数回のサンプリングデータの
うちの中間値をデータとして抽出するための中間値フィ
ルタが設けられてなることを特徴とする請求項1記載の
モータ制御装置。
4. The current detector is provided with an intermediate value filter for extracting, as data, an intermediate value of a plurality of sampling data of the phase current converted into a digital value. The motor control device according to claim 1, wherein
JP05125836A 1993-05-27 1993-05-27 Motor control device Expired - Lifetime JP3080813B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05125836A JP3080813B2 (en) 1993-05-27 1993-05-27 Motor control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05125836A JP3080813B2 (en) 1993-05-27 1993-05-27 Motor control device

Publications (2)

Publication Number Publication Date
JPH06339294A JPH06339294A (en) 1994-12-06
JP3080813B2 true JP3080813B2 (en) 2000-08-28

Family

ID=14920145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05125836A Expired - Lifetime JP3080813B2 (en) 1993-05-27 1993-05-27 Motor control device

Country Status (1)

Country Link
JP (1) JP3080813B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3729682B2 (en) * 1999-06-15 2005-12-21 三菱電機株式会社 Vector control equipment
JP4782525B2 (en) * 2005-09-30 2011-09-28 日本電産サーボ株式会社 Stepping motor drive device
JP2008029177A (en) * 2006-07-25 2008-02-07 Ricoh Co Ltd Semiconductor device

Also Published As

Publication number Publication date
JPH06339294A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
JP3668870B2 (en) Synchronous motor drive system
JP3681318B2 (en) Synchronous motor control device and vehicle using the same
JP3302235B2 (en) Motor position control device
JP4988329B2 (en) Beatless control device for permanent magnet motor
US5247237A (en) Control device of induction motor
JP2004312834A (en) Motor drive controller and motorized power steering device
JP3771544B2 (en) Method and apparatus for controlling permanent magnet type synchronous motor
JP3914108B2 (en) DC brushless motor control device
JP2006304478A (en) Motor drive controller and electric power steering apparatus therewith
JP4583257B2 (en) AC rotating machine control device
JP5178665B2 (en) Control device for synchronous motor
JP3914107B2 (en) DC brushless motor control device
JP3637209B2 (en) Power converter using speed sensorless vector control
JP2012182866A (en) Motor control device, program for manufacturing motor control device, and method of manufacturing motor control device
JP3080813B2 (en) Motor control device
JP5515885B2 (en) Electric vehicle control device
JP3684661B2 (en) AC motor control device
JP4305698B2 (en) Synchronous motor position and speed estimation device
JP2012253982A (en) Angular velocity estimating apparatus
JP6682313B2 (en) Motor control device
JP4359546B2 (en) AC motor control device
JPH11275900A (en) Controller of synchronous motor
JP4161064B2 (en) Rotating machine control device
JP2005160199A (en) Apparatus and method for controlling three-phase ac motor
JP4231970B2 (en) AC motor voltage saturation processing device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080623

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 13

EXPY Cancellation because of completion of term