JP3072386B2 - ジャイレータ・ベース・共振器 - Google Patents

ジャイレータ・ベース・共振器

Info

Publication number
JP3072386B2
JP3072386B2 JP7501130A JP50113095A JP3072386B2 JP 3072386 B2 JP3072386 B2 JP 3072386B2 JP 7501130 A JP7501130 A JP 7501130A JP 50113095 A JP50113095 A JP 50113095A JP 3072386 B2 JP3072386 B2 JP 3072386B2
Authority
JP
Japan
Prior art keywords
resonator
gyrator
delay
loop gain
transconductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7501130A
Other languages
English (en)
Other versions
JPH08506462A (ja
Inventor
ブラウン・アンソニー・ケビン・デール
Original Assignee
ノーテル・ネットワークス・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノーテル・ネットワークス・コーポレーション filed Critical ノーテル・ネットワークス・コーポレーション
Publication of JPH08506462A publication Critical patent/JPH08506462A/ja
Application granted granted Critical
Publication of JP3072386B2 publication Critical patent/JP3072386B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/40—Impedance converters
    • H03H11/42—Gyrators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 関連出願 本出願は、米国出願第07/857,909（米国特許第5,172,
076、1992年12月15日発行）および米国出願第07/858,26
9（米国特許第5,185,581、1993年２月９日発行）に関す
るものである。上記特許はともに参照として本文に記載
されている。
発明の分野 本発明は、差動増幅器およびこれら差動増幅器により
構成される整合高Ｑトラッキングフィルタを有する高Ｑ
電圧制御発振回路に関するものである。本発明の設計
は、シリコン集積回路技術およびヘテロ接合バイポーラ
技術に適用できる。また、本設計の特徴のいくつかは、
MOS（金属酸化膜半導体）およびガリウム砒素技術に適
用できる。
背景技術 従来の差動増幅器は、整合対のバイポーラトランジス
タ、整合対の負荷インピーダンス、および電流源を有す
る。各負荷インピーダンスは、電圧供給源と各トランジ
スタのコレクタ間に接続される。両トランジスタのエミ
ッタは電流源に接続される。差動入力は、これらトラン
ジスタのベースに印加される。差動出力は、これらトラ
ンジスタのコレクタから取り出される。
このような２つの差動増幅器を交差させて直角位相の
電圧制御型発振器（以下VCO）を構成することができ
る。本発振器は、90度の位相シフトをともない各差動増
幅器内で発振し、また180度の位相シフトをともない交
差対のフィードバックループ内で発振する。
しかし典型的な製造工程のばらつきはそのようなVCO
の発振周波数に影響を及ぼす。したがって、そのような
VCOは特定の発振周波数における発振が求められるなら
ば製造後の同調を必要とする。W.P.Robinsによれば、バ
ラクタダイオードによる同調を行うため、それらは各差
動増幅器内のコレクタおよび整合トランジスタ間におい
て結合する（信号源における位相ノイズ−理論と応用、
Peter Peregrinus Limited社を参照）。しかし、この方
法では、負荷インピーダンスを事前に調整し発振周波数
を中心に持ってこなくてはならない。バラクタダイオー
ドのみにより達成される同調幅では、典型的な製造工程
のばらつきによる回路パラメータの変動に対処すること
ができないからである。さらに結果として構成されるVC
Oは、典型的にはかなりＱが低くなる。それは回路パラ
メータの非線形性に起因する。
前出の出願人の米国特許第5,185,581では差動増幅器
が開示され、それは電圧により制御される発振器および
他の高周波共振回路の構成に用いられる。また、同調幅
は典型的な製造工程のばらつきから生じる回路ラメータ
のばらつきに十分対応できるものである。この米国特許
5,185,581では、差動増幅器の位相の差動ペアのエミッ
タ電流密度によって制御される。この方法の主な欠点
は、増幅器の利得、すなわち発振器の電力出力がエミッ
タ電流密度によって制御されることである。
1989年、回路およびシステムに関するIEEE国際シンポ
ジウムのF.Krummenacherの論文、「高周波CMOS（相補型
金属酸化膜半導体）の相互コンダクタンス増幅器コンデ
ンサ（英名称の略称TAC）フィルタにおける設計考察」
では、ジャイレータ・ベース・共振器の周波数およびＱ
の同調の１方法が開示されている。この方法は、MOS装
置に応用可能であり100MHzまでの周波数で動作し、ジャ
イレータＱ値（約10）が報告されている。
発明の概要 本発明の差動増幅器は、異なる原則にもとづいて作動
し、超高周波での同調可能にすると共に高いＱおよび低
位相ノイズを達成する。
したがって、本発明の第１の見地に拠れば、本発明の
差動増幅器はほぼ一定のバイアス電流を供給する電流源
と；ほぼ一定のバイアス源を制御可能に第１および第２
の電流路に分割する電流分割回路と；整合負荷インピー
ダンス対と；整合負荷インピーダンスと第１の電流路間
に差動対として接続された第１の整合トランジスタ対
と；対応する第１の差動対の差入力に接続された第２の
差動対の差動入力を有し、整合負荷インピーダンスと第
２の電流路間に差動対として接続された第２の整合トラ
ンジスタ対と；第１または第２の整合トランジスタ対に
連結され、その実効相互コンダクタンスを変化させる手
段を含むように構成される。
本発明の第２の見地によれば、ジャイレータ・ベース
・共振器が供給される。このジャイレータ・ベース・共
振器においては、第２の差動増幅器の正入力は第１の差
動増幅器の正出力に接続され；第２の差動増幅器の負入
力は第１の差動増幅器の負出力に接続され；第１の差動
増幅器の正入力は第２の差動増幅器の負出力に接続さ
れ；第１の差動増幅器の負入力は第２の差動増幅器の正
出力に接続されるように構成される。
このジャイレータ・ベース・共振器は、制御相互コン
ダクタンス遅延手段と損失アドミタンス手段とを有し、
その各々は、共振器のループ利得を制御する。ループゲ
インが１よりも大きいときは、共振器は発振器として動
作し、ループゲインが１よりも小さいときは、共振器は
フィルタとして動作する。
本発明の第３の見地によれば、本発明は、第１と第２
の相互接続ジャイレータ・ベース・共振器を含む発振器
とトラッキングフィルタの組み合わせを供給する。第１
の共振器は、ループゲインが１よりも大きく、発振器と
して動作し、第２の共振器はループゲインが１よりも小
さく、フィルタとして動作する。
図面の簡単な説明 本発明の実施の形態の一例を以下に説明する。付属す
る図面の説明は以下の通りである。
図１は従来のジャイレータモデルを回す回路図であ
る。
図２は非理想共振器としてのジャイレータを示す回路
図である。
図３は非理想電圧制御型電流源を有するジャイレータ
を示す回路図である。
図４は通常の遅延パラメータと通常の損失パラメータ
および周波数の割合の関数としてのジャイレータノード
インピーダンスを示す図表である。
図５はジャイレータの主極対の動作を遅延Ｄとともに
示した図表である。
図６はフィードバックコンデンサおよび遅延とともに
差動ジャイレータ共振器を示した回路図である。
図７は直角位相発振器を示す図である。
図８は差動増幅器を同調する発振器を示す回路図であ
る。
図９から図12は本発明の実施例を示す回路図である。
図13は発振器とそれに従動するトラッキングフィルタ
を示す図である。
実施例 本発明のジャイレータ・ベース・共振器の説明の前
に、ジャイレータ理論の概要を特に電圧制御型発振器の
観点から説明する。ここでは、本発明の差動増幅器につ
いても言及する。
この説明においては、抵抗性インピーダンスにより分
流された誘導性インピーダンスに言及する。理解を明確
にするためにインダクタＬのＱを分流抵抗性インピーダ
ンスRpを用いて示すと式１が得られる。
さらに、インダクタＬのＱの直列抵抗性インピーダン
スRsを用いて示すと式２が得られる。
従来のジャイレータ回路を図１に示す。１ポートの容
量インピーダンスは、他方のポートで誘導性インピーダ
ンスに変形される。コンデンサが両方のポートに設置さ
れれば、本回路は平行LRC共振回路となる。両ポートの
インピーダンスは、回路が対称であれば同一になる。し
かし、共振時に２ポートの波形に90度の位相差が生ず
る。理想的な電圧制御型電流源は、以下に説明するよう
に共振器回路の差動対になる。
図１のジャイレータ回路は、安定していると考えられ
る。入力ポートの誘導リアクタンスは、この回路がアド
ミタンスG1およびG2による損失をともなう非理想的ジャ
イレータであるにも関わらず受動要素とみなされる。し
かし、電圧制御型電流源は依然として理想的であると仮
定されるが、実用化においてはそうではない。実用的な
電圧制御型電流源のその他の欠点は、遅延が常に起こる
ことである。例えば、電圧制御型電流源どうしが、簡単
なバイポ−ラ差動対で近似されると、相互コンダクタン
スの位相シフトが顕著に現れる。
図１のジャイレータの入力ポートの誘導性リアクタン
スは、簡単に計算される。まず、アドミタンスG1および
G2をゼロと仮定する。ノード１において単位振幅の電圧
源を仮定し、ノード２においてg2/jωC2の電圧となる。
この電圧は交互に、振幅がg1g2/jωC2の入力単位電圧源
に流れる電流に影響を及ぼす。したがって、入力インピ
ーダンスはｊωC2/（g1g2）となり明らかに誘電性であ
る。同様の方法で、実数のアドミタンスG1およびG2がイ
ンダクタのＱを決定する。すなわち、式３により示され
る。
したがって、図１の簡単なジャイレータモデルで共振
回路を構成するには、ノード１の両端にコンデンサC1を
追加すればよい。この場合、ノード１の静電容量は、式
４により示される周期のジャイレータインダクタンスと
ともに共振する。
ここで、C1およびC2はそれぞれ電圧制御型電流源（以
下VCCS）g1,g2により駆動されるコンデンサである。し
たがって共振の周波数は静電容量および相互コンダクタ
ンスによって制御される。
以上の記述においてこの共振器は安定である。アドミ
タンスG1およびG2が無視できるものとすると、ジャイレ
ータ極は虚Ｓ平面軸上にあり、極限において、すなわち
G1およびG2が０に近づくならば、共振でのループゲイン
は１に近づく。仮りにG1およびG2が無視できないとする
と、ジャイレータ軸は徐々にＳ平面の左へ移動し、ジャ
イレータは安定する。また、共振ジャンクションにおい
て、共振時のループゲインは１よりも小さくなる。しか
し、共振の周期が短く、理想的な電圧制御型電流源が無
視できなくなると、回路は発振する。従ってVCCSの遅延
が少しあると、これらの極をＳ平面の右半分に移動し、
ループゲインは共振周波数において１よりも大きくな
る。発振を起こすに必要な遅延の量は共振周期と比較し
て極めて小さいことがわかっている。この様子を以下に
解析的に説明する。
図２は非理想共振器であるジャイレータを示す。ここ
でVCCSの遅延は無視できるものとし、原則としてG1およ
びG2を０と仮定する。VCCS2の利得は式５によって示さ
れる。
同様に、VCCS1の利得すなわちループゲインΓは式６
によって示される。
ここで、ループゲインΓは式７によって示される。
しかし、共振時には式８のようになる。
従ってG1およびG2が０のとき式８を式７に代入すると
ループゲインが１になることがわかる。
G1およびG2が有限であり、g1およびg2と比較して小さ
いとすれば、VCCS2の利得は式９によって示される。
Gain12＝g2（ｊωC2＋G2）-1 （式９） VCCS1の利得についても同様である。
従ってループゲインΓは式10によって示される。
Γ＝−g1g2（（ｊωC1＋G1）・（ｊωC2＋G2））
-1 （式10） 暫定的にg1＝g2＝ｇ、C1＝C2＝Ｃ、G1＝G2＝Ｇと仮定
するとループゲインは式11のようになる。
Γ＝（−１）g2（ｊωＣ＋Ｇ）-2 （式11） ループゲインΓのアドミタンスＧへの依存度を決定す
るためＧで微分すると式12が得られる。
Ｇに関する利得の勾配は明らかに負であり、これは、
アドミタンスＧが、小さな有限実数Ｇ（ｇと比べて）に
対してループゲインを１以下に減少させることよってジ
ャイレータ共振器の安定を保つことを意味している。
C2およびG2によるノード２のインピーダンスは、式13
によって示される。
Z2＝（G2＋ｊωC2）-1 （式13） ノード１における反射インピーダンスは式14によって
示される。
式11のループゲインはG1の出力の位相反転を示すため
に負の符号を必要とし、式14の正の損失を表わすので負
の符号を必要としない。
反射インピーダンスは、並列抵抗要素（1/G′）およ
び誘導要素ｊωＬとともに損失の多い誘導性インピーダ
ンスである。したがって、式15が得られる。
実数および虚数部分を等しいとすると、式16、式17が
得られる。
Alan B.Grebene（アナログ集積回路設計、291−292
頁、1972年、Van Nostrand Reinhold Ltd.、Canada）
は、反射された誘導性インピーダンスの実効Ｑは無効誘
導性インピーダンスに対する分流抵抗性インピーダンス
の比として計算され、Ｑは式18によって示される。
所定の周波数でのＱの最大値は式19のように計算され
る。
これにより、インダクタのＱはG1またはG2が極めて小
さいならば、非常に大きくなることがわかる。
式18および式19を用いる場合は注意を要する。式１に
続いてＱを計算するGrebeneの方法は式１の基礎となる
形式的定義に反している。すなわち、式１のインダクタ
ンスＬは、損失成分のない純粋なインダクタンスであ
り、式１の分流抵抗Rpは、無効成分を有しない純粋の抵
抗である。式16および式17のインダクタンスによって定
義されるように、インダクタンスおよび抵抗は、２次の
項を含む。それゆえに、式18および式19はＱが大きな値
の場合にのみ良い近似値をとる。
ノード１におけるノードインピーダンスは並列インピ
ーダンスG1、Ｇ′、C1およびＬの組み合わせから計算さ
れ、式20によって表される。
これにより、ノード１、ノード２のいづれかにおける
ノードインピーダンスを優先的に制御するのはC1、C2、
および積（g1・g2）であると結論できる。それは比率
（g1/g2）によって制御されない。さらに、比Z1/Z2は、
共振で比C2/C1と等しい。
ジャイレータトランスダクタにおける非論理タイプの
影響（特にマイクロ波周波数におけるバイポーラトラン
ジスタにおいて明らかである）をここで考察する。この
方法により、マイクロ波周波数まで対応する電圧制御型
発振器としてのジャイレータに関する新しい論理が導か
れる。この解析において、引き続き電圧制御型電流源と
してのジャイレータトランスコンダクタを扱う。
ここで電圧制御型電流源が理想的なものではなく、有
限の遅延を有するものとすれば、この遅延は以下の２つ
のいづれか、すなわち純粋にVCCSの内部の固有遅延か、
例えば共振器の入出力ポートに複素インピーダンスの負
荷にするRC遅延などの外部遅延として表される。遅延の
実際的な値は、これらの両形式の遅延は、質的に同じ影
響を有する。これらの遅延の物理的解釈をすると、固有
遅延は、例えば、バイポーラトランジスタのコレクタベ
ース接合領域の電荷分布によって周波数の相互コンダク
タンスの位相シフトを引き起こす非常に高い周波数で特
に発生する。一方、非常に高い周波数での外部遅延は、
ベースエミッタ接合間のベース抵抗および電荷分布に起
因する。従来技術のジャイレータ理論においては、相互
コンダクタンスの遅延が考慮されていなかった。ここで
遅延が望ましい属性であり、その効果を人為的に高める
ことができることを照明する。
固有遅延に組込まれるVCCSをエミュレートとするため
に、図２の各VCCSに単位利得電圧制御型電圧源および図
３のRC遅延回路を追加する。電圧制御型電圧源は内部遅
延を緩衝するためのものであり、それによって当初のジ
ャイレータアドミタンスは負荷されないようにする。こ
こで、導入される遅延は両VCCSに対して同じものであ
り、その値を（Rd・Cd＝Ｄ）と仮定する。新たなループ
ゲインΓは式11を変形することによって得られる。遅延
回路（Rd・Cd）によりループゲインΓは式21のように修
正される。
ループゲインΓに対するVCCS遅延の効果は、Cdまたは
Rdに関する偏微分により決定することが可能となる。便
宜上、積Cd・RdをＤに置き換えれば式22および23を得
る。
二項定理を用いれば式23より式24が得られる。
式24から、ループゲインの実数部は、Ｄ＜1.732/ωに
対して、全てのＤの実用的な値が遅延Ｄの増加と共に増
加することが明らかである。また、発振の条件は、増加
するＤにより確立され、G1およびG2を十分に補償する。
式21をループゲインΓが１であるとの制約のもとで評価
することにより、制限条件を見つけることも可能である
が、まず、以下のような物理的解釈を行う。
式21より遅延RdCd＝Ｄはジャイレータの自然共振周波
数の周期（ここではω′と表す）をδｔだけ増加させ
る。ここで、δｔは式25によって表され、 δｔ＝２・atan（ω′Ｄ） （式25） さらに式25を展開して式26が導かれる。
従って固有周波数は式27で表される比ω′／ω０だけ
減少する。
式21より、RdCd＝Ｄおよび小さいG1、G2に対して、低
い固有周波数ω′においてループゲインΓは主項ｊω′
C1およびｊω′C2によって増加することが直感的に明ら
かである。これはジャイレータが発振する最も明らかな
物理的理由である。
さらに単位利得すなわちΓ＝１という制限条件のもと
で式21を解析し、必要な遅延Ｄ（＝Cd・Rd）を決定し、
アドミタンスG1およびG2による損失を補う。簡単化のた
め、G1＝G2＝Ｇ、g1＝g2＝ｇ、C1＝C2＝Ｃと仮定すると
式21は式28のようになる。
Γ=(-g２)・((jωC+G)-2・(1+jωD)-2=1 （式28） この式の平方根をとって、さらに式29が得られる。
gj=(jωC+G)(1+jωD)=jωC+jωGD+G-ω2CD （式29） 式29の実数部および虚数部は直交しているため、虚数
部を式30のように置き、実数部を式31のように置くこと
によって、単位利得条件の２つの直交特性が得られる。
式30および式31は単位利得の条件となり、これらによ
って条件は直交となる。従って、式30は、角度共振周波
数ω′０を相互コンダクタンスｇおよび静電容量Ｃによ
って定義するので、実質的に損失アドミタンスＧおよび
遅延Ｄの影響を受けない。それは積GDが２次の項である
からである。他方、式31は最大Ｑの条件を定義する。従
って、Ｑは、Ｃおよびｇによりすでに定義されている
ω′０に関わりなく調整できる。発振の必要条件は、遅
延Ｄが式31の制限値よりも大きくなくてはならないこと
である。Ｑを定義する単位利得条件はＧおよびＤに対す
る等しく感度を有することは明らかである。最適な発振
器のＱへの解決法として、損失ＧがAGCによって特定の
遅延Ｄのために調節され、それによって式31をほぼ満足
させることが提案される。
ここで、単位利得での共振器のＱを計算する。直観的
には、これは実際には無限である。ノード１でのジャイ
レータ側からの反射インピーダンスは式32によって表さ
れる。
式32より、分流抵抗および誘導性リアクチブインピー
ダンスが得られる。実数および虚数部を等しくすること
によって実際のアドミタンスＧ′およびインダクタンス
Ｌがそれぞれ式33および式34によって導かれる。
以前、式18においてGrebeneに従い、誘導性成分のＱ
を式35のように計算した。
ここで、一時的にG1＝G2＝Ｇ、g1＝g2＝ｇ、D1＝D2＝
Ｄ、C1＝C2＝Ｃと仮定すると、誘導性成分のＱは式36の
ようになる。
式36の幾分複雑であるが、規格値を用いて、アドミタ
ンスＧおよび遅延Ｄが10％以内に整合するようにＧ＝0.
05、Ｄ＝0.055とすると、ゆうに100以上のＱを得ること
ができる。ＧおよびＤを整合させる方法は後述する。
式18および19に関して前述したように、このようなＱ
の派生は、２次の損失項のインダクタンスと、また２次
のリアクチブ項のアドミタンスによって近似される。損
失Ｇが小さいならば、式29、30、31によって与えられる
単位利得の状態の下で式36の分母の項はおおよそ打ち消
されるため、Ｑの値は無限に近づく。代替方法を用いて
単位利得条件の下でＱを見積もると、近似値のないＱの
正確な値は無限であるということが以下に証明される。
単位利得のための条件から、ジャイレータノードイン
ピーダンスを評価することによって、Ｑの代替値を導く
ことができる。式32からノードインピーダンスは式37に
よって与えられる。
式29を式37代入すると第38が得られる。
したがって、ノードインピーダンスは単位利得のジャ
イレータの共振周波数において無限に上昇する。これ
は、無限Ｑに等価である。Ｑの形式的な定義（F.E.Term
an.電子および無線工学第４版、45頁、1995年McGraw Hi
ll Book Company Inc.New York刊）によれば、回路のＱ
は、回路にストアされたエネルギを１サイクル中に回路
で放散させるエネルギで割った値の２π倍である。単位
利得条件において、正のフィードバックはエネルギ損を
補填し、実効エネルギ損がゼロとなりその逆数は無限と
なるため、無限の物理パラメータを必要としないで無限
のＱを得ることができる。これは、損失インピーダンス
Ｇを負インピーダンスで補填するに等しい（正のフィー
ドバックによって）。S.K.Mitra等（アクティブフィル
タの同期化、47〜63頁、IEEEスペクトラム1969年１月
号）は、負インピーダンスによってジャイレータのＱが
増加しても、感度および安定性を考慮すると満足できる
ような結果が得られないという結論が導かれた。本出願
の方法は、この点を克服し自動調整制御機構により安定
性を得るものである。
実際的な設計においては、増幅器の直線性およびレベ
ル制御を考慮しなくてはならないので、真の単位利得を
得、また維持することが制限される。これらは、結果と
して生ずるＱを制限するパラメータであって、実際の発
振器を参照しながら詳細に論ずる。
ここで、正規化遅延パラメータDnおよび正常化損失パ
ラメータGnをジャイレータ共振器に対して、それぞれ式
39および40によって定義する。
Dn＝ω0D （式39） ここで、Gnはノード容量性のＱの逆数である。
さらに式41により比Knを定義する。
単位利得条件に対して、正規化パラメータを式30よお
び31に代入すると、式42および43が得られる。
Dn＝Gn （式42） 式42および43は、単位利得の正規化条件であり、遅延
が実効的に回線損失を打ち消し非常に高Ｑを発生させる
ことについて特に述べている。このことはさらに、図４
によって示される。ノードインピーダンス、すなわち、
比Knが１へ増加するに従い、いかにＱは増加するかが示
されている。ここで、Gn＝0.1、ω０′はほぼ１、Ｇ＝
１、Ｃ＝１であるとすると、Kn＝１においてω０′は式
43の積Gn・Dnのため理想値のわずか１％だけ下方にシフ
トする。遅延Dnおよび損失パラメータGnの差がわずか10
％であると、すなわち、Kn＝0.9であると、Ｑの大幅な
改善がみられる。この場合のＱは10である。通常、Ｑの
改善は（１−Kn）-1で定義される。
ここで内蔵遅延を有するジャイレータの動作につい
て、理解を助けるためにゼロ極数解析を用いる。
この解析により、前に用いられた多くの原則が確かめ
られる。例えば、損失および遅延がゼロ（G1＝G2＝０、
D1＝D2＝０）の単純なジャイレータのインピーダンス
は、Ｓ平面の虚軸上にひとつの極対を有し、無限のＱに
対応する。損失が増えれば、主極対はＳ平面の負実数の
左半分へ向かって移動し、結果として従来の「安定」ジ
ャイレータ回路、すなわち、Grebene等の一般的な書物
に記載されるものが生ずる。ジャイレータの相互コンダ
クタンス遅延が発生すると、主極対はＳ平面の正の実数
の右半分へ向かって移動し、遅延が増加するにしたがい
その領域の中へ移動する。主極対が、右平面に移動する
と発振の条件が確立する。出願人が知る限りでは、内蔵
遅延を有するジャイレータのこの特性は以前、開示され
ていなかった。重要な要因は、主極対の値、あるいはジ
ャイレータ共振周波数は、式30に示すように、損失およ
び遅延補償の実際的な値に対し大きな変化はしない。こ
の様子は図５において示され、主極対の移動プロットが
正規化成分の値を用いて図示されている。損失をG1＝G2
＝0.1と仮定し、これは遅延０に対する正規化Ｑの値約1
0に対応する。もし遅延がジャイレータ共振周期の0.1倍
に増加すると、主極対は虚軸に非常に近くなるので損失
の効果は打ち消され非常に高いＱになる。この動作によ
り式31の結論が確かめられ、実際の典型的な値に対して
回路は遅延と損失成分に等しい感度を示す。また式30と
所定の損失および遅延の実際の値から、ジャイレータ共
振周波数は、ゼロ遅延の理想的な損失の少ない共振器に
比べわずか１パーセントしか動かない。このために正確
に整合されたトラッキングフィルタを有する発振器は、
増加したノードアドミタンスのフィルタに対して同一の
共振器を用いて形成できる。高いＱのフィルタおよび発
振器をシングルジャイレータの共振器を用いて実現する
には、主極対を虚軸に近づけるように遅延を調節するこ
とが大切である。遅延作用はジャイレータ内部ループゲ
インを増加させるので、増加可能な高いＱの発振器の設
計は、自動利得制御を用いてプロセスおよび温度変動を
補うことができる。この分野の他の業績では、Ｑを増加
させるために損失を少なくすることが試みられている。
この後者の方法は実効が特に難しく、基準外の集積回路
要素を用いなければ意図する結果が得られない。しか
し、ここで紹介する解析によれば、特異な技術を用いず
に他の回路を実効できる。このように、Ｑが10の低いＱ
のジャイレータは、制御された相互コンダクタンス遅延
を導入することによってより高いＱに簡単に調整するこ
とができる。この点は、高い実効Ｑおよびそれに対応す
る低い位相ノイズを有する700MHzの実際の共振器の設計
とあわせて後に図示する。また、本出願は、トラッキン
グ前置フィルタを必要とし、VCO共振器に追随し追加的
な制御損失を有する同一の共振器によって達成される。
このフィルタ設計は、直接変換無線受信機およびフィル
タによるクロック抽出を用いたクロック再生回路に応用
される。
図５に示されるように、ジャイレータの相互コンダク
タンス遅延が増加し、主極対が虚軸を超えると、ジャイ
レータ周波数はほぼ一定になる。重要なことは、これに
より正確に互いを追尾する発振器およびフィルタを形成
することが可能となり、またこれは、局部発振器を追尾
する前置フィルタが必要な直接変換受信機の第１の必要
条件である。
図５は、また、どの程度大容量の値の遅延が許される
かということを示している。単に適度に高いＱが必要な
らば、あるいは大きな遅延の値が不可避であるならば、
ジャイレータ周波数は、遅延周期が発振の周期に匹敵す
るまで、かなり一定な値をとり続ける。
これまで、ジャイレータ機能の理論的基礎は、図１の
従来のジャイレータ回路およびその延長である図２の内
蔵相互トランスコンダクタンスの上に確立されてきた。
これにより遅延および損失間の関係が展開され、損失の
補填が可能であり結果として高いＱが生ずると結論づけ
られた。実際には、図６に示されるような他のジャイレ
ータ構成が有利に使用されることがある。ここでジャイ
レータ静電容量はフィードバック静電容量であり、以前
に考慮したようにその出力を分流することなく、その入
力は相互コンダクタンスの出力と結合する。この方法の
明らかな違いは、各ポートからみた静電容量の値（およ
び対応するジャイレータインダクタンス）が「ミラー静
電容量」、すなわちトランジスタのベース、コレクタ間
の実効静電性インピーダンスとしての回路利得、の関数
である点である。第２に、またさらに重要なことには、
フィードバック静電容量はジャイレータの線形化に寄与
し、これは大信号発振器およびフィルタを供給するのに
重要である。例えば、VCO出力電力を最大にすること
は、実効Ｑを最大化する方法としての式55に示唆され
る。まず、遅延およびフィードバックコンデンサを有す
るジャイレータための基本方程式が導かれる。
図６は、ジャイレータ共振器の新たなトポロジーを示
している。C1およびC2は、新たなフィードバックジャイ
レータ静電容量を示している。ここで各ポートは、両方
のフィードバック静電容量によるインピーダンスが負荷
されていることに注目し、等価ポートインピーダンスを
計算する。
第１に、VCCSの入力におけるフィードバックコンデン
サの影響が計算される。入力電圧がVI、出力電圧がVO、
電圧利得がAV、フィードバック電流がIFであると仮定す
ると、入力インピーダンスは式44によって与えられる。
これは、大きさ（１＋AV）Ｃの分流静電容量あるいは
ミラー静電容量に等価である。同様に、出力アドミタン
スＧおよび相互コンダクタンスｇを有するVCCS出力回路
の出力インピーダンスZOは、式45のように導かれる。
式45または式46のように表すこともできる。
これは、大きさ（１＋1/AV）Ｃの負荷の分流静電容量
に等価である。
はじめに遅延をD1＝D2＝０（図６）、ノード１の外部
電圧源電圧をV1と仮定すると、ノード２における電圧V2
は式47によって与えられる。
したがって、ループゲインΓは式48によりあらわされ
る。
G1＝G2＝Ｇ、C1＝C2＝Ｃ、AV1＝AV2＝Ａ、g1＝g2＝ｇ
と仮定すると、ループゲインΓに関して式49が得られ
る。
遅延要素をD1＝D2＝Ｄ＞０と仮定すると、遅延を有す
るループゲインが得られる。式21および分流静電容量の
場合の式28とを比較すると式50が得られる。
単位利得の条件は、90度の位相シフトおよびΓ＝１に
対してＡ＝（０＋ｊ）であり、式50に代入すると式51が
得られる ここで、その平方根をとると式52が得られる。
gj＝（Ｇ＋ｊωＣ）（１＋ｊωＤ） （式52） 式52の実数および虚数部を等しいとおいて式を簡単に
すると、単位利得のための２つの直交条件、すなわち、
式53、54を得る。
式54はジャイレータがまだ前と同様の特性を有するこ
とを示す。すなわち、単位利得の条件が最大Ｑと共に存
在するように、遅延Ｄは損失Ｇを補填する傾向がある。
式53および54をそれぞれ式30および31と比較すると、
ＤおよびＧに対するω０の感度は依然等しく、単位利得
の条件も同一であることがわかる。興味のある観察とし
て、図11の増幅器のトランジスタに対してコレクタ・ベ
ース間静電容量は等価のベース・エミッタ間静電容量C
beの２倍の影響を有する（ただし、ここでは、ベース・
エミッタ間静電容量は、ジャイレータポートに直列に現
れる）。この増幅器における主周波数制御静電容量は、
フィードバック静電容量270,272であり1.5pfの値を有す
る。これらの特性を念頭におき、フィードバックおよび
分流静電容量の影響を適当なスケーリングを用いて並列
にノードに加え、ジャイレータに等価のノード静電容量
を得る。
ここで、低ノイズ発振器および高Ｑを有するトラッキ
ングフィルタに関する前述の解析を考慮する。共振器は
２つの複合差動増幅器が負の直流（DC）位相を有するル
ープ（そのループゲインは１よりも大きい、あるいは同
一、あるいは小さい）中で結合した同調回路であるとみ
なされることは知られている。もし、ループゲインが１
よりも大きければ、共振器は発振する。もし、ループゲ
インが１よりも小さければ、共振器は、フィルタとして
作用する。単位ループゲインにおいて、共振器のＱが無
限になる。共振器は２つの双方向ポートを有し、共振周
波数において直角位相のインピーダンス変成器として動
作する。
図７は従来の直角位相発振器を示す。この発振器は、
差動増幅器100および100′を含む。増幅器100′の正の
入力は、増幅器100の正の出力に接続され、増幅器100′
の負の入力は、増幅器100の負の出力に接続される。増
幅器100の正の入力は、増幅器100′の負の出力に接続さ
れ、増幅器100の負の入力が、増幅器100′の正の出力に
接続される。
差動増幅器100の設計は、差動対のバイポーラ接合ト
ランジスタに基に行われる。接合トランジスタの特性と
しては、相互コンダクタンスの位相シフトはFtに追随す
ることは良く知られている。図８に図示されるように、
本発明の差動増幅器回路には２つの入力端子Ip、Inおよ
び差動出力端子0p、Onを有する。第１および第２の整合
負荷インピーダンス10および12（それぞれほぼ1.5Kオー
ム）は、電源14と、それぞれ出力端子Op、Onの間に接続
される。第１の対の整合バイポーラトランジスタ20、22
はそれぞれ差動出力端子Op、Onに接続されたコレクタ、
それぞれ差動入力端子In、Ipに接続されたベース、およ
び共通の第１のノード24に接続されたエミッタを有す
る。第２の整合トランジスタ対30、32はそれぞれ差動出
力端子Op、Onに接続されたコレクタ、それぞれ差動入力
端子In、Ipに接続されたベース、および共通の第２のノ
ード34に接続されたエミッタを有する。電流分離回路は
整合バイポーラトランジスタ対40、42の形で存在し、そ
れぞれ第１および第２のノード24、34に接続されたコレ
クタ、それぞれ差動制御入力端子Cn、Cpに接続されたベ
ース、および電流源50に接続されたエミッタを有する。
さらにトランジスタ対60、62は電源14に接続されたコ
レクタ、それぞれ入力端子In、Ipに接続されたベース、
共通の第２のノード34に接続されたエミッタを有する。
ここで、明確化のため自動利得制御（AGC）やコンデ
ンサのような補助的構成要素は図８には図示されていな
い。
次に、差動増幅器の動作を説明する。電流源50はほぼ
一定のバイアス電流を供給し、それはそれぞれバイポー
ラトランジスタ40,42によって形成される第１および第
２の電流路に分流される、制御入力端子Cn、Cp間に印加
された制御電圧差は第１の差動対20,22および第２の差
動対30,32間のバイアス電流の分流を制御する。図８の
実施例に従って、トランジスタ対60、62はトランジスタ
30、32に関連して、この対に流れる電流のいくらかを効
果的に分流し、したがって低いコンダクタンスにおいて
この対は効率的に動作する。式53に関して検討されたよ
うに、角共振周波数ω０は相互コンダクタンスｇに直接
依存する。これは、トランジスタ60、62を、トランジス
タ20、22との関連で同様に動作するように構成できる。
図８の１対の差動増幅器は図７の構成のように接続さ
れジャイレータを用いた共振器を構成し、本増幅器の実
効相互コンダクタンスを変化させる、すなわち分流ある
いは非分流トランジスタ対に関連して電流を導くことに
より同調が行われる。
先行技術によればVCOの実効Ｑ（Ｑ′）は式55によっ
て簡単に表される。
ここでＱは共振器のＱ係数、ＰはVCO負荷の電力、Ｆ
は増幅器のノイズ係数、ｋはボルツマン定数、ｔは温
度、Ｂは共振器バンド幅である。
式55から明確に分かるように、最適位相ノイズに対し
て、共振器のＱ係数および電力出力は最大、増幅器ノイ
ズ計数は最小でなくてはならないということである。以
前に検討されたように、共振器のＱの係数を最大にする
にはループゲインが１に非常に近くなるようにジャイレ
ータを動作させなくてはならない。これを達成し負荷へ
の出力を最大にするには、増幅器は大きい信号レベルま
で線形でなければならず、その一方で自動利得制御（AG
C）により１に近い利得を維持しなくてはならない。さ
らに、増幅器およびその同調回路は、低いノイズ係数に
なるように設計されなくてはならない。この考察は、図
９および12に示される実際の設計で行われる。
図９において増幅器200は整合トランジスタ対220、22
2を有する。それらのトランジスタは、それぞれ増幅器
出力Op、Onに接続されたコレクタ、それぞれIn、Ipに接
続されたベース、ノード224に接続されたエミッタを有
する。第２のトランジスタ対230、232はそれぞれ増幅器
出力Op、Onに接続されたコレクタ、それぞれ増幅器入力
In、Ipに接続されたベース、ノード234に接続されたエ
ミッタを有する。差動トランジスタ対240および242は、
以前に論じられたようにトランジスタ対220、222または
230、232に電流を導くように動作する。
前述のように、ジャイレータ静電容量を分流ノード要
素またはノード間フィードバック要素として実現するこ
とが可能である。後の方法の利点は、コンデンサのフィ
ードバック効果により、増幅器を線形化しやすいことで
ある。図９においてコンデンサ270および272は、ノード
間フィードバック要素の役割を果たす。付加的な線形化
は、0.5Vおよびそれ以上の信号振幅を達成するために必
要となる。これは、エミッタ縮退をもたらす直列帰還抵
抗によって達成される。図９において抵抗280は直列帰
還抵抗の役割を果たす。
遅延要素は同様の技術においてコンデンサおよび負荷
抵抗として用いられ、これによってこれらの要素に対す
る感度は打ち消される。しかし、周波数がトランジスタ
Ft以下の振幅の大きさであれば、トランジスタの相互コ
ンダクタンスの位相遅延は、同様に意味を持つ。自動利
得制御を用いれば、増幅器が線形領域において動作し、
従って単位利得に非常に近くなるということを保証でき
る。
図９においてコンデンサ260、262、および抵抗274、2
76は、必要な遅延要素の役割を果たす。
図９のトランジスタ230、232は、トランジスタ220、2
22よりも大きなトランジスタである。バイアスレベルは
トランジスタ220および222がFtのピーク時にバイアスさ
れるように選択される。したがって、これらトランジス
タは、ターンオンするとピークFtよりも非常に低い点で
バイアスされる対応のトランジスタ230、232よりも15倍
以上高いACゲインを有する。より大容量のトランジスタ
の相互コンダクタンスの遅延Ｄは、90度位相シフト周波
数におけるトランジスタの実際の遅延となるように選択
される。Ｑは最大化するためにコレクタ負荷抵抗210、2
12は、最悪の状態では式54により与えられる発振の条件
を満たすＧに値を与えるように選択することが可能であ
る。ここで、バイアス電流が、15Xトランジスタ230、23
2から5Xトランジスタ220、222の方向に流れるならば、
実効遅延Ｄは、5Xトランジスタ220、222および遅延回路
の高ベース抵抗のために増加する。これは共振周波数を
低くし、それによって増幅器利得を増加させ（２または
他の係数による）、ミラー静電容量を増加させる。また
バランス点が増幅器全体の位相シフトが90度となる所ま
で周波数がさらに下がるように助長する。この手段によ
って、構成値を適当に選択すると、およそ2:1の同調幅
を得ることができる。ここで、Ｑは周波数範囲の上端で
最大となるが、下端で小さく（約半分）なる。さらに、
発振の振幅は増幅器の非線形性によって制御されるが、
最大化Ｑにとっては好ましい条件ではない。それにもか
かわらず、多くの適用において、この回路の機能は適切
であり、1.0GHzの発振器の典型的ノイズは単位間隔（RM
S/実効値）において0.003と測定された。最後に、特に
注意を要する点として相互コンダクタンスＧは、この場
合同調されないが、静電容量Ｃの実効値は同調される。
式53に関して検討されるように、大きなVCOの同調幅
は、遅延Ｄの変動によって得ることができない。
図10は図９の回路のさらに他の実施例を示す。ここ
で、自動利得制御は増幅器コレクタ負荷抵抗210、212の
間に接続されたMOSトランジスタ294、292に加えられ
る。こうしてジャイレータ損失を制御することで、増幅
器線形範囲において動作し、遅延Ｄに関し損失Ｇを最適
化し単位利得に近づくようにする。コレクタ負荷抵抗21
0、212の回路値は、前述のようにＱが周波数の最上端で
最大になるように選択される。バイアス電流が、15Xト
ランジスタ230、232から5Xトランジスタ220、222の方向
に流れると実効遅延Ｄは増加するので周波数は下がりジ
ャイレータループゲインは増加する。この点で自動利得
制御は、損失Ｇを増加させることによって利得を制限す
るように動作する。
同調制御の設計においてもう一つ考慮することは、同
調制御機構が増幅器ノイズすなわち発振器位相ノイズに
直接に寄与することである。
低ノイズ指数は、大きいバイポーラトランジスタによ
って達成され、特に同調制御は荒い調整および細密調整
において行われる。図11はジャイレータコンデンサを含
む実際のVCO増幅器を示す。周波帯の上端でトランジス
タの内部遅延が十分であるため、増幅器15Xトランジス
タのベース回路から、遅延回路Ｄを省略するなどの若干
の調整がされた。最適なノイズ機能のため、粗制御343
は、VCO周波数の調整しプロセスおよび温度変分を補償
するために使用され、また実際においては、長い時定数
を有するフィードバックループに結合されない容量のよ
うな低インピーダンスによって駆動される。細密同調制
御341は同調幅に限界がありVCO位相ノイズに寄与しない
ため、VCOを位相ロックするのに用いられる。このよう
に、位相ノイズを最小限にするために、VCOを狭いバン
ド幅の位相ロックループにおいて動作させることが可能
となる。ついでに言えば、VCO調整ための荒いおよび細
密制御の使用は、マイクロ波発振器の規格となってい
る。
あらゆる同調回路に関し、温度および処理による寄生
変動が広範囲にわたるため、その結果、幅広い同調幅が
これらを補うために必要とされる。特に非常に高い周波
数においては、2:1に近い同調幅が必要となる。このよ
うな場合、最小限のVCO位相ノイズを得るため、出力の
同調制御ノイズは微小でなければならず、慎重な設計な
しではピコボルトのオーダになりうる。例えば、同調制
御幅が±50mVで700MHzが中心のVCOは典型的には400MHz
以上の範囲で同調が必要であるのでVCOゲインは４×109
Hz/Vに設定される。VCO位相ノイズの必要条件は、キャ
リア13Khzからのオフセット周波数で−68dBc/Hzであ
る。同調制御によって３デシベル低下すると仮定する
と、等価入力ノイズ電圧は、−177dBVまたは1.3nV RMS
である。これは実際に得ることは不可能である。しかし
図11の回路設計において、粗周波数制御343は、直列抵
抗の負フィードバック348によって1.0V以上で動作する
ように設計される。これにより、同調制御入力により等
価ノイズは−151.6dBVまたは26nV RMSまで引きさげら
れ、BATMOS（ノーザンテレコム社の特許によるBiCMOSプ
ロセス）等の典型的な高周波バイポーラプロセスにより
得られる。粗制御ための同調トランジスタ344、346が選
択され、10mAのバイアス電流において2dBよりも改善さ
れたノイズ指数を有する15Xトランジスタとして機能す
る。
図12は、相互コンダクタンス同調を有する変形VCO回
路を示し、図11の粗低ノイズ同調制御周波数ロックおよ
び細密同調制御位相ロックが含まれる。図12に示す実施
例は、さらに、自動利得制御（AGC）の制御を含む。こ
の構成により、増幅器の電圧利得がほぼ一定に保たれ、
ミラー静電容量の変動を防止し、VCOの同調幅を減ら
す。これは、相互コンダクタンスｇおよび相互コンダク
タンス遅延Ｄの変動によって訂正することが可能であ
る。この構成において注目すべき点は、周波数の制御が
主に式53および54に従って相互コンダクタンスｇの制御
により行われ、ループゲインを１に維持し、したがって
Ｑを最大にすることである。このように自動利得制御を
使用し同調幅全体において発振器のＱが最適化される。
したがって、これはVCO位相ノイズを最小にするのに好
ましい構成となる。最後に指摘しておくべき点として、
Ｑの最大化のための構成は、発振器出力の振幅が最大近
くとなり増幅器の線形性が維持され、かつ処理および温
度変動の影響を受けないということである。主フィード
バック静電容量として選択された特定のトポロジーおよ
び直列の負抵抗フィードバックは、式55によって線形お
よび高振幅に対して最適化される。
図12において、ＧおよびＤを同時に変化させ正規化遅
延Dnをほぼ一定に保つことが可能になる点が指摘でき
る。本実施例においては、さらに２つの5Xトランジスタ
496、498が5X差動対トランジスタ430、432に加えられ、
バイアス電流のいくらかを分流し、5X差動対トランジス
タに対して相互コンダクタンスｇを低下させる。バイア
ス電流が、大きな15X差動対トランジスタ420、422から
より小さな5X対トランジスタの方向に流れると、相互コ
ンダクタンスｇは減少し、またω０も式53で与えられた
ように低くなるため、ほぼ一定のループゲインを維持す
るため遅延Ｄを増加させなくてはならない。これはそれ
ぞれの5X対トランジスタのベース入力遅延回路460、476
により達成され、正規化遅延Dnはほぼ一定となる。すな
わち単位利得条件がDn＝Gnであるので、ω０が低下する
につれ損失Ｇを減らさなければならないことになる（式
54）。
図12の増幅器の組み合わされたノイズ指数はおよそ2d
Bである。これは、同調回路からのノイズの寄与を含ま
ず、同様の大きさであると仮定される（これは外部回路
に依存し、慎重に設計すれば小さくできる）。したがっ
て、6dBの完全な増幅器用の従来のノイズ指数が計算に
おいて使用される。
例示された発振器の位相ノイズは、共振器Ｑを増加さ
せることによて改善される。発振器電力と所定のVCOの
Ｑの間にはトレードオフの関係がある。一般に、位相ノ
イズはＱの平方および信号電力に逆比例する。したがっ
て、最小の位相ノイズは一般に増幅器線形性を有する共
振器信号電力を単位共振器ループゲインの近くまで最大
化することで得られる。
例示されたVCOは、210オームのコレクタ負荷抵抗を用
いてシミュレートされ、レベル検出器の制御の下で大き
なＰチャネルMOSトランジスタ（幅ｗ＝114μｍ、長さｌ
＝0.8μｍ）により分流され自動利得制御（AGC）として
動作した。安定したAGCの制御を用いて動作点を確立し
た後に、回路は共振器のＱを決定するために再びシミュ
レートされる。181のＱは、差動対トランジスタの各半
分および113オームの等価負荷抵抗において動作電流レ
ベル9.67mA、0.2Vp/pの出力電圧振幅が得られた。全共
振信号電力は1.41mWであった。これに基づき、848MHzの
キャリアからの10kHzオフセット周波数での位相ノイズ
は、−82.4dBc/Hzであり、それは、13kHZから2.5MHzに
わたって−43.4dBcの両サイドバンドノイズであった。
同調制御ノイズに対する3dB低下を認めるならば、これ
は同調幅±15％に対し、124オームの同調トランジスタ
エミッタ抵抗を用いて、17nV RMSの同調入力ノイズレ
ベルへである。粗同調制御入力は静電容量的に減結合
し、このノイズレベルの達成が可能となる。そうでなけ
れば、外部制御の慎重な設計が必要となる。ここで記録
された結果は、このような設計方法の能力を示している
が、最適化された設計を表してはいない。
最後に、図11のVCO周波数を追跡する高Ｑの前置フィ
ルタジャイレータを供給するために、複製ジャイレータ
をVCO周波数およびバイアス制御に追随させ、増加する
損失がコレクタ負荷抵抗値を低下するために用いられ
る。VCOは単位利得に非常に近いところで動作し、総合
的なスレーブジャイレータの緊密な整合が保証されてい
るので、フィルタジャイレータの主極対は負Ｓ平面左側
のちょうど内側に位置することができ、安定性および高
いＱを保証する。図13はフィルタと発振器の組合せを示
している。フィルタ500および発振器600は、損失アドミ
タンスＧおよびＧ′を除いて同じ回路要素を有する。図
13において、Ｄは相互コンダクタンス遅延要素を表し、
ＧおよびＧ′はアドミタンス損失要素を表す。前述した
ように、フィルタＧ′のノード損失アドミタンスは、発
振器Ｇのノード損失アドミタンスよりもわずかに大き
く、典型的には、Ｇ′≒1.1Gである。
最後に、特許第5,172,076および5,185,581の目的にし
たがい、記載されたジャイレータのコレクタ負荷抵抗を
タップし、ジャイレータポート間の利得差を供給するこ
とが可能である。これは、このようなジャイレータから
なる複数の共振回路の品質計数Ｑを高めるのに有益であ
る。
これらおよびその他の変形は、以下の請求項により定
義される本発明の範囲内にある。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−38317（ＪＰ，Ａ) 米国特許5172076（ＵＳ，Ａ) 米国特許4812785（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/08 H03F 3/45

Claims (23)

    (57)【特許請求の範囲】
  1. 【請求項１】第１および第２差動増幅器を含み、その各
    々は： ほぼ一定のバイアス電流を供給する電流源と； ほぼ一定のバイアス源を制御可能に第１および第２の電
    流路で分割する電流分割回路と； 整合負荷インピーダンス対と； 整合負荷インピーダンスと第１の電流路間に第１の差動
    対として接続され、各第１の差動対は対応する入力との
    間に遅延手段を介して接続された第１の整合トランジス
    タ対と； 整合負荷インピーダンスと第２の電流路間に第２の差動
    対として接続され、各第２の差動対は対応する入力に直
    接接続された第２の整合トランジスタ対とを備え； 前記の電流分割回路は前記遅延手段の遅延を制御し前記
    第１および第２差動増幅器の相互コンダクタンス遅延を
    変化させることを特徴とするジャイレータ・ベース・共
    振器。
  2. 【請求項２】請求項１記載の第１および第２の増幅器を
    含むジャイレータ・ベース・共振器において： 第２の差動増幅器の正入力は第１の差動増幅器の正出力
    に接続され； 第２の差動増幅器の負入力は第１の差動増幅器の負出力
    に接続され； 第１の差動増幅器の正入力は第２の差動増幅器の負出力
    に接続され； 第１の差動増幅器の負入力は第２の差動増幅器の正出力
    に接続されることを特徴とするジャイレータ・ベース・
    共振器。
  3. 【請求項３】請求項２記載のジャイレータ・ベース・共
    振器において： 第１のトランジスタ対の実効相互コンダクタンス遅延を
    制御する相互コンダクタンス遅延手段は、共振器の共振
    周波数を制御することを特徴とするジャイレータ・ベー
    ス・共振器。
  4. 【請求項４】請求項３記載のジャイレータ・ベース・共
    振器において： 前記の相互コンダクタンス遅延手段は前記共振器のルー
    プゲインを変化させることを特徴とするジャイレータ・
    ベース・共振器。
  5. 【請求項５】請求項４記載のジャイレータ・ベース・共
    振器において： 前記共振器のループゲインを変化させるために動作する
    調節可能な損失アドミタンス手段を有することを特徴と
    するジャイレータ・ベース・共振器
  6. 【請求項６】請求項５記載のジャイレータ・ベース・共
    振器において： 発振器として動作するために１よりも大きなループゲイ
    ンを有することを特徴とするジャイレータ・ベース・共
    振器。
  7. 【請求項７】請求項６記載のジャイレータ・ベース・共
    振器において： 前記共振器のループゲインを変化させるために前記損失
    アドミタンス手段を用いて動作するレベル検出回路を有
    することを特徴とするジャイレータ・ベース・共振器。
  8. 【請求項８】請求項５記載のジャイレータ・ベース・共
    振器において： 同調回路において使用するために１よりも小さなループ
    ゲインを有することを特徴とするジャイレータ・ベース
    ・共振器。
  9. 【請求項９】請求項５記載のジャイレータ・ベース・共
    振器において： 前記共振器の線形性を高めるフィードバックコンデンサ
    を有することを特徴とするジャイレータ・ベース・共振
    器。
  10. 【請求項１０】請求項５記載のジャイレータ・ベース・
    共振器において： 前記共振器の線形性を高める直列エミッタ低減抵抗を有
    することを特徴とするジャイレータ・ベース・共振器
  11. 【請求項１１】請求項２記載の第１および第２の相互に
    接続されたジャイレータ・ベース・共振器を含む発振器
    とトラッキングフィルタの組み合わせにおいて： 前記第１の共振器は１よりも大きいループゲインを有
    し、発振器として動作し； 前記第２の共振器は１よりも小さいループゲインを有
    し、同調フィルタとして動作することを特徴とするジャ
    イレータ・ベース・共振器。
  12. 【請求項１２】請求項11記載の発振器およびトラッキン
    グフィルタの組み合わせにおいて： 前記第１の共振器のループゲインが、相互コンダクタン
    ス遅延手段および第１の損失アドミタンス手段によって
    制御されることを特徴とする発振器およびトラッキング
    フィルタの組み合わせ。
  13. 【請求項１３】請求項12記載の発振器およびトラッキン
    グフィルタの組み合わせにおいて、 前記第２の共振器のループゲインは、前記相互コンダク
    タンス遅延手段および前記第１の損失アドミタンス手段
    に従属する第２の損失アドミタンス手段により制御さ
    れ； 前記第２の損失アドミタンス手段は前記第１の損失アド
    ミタンス手段よりも大きいことを特徴とする発振器およ
    びトラッキングフィルタの組み合わせ。
  14. 【請求項１４】請求項11記載の発振器およびトラッキン
    グフィルタの組み合わせにおいて： 前記第２の損失アドミタンス手段は、典型的には前記第
    １の損失アドミタス手段よりも10％だけ大きいことを特
    徴とする組み合わせ。
  15. 【請求項１５】請求項13記載の発振器およびトラッキン
    グフィルタの組み合わせにおいて： 前記第１および第２の損失アドミタンス手段を用いて動
    作し、それによって前記共振器のループゲインを変化さ
    せるレベル検出回路を有することを特徴とする組み合わ
    せ。
  16. 【請求項１６】請求項13記載の発振器およびトラッキン
    グフィルタの組合せにおいて： 前記共振器は線形増加コンデンサを含むことを特徴とす
    る組み合わせ。
  17. 【請求項１７】請求項13記載の発振器およびトラッキン
    グフィルタの組合せにおいて： 前記共振器は、その線形性を高めるために直列エミッタ
    低減抵抗を有することを特徴とする組み合わせ。
  18. 【請求項１８】請求項13記載の発振器およびトラッキン
    グフィルタの組合わせにおいて： 前記第１の共振器のループゲインおよび前記第２の共振
    器のループゲインは１に近いことを特徴とする組み合わ
    せ。
  19. 【請求項１９】請求項18記載の発振器およびトラッキン
    グフィルタの組合せにおいて： 前記発振器およびトラッキングフィルタの共振周波数は
    同じであることを特徴とする組み合わせ。
  20. 【請求項２０】相互接続された第１および第２の同一の
    相互コンダクタンス増幅器、 前記第１および第２の相互コンダクタンス増幅器に対応
    して接続され、共振器の相互コンダクタンス遅延を制御
    する第１および第２の同一の相互コンダクタンス遅延手
    段、および 調整可能な損失アドミッタンス手段を備えたことを特徴
    とするジャイレータ・ベース・共振器。
  21. 【請求項２１】請求項20記載のジャイレータ・ベース・
    共振器において： 前記相互コンダクタンス遅延手段および損失アドミッタ
    ンス手段は、前記共振器のループゲインを変化させるよ
    うに動作することを特徴とするジャイレータ・ベース・
    共振器。
  22. 【請求項２２】請求項21記載のジャイレータ・ベース・
    共振器において： 前記ループゲインは、１より小さく可変され共振器をフ
    ィルタとして動作させ、また１より大きく可変され共振
    器を発振器として動作させることを特徴とするジャイレ
    ータ・ベース・共振器。
  23. 【請求項２３】請求項21記載のジャイレータ・ベース・
    共振器において： Ｗを共振周波数、ｇを相互コンダクタンス、Ｃをジャイ
    レータ容量、Ｄを相互コンダクタンス遅延、Ｇを損失ア
    ドミッタンスとすると、 共振周波数は次の式 Ｗ＝g/（Ｃ＋GD） で表され、 単位ゲインに対する相互コンダクタンス遅延は次の式 Ｄ＝G/（W2C） で表されることを特徴とするジャイレータ・ベース・共
    振器。
JP7501130A 1993-06-03 1994-05-04 ジャイレータ・ベース・共振器 Expired - Fee Related JP3072386B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US070,828 1993-06-03
US08/070,828 1993-06-03
US08/070,828 US5371475A (en) 1993-06-03 1993-06-03 Low noise oscillators and tracking filters
PCT/CA1994/000237 WO1994029947A1 (en) 1993-06-03 1994-05-04 Low noise oscillators and tracking filters

Publications (2)

Publication Number Publication Date
JPH08506462A JPH08506462A (ja) 1996-07-09
JP3072386B2 true JP3072386B2 (ja) 2000-07-31

Family

ID=22097625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7501130A Expired - Fee Related JP3072386B2 (ja) 1993-06-03 1994-05-04 ジャイレータ・ベース・共振器

Country Status (6)

Country Link
US (1) US5371475A (ja)
EP (1) EP0705497B1 (ja)
JP (1) JP3072386B2 (ja)
CA (1) CA2162469C (ja)
DE (1) DE69426627T2 (ja)
WO (1) WO1994029947A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729230A (en) * 1996-01-17 1998-03-17 Hughes Aircraft Company Delta-Sigma Δ-Σ modulator having a dynamically tunable continuous time Gm-C architecture
US5726600A (en) * 1996-01-17 1998-03-10 Hughes Aircraft Company NPN bipolar circuit topology for a tunable transconductance cell and positive current source
US5936468A (en) * 1996-03-05 1999-08-10 U.S. Philips Corporation Operational amplifier having two differential amplifiers
US5635880A (en) * 1996-03-14 1997-06-03 Northern Telecom Limited CMOS microwave multiphase voltage controlled oscillator
WO1997042704A2 (en) * 1996-05-09 1997-11-13 Philips Electronics N.V. Degenerated differential pair with controllable transconductance
US5734299A (en) * 1996-07-25 1998-03-31 Nortel Networks Corp Microwave VCO having reduced supply voltage
GB2335810B (en) * 1998-03-24 2001-12-12 Ericsson Telefon Ab L M Demodulator circuits
US6194972B1 (en) 1999-02-04 2001-02-27 Nortel Networks Limited Gyrator with loop amplifiers connected to inductive elements
US6025765A (en) * 1998-04-08 2000-02-15 Nortel Networks Corporation Gyrator with loop amplifiers connected to inductive elements
US6011437A (en) * 1998-05-04 2000-01-04 Marvell Technology Group, Ltd. High precision, high bandwidth variable gain amplifier and method
US6525609B1 (en) * 1998-11-12 2003-02-25 Broadcom Corporation Large gain range, high linearity, low noise MOS VGA
US6429733B1 (en) * 1999-05-13 2002-08-06 Honeywell International Inc. Filter with controlled offsets for active filter selectivity and DC offset control
US6184747B1 (en) * 1999-05-13 2001-02-06 Honeywell International Inc. Differential filter with gyrator
TW488138B (en) * 1999-06-30 2002-05-21 Texas Instruments Inc ISI-rejecting differential receiver
GB2352102B (en) * 1999-07-16 2004-06-16 Ericsson Telefon Ab L M Integrated circuit
US6356143B2 (en) * 1999-11-01 2002-03-12 Intreon Corporation Method and apparatus for filtering radio frequency signals
SE0003510D0 (sv) * 2000-09-29 2000-09-29 Spirea Ab Voltage controlled oscillator
HU0100884D0 (en) * 2001-02-23 2001-04-28 Integration Hungary Kft Low phase noise integrated vco
US6570447B2 (en) * 2001-05-25 2003-05-27 Infineon Technologies Ag Programmable logarithmic gain adjustment for open-loop amplifiers
US6650195B1 (en) 2001-07-30 2003-11-18 Xilinx, Inc. Oscillator with differential tunable tank circuit
GB0121216D0 (en) * 2001-09-01 2001-10-24 Zarlink Semiconductor Ltd "Radio frequency amplifier and television tuner"
GB2384927A (en) * 2002-02-05 2003-08-06 Zarlink Semiconductor Ltd Voltage controlled oscillators
US7298195B2 (en) * 2005-03-31 2007-11-20 Agere Systems Inc. Methods and apparatus for improved phase switching and linearity in an analog phase interpolator
KR101167454B1 (ko) * 2011-03-28 2012-07-26 숭실대학교산학협력단 차동 구조를 이용한 전력 증폭기
US20150381118A1 (en) * 2014-06-27 2015-12-31 Lsi Corporation Eliminating systematic imbalances and reducing circuit parameter variations in high gain amplifiers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344044A (en) * 1980-04-23 1982-08-10 Rca Corporation Gain-controlled amplifier utilizing variable emitter degeneration and collector load impedance
US4460872A (en) * 1981-12-03 1984-07-17 Inventab Audio Kb Low noise differential amplifier
DE3522416A1 (de) * 1985-06-22 1987-01-02 Standard Elektrik Lorenz Ag Regelbare breitbandverstaerkerschaltung
US4695806A (en) * 1986-04-15 1987-09-22 Tektronix, Inc. Precision remotely-switched attenuator
JPS63234612A (ja) * 1987-03-23 1988-09-29 Nippon Telegr & Teleph Corp <Ntt> 差動増幅回路
GB2208340B (en) * 1987-07-17 1992-01-22 Plessey Co Plc Electrical circuits
US5117205A (en) * 1990-05-01 1992-05-26 U.S. Philips Corporation Electrically controllable oscillator circuit, and electrically controllable filter arrangement comprising said circuits
US5093634A (en) * 1990-10-31 1992-03-03 At&T Bell Laboratories Merged current clamp in triple-input transconductor, for use in oscillator
US5172076A (en) * 1992-03-26 1992-12-15 Northern Telecom Limited Resonant circuit formed of two amplifiers connected in a loop and multiple resonator circuits constructed therefrom
US5185581A (en) * 1992-03-26 1993-02-09 Northern Telecom Limited Differential amplifier and high frequency resonant circuits constructed therefrom

Also Published As

Publication number Publication date
US5371475A (en) 1994-12-06
EP0705497B1 (en) 2001-01-24
DE69426627D1 (de) 2001-03-01
EP0705497A1 (en) 1996-04-10
CA2162469C (en) 1999-06-29
DE69426627T2 (de) 2001-05-10
JPH08506462A (ja) 1996-07-09
WO1994029947A1 (en) 1994-12-22
CA2162469A1 (en) 1994-12-22

Similar Documents

Publication Publication Date Title
JP3072386B2 (ja) ジャイレータ・ベース・共振器
Thanachayanont et al. CMOS floating active inductor and its applications to bandpass filter and oscillator designs
US7414488B2 (en) Low phase noise differential LC tank VCO with current negative feedback
US10454419B2 (en) Hybrid resonator based voltage controlled oscillator (VCO)
US6150893A (en) Voltage controlled oscillator with wide frequency range and low noise for integrated circuit fabrication
JP2000512087A (ja) Ｃｍｏｓマイクロ波多位相電圧制御発振器
US6194972B1 (en) Gyrator with loop amplifiers connected to inductive elements
US20100253441A1 (en) Variable inductor
US6946924B2 (en) Low noise voltage controlled oscillator
US6380816B1 (en) Oscillator and voltage controlled oscillator
US5347238A (en) Bipolar microwave monolithic voltage controlled oscillator using active inductors
US20070182503A1 (en) Oscillator having low phase noise
JPH07154139A (ja) 発振器
US20040130405A1 (en) Wide band voltage controlled crystal oscillator
KR100782252B1 (ko) 감소된 위상 잡음을 갖는 발진기 회로
US6091309A (en) Tunable low noise oscillator using delay lines and ring mode trap filter
US6411170B2 (en) Oscillation circuit
US6025765A (en) Gyrator with loop amplifiers connected to inductive elements
EP0988698B1 (en) Gyrator
EP0665638B1 (en) Voltage controlled oscillator with low operating supply voltage
JP2784467B2 (ja) 電圧制御発振器
Szczepkowski et al. Analysis and design of oscillators based on low-voltage self-oscillating active inductors
Pookaiyaudom Log domain oscillators
JP3850966B2 (ja) 能動インダクタ
Von Staveren et al. Optimizing a resonator tap for maximizing oscillator carrier-to-noise ratio

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees