JP3070991B2 - 多重負荷を測定する方法 - Google Patents
多重負荷を測定する方法Info
- Publication number
- JP3070991B2 JP3070991B2 JP22813491A JP22813491A JP3070991B2 JP 3070991 B2 JP3070991 B2 JP 3070991B2 JP 22813491 A JP22813491 A JP 22813491A JP 22813491 A JP22813491 A JP 22813491A JP 3070991 B2 JP3070991 B2 JP 3070991B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- register
- output
- cell
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多重化装置の負荷を測
定する方法に関し、特に、非同期セルまたはパケットの
スイッチング回路中の多重化装置の負荷を測定する方法
と本発明の方法を実行するための回路に関する。
定する方法に関し、特に、非同期セルまたはパケットの
スイッチング回路中の多重化装置の負荷を測定する方法
と本発明の方法を実行するための回路に関する。
【０００２】
【従来技術】出力のフォワーディンクと同じ伝達資源の
分割は、非同期タイム・スイッチングの主たる関心事で
ある。事実、時分割多重化は、同じサポート上での伝
達、すなわち、異なった仮想回路に属する非同期時分多
重化装置、セルまたはパケットの伝達を可能にする。た
だし、瞬間的なオーバーロードに起因する待ちファイル
のオーバーフローによる情報の喪失の非ニル・リスクが
あるにもかかわらず、資源の割当ては、一般に、異なっ
た伝達資源の活動の速度の統計に基づいて行われる。も
ちろん、そのような喪失は最低にしなければならない。
文書ＦＲ−Ａ−２６１６０２４に記載された１つの方法
は、各通信のパケット中の出力の測定と、前記測定値が
最大しきい出力より大きいことが判明した場合におい
て、スイッチ部材によって装着される前にこの最大しき
い出力との比較で大きすぎる問題の通信に属するパケッ
トを削除させる信号表示の開始とで構成される。
分割は、非同期タイム・スイッチングの主たる関心事で
ある。事実、時分割多重化は、同じサポート上での伝
達、すなわち、異なった仮想回路に属する非同期時分多
重化装置、セルまたはパケットの伝達を可能にする。た
だし、瞬間的なオーバーロードに起因する待ちファイル
のオーバーフローによる情報の喪失の非ニル・リスクが
あるにもかかわらず、資源の割当ては、一般に、異なっ
た伝達資源の活動の速度の統計に基づいて行われる。も
ちろん、そのような喪失は最低にしなければならない。
文書ＦＲ−Ａ−２６１６０２４に記載された１つの方法
は、各通信のパケット中の出力の測定と、前記測定値が
最大しきい出力より大きいことが判明した場合におい
て、スイッチ部材によって装着される前にこの最大しき
い出力との比較で大きすぎる問題の通信に属するパケッ
トを削除させる信号表示の開始とで構成される。
【０００３】１９８７年５月にレーク・コモにおいて開
催された第５回ＩＴＣセミナーにおいてジョナサンＳ．
ターナーが『多重点通信のチャレンジ』という標題の論
文の第５章＜混雑制御＞に記載した方法のような、他の
トラヒック制御方法も周知である。この文書は、英語名
で“ｌｅａｋｙ ｂｕｃｋｅｔ”［漏れるバケツ］と呼
ばれる装置を特に紹介している。
催された第５回ＩＴＣセミナーにおいてジョナサンＳ．
ターナーが『多重点通信のチャレンジ』という標題の論
文の第５章＜混雑制御＞に記載した方法のような、他の
トラヒック制御方法も周知である。この文書は、英語名
で“ｌｅａｋｙ ｂｕｃｋｅｔ”［漏れるバケツ］と呼
ばれる装置を特に紹介している。
【０００４】さらに、１９８９年２月１７日に『非同期
パケットの出力とタイムスイッチの保存の方法』という
標題で出願されたフランス特許第８９０２０７３号にお
いては、ネットワークのスイッチを通して流れることが
できる最大出力を超過することがない新しい通信だけを
受容することが提案されている。換言すると、その方法
は、保存された出力にパケットまたはセルを送信するた
め確実に保存する前に、その手段を利用することができ
るか否かを確認する。この第１段階の過程において、現
行の通信が新しい通信を考慮に入れることを許すか否か
を検査することが望ましい。この手順を実行するために
は、ネットワークの多重化装置の出力または負荷を各瞬
間において知ることが必要である。したがって、システ
ムの各多重化装置に負荷測定装置を備える必要がある。
パケットの出力とタイムスイッチの保存の方法』という
標題で出願されたフランス特許第８９０２０７３号にお
いては、ネットワークのスイッチを通して流れることが
できる最大出力を超過することがない新しい通信だけを
受容することが提案されている。換言すると、その方法
は、保存された出力にパケットまたはセルを送信するた
め確実に保存する前に、その手段を利用することができ
るか否かを確認する。この第１段階の過程において、現
行の通信が新しい通信を考慮に入れることを許すか否か
を検査することが望ましい。この手順を実行するために
は、ネットワークの多重化装置の出力または負荷を各瞬
間において知ることが必要である。したがって、システ
ムの各多重化装置に負荷測定装置を備える必要がある。
【０００５】
【発明が解決しようとする課題】本発明の目的は、極度
に単純で迅速である、多重化装置の負荷を測定する方法
を提供することである。
に単純で迅速である、多重化装置の負荷を測定する方法
を提供することである。
【０００６】本発明の別の目的は、本発明の方法を実行
するための単純な回路を提供することである。
するための単純な回路を提供することである。
【０００７】
【課題を解決するための手段】本発明の１つの特長に従
うと、非同期多重化装置の負荷測定法が提供される。前
記方法において、多重化装置上に伝達された各セルによ
って、所定の数で除される値が記録される。前記値は減
算の第１演算数を構成し、除算の結果は前記減算の第２
演算数を構成する。前記伝送されたセルがその見出し中
に特定の識別子を含んでいる場合、前記減算の結果に所
定の固定値が加算され、その反対の場合には、加算後の
除算の結果が、同様に負荷の測定値を代表する新しい値
として記録される。
うと、非同期多重化装置の負荷測定法が提供される。前
記方法において、多重化装置上に伝達された各セルによ
って、所定の数で除される値が記録される。前記値は減
算の第１演算数を構成し、除算の結果は前記減算の第２
演算数を構成する。前記伝送されたセルがその見出し中
に特定の識別子を含んでいる場合、前記減算の結果に所
定の固定値が加算され、その反対の場合には、加算後の
除算の結果が、同様に負荷の測定値を代表する新しい値
として記録される。
【０００８】他の特徴に従うと、前記識別子は占有され
たセルを識別する。
たセルを識別する。
【０００９】他の特徴に従うと、前記所定の数は記録可
能な最大値よりも小さく、前記所定の固定値は前記所定
の数より低い。
能な最大値よりも小さく、前記所定の固定値は前記所定
の数より低い。
【００１０】他の特徴に従うと、記録された値はｐビッ
トから成る二進数であり、所定の数はｐより小さいｎビ
ットから成る二進数である。所定の固定値は２(p-n)に
等しい。
トから成る二進数であり、所定の数はｐより小さいｎビ
ットから成る二進数である。所定の固定値は２(p-n)に
等しい。
【００１１】他の特徴に従うと、本発明の方法を実行す
る回路は減算期、加算期、レジスタと除算器で構成さ
れ、レジスタのクロック入力は多重化装置のセル・クロ
ック信号を受信し、レジスタの入力信号は加算器の出力
に接続され、レジスタの出力信号は減算器の第１演算数
入力と、除算器の出力と回路の出力に並列で接続され、
除算器の出力は減算器の第２演算数入力に接続され、減
算器の出力は加算器の第１入力に接続される。多重化装
置の現行のセルがその見出しに特定の識別子を含んでい
る場合、加算器の第２入力は所定の固定値の代表信号を
受信し、その他の場合、加算器の第２入力ははゼロ値を
受信する。加算器の出力はレジスタの入力に接続され
る。
る回路は減算期、加算期、レジスタと除算器で構成さ
れ、レジスタのクロック入力は多重化装置のセル・クロ
ック信号を受信し、レジスタの入力信号は加算器の出力
に接続され、レジスタの出力信号は減算器の第１演算数
入力と、除算器の出力と回路の出力に並列で接続され、
除算器の出力は減算器の第２演算数入力に接続され、減
算器の出力は加算器の第１入力に接続される。多重化装
置の現行のセルがその見出しに特定の識別子を含んでい
る場合、加算器の第２入力は所定の固定値の代表信号を
受信し、その他の場合、加算器の第２入力ははゼロ値を
受信する。加算器の出力はレジスタの入力に接続され
る。
【００１２】
【実施例】本発明の上記の特徴とその他の特徴は、１つ
の実施例を読めばさらに明確になるであろう。以下、本
発明に従った負荷測定回路を示す１枚の添付図面を参照
して、本発明を説明する。
の実施例を読めばさらに明確になるであろう。以下、本
発明に従った負荷測定回路を示す１枚の添付図面を参照
して、本発明を説明する。
【００１３】図１において、本発明に従った測定回路
は、減算器ＳＯＵＳ、加算器ＡＤＤ、レジスタＲＥＧ
と、Ｎ分の１除算器ＤＩＶとで構成されている。この回
路は、セル・アラインメント回路ＣＥの多重化装置が上
に装着された多重化装置ＭＸの負荷の測定を意図した回
路である。そのようなアラインメント回路は、文書ＥＰ
−Ａ−１１３３０７に記載されている。このアラインメ
ント回路は、セル出力８ビットバイトを検出する度毎に
レベル“１”の信号ＤＦを供給し、処理の過程にあるセ
ルが占有である場合はその度毎にレベル“１”の信号Ｐ
Ｐを供給することが想起されるであろう。
は、減算器ＳＯＵＳ、加算器ＡＤＤ、レジスタＲＥＧ
と、Ｎ分の１除算器ＤＩＶとで構成されている。この回
路は、セル・アラインメント回路ＣＥの多重化装置が上
に装着された多重化装置ＭＸの負荷の測定を意図した回
路である。そのようなアラインメント回路は、文書ＥＰ
−Ａ−１１３３０７に記載されている。このアラインメ
ント回路は、セル出力８ビットバイトを検出する度毎に
レベル“１”の信号ＤＦを供給し、処理の過程にあるセ
ルが占有である場合はその度毎にレベル“１”の信号Ｐ
Ｐを供給することが想起されるであろう。
【００１４】再び前記測定回路を参照すると、レジスタ
のクロック入力Ｈはアラインメント回路ＣＥの出力ＤＦ
に接続される。レジスタＲＥＧの並列信号入力は加算器
ＡＤＤの出力に接続され、レジスタＲＥＧの並列信号出
力はＮ分の１除算器ＤＩＶの信号入力に接続される。説
明された例においては、レジスタＲＥＧはｐビットのレ
ジスタであり、ｐは２０に等しく選択されている。
のクロック入力Ｈはアラインメント回路ＣＥの出力ＤＦ
に接続される。レジスタＲＥＧの並列信号入力は加算器
ＡＤＤの出力に接続され、レジスタＲＥＧの並列信号出
力はＮ分の１除算器ＤＩＶの信号入力に接続される。説
明された例においては、レジスタＲＥＧはｐビットのレ
ジスタであり、ｐは２０に等しく選択されている。
【００１５】除算器ＤＩＶの出力は測定回路の測定出力
に接続される。除算器ＤＩＶはレジスタＲＥＧの内容の
値をＮで除し、説明された例においては、Ｎは２nに等
しく選択される。したがって、除算器ＤＩＶはｎビット
の単純な直線的論理シフタである。さらに精密にいえ
ば、説明された例においては、Ｎは４０９６であり、ｎ
＝１２に相当する。ｐが事実上ｎより大であることは明
らかである。その理由は後に説明する。
に接続される。除算器ＤＩＶはレジスタＲＥＧの内容の
値をＮで除し、説明された例においては、Ｎは２nに等
しく選択される。したがって、除算器ＤＩＶはｎビット
の単純な直線的論理シフタである。さらに精密にいえ
ば、説明された例においては、Ｎは４０９６であり、ｎ
＝１２に相当する。ｐが事実上ｎより大であることは明
らかである。その理由は後に説明する。
【００１６】減算器ＳＯＵＳは、２個の演算数、すなわ
ちＥ２とＥ１の減算を行う。減算器ＳＯＵＳは、演算数
Ｅ２が与えられレジスタＲＥＧの並列信号出力に接続さ
れた第１入力と、演算数Ｅ１が与えられレジスタＲＥＧ
の（ｐ−ｎ）に、すなわち、レジスタＲＥＧの最軽量の
８ワイヤに接続された第２入力とで構成されている。減
算器ＳＯＵＳの出力は加算器ＡＤＤの第１入力に接続さ
れ、加算器ＡＤＤの第２入力はアラインメント回路ＣＥ
の出力ＰＰに接続される。したがって、出力ＰＰが
“１”である場合、減算の結果に数Ｘが加算され、出力
ＰＰが“０”である場合は、数“０”が加算される。説
明された例においては、前記数Ｘは２ (p-n) 、すなわ
ち、２8に等しい。加算器ＡＤＤの出力はレジスタＲＥ
Ｇの信号入力に接続される。
ちＥ２とＥ１の減算を行う。減算器ＳＯＵＳは、演算数
Ｅ２が与えられレジスタＲＥＧの並列信号出力に接続さ
れた第１入力と、演算数Ｅ１が与えられレジスタＲＥＧ
の（ｐ−ｎ）に、すなわち、レジスタＲＥＧの最軽量の
８ワイヤに接続された第２入力とで構成されている。減
算器ＳＯＵＳの出力は加算器ＡＤＤの第１入力に接続さ
れ、加算器ＡＤＤの第２入力はアラインメント回路ＣＥ
の出力ＰＰに接続される。したがって、出力ＰＰが
“１”である場合、減算の結果に数Ｘが加算され、出力
ＰＰが“０”である場合は、数“０”が加算される。説
明された例においては、前記数Ｘは２ (p-n) 、すなわ
ち、２8に等しい。加算器ＡＤＤの出力はレジスタＲＥ
Ｇの信号入力に接続される。
【００１７】図１においては、レジスタＲＥＧの出力が
プロセッサＵＣの入力に接続されていることが示されて
いる。プロセッサＵＣは本発明の測定回路が供給した値
のサンプリングを可能にするかもしれない。
プロセッサＵＣの入力に接続されていることが示されて
いる。プロセッサＵＣは本発明の測定回路が供給した値
のサンプリングを可能にするかもしれない。
【００１８】作動の過程においては、各クロック・パル
スＨにおいて、レジスタＲＥＧの内容が除算器ＤＩＶ及
び、入力Ｅ２へ送られ除算が行われる、次に減算と加算
が行われた後、加算の結果がレジスタＲＥＧに記録され
る。レジスタＲＥＧは次のクロック・パルスまで前記記
録を保持する。特定数のパルスＨの後、レジスタＲＥＧ
の内容の値が多重化装置の負荷に相当する値に向かうこ
とが認識される。“１”に等しい最大値とされたこの負
荷の値は、にレジスタＲＥＧの２０のビットが続く全体
部“０”により、二進の形態で与えられる。前記ビット
は負荷の小数部に相当する。
スＨにおいて、レジスタＲＥＧの内容が除算器ＤＩＶ及
び、入力Ｅ２へ送られ除算が行われる、次に減算と加算
が行われた後、加算の結果がレジスタＲＥＧに記録され
る。レジスタＲＥＧは次のクロック・パルスまで前記記
録を保持する。特定数のパルスＨの後、レジスタＲＥＧ
の内容の値が多重化装置の負荷に相当する値に向かうこ
とが認識される。“１”に等しい最大値とされたこの負
荷の値は、にレジスタＲＥＧの２０のビットが続く全体
部“０”により、二進の形態で与えられる。前記ビット
は負荷の小数部に相当する。
【００１９】
【発明の効果】数ｐ、すなわち、レジスタＲＥＧのビッ
ト数が増大すると、さらに大きな精密度が得られる。
ト数が増大すると、さらに大きな精密度が得られる。
【００２０】数Ｎ（すなわち２n）が増大すると、負荷
の平均速度へ対応する傾向を許容する高い統合継続期間
を得ることができる。他方、数Ｎを減少させることによ
り、ピーク負荷の測定に対応する統合継続期間が少なく
なる。数ｎと比較すると数ｐの方が比較的大きいという
事実があるため、除算器ＤＩＶのシフト制御を単純な方
法で修正することによって、所要の迅速性を備えた収束
を選択することができる。
の平均速度へ対応する傾向を許容する高い統合継続期間
を得ることができる。他方、数Ｎを減少させることによ
り、ピーク負荷の測定に対応する統合継続期間が少なく
なる。数ｎと比較すると数ｐの方が比較的大きいという
事実があるため、除算器ＤＩＶのシフト制御を単純な方
法で修正することによって、所要の迅速性を備えた収束
を選択することができる。
【００２１】説明した例においては、ｐ＝２０、ｎ＝１
２であるので、統合の継続期間は４０００セルのオーダ
ーに向かう傾向がある。
２であるので、統合の継続期間は４０００セルのオーダ
ーに向かう傾向がある。
【００２２】プロセッサＵＣが秒のオーダーの期間でサ
ンプリングを行うと、多重化装置の負荷の知識の頻度
は、新しい呼出しの参加および管理とメンテナンスの作
動を容易にする。
ンプリングを行うと、多重化装置の負荷の知識の頻度
は、新しい呼出しの参加および管理とメンテナンスの作
動を容易にする。
【００２３】前記で説明した実施例においては、多重化
装置の有用なセルすべてが、加算器ＡＤＤ中で、仮想回
路とのそれぞれの関係から独立して考慮される。ただ
し、特．定の使用例においては、負荷測定を行わなけれ
ばならないセルの分類に進むことができる。したがっ
て、加算器ＡＤＤの入力において、規準セルを考慮する
認可制御を特別規準に従属させることができる。例え
ば、ＶＣＩ（仮想チャンネル識別子：フランス語ではＩ
ｄｅｎｔｉｆｉｃａｔｅｕｒ ｄｅ ＣｉｒｃｕｉｔＶ
ｉｒｔｕｅ１）の解析のため、メモリ（図示されていな
い）がこの規準を供給することができる。解析メモリは
各スイッチ中にあり、例えば識別子に相当する規準はセ
ルの見出し中に含まれる。
装置の有用なセルすべてが、加算器ＡＤＤ中で、仮想回
路とのそれぞれの関係から独立して考慮される。ただ
し、特．定の使用例においては、負荷測定を行わなけれ
ばならないセルの分類に進むことができる。したがっ
て、加算器ＡＤＤの入力において、規準セルを考慮する
認可制御を特別規準に従属させることができる。例え
ば、ＶＣＩ（仮想チャンネル識別子：フランス語ではＩ
ｄｅｎｔｉｆｉｃａｔｅｕｒ ｄｅ ＣｉｒｃｕｉｔＶ
ｉｒｔｕｅ１）の解析のため、メモリ（図示されていな
い）がこの規準を供給することができる。解析メモリは
各スイッチ中にあり、例えば識別子に相当する規準はセ
ルの見出し中に含まれる。
【図面の簡単な説明】
【図１】本発明に従った負荷測定回路
ＡＤＤ 加算器 ＣＥ アラインメント回路 ＤＦ レベル“１”の信号 ＤＩＶ／Ｎ＝４０９６ Ｎ分の１除算器 Ｎ＝
４０９６ Ｅ１ 第２演算数 Ｅ２ 第１演算数 Ｈ クロック・パルス ＭＸ マルチプレクサ ＰＣ ＰＰ レベル“０”の信号 ＲＥＧ レジスタ ＳＯＵＳ 減算器 ＵＣ プロセッサ
４０９６ Ｅ１ 第２演算数 Ｅ２ 第１演算数 Ｈ クロック・パルス ＭＸ マルチプレクサ ＰＣ ＰＰ レベル“０”の信号 ＲＥＧ レジスタ ＳＯＵＳ 減算器 ＵＣ プロセッサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミッシェル セルベル フランス国 エフ−22300 ラニオン ラ ル エン セルベル（番地なし) (72)発明者 ディディエール トランチェール フランス国 エフ−22560 トレビュー ルデン プルメール−ボド クレック ラゴデュリエール（番地なし) (56)参考文献 特開 平２−205142（ＪＰ，Ａ) 特開 平２−67044（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56 H04L 12/28
Claims (8)
- 【請求項１】 非同期セルまたはパケットのスイッチン
グネットワークにおいて多重負荷を測定する方法であっ
て、多重化装置上で伝達された各セルに所定の数（Ｎ）
によって除きれた値が記録され、前記値は減算の第１演
算数（Ｅ２）を形成し、除算の結果は前記減算の第２演
算数（Ｅ１）を形成し、前記伝達されたセルがその見出
し中に特定の識別子を含んでいる場合には前記減算の結
果に所定の固定値が加算され、反対の場合には前記減算
の結果にゼロ値が加算され、その後、前記加算の結果が
レジスタに記録され、該レジスタは次のクロックパルス
まで前記記録を保持し、特定数のパルスの後レジスタの
内容の値が特定数のパルスの後レジスタの内容の値の測
定結果として認識されることを特徴とする方法。 - 【請求項２】 前記識別子が占有されたセルを識別する
ことを特徴とする、請求項１に従った方法。 - 【請求項３】 前記所定の数（Ｎ）が記録可能な最大値
（２p）より小さく、前記所定の固定値が前記所定の数
（Ｎ）より小さいことを特徴とする、請求項１または２
に従った方法。 - 【請求項４】 前記記録可能な最大値がｎ＜ｐであるｎ
ビットから成る二進数であり、前記所定の固定値が２
(p-n)に等しいことを特徴とする、請求項３に従った方
法。 - 【請求項５】 請求項１から４までのいずれかに従った
方法を実行するための回路であって、前記回路は、減算
器（ＳＯＵＳ）と加算器（ＡＤＤ）、レジスタ（ＲＥ
Ｇ）と除算器（ＤＩＶ）から成り、レジスタ（ＲＥＧ）
のクロック入力（Ｈ）は多重化装置のセル・クロック信
号を受信し、レジスタ（ＲＥＧ）の信号入力は加算器
（ＡＤＤ）の出力に接続され、レジスタ（ＲＥＧ）の信
号出力は、減算器（ＳＯＵＳ）の第１演算数入力（Ｅ
２）と、除算器（ＤＩＶ）の入力と前記回路の出力に並
列に接続され、減算器（ＳＯＵＳ）の出力は加算器（Ａ
ＤＤ）の第１入力に接続され、多重化装置の電流セルが
その見出しに特定の識別子を含んでいる場合、加算器
（ＡＤＤ）の第２入力は所定の固定値の代表信号を受信
し、その他の場合、加算器（ＡＤＤ）の第２入力はゼロ
値を受信し、加算器（ＡＤＤ）のアウトレットはレジス
タ（ＲＥＧ）の入力に接続されることを特徴とする回
路。 - 【請求項６】 前記所定の固定値の代表信号が、セルが
占有されていることを示す信号であることを特徴とす
る、請求項５に従った回路。 - 【請求項７】 レジスタ（ＲＥＧ）のクロック入力
（Ｈ）が多重化装置（ＭＸ）上に直列に装着されたアラ
インメント回路（ＣＥ）のクロック出力セル（ＤＦ）に
接続され、加算器（ＡＤＤ）の第２入力が前記アライン
メント回路（ＣＥ）の占有されたセル出力（ＰＣ）のプ
レゼンスに接続されることを特徴とする、請求項６に従
った回路。 - 【請求項８】 レジスタ（ＲＥＧ）の出力がプロセッサ
（ＵＣ）の入力に接続され、負荷測定の値の定期的サン
プリングが可能になることを特徴とする、請求項５から
７までの１つに従った回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9006828A FR2662886B1 (fr) | 1990-05-29 | 1990-05-29 | Methode de mesure de la charge d'un multiplex et circuit pour sa mise en óoeuvre. |
| FR9006828 | 1990-05-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730542A JPH0730542A (ja) | 1995-01-31 |
| JP3070991B2 true JP3070991B2 (ja) | 2000-07-31 |
Family
ID=9397175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22813491A Expired - Fee Related JP3070991B2 (ja) | 1990-05-29 | 1991-05-29 | 多重負荷を測定する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5233601A (ja) |
| EP (1) | EP0459927B1 (ja) |
| JP (1) | JP3070991B2 (ja) |
| DE (1) | DE69104649T2 (ja) |
| ES (1) | ES2062732T3 (ja) |
| FR (1) | FR2662886B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2674084B1 (fr) * | 1991-03-13 | 1993-12-24 | Michel Servel | Dispositif de declenchement de temporisations multiples. |
| ATE171026T1 (de) * | 1992-06-30 | 1998-09-15 | Siemens Ag | Modifiziertes leaky-bucket-verfahren |
| US7676492B2 (en) * | 2006-04-07 | 2010-03-09 | International Business Machines Corporation | Migration of database using serialized objects |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE310173C (ja) * | ||||
| FR2538976A1 (fr) * | 1982-12-29 | 1984-07-06 | Servel Michel | Systeme de commutation de paquets synchrones de longueur fixe |
| FR2616025B1 (fr) * | 1987-05-26 | 1989-07-21 | Lespagnol Albert | Methode et systeme de controle de flux de paquets |
| FR2616024B1 (fr) * | 1987-05-26 | 1989-07-21 | Quinquis Jean Paul | Systeme et methode de controle de flux de paquets |
| DE3732937A1 (de) * | 1987-09-30 | 1989-04-20 | Philips Patentverwaltung | Schaltungsanordnung zur vermeidung von ueberlast in einem breitband-vermittlungssystem |
| WO1990000331A1 (en) * | 1988-06-30 | 1990-01-11 | Alcatel N.V. | Statistical measurement equipment and communication system using same |
| SE462360B (sv) * | 1988-10-28 | 1990-06-11 | Ellemtel Utvecklings Ab | Foerfarande och anordning foer att foerhindra att det paa en gemensam oeverfoeringslaenk saends datapaket med hoegre intensitet aen ettfoerutbestaemt vaerdesitet aen ett foerutbestaemt vaerde |
| FR2643532B1 (fr) * | 1989-02-17 | 1991-05-10 | France Etat | Procede de reservation de debits et commutateurs temporels de paquets asynchrones |
-
1990
- 1990-05-29 FR FR9006828A patent/FR2662886B1/fr not_active Expired - Lifetime
-
1991
- 1991-05-17 US US07/703,475 patent/US5233601A/en not_active Expired - Lifetime
- 1991-05-24 ES ES91460031T patent/ES2062732T3/es not_active Expired - Lifetime
- 1991-05-24 EP EP91460031A patent/EP0459927B1/fr not_active Expired - Lifetime
- 1991-05-24 DE DE69104649T patent/DE69104649T2/de not_active Expired - Lifetime
- 1991-05-29 JP JP22813491A patent/JP3070991B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2662886B1 (fr) | 1992-08-14 |
| ES2062732T3 (es) | 1994-12-16 |
| JPH0730542A (ja) | 1995-01-31 |
| DE69104649D1 (de) | 1994-11-24 |
| EP0459927B1 (fr) | 1994-10-19 |
| FR2662886A1 (fr) | 1991-12-06 |
| EP0459927A1 (fr) | 1991-12-04 |
| DE69104649T2 (de) | 1995-03-02 |
| US5233601A (en) | 1993-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Rexford et al. | Hardware-efficient fair queueing architectures for high-speed networks | |
| US5179556A (en) | Bandwidth management and congestion control scheme for multicast ATM networks | |
| EP0600683B1 (en) | Packet network interface | |
| US6411627B1 (en) | Switching protocol providing controlled access to available asynchronous network service | |
| CA2012005C (en) | Method of atd (asynchronous time division) switching of data packets and an arrangement for implementing this method | |
| JPH08251233A (ja) | メモリ割り付けを改善したパケット通信システム及び方法 | |
| US6510160B1 (en) | Accurate computation of percent utilization of a shared resource and fine resolution scaling of the threshold based on the utilization | |
| JP3070991B2 (ja) | 多重負荷を測定する方法 | |
| RU2305374C1 (ru) | Способ гибридной коммутации и адаптивной маршрутизации и устройство для его осуществления | |
| JP3093160B2 (ja) | 非同期転送モードのセルを多重化する装置及び方法 | |
| KR100423156B1 (ko) | 에이티엠 교환기에서 유브이알 트래픽 제어 장치 및 방법 | |
| JPH0583291A (ja) | Ａｔｍ試験方式 | |
| US6967925B2 (en) | Transmission control method and device, and transmission apparatus | |
| AU622424B2 (en) | Statistical measurement equipment and telecommunication system using same | |
| JP2873325B2 (ja) | セルトラヒック監視装置 | |
| JPH06338902A (ja) | 呼受付制御装置 | |
| JP3044420B2 (ja) | ポリシング制御回路 | |
| JP2855236B2 (ja) | セルトラヒック監視装置 | |
| JP2852473B2 (ja) | セルトラヒック監視装置 | |
| JP2580395B2 (ja) | セル監視装置及びそれを用いたセル流量制御装置 | |
| JP2905884B2 (ja) | セルトラヒック監視装置 | |
| EP0680240A2 (en) | Switching device and switching system using plurality of such switching devices | |
| JP2933007B2 (ja) | タイムアウト判定装置 | |
| KR100479413B1 (ko) | 에이티엠 교환기에서의 유비알 트래픽 제어 장치 및 방법 | |
| JP2838461B2 (ja) | 過剰トラヒック判定方法とセル流量測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |