JP3070437U - Semiconductor test equipment - Google Patents

Semiconductor test equipment

Info

Publication number
JP3070437U
JP3070437U JP2000000359U JP2000000359U JP3070437U JP 3070437 U JP3070437 U JP 3070437U JP 2000000359 U JP2000000359 U JP 2000000359U JP 2000000359 U JP2000000359 U JP 2000000359U JP 3070437 U JP3070437 U JP 3070437U
Authority
JP
Japan
Prior art keywords
socket
contact
hifix
board
dut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000000359U
Other languages
Japanese (ja)
Inventor
裕八 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2000000359U priority Critical patent/JP3070437U/en
Application granted granted Critical
Publication of JP3070437U publication Critical patent/JP3070437U/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】ハイフィックス内に備えるソケット・ボードの
占有スペースを小さくしてコンタクト可能なDUT個数
を増加可能として同時測定可能なDUT個数を増加可能
とするソケットボード構造を備える半導体試験装置を提
供する。 【解決手段】DUTとコンタクトするソケット・ボード
の下面側へサブソケット・ボードが垂直に当接され、所
定の特性インピーダンスに整合する整合回路を介して電
気的に接続するハイフィックス構造を備える半導体試験
装置。
(57) Abstract: A semiconductor device having a socket board structure capable of reducing the occupied space of a socket board provided in a HIFIX, increasing the number of DUTs that can be contacted, and increasing the number of DUTs that can be simultaneously measured. A test device is provided. A semiconductor test having a HIFIX structure in which a sub-socket board is vertically abutted on a lower surface side of a socket board in contact with a DUT and is electrically connected via a matching circuit matching a predetermined characteristic impedance. apparatus.

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【考案の属する技術分野】[Technical field to which the invention belongs]

この考案は、被試験デバイス(DUT)を載置して電気的に接続する機構部で あるハイフィックスを備える半導体試験装置に関する。特に、ハイフィックス上 に備えて複数DUTを同時測定するとき、有限のスペース内により多数個のDU Tを試験可能な構造をハイフィックスに備える半導体試験装置に関する。 The present invention relates to a semiconductor test apparatus having a HiFix, which is a mechanism for mounting and electrically connecting a device under test (DUT). In particular, the present invention relates to a semiconductor test apparatus having a structure capable of testing a larger number of DUTs in a finite space in a HIFIX when simultaneously measuring a plurality of DUTs provided on the HIFIX.

【0002】[0002]

【従来の技術】[Prior art]

従来技術について、図1と図2と図3と図4と図9とを参照して以下に説明す る。尚、半導体試験装置は公知であり技術的に良く知られている為、本願に係る 要部を除き、その他の構成要素の詳細説明は省略する。 The prior art will be described below with reference to FIGS. 1, 2, 3, 4 and 9. Since the semiconductor test apparatus is well-known and well-known in the art, detailed description of other components except for the main part according to the present application is omitted.

【0003】 図1の構成例に示すように、装置本体と、テストヘッド200と、ハイフィッ クス100と、ICハンドラ装置300とを備えている。As shown in the configuration example of FIG. 1, an apparatus main body, a test head 200, a high-fix 100, and an IC handler apparatus 300 are provided.

【0004】 ICハンドラ装置300は多様なデバイス形状、ICピン数に対応して内部の 搬送機構やトレイが交換可能な構造が備えられ、例えば同時に16個/32個/ 64個のDUTを所定温度に加熱/冷却した後、後述するコンタクト・ソケット 180へ搬送して電気的にコンタクトさせて電気的試験が実施され、試験完了後 に装置本体からの試験結果の分類信号を受けてカテゴリ別に各DUTをソーティ ングして排出格納できるIC専用のハンドラである。これにはハイフィックス1 00と結合可能な開口部を備える。The IC handler device 300 has a structure in which an internal transport mechanism and a tray can be exchanged according to various device shapes and the number of IC pins. For example, 16/32/64 DUTs can be simultaneously heated to a predetermined temperature. After being heated / cooled, it is transported to a contact socket 180 described later to be electrically contacted, and an electrical test is performed. After the test is completed, a classification signal of the test result is received from the apparatus main body, and each DUT is classified by category. It is an IC-specific handler that can sort, discharge, and store. It has an opening that can be coupled to HIFIX 100.

【0005】 装置本体はテストヘッド200へ供給する多数チャンネルの試験信号を発生し て供給し、DUTが出力する多数チャンネルの応答信号をテストヘッド200を 介して受けて所定に試験実施し、良否判定の検査を行う。The apparatus main body generates and supplies a multi-channel test signal to be supplied to the test head 200, receives a multi-channel response signal output from the DUT via the test head 200, performs a predetermined test, and performs pass / fail judgment. Inspection.

【0006】 テストヘッド200はDUTとの間に介在してAC/DC特性等の試験形態に 対応して所定に切り替え可能なピンエレクトロニクスPEを備えて、DUTの各 ICピンである入力ピン/出力ピンとの間で試験形態に対応して所定の試験条件 で信号の授受をハイフィックス100を介して行う。この上部にはハイフィック ス100と電気的に接続するポゴピン220やコネクタ等の構造を備えている。The test head 200 is provided with pin electronics PE interposed between the DUT and switchable in accordance with a test mode such as AC / DC characteristics and the like, and input pins / outputs as IC pins of the DUT. Signals are exchanged with the pins via the HiFix 100 under predetermined test conditions according to the test mode. The upper portion is provided with a structure such as a pogo pin 220 and a connector which are electrically connected to the HIFIX 100.

【0007】 ハイフィックス100(Hifix)は中継装置であり、DUT品種毎に異なる固 有の形状/端子構造/ピン数に対応して交換可能なコンタクト構造体であって、 テストヘッド200とICハンドラ装置300との間に挟まれて機械的に結合し て、所定の伝送インピーダンスで電気的に中継接続する構造体である。この他に もプローバ装置とハイフィックス100との接続形態、あるいはマニュアル試験 とするときはハイフィックス100単体で作業員がDUTを着脱する形態もある 。[0007] A Hifix 100 is a relay device, and is a contact structure that can be exchanged according to a unique shape / terminal structure / pin number that differs for each DUT type, and includes a test head 200 and an IC handler. This is a structure that is mechanically coupled to and sandwiched between the device 300 and is electrically relay-connected with a predetermined transmission impedance. In addition, there is also a form of connection between the prober device and the HiFix 100, or a form in which a worker attaches and detaches the DUT with the HiFix 100 alone when performing a manual test.

【0008】 このハイフィックス100の要部構成要素は、パフォーマンスボードPBと、 同軸ケーブル120と、スペーシング・フレーム140と、ソケット・ボード1 60bと、コンタクト・ソケット180とする構成例がある。尚、ソケット・ボ ード160b上には1個若しくは図9に示すように複数個のコンタクト・ソケッ ト180が搭載される。ここでは1個搭載の場合の具体例で以下説明する。尚、 ハイフィックス100全体では図2に示すように、複数枚のソケット・ボード1 60bが搭載されるので、例えば4個/8個/16個/32個/64個の多数個 のDUTを同時測定できるようになる。The main components of the HiFix 100 include a performance board PB, a coaxial cable 120, a spacing frame 140, a socket board 160b, and a contact socket 180. One or a plurality of contact sockets 180 are mounted on the socket board 160b as shown in FIG. Here, a description will be given below of a specific example in the case where one is mounted. As shown in FIG. 2, a plurality of socket boards 160b are mounted on the entire HIFIX 100, so that a large number of DUTs, for example, 4/8/16/16/32/64 DUTs can be simultaneously used. Be able to measure.

【0009】 パフォーマンスボードPBは、ピンエレクトロニクスPEとDUTとの間に備 えられて、DUTの品種毎に固有の信号/電源配線をして使用に供するものであ って、下面側ではポゴピン220やコネクタ等を介して電気的に接続され、上面 側では所定多数本の同軸ケーブル120が半田付け接続される。この他にもDU T出力ピンの負荷回路となるロードモジュール(図示せず)を備えている。The performance board PB is provided between the pin electronics PE and the DUT, and is provided with a signal / power supply wiring unique to each type of DUT for use. And a plurality of coaxial cables 120 are soldered on the upper surface side. In addition, a load module (not shown) serving as a load circuit for the DUT output pin is provided.

【0010】 同軸ケーブル120は数十cmの一定した遅延量の等長線路であり、特性イン ピーダンスが例えば50Ωの低容量高品質な同軸ケーブルが使用される。これが 数百本〜千本以上備えていて、デバイス品種毎に異なるソケット・ボード160 bや、ICピン数に柔軟に対応できるようにする為に、任意の端子間を所望に接 続製造されて使用に供される。この同軸ケーブル120の一端は上記パフォーマ ンスボードに半田付け接続され、他端はソケット・ボード160bの下面に半田 付け接続される。同軸ケーブル120は信号線とアース線とがあり、各々接続点 での50Ωの特性インピーダンスの変動が生じないように配線接続されている。The coaxial cable 120 is an equal-length line having a constant delay of several tens of cm, and a low-capacity, high-quality coaxial cable having a characteristic impedance of, for example, 50Ω is used. It is equipped with several hundreds or more, and more than one thousand. It can be flexibly adapted to the socket board 160b and the number of IC pins, which are different for each device type. To be served. One end of the coaxial cable 120 is connected to the performance board by soldering, and the other end is connected to the lower surface of the socket board 160b by soldering. The coaxial cable 120 has a signal line and a ground line, and is wired and connected so that a characteristic impedance of 50Ω does not fluctuate at each connection point.

【0011】 スペーシング・フレーム140は図1に示すように、ICハンドラ装置300 の開口部に嵌合されて、ほぼ密閉状態に結合されて同軸ケーブル120が収容可 能に形成された構造体であって、ICハンドラ装置300内の温度が試験条件に より−30度から+125度までの過酷な温度条件となるので、これに耐え、且 つ外気とICハンドラ内とは断熱遮断する構造を兼ね備えている。As shown in FIG. 1, the spacing frame 140 is a structure that is fitted into the opening of the IC handler device 300 and is connected in a substantially sealed state so that the coaxial cable 120 can be accommodated therein. Since the temperature inside the IC handler device 300 is severe under the test conditions from −30 ° C. to + 125 ° C., it has a structure that withstands this and insulates the outside air from the inside of the IC handler. ing.

【0012】 ソケット・ボード160bの上面側には1個のコンタクト・ソケット180及 びそのコンタクトピン182とを搭載する。ここで、コンタクト・ソケット18 0とコンタクトピン182とは分離可能な構造を備えるものがあり、この場合に は種類の異なるものが組合せ使用されて、デバイス形状やICピン数に柔軟に対 応可能としている。 ソケット・ボード160bは、上記スペーシング・フレーム140上に所定に 固定されて、同軸ケーブル120とコンタクト・ソケット180との間を仲介す る多層のプリント基板によるボードであって、図3(a)に示すように、所定個 数のGNDパッド161と、ケーブル接続用信号パッド162と、所定個数の整 合回路163と、配線パターン165と、コンタクト・ソケット180とを備え る。更に、通常は多数個のデバイスを同時に測定できるように、複数個のソケッ ト・ボード160bがスペーシング・フレーム140上に配設(図2参照)され ている。One contact socket 180 and its contact pins 182 are mounted on the upper surface side of the socket board 160b. Some contact sockets 180 and contact pins 182 have a separable structure. In this case, different types are used in combination to flexibly respond to device shapes and the number of IC pins. And The socket board 160b is a board made of a multi-layer printed circuit board fixedly fixed on the spacing frame 140 and intervening between the coaxial cable 120 and the contact socket 180. As shown in the figure, a predetermined number of GND pads 161, cable connection signal pads 162, a predetermined number of matching circuits 163, a wiring pattern 165, and a contact socket 180 are provided. Further, usually, a plurality of socket boards 160b are arranged on the spacing frame 140 (see FIG. 2) so that a large number of devices can be measured simultaneously.

【0013】 配線パターン165はケーブル接続用信号パッド162とコンタクト・ソケッ ト180の対応するコンタクトピン182との間を接続する線路であり、マイク ロストリップ形態で所定の特性インピーダンスとなるように、且つ各線路が等長 配線となるように、且つ隣接ピン間のクロストークが最小となるように配線引き 回しされる。しかしながら、DUTのICリードのピッチが狭ピッチである為に 、引き回しの線路長が長く(図3C参照)せざるを得ない。この為、波形劣化が 生じやすくなり、好ましくない。特に、近年の狭ピッチのICや数百ピンもの多 ピンICに対しては配線パターン165のパターン長が長くなる難点がある。The wiring pattern 165 is a line connecting between the cable connection signal pad 162 and the corresponding contact pin 182 of the contact socket 180, and has a predetermined characteristic impedance in a microstrip form, and Wiring is routed so that each line is of equal length and the crosstalk between adjacent pins is minimized. However, since the pitch of the IC leads of the DUT is narrow, the length of the routing line must be long (see FIG. 3C). For this reason, waveform deterioration is likely to occur, which is not preferable. In particular, there is a problem in that the pattern length of the wiring pattern 165 becomes long with recent narrow-pitch ICs or multi-pin ICs having several hundred pins.

【0014】 複数のケーブル接続用信号パッド162同士間のピッチは上記同軸ケーブル1 20の太さに対応して、例えば2.54mmピッチ毎に配列(図3A参照)され ていて、下面側で上記同軸ケーブル120が半田付け接続(図3(b)参照)さ れている。GNDパッド161も前記同様であり、下面側で半田付け接続されて いる。この多数個の信号パッド162、GNDパッド161の配設スペースに伴 いソケット・ボード160b全体が大きく(図3D参照)なってくる難点がある 。The pitch between the plurality of cable connection signal pads 162 is arranged, for example, at a pitch of 2.54 mm (see FIG. 3A) corresponding to the thickness of the coaxial cable 120. The coaxial cable 120 is connected by soldering (see FIG. 3B). The GND pad 161 is similar to the above, and is connected by soldering on the lower surface side. There is a disadvantage that the entire socket board 160b becomes large (see FIG. 3D) due to the space for disposing the large number of signal pads 162 and GND pads 161.

【0015】 整合回路163はソケット・ボード160b上面側に備えられていて、DUT であるIC出力ピン側の出力インピーダンスと同軸ケーブル120側の50Ωの 特性インピーダンスとの整合(マッチング)をとっている。前記整合回路163 としては、例えばICの出力インピーダンスが50Ωより低い場合には図3(a )に示すように、1個のマッチング抵抗を線路に対して直列接続して整合を計る 一例がある。一数値例を示すと、一方のDUT側の伝送線路インピーダンスが3 0Ωと仮定し、他方の同軸ケーブル120側の伝送線路インピーダンスが50Ω と仮定すると、20Ωの抵抗値を直列に挿入することで両線路が整合される。尚 、高品質は波形が要求される整合回路の場合には前記1個の抵抗を使用する単純 な構成例以外に、抵抗とコンデンサとコイル等による組み合わせ回路によって、 信号波形のオーバーシュートや反射等を総合的に考慮して最適な波形条件に調整 できるように構成される。この場合には実装部品の個数が増加する為、更に広い 部品実装スペースの領域(図3B参照)が必要となる結果、全体の線路長が長く なり(図3B、C参照)、波形劣化が生じやすくなる難点がある。更に、部品実 装スペースに伴いソケット・ボード160b全体が大きく(図3D参照)なって くる難点がある。 一方で、ICハンドラ装置300の開口部の大きさは限定されている為、スペ ーシング・フレーム140は有限のスペースである。従って、この上に配設でき るソケット・ボード160bの搭載個数はソケット・ボード160bが大きくな ると減少してしまう。図2の例ではコンタクト・ソケット180が小さいにも係 わらず4個のソケット・ボード160bしか配設できない難点を示している。逆 に、ハイフィックス100を大型にすることはICハンドラ側の機構が大型にな り、大幅に機構変更せざるを得なくなる為、実用的に適用困難である。The matching circuit 163 is provided on the upper surface side of the socket board 160b, and matches the output impedance of the IC output pin, which is the DUT, with the characteristic impedance of 50Ω of the coaxial cable 120. As an example of the matching circuit 163, when the output impedance of the IC is lower than 50Ω, as shown in FIG. 3A, there is an example in which one matching resistor is connected in series to the line to perform matching. As a numerical example, assuming that the transmission line impedance on one DUT side is 30 Ω and the transmission line impedance on the other coaxial cable 120 side is 50 Ω, a resistance value of 20 Ω is inserted in series. The tracks are matched. In addition, in the case of a matching circuit requiring a high waveform, in addition to the simple configuration example using the single resistor, a combination circuit including a resistor, a capacitor, a coil, and the like is used to perform overshoot and reflection of a signal waveform. It is configured so that the optimum waveform condition can be adjusted by comprehensively considering In this case, since the number of mounted components increases, a larger area for component mounting space (see FIG. 3B) is required. As a result, the entire line length becomes longer (see FIGS. 3B and C), and waveform deterioration occurs. There is a difficulty that becomes easy. Further, there is a disadvantage that the entire socket board 160b becomes larger (see FIG. 3D) due to the component mounting space. On the other hand, since the size of the opening of the IC handler device 300 is limited, the spacing frame 140 is a finite space. Therefore, the number of mounted socket boards 160b that can be disposed thereon decreases as the size of the socket boards 160b increases. The example of FIG. 2 shows a difficulty that only four socket boards 160b can be provided even though the contact socket 180 is small. Conversely, increasing the size of HIFIX 100 is practically difficult to apply because the mechanism on the IC handler side becomes large and the mechanism has to be drastically changed.

【0016】 コンタクト・ソケット180は図4(a)に示すように、ICハンドラ内を所 望温度例えば+125度〜−30度に加熱/冷却されて搬送されてきたDUTを 受けて各ICリード若しくはIC端子電極を押圧機構(図示せず)により対応す るコンタクトピン182へ押圧されて電気的にコンタクトするDUT個別対応の 専用のICソケットである。 尚、コンタクト・ソケット180とコンタクトするDUTとしてはICリード の形状によりQFP、SOP、SOJ、TSOP、BGA、ZIP、PLCC等 があり、これらに対応した構造のものが備えられる。またDUTを複数個実装し た形態のモジュール、例えば図4(b)に示すRIMMモジュール・ボードを単 位として試験する場合もあり、前記モジュールの形状、モジュール端子190構 造に対応してコンタクト可能なコンタクト・ソケットが備えられる。As shown in FIG. 4A, the contact socket 180 receives the DUT which has been heated / cooled to a desired temperature, for example, + 125 ° C. to −30 ° C. in the IC handler, and receives each IC lead or IC lead. The IC terminal electrode is a dedicated IC socket corresponding to each DUT, which is pressed by a pressing mechanism (not shown) to a corresponding contact pin 182 to make electrical contact. The DUT to be in contact with the contact socket 180 includes QFP, SOP, SOJ, TSOP, BGA, ZIP, PLCC, etc., depending on the shape of the IC lead, and has a structure corresponding to these. In some cases, a module in which a plurality of DUTs are mounted, for example, a RIMM module board shown in FIG. 4B is tested as a unit, and contacts can be made according to the module shape and module terminal 190 structure. A simple contact socket is provided.

【0017】[0017]

【考案が解決しようとする課題】[Problems to be solved by the invention]

上述説明したように従来技術においては、コンタクト・ソケット180の占有 面積が小さいにも係わらずソケット・ボード160bが大きくなる難点があり、 これに伴ってコンタクト・ソケット180の実装個数が低下してくる難点がある 。また、全体の線路長が長くなることにより、通過する信号の波形劣化が生じや すくなる難点がある。これらの観点から、従来技術においては実用上の難点があ る。 そこで、本考案が解決しようとする課題は、ハイフィックス内に備えるソケッ ト・ボードの占有スペースを小さくしてコンタクト可能なDUT個数を増加可能 として同時並列に測定可能なDUT個数を増加可能とするソケットボード構造を 備える半導体試験装置を提供することである。 As described above, in the related art, there is a problem that the socket board 160b becomes large in spite of the small occupation area of the contact socket 180, and accordingly, the number of mounted contact sockets 180 decreases. There are drawbacks. Further, there is a problem that the deterioration of the waveform of the passing signal is apt to occur due to the increase of the entire line length. From these viewpoints, the prior art has practical difficulties. Therefore, the problem to be solved by the present invention is to reduce the occupied space of the socket board provided in the HIFIX to increase the number of DUTs that can be contacted and to increase the number of DUTs that can be measured simultaneously and in parallel. An object of the present invention is to provide a semiconductor test device having a socket board structure.

【0018】[0018]

【課題を解決するための手段】[Means for Solving the Problems]

第1に、上記課題を解決するために、被試験デバイス(DUTと呼称)はIC ハンドラ装置側に所定に搬送されて電気的にコンタクトするコンタクト・ソケッ ト180に置かれ、半導体試験装置は装置本体とテストヘッドとハイフィックス 100とを備え、前記ハイフィックス100は前記テストヘッドと前記ICハン ドラ装置とを中継接続して電気的、機械的に結合される構造を備える半導体試験 装置において、 上記ハイフィックス100はDUT品種毎に異なる固有の形状/端子構造/ピ ン数に対応して中継接続するコンタクト構造体であって、当該ハイフィックス1 00の上面側で上記ICハンドラ装置300に電気的・機械的に接続され、当該 ハイフィックス100内に備えるDUTと電気的にコンタクトする所定個数のコ ンタクト・ソケット180の各コンタクトピン182は所定複数本の同軸ケーブ ル120で当該ハイフィックス100の下面側へ所定に接続され、当該ハイフィ ックス100の下面側で上記テストヘッド200へ電気的・機械的に接続される 構造を備えるとき、 上記コンタクト・ソケット180と同軸ケーブル120との間を電気的に接続 するソケット・ボード160とサブソケット・ボード170とを備え、 上記ソケット・ボード160の上面側にはコンタクトするDUTの個数に対応 する個数の上記コンタクト・ソケット180がDUTの配列位置に対応して配設 され、当該ソケット・ボード160の下面側には上記サブソケット・ボード17 0が垂直に当接されて取り付け固定され、前記当接部位に所定個数の第1接続パ ッド11が形成され、前記第1接続パッド11は上記コンタクト・ソケット18 0のコンタクトピン182と所定の特性インピーダンスで電気的に接続され、 上記サブソケット・ボード170は第2接続パッド12と同軸ケーブル接続用 信号/GNDパッド161、162とを備えるとき、前記第2接続パッド12は 上記ソケット・ボード160の当接面と当接する一方の長辺の端面部位へ上記第 1接続パッド11と対応する配列でパッドを形成し、前記ケーブル接続用信号/ GNDパッド161、162は他方の長辺側の両面位置へ上記同軸ケーブル12 0の信号線とアース線とを接続するパッドを形成し、上記ケーブル接続用信号パ ッド162と上記第2接続パッド12との間を所定の特性インピーダンスの配線 パターンで接続し、 以上を具備して上記ハイフィックス100の上面側へ少面積の上記ソケット・ ボード160を高密度でより多数個配設可能とすることを特徴とする半導体試験 装置である。 上記考案によれば、ハイフィックス内に備えるソケット・ボードの占有スペー スを小さくしてコンタクト可能なDUT個数を増加可能として同時並列に測定可 能なDUT個数を増加可能とし、且つ伝送線路長が短縮されて波形品質を改善可 能なソケットボード構造を備える半導体試験装置が実現できる。 First, in order to solve the above-mentioned problem, a device under test (referred to as a DUT) is transported to an IC handler device side in a predetermined manner and placed in a contact socket 180 for electrical contact. A semiconductor test apparatus comprising: a main body, a test head, and a HiFix 100, wherein the HiFix 100 has a structure in which the test head and the IC handler device are electrically connected and mechanically connected by relay connection. The HIFIX 100 is a contact structure for relay connection corresponding to a unique shape / terminal structure / pin number which differs for each DUT type, and is electrically connected to the IC handler device 300 on the upper surface side of the HIFIX 100. A predetermined number of components that are mechanically connected and are in electrical contact with the DUT provided in the HiFix 100; Each contact pin 182 of the tact socket 180 is connected to the lower surface of the HIFIX 100 by a predetermined plurality of coaxial cables 120, and is electrically and mechanically connected to the test head 200 on the lower surface of the HIFIX 100. A socket board 160 and a sub-socket board 170 for electrically connecting the contact socket 180 and the coaxial cable 120 to each other. The contact sockets 180 of the number corresponding to the number of DUTs to be contacted are arranged corresponding to the arrangement positions of the DUTs, and the sub-socket board 170 is vertically attached to the lower surface side of the socket board 160. A predetermined number of first connection pads 11 The first connection pad 11 is electrically connected to the contact pin 182 of the contact socket 180 with a predetermined characteristic impedance, and the sub-socket board 170 is connected to the second connection pad 12 for coaxial cable connection. When the signal / GND pads 161 and 162 are provided, the second connection pad 12 is arranged on one long side end surface portion in contact with the contact surface of the socket board 160 in an arrangement corresponding to the first connection pad 11. A pad is formed, and the signal / GND pads for cable connection 161 and 162 form pads for connecting the signal line and the ground line of the coaxial cable 120 to both sides of the other long side, and the pad for the cable connection is formed. The signal pad 162 and the second connection pad 12 are connected by a wiring pattern having a predetermined characteristic impedance. A semiconductor test apparatus characterized in that a large number of the socket boards 160 having a small area can be arranged at a high density on the upper surface side of the HiFix 100. According to the above invention, the space occupied by the socket board provided in the HIFIX is reduced, the number of DUTs that can be contacted can be increased, the number of DUTs that can be measured simultaneously and in parallel can be increased, and the transmission line length can be reduced. A semiconductor test apparatus having a socket board structure that can be shortened to improve waveform quality can be realized.

【0019】 第5図と第8図は、本考案に係る解決手段を示している。 第2に、上記課題を解決するために、被試験デバイス(DUTと呼称)はIC ハンドラ装置側に所定に搬送されて電気的にコンタクトするコンタクト・ソケッ ト180に置かれ、半導体試験装置は装置本体とテストヘッドとハイフィックス 100とを備え、前記ハイフィックス100は前記テストヘッドと前記ICハン ドラ装置とを中継接続して電気的、機械的に結合される構造を備える半導体試験 装置であって、 上記装置本体は上記テストヘッド200へ多数チャンネルの試験信号を発生し て供給し、DUTが出力する多数チャンネルの応答信号を上記テストヘッド20 0を介して受けて所定に試験実施して良否判定の検査を行い、 上記テストヘッド200は内部に上記装置本体とDUTとを所定にインターフ ェースするピンエレクトロニクスPEを備え、デバイス品種に対応するハイフィ ックス100を当該テストヘッド200の上部に配設し、前記PEを介してDU TのICピンとの間で信号の授受を行い、 上記ハイフィックス100はDUT品種毎に異なる固有の形状/端子構造/ピ ン数に対応して中継接続用のコンタクト構造体であって、当該ハイフィックス1 00の下面側で上記テストヘッド200にコネクタ若しくはポゴピンを介して電 気的・機械的に接続され、当該ハイフィックス100の上面側で上記ICハンド ラ装置300に機械的に接続され、当該ハイフィックス100内に備える所定個 数のコンタクト・ソケット180はDUTと電気的にコンタクトするソケットで あり、DUTのICピンに対応して配設された各コンタクトピン182へ所定の 伝送インピーダンスで上記テストヘッド200に接続され、 上記ICハンドラ装置300は上記ハイフィックス100のコンタクト・ソケ ット180へ所定個数のDUTを搬送し押圧して電気的にコンタクトさせて当該 DUTを電気的試験を実施し、当該DUTの試験結果に基づいて分類するカテゴ リ信号を受けてカテゴリ別に各DUTをソーティングして排出格納するIC試験 専用のハンドラ装置であり、 上記構成を備える半導体試験装置において、 上記ハイフィックス100は所定複数個のコンタクト・ソケット180と所定 複数本の同軸ケーブル120とスペーシング・フレーム140とパフォーマンス ボードPBとを備え、所定複数個の上記コンタクト・ソケット180と所定複数 本の上記同軸ケーブル120とを接続する接続用のボードを2種類に分割して備 え、分割した一方をソケット・ボード160と呼称し、他方をサブソケット・ボ ード170と呼称したとき、 上記ソケット・ボード160の上面側へ上記コンタクト・ソケット180を所 定に配設し、上記コンタクト・ソケット180の下面側へサブソケット・ボード 170が垂直に当接されて両ボード間が所定に電気的に接続され、上記サブソケ ット・ボード170の端部から同軸ケーブル120を接続して上記パフォーマン スボードPB側の対応する端子と所定に接続し、 上記2種類にボード分割する構造により上記ハイフィックス100の上面側へ 少面積の上記ソケット・ボード160を高密度でより多数個配設可能とすること を特徴とする半導体試験装置がある。FIG. 5 and FIG. 8 show a solution according to the present invention. Second, in order to solve the above-mentioned problem, a device under test (referred to as a DUT) is placed in a contact socket 180 which is conveyed to an IC handler apparatus side and makes electrical contact therewith. A semiconductor test apparatus comprising: a main body, a test head, and a HiFix 100, wherein the HiFix 100 has a structure in which the test head and the IC handler apparatus are connected by relay and electrically and mechanically connected. The apparatus body generates and supplies test signals of multiple channels to the test head 200, receives response signals of multiple channels output from the DUT via the test head 200, and performs a predetermined test to determine pass / fail. The test head 200 is provided with a pin electronics for internally interfacing the device body and the DUT in a predetermined manner. A tronics PE is provided, and a high-fix 100 corresponding to a device type is disposed above the test head 200, and signals are transmitted and received between the DUT IC pins via the PE. It is a contact structure for relay connection corresponding to a unique shape / terminal structure / pin number that differs for each product type. The test head 200 is connected to the test head 200 via a connector or pogo pin on the lower surface side of the HIFIX 100. A predetermined number of contact sockets 180 that are mechanically and mechanically connected to the IC handler device 300 on the upper surface side of the HiFix 100 and provided in the HiFix 100 are electrically connected to the DUT. To the contact pins 182 provided corresponding to the IC pins of the DUT. The IC handler 300 is connected to the test socket 200 of the HiFix 100 with a transmission impedance of a predetermined value, and transports a predetermined number of DUTs to the contact socket 180 of the HiFix 100 and presses the DUTs to make electrical contact, thereby electrically connecting the DUTs. IC test device that performs a dynamic test, receives a category signal that classifies based on the test results of the DUT, sorts and stores each DUT by category, and discharges and stores the DUT. The HIFIX 100 includes a predetermined plurality of contact sockets 180, a predetermined plurality of coaxial cables 120, a spacing frame 140, and a performance board PB. Connect to the coaxial cable 120 When one of the divided boards is referred to as a socket board 160 and the other is referred to as a sub-socket board 170, the connection board is divided into two types. The contact socket 180 is disposed in a predetermined position, and a sub-socket board 170 is vertically abutted on the lower surface side of the contact socket 180 to electrically connect the two boards in a predetermined manner. -The coaxial cable 120 is connected from the end of the board 170 and is connected to the corresponding terminal on the performance board PB side in a predetermined manner. There is a semiconductor test apparatus characterized in that a large number of socket boards 160 can be arranged at high density.

【0020】 また、上記コンタクト・ソケット180はDUTの各IC端子電極(例えばI Cリード、RIMMモジュールボードのモジュール端子190等)に対応する位 置にコンタクトピン182を備え、外部の押圧機構により所定に押されて電気的 にコンタクトするDUT個別対応のコンタクト構造を備えることを特徴とする上 述半導体試験装置がある。The contact socket 180 is provided with a contact pin 182 at a position corresponding to each IC terminal electrode (eg, IC lead, module terminal 190 of a RIMM module board, etc.) of the DUT, and is provided with a predetermined by an external pressing mechanism. The semiconductor test apparatus described above is provided with a contact structure corresponding to an individual DUT that is electrically pressed by a DUT.

【0021】 また、上記ソケット・ボード160はこの上面側に対してはコンタクトするD UTの個数に対応する個数の上記コンタクト・ソケット180がDUTの配列位 置に対応する位置へ各コンタクトピン182が配設され、下面側に対しては上記 サブソケット・ボード170が垂直に当接され、前記当接部位に所定個数の第1 接続パッド11が形成され、前記第1接続パッド11は上記コンタクト・ソケッ ト180の対応するコンタクトピン182と所定の特性インピーダンスで電気的 に接続されて上記サブソケット・ボード170が取り付け固定されることを特徴 とする上述半導体試験装置がある。On the upper surface side of the socket board 160, the number of the contact sockets 180 corresponding to the number of the DUTs to be contacted is such that each contact pin 182 is moved to a position corresponding to the arrangement position of the DUTs. The sub socket board 170 is vertically abutted against the lower surface side, and a predetermined number of first connection pads 11 are formed at the abutted portions. The above-described semiconductor test apparatus is characterized in that the sub-socket board 170 is attached and fixed by being electrically connected to the corresponding contact pins 182 of the socket 180 with a predetermined characteristic impedance.

【0022】 また、上記サブソケット・ボード170は第2接続パッド12と同軸ケーブル 接続用信号パッド162/GNDパッド161と整合回路163とを備えるとき 、前記第2接続パッド12は上記ソケット・ボード160の当接面と当接する長 辺の端面部位へ上記第1接続パッド11と対応する接続配列で形成し、前記ケー ブル接続用信号パッド162/GNDパッド161は他方の長辺側の両面位置へ 上記同軸ケーブル120の信号線とアース線とを接続するパッドを形成し、前記 整合回路163は上記ケーブル接続用信号パッド162の信号線と対応する前記 第2接続パッド12の信号線との間に挿入接続されてDUT側伝送線路と同軸ケ ーブル120側伝送線路とのインピーダンスを整合する整合回路であることを特 徴とする上述半導体試験装置がある。When the sub-socket board 170 includes the second connection pad 12, the coaxial cable connection signal pad 162 / GND pad 161, and the matching circuit 163, the second connection pad 12 is connected to the socket board 160. A connection arrangement corresponding to the first connection pad 11 is formed on an end surface portion of a long side that abuts on the contact surface of the cable, and the signal pad 162 / GND pad 161 for cable connection is moved to both sides on the other long side. A pad for connecting the signal line of the coaxial cable 120 to the ground line is formed, and the matching circuit 163 is provided between the signal line of the cable connection signal pad 162 and the corresponding signal line of the second connection pad 12. It is a matching circuit that is inserted and connected to match the impedance between the DUT-side transmission line and the coaxial cable 120-side transmission line. There is the above-mentioned semiconductor test apparatus.

【0023】 第8図は、本考案に係る解決手段を示している。 また、上記第1接続パッド11及び上記第2接続パッド12の信号接続パッド と隣接する信号接続パッドとの間においてアース接続となるアース接続パッド( GND)を配列挿入して所定の特性インピーダンスを形成することを特徴とする 上述半導体試験装置がある。FIG. 8 shows a solution according to the present invention. In addition, a ground connection pad (GND) serving as a ground connection is arranged and inserted between a signal connection pad of the first connection pad 11 and the signal connection pad of the second connection pad 12 and an adjacent signal connection pad to form a predetermined characteristic impedance. There is the semiconductor test device described above.

【0024】 また、上記ソケット・ボード160と上記サブソケット・ボード170とは一 体構造物として上記ハイフィックス100のスペーシング・フレーム140に固 定取り付けされることを特徴とする上述半導体試験装置がある。 また、上記サブソケット・ボード170は1個の上記ソケット・ボード160 に対して少なくとも2個のサブソケット・ボード170が垂直に配設されて当接 する構成で成ることを特徴とする上述半導体試験装置がある。 また、上記ソケット・ボード160には少なくとも1個の上記コンタクト・ソ ケット180を配設する構成を備えることを特徴とする上述半導体試験装置があ る。 また、上記ハイフィックス100には少なくとも1個の上記ソケット・ボード 160を備えることを特徴とする上述半導体試験装置がある。Further, the above-mentioned semiconductor test apparatus is characterized in that the socket board 160 and the sub-socket board 170 are fixedly attached to the spacing frame 140 of the HIFIX 100 as an integral structure. is there. Further, the sub-socket board 170 has a configuration in which at least two sub-socket boards 170 are vertically arranged and abut on one socket board 160. There is a device. Further, there is provided the above-described semiconductor test apparatus, wherein the socket board 160 has a configuration in which at least one contact socket 180 is provided. Further, there is the above-mentioned semiconductor test apparatus, wherein the HIFIX 100 includes at least one socket board 160.

【0025】 また、所定複数本の上記同軸ケーブル120の一端は上記サブソケット・ボー ド170に接続され、他端は上記パフォーマンスボードPBに接続されることを 特徴とする上述半導体試験装置がある。Further, there is the above-mentioned semiconductor test apparatus, wherein one end of a predetermined plurality of the coaxial cables 120 is connected to the sub-socket board 170 and the other end is connected to the performance board PB.

【0026】 また、所定複数本の上記同軸ケーブル120の代わりに所定の特性インピーダ ンスとする代替え中継ボードを適用しても良い。この場合の代替え中継ボードの 一端は上記サブソケット・ボード170に接続され、他端は上記パフォーマンス ボードPBに接続されることを特徴とする上述半導体試験装置がある。 また、前記代替え中継ボードと上記サブソケット・ボード170とを一体のボ ードに形成する構成としても良い。Further, instead of the predetermined plural coaxial cables 120, an alternative relay board having a predetermined characteristic impedance may be applied. In this case, one end of the substitute relay board is connected to the sub-socket board 170, and the other end is connected to the performance board PB. Further, the substitute relay board and the sub-socket board 170 may be formed as an integral board.

【0027】[0027]

【考案の実施の形態】[Embodiment of the invention]

以下に本考案を適用した実施の形態の一例を図面を参照しながら説明する。ま た、以下の実施の形態の説明内容によって実用新案登録請求の範囲を限定するも のではないし、更に、実施の形態で説明されている要素や接続関係が解決手段に 必須であるとは限らない。 Hereinafter, an example of an embodiment to which the present invention is applied will be described with reference to the drawings. Further, the scope of claims for utility model registration is not limited by the following description of the embodiments, and the elements and connection relationships described in the embodiments are not necessarily essential to the solution. Absent.

【0028】 本考案について、図5と図6と図7と図8とを参照して以下に説明する。尚、 従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する 。The present invention will be described below with reference to FIGS. 5, 6, 7, and 8. Elements corresponding to those of the conventional configuration are denoted by the same reference numerals, and description of overlapping parts is omitted.

【0029】 本願に係るハイフィックス100の要部構成要素は、図5に示すように、パフ ォーマンスボードPBと、同軸ケーブル120と、スペーシング・フレーム14 0(図示せず)と、ソケット・ボード160と、2枚のサブソケット・ボード1 70と、コンタクト・ソケット180とする構成例がある。これは従来構成要素 のソケット・ボード160bを2種類のボードに分割し、一方をソケット・ボー ド160とし、他方をサブソケット・ボード170とする分割構成としたもので ある。その他は従来と同様であるからして説明を要しない。尚、ここでも従来同 様に、ソケット・ボード160は1個のコンタクト・ソケット180を搭載する 場合で以下説明する。As shown in FIG. 5, the main components of the HiFix 100 according to the present application include a performance board PB, a coaxial cable 120, a spacing frame 140 (not shown), and a socket board. 160, two sub-socket boards 170, and a contact socket 180. In this configuration, a socket board 160b, which is a conventional component, is divided into two types of boards, one of which is a socket board 160 and the other is a sub-socket board 170. Others are the same as the conventional ones, and need not be described. Here, as in the conventional case, the case where the socket board 160 is mounted with one contact socket 180 will be described below.

【0030】 分割された一方のソケット・ボード160は、1個のコンタクト・ソケット1 80及びそのコンタクトピン182と、所定個数の第1接続パッド11とを備え る。ソケット・ボード160の大きさは、所定個数の第1接続パッド11と配線 パターンが形成可能な範囲で、且つ2枚のサブソケット・ボード170が取り付 け可能な範囲で必要最小限のボード面積に形成する。One of the divided socket boards 160 includes one contact socket 180, its contact pins 182, and a predetermined number of first connection pads 11. The size of the socket board 160 is a minimum required board area within a range in which a predetermined number of the first connection pads 11 and a wiring pattern can be formed and a range in which two sub-socket boards 170 can be mounted. Formed.

【0031】 コンタクト・ソケット180及びそのコンタクトピン182は、ソケット・ボ ード160の上面側に配設固定する。従って、整合回路163はソケット・ボー ド160には搭載しない。この結果、ソケット・ボード160のボード面積を小 さくできる利点が得られる。The contact socket 180 and its contact pins 182 are disposed and fixed on the upper surface side of the socket board 160. Therefore, the matching circuit 163 is not mounted on the socket board 160. As a result, there is obtained an advantage that the board area of the socket board 160 can be reduced.

【0032】 第1接続パッド11はサブソケット・ボード170側と電気的に接続する為の パッド(電極)であって、図5(a)に示すように、ソケット・ボード160の 下面側に形成する。所定個数の第1接続パッド11は上面側の対応する各コンタ クトピン182との間で所定の特性インピーダンスで内層を通じてパターン配線 する。この為、ソケット・ボード160の基板の層数は、例えば12層〜16層 前後の多層基板を用いる。 図8(a)第1接続パッド11の配列例を示す。これは、2枚のサブソケット ・ボード170と当接する部位に対応して2列に配列されている例である。更に 、図8(a)に示されているパッドで、隣接する2個の第1接続パッド11の間 にアース接続パッド(GND)が追加して配列形成されている。このGNDパッ ドは必須ではないが、通過する信号波形をより好ましい波形にする為、また両ボ ードを当接接続する当該部位の数ミリの線路区間においても所定の特性インピー ダンスとなるようにする為、また隣接信号間とのクロストーク影響を防止する為 にも備えることが望ましい。The first connection pad 11 is a pad (electrode) for electrically connecting to the sub-socket board 170 side, and is formed on the lower surface side of the socket board 160 as shown in FIG. I do. A predetermined number of the first connection pads 11 are pattern-wired with the corresponding contact pins 182 on the upper surface side through an inner layer with a predetermined characteristic impedance. Therefore, the number of layers of the board of the socket board 160 is, for example, about 12 to 16 layers. FIG. 8A shows an arrangement example of the first connection pads 11. This is an example in which the two sub-socket boards 170 are arranged in two rows corresponding to the contact portions. Further, in the pad shown in FIG. 8A, an earth connection pad (GND) is additionally arranged between two adjacent first connection pads 11. Although this GND pad is not essential, it has a predetermined characteristic impedance in order to make the passing signal waveform more preferable, and also in a line section of several millimeters at the portion where the two boards are abutted. It is also desirable to provide for this, and also to prevent the effect of crosstalk between adjacent signals.

【0033】 分割された他方の2枚のサブソケット・ボード170は、上記ソケット・ボー ド160の第1接続パッド11の配列部位へ当該サブソケット・ボード170が 垂直に当接されて電気的に接続する。このサブソケット・ボード170は、所定 個数の第2接続パッド12と、所定個数の整合回路163と、所定個数の同軸ケ ーブル接続用信号パッド162とGNDパッド161とを備える。但し、整合回 路163についてはDUTの出力インピーダンスが伝送線路の特性インピーダン ス、例えば50Ωに近似する場合は不要であり、削除可能である。 第2接続パッド12は図8(b)に示すように、上記ソケット・ボード160 の第1接続パッド11と対応するパッドが当該するように当該モードの端辺部位 に形成する。尚、所望により、上記同様に隣接する2個の第2接続パッド12の 間にアース接続パッド(GND)を配列形成しても良い。 同軸ケーブル接続用信号パッド162とGNDパッド161とは、サブソケッ ト・ボード170の下側の両面位置へ同軸ケーブル120の信号線とアース線を 接続可能な形状のパッドを形成する。 整合回路163はDUT側伝送線路と同軸ケーブル120側伝送線路とのイン ピーダンスを整合する整合回路であって、サブソケット・ボード170の両面に 配設可能である。整合回路163の一端は上記第2接続パッド12へ所定の特性 インピーダンスでパターン配線し、他端は上記同軸ケーブル接続用信号パッド1 62へ所定の特性インピーダンスでパターン配線する。多数ある整合回路163 は両面に配設可能である。但し、サブソケット・ボード170の基板の層数は、 上記パターン配線が可能なように、例えば12層〜16層前後の多層基板を用い る。The other two divided sub-socket boards 170 are electrically connected to each other by vertically contacting the sub-socket boards 170 with the arrangement of the first connection pads 11 of the socket board 160. Connecting. The sub-socket board 170 includes a predetermined number of second connection pads 12, a predetermined number of matching circuits 163, and a predetermined number of coaxial cable connection signal pads 162 and GND pads 161. However, the matching circuit 163 is unnecessary and can be deleted when the output impedance of the DUT is close to the characteristic impedance of the transmission line, for example, 50Ω. As shown in FIG. 8B, the second connection pad 12 is formed at the edge of the mode so that a pad corresponding to the first connection pad 11 of the socket board 160 corresponds to the pad. If desired, a ground connection pad (GND) may be arranged between two adjacent second connection pads 12 as described above. The coaxial cable connection signal pad 162 and the GND pad 161 form pads having a shape capable of connecting the signal line and the ground line of the coaxial cable 120 to both lower surfaces of the sub socket board 170. The matching circuit 163 is a matching circuit that matches the impedance between the transmission line on the DUT side and the transmission line on the coaxial cable 120, and can be provided on both sides of the sub-socket board 170. One end of the matching circuit 163 is pattern-wired to the second connection pad 12 with a predetermined characteristic impedance, and the other end is pattern-wired to the coaxial cable connection signal pad 162 with a predetermined characteristic impedance. Many matching circuits 163 can be provided on both sides. However, the number of layers of the substrate of the sub-socket board 170 is, for example, a multilayer substrate of about 12 to 16 layers so that the above pattern wiring is possible.

【0034】 ソケット・ボード160と2枚のサブソケット・ボード170とは、多数の第 1接続パッド11と対応する第2接続パッド12とが電気的に接続、例えば半田 付けされ、更に全体が支持固定されて一体構造物となり、ハイフィックス100 のスペーシング・フレーム140に取付られる。The socket board 160 and the two sub-socket boards 170 are electrically connected, for example, soldered, to a large number of the first connection pads 11 and the corresponding second connection pads 12, and are further supported as a whole. It is fixed to form a unitary structure and is attached to the spacing frame 140 of the HIFIX 100.

【0035】 尚、本考案の技術的思想は、上述実施の形態の具体構成例に限定されるもので はない。更に、所望により、上述実施の形態を変形して応用してもよい。 例えば、図7に示すように、同軸ケーブル120を2段構成にして実装密度を 更に向上させても良い。 また、サブソケット・ボード170は2枚とした具体例であったが、これ以外 に実装可能な場合には3枚以上で構成して実装密度を更に向上させても良い。 また、上記同軸ケーブル120の代わりに所定の特性インピーダンスとする代 替え中継ボードを適用する構成としても良い。この場合の代替え中継ボードの一 端は上記サブソケット・ボード170に接続され、他端は上記パフォーマンスボ ードPBに接続する。あるいは、他端がパフォーマンスボードPBに直接コネク タやポゴピン等を介して接続可能なように上記サブソケット・ボード170を延 長した形状のボードとしても良い。The technical idea of the present invention is not limited to the specific configuration example of the above embodiment. Further, if desired, the above-described embodiment may be modified and applied. For example, as shown in FIG. 7, the coaxial cable 120 may be configured in a two-stage configuration to further improve the mounting density. Although the specific example in which the number of the sub-socket boards 170 is two, the mounting density may be further improved by configuring the number of the sub-socket boards to be three or more when other mounting is possible. Further, instead of the coaxial cable 120, a configuration may be adopted in which a substitute relay board having a predetermined characteristic impedance is applied. In this case, one end of the substitute relay board is connected to the sub socket board 170, and the other end is connected to the performance board PB. Alternatively, the sub-socket board 170 may be extended so that the other end can be directly connected to the performance board PB via a connector, a pogo pin, or the like.

【0036】[0036]

【考案の効果】[Effect of the invention]

本考案は、上述の説明内容から、下記に記載される効果を奏する。 上述説明したように本考案によれば、小さなソケット・ボードとサブソケット ・ボードに分割し、サブソケット・ボードをソケット・ボードの下面へ垂直に配 設するハイフィックス構成としたことにより、高密度にソケット・ボードを配列 することが可能となる結果、より多数個のコンタクト・ソケットを同一大きさの ハイフィックス上へ配設可能となる大きな利点が得られる。 この結果、ハイフィックスの形状を大型にすること無く従来サイズのハイフィ ックスをそのまま適用して、より多数個のDUTを同時測定可能となる大きな利 点が得られる。例えばDUTの品種にもよるが、64個、128個以上のDUT を同時測定可能となる利点が得られ、これに伴い、デバイス試験のスループット が大幅に向上可能となる利点も得られる。従って本考案の技術的効果は大であり 、産業上の経済効果も大である。 The present invention has the following effects from the above description. As described above, according to the present invention, a small socket board and a sub-socket board are divided, and the sub-socket board is arranged vertically on the lower surface of the socket board, thereby achieving a high-density structure. As a result, it is possible to arrange a larger number of contact sockets on the same size FIX. As a result, it is possible to obtain a large advantage that a large number of DUTs can be measured simultaneously by applying the conventional size of the high-fix without increasing the size of the high-fix. For example, depending on the type of DUT, there is an advantage that 64 or 128 or more DUTs can be measured simultaneously, and accordingly, an advantage that the throughput of device testing can be greatly improved is also obtained. Therefore, the technical effect of the present invention is great and the industrial economic effect is also great.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ICハンドラ装置と接続するハイフィックスの
設置位置と周辺要素とを説明する概念構成図。
FIG. 1 is a conceptual configuration diagram illustrating an installation position of a HiFix connected to an IC handler device and peripheral elements.

【図2】従来の、形状の大きなソケットボードを4個配
列する一例。
FIG. 2 shows an example of a conventional arrangement of four large-sized socket boards.

【図3】従来の、ソケットボード上の配線パターンと同
軸ケーブルの接続を説明する図。
FIG. 3 is a diagram illustrating a conventional connection between a wiring pattern on a socket board and a coaxial cable.

【図4】従来の、ソケットボードの側断面図と、DUT
として試験適用されるRIMMモジュール・ボードの外
観図。
FIG. 4 is a side sectional view of a conventional socket board and a DUT.
FIG. 2 is an external view of a RIMM module board that is tested as a test.

【図5】本考案の、ソケットボードの側断面図。FIG. 5 is a side sectional view of the socket board of the present invention.

【図6】本考案の、小型化されたソケットボードを8個
配列する例と、同軸ケーブルの接続を説明する図。
FIG. 6 is a diagram illustrating an example of arranging eight miniaturized socket boards and connection of a coaxial cable according to the present invention.

【図7】本考案の、サブソケットボードへ同軸ケーブル
を2段構成で接続する応用例。
FIG. 7 shows an application example of connecting a coaxial cable to a sub-socket board in a two-stage configuration according to the present invention.

【図8】本考案の、第1接続パッドと第2接続パッドの
配列例。
FIG. 8 is an arrangement example of a first connection pad and a second connection pad according to the present invention.

【図9】ソケット・ボード上に複数個のコンタクト・ソ
ケットを搭載する例。
FIG. 9 shows an example in which a plurality of contact sockets are mounted on a socket board.

【符号の説明】[Explanation of symbols]

11 第1接続パッド 12 第2接続パッド 100 ハイフィックス 120 同軸ケーブル 140 スペーシング・フレーム 160,160b ソケット・ボード 161 GNDパッド 162 信号パッド 163 整合回路 165 配線パターン 170 サブソケット・ボード 180 コンタクト・ソケット 182 コンタクトピン 190 RIMMモジュールボードのモジュール端子 200 テストヘッド 220 ポゴピン 300 ICハンドラ装置 DUT 被試験デバイス PB パフォーマンスボード PE ピンエレクトロニクス DESCRIPTION OF SYMBOLS 11 1st connection pad 12 2nd connection pad 100 HiFix 120 Coaxial cable 140 Spacing frame 160, 160b Socket board 161 GND pad 162 Signal pad 163 Matching circuit 165 Wiring pattern 170 Sub socket board 180 Contact socket 182 Contact Pin 190 Module terminal of RIMM module board 200 Test head 220 Pogo pin 300 IC handler device DUT Device under test PB Performance board PE Pin electronics

Claims (11)

【実用新案登録請求の範囲】[Utility model registration claims] 【請求項1】 被試験デバイス(DUTと呼称)はIC
ハンドラ装置側に所定に搬送されて電気的にコンタクト
するコンタクト・ソケットに置かれ、半導体試験装置は
装置本体とテストヘッドとハイフィックスとを備え、該
ハイフィックスは該テストヘッドと該ICハンドラ装置
とを中継接続して電気的、機械的に結合される構造を備
える半導体試験装置において、 該ハイフィックスはDUTに対応して中継接続するコン
タクト構造体であって、当該ハイフィックスの上面側で
該ICハンドラ装置に電気的・機械的に接続され、当該
ハイフィックス内に備えるDUTと電気的にコンタクト
する所定個数のコンタクト・ソケットの各コンタクトピ
ンは所定複数本の同軸ケーブルで当該ハイフィックスの
下面側へ所定に接続され、当該ハイフィックスの下面側
で該テストヘッドへ電気的・機械的に接続される構造を
備えるとき、 該コンタクト・ソケットと同軸ケーブルとの間を電気的
に接続するソケット・ボードとサブソケット・ボードと
を備え、 該ソケット・ボードの上面側にはコンタクトするDUT
の個数に対応する個数の該コンタクト・ソケットがDU
Tの配列位置に対応して配設され、当該ソケット・ボー
ドの下面側には該サブソケット・ボードが垂直に当接さ
れて取り付け固定され、前記当接部位に所定個数の第1
接続パッドが形成され、該第1接続パッドは該コンタク
ト・ソケットのコンタクトピンと所定の特性インピーダ
ンスで電気的に接続され、 該サブソケット・ボードは第2接続パッドと同軸ケーブ
ル接続用信号/GNDパッドとを備えるとき、該第2接
続パッドは該ソケット・ボードの当接面と当接する一方
の長辺の端面部位へ該第1接続パッドと対応する配列で
パッドを形成し、該ケーブル接続用信号/GNDパッド
は他方の長辺側の両面位置へ該同軸ケーブルの信号線と
アース線とを接続するパッドを形成し、該ケーブル接続
用信号パッドと該第2接続パッドとの間を所定の特性イ
ンピーダンスの配線パターンで接続し、 以上を具備して該ハイフィックスの上面側へ少面積の該
ソケット・ボードを所定複数個配設可能とすることを特
徴とする半導体試験装置。
1. A device under test (called a DUT) is an IC
The semiconductor test device is placed in a contact socket which is conveyed to the handler device side and electrically contacted with the handler device. The semiconductor test device includes a device main body, a test head, and a HIFIX. A semiconductor test apparatus having a structure that is electrically and mechanically connected by relay connection of the IC chip, wherein the HIFIX is a contact structure for relay connection corresponding to a DUT, and the IC is provided on an upper surface side of the HIFIX. Each contact pin of a predetermined number of contact sockets electrically and mechanically connected to the handler device and electrically contacting the DUT provided in the HIFIX is connected to the lower surface side of the HIFIX by a predetermined plurality of coaxial cables. Connected as specified, electrically and mechanically connected to the test head on the underside of the HIFIX A socket board for electrically connecting the contact socket and the coaxial cable, and a sub-socket board, and a DUT contacting the upper side of the socket board.
The number of the contact sockets corresponding to the number of
The sub-socket board is vertically attached to and fixed to the lower surface side of the socket board, and a predetermined number of first sockets are attached to the abutting portion.
A connection pad is formed, the first connection pad is electrically connected to a contact pin of the contact socket with a predetermined characteristic impedance, and the sub-socket board is connected to a second connection pad and a signal / GND pad for connecting a coaxial cable. When the second connection pad is provided, the second connection pad forms a pad in an end surface portion of one long side which is in contact with the contact surface of the socket board in an arrangement corresponding to the first connection pad, and the cable connection signal / The GND pad forms a pad for connecting the signal line and the ground line of the coaxial cable on both sides of the other long side, and has a predetermined characteristic impedance between the cable connection signal pad and the second connection pad. The above-mentioned wiring pattern, and a plurality of small-area socket boards can be arranged on the upper surface side of the HIFIX. That semiconductor test equipment.
【請求項2】 被試験デバイス(DUTと呼称)はIC
ハンドラ装置側に所定に搬送されて電気的にコンタクト
するコンタクト・ソケットに置かれ、半導体試験装置は
装置本体とテストヘッドとハイフィックスとを備え、該
ハイフィックスは該テストヘッドと該ICハンドラ装置
とを中継接続して電気的、機械的に結合される構造を備
える半導体試験装置であって、 該装置本体は該テストヘッドへ多数チャンネルの試験信
号を発生して供給し、DUTが出力する多数チャンネル
の応答信号を該テストヘッドを介して受けて所定に試験
実施して良否判定の検査を行い、 該テストヘッドは内部に該装置本体とDUTとを所定に
インターフェースするピンエレクトロニクスPEを備
え、デバイス品種に対応するハイフィックスを当該テス
トヘッドの上部に配設し、前記PEを介してDUTのI
Cピンとの間で信号の授受を行い、 該ハイフィックスはDUT品種毎に異なる固有の中継接
続用のコンタクト構造体であって、当該ハイフィックス
の下面側で該テストヘッドに電気的・機械的に接続さ
れ、当該ハイフィックスの上面側で該ICハンドラ装置
に機械的に接続され、当該ハイフィックス内に備える所
定個数のコンタクト・ソケットはDUTと電気的にコン
タクトするソケットであり、DUTのICピンに対応し
て配設された各コンタクトピンへ所定の伝送インピーダ
ンスで該テストヘッドに接続され、 該ICハンドラ装置は該ハイフィックスのコンタクト・
ソケットへ所定個数のDUTを搬送し押圧して電気的に
コンタクトさせて当該DUTを電気的試験を実施し、当
該DUTの試験結果に基づいてカテゴリ別に各DUTを
ソーティングして排出格納するIC試験専用のハンドラ
装置であり、上記構成を備える半導体試験装置におい
て、 該ハイフィックスは所定複数個のコンタクト・ソケット
と所定複数本の同軸ケーブルとパフォーマンスボードと
を備え、所定複数個の該コンタクト・ソケットと所定複
数本の該同軸ケーブルとを接続する接続用のボードを2
種類に分割して備え、分割した一方をソケット・ボード
と呼称し、他方をサブソケット・ボードと呼称したと
き、 該ソケット・ボードの上面側へ該コンタクト・ソケット
を所定に配設し、該コンタクト・ソケットの下面側へサ
ブソケット・ボードが垂直に当接されて両ボード間が所
定に電気的に接続され、該サブソケット・ボードの端部
から同軸ケーブルを接続して該パフォーマンスボード側
と所定に接続し、 上記2種類にボード分割する構造により該ハイフィック
スの上面側へ少面積の該ソケット・ボードを所定複数個
配設とすることを特徴とする半導体試験装置。
2. A device under test (referred to as a DUT) is an IC.
The semiconductor test device is placed in a contact socket which is conveyed to the handler device side and electrically contacted with the handler device. The semiconductor test device includes a device main body, a test head, and a HIFIX. A semiconductor test apparatus having a structure that is electrically and mechanically coupled by relaying a plurality of test signals, wherein the apparatus main body generates and supplies a multi-channel test signal to the test head and outputs a multi-channel test signal from the DUT. The test signal is received via the test head and a predetermined test is performed to perform a pass / fail judgment test. The test head includes a pin electronics PE for internally interfacing the device body and the DUT in a predetermined manner. Is provided above the test head, and the IUT of the DUT is connected via the PE.
A signal is exchanged with the C pin, and the HIFIX is a contact structure for relay connection unique to each DUT type, and is electrically and mechanically connected to the test head on the lower surface side of the HIFIX. A predetermined number of contact sockets that are connected and mechanically connected to the IC handler device on the upper surface side of the HiFix and provided in the HiFix are sockets that make electrical contact with the DUT. Each of the correspondingly arranged contact pins is connected to the test head with a predetermined transmission impedance, and the IC handler device is configured to contact the HIFIX
An IC test that carries a predetermined number of DUTs to a socket, presses them to make electrical contact, conducts an electrical test on the DUTs, sorts each DUT by category based on the test results of the DUT, and discharges and stores them. A semiconductor test apparatus having the above configuration, wherein the HIFIX includes a predetermined plurality of contact sockets, a predetermined plurality of coaxial cables, and a performance board; Two connection boards for connecting a plurality of coaxial cables
When the contact socket is provided in a predetermined manner on the upper surface side of the socket board, one of the divided sockets is referred to as a socket board and the other is referred to as a sub-socket board. The sub-socket board is vertically abutted against the lower surface of the socket so that both boards are electrically connected to each other in a predetermined manner, and a coaxial cable is connected from the end of the sub-socket board to the predetermined performance board side. And a predetermined number of small-area socket boards provided on the upper surface side of the HIFIX by the above-described structure for dividing the board into two types.
【請求項3】 該コンタクト・ソケットはDUTの各I
C端子電極に対応する位置にコンタクトピンを備え、外
部の押圧機構により所定に押されて電気的にコンタクト
するコンタクト構造を備えることを特徴とする請求項1
又は2記載の半導体試験装置。
3. The contact socket is connected to each IUT of the DUT.
2. A contact structure comprising: a contact pin provided at a position corresponding to the C terminal electrode;
Or the semiconductor test apparatus according to 2.
【請求項4】 該ソケット・ボードはこの上面側に対し
てはコンタクトするDUTの個数に対応する個数の該コ
ンタクト・ソケットがDUTの配列位置に対応する位置
へ各コンタクトピンが配設され、下面側に対しては該サ
ブソケット・ボードが垂直に当接され、前記当接部位に
所定個数の第1接続パッドが形成され、該第1接続パッ
ドは該コンタクト・ソケットの対応するコンタクトピン
と所定の特性インピーダンスで電気的に接続されて該サ
ブソケット・ボードが取り付け固定されることを特徴と
する請求項1又は2記載の半導体試験装置。
4. The socket board according to claim 1, wherein said contact socket has a number of said contact sockets corresponding to the number of DUTs in contact with said upper surface, and each contact pin is disposed at a position corresponding to an arrangement position of said DUT. The sub-socket board is vertically abutted against the side, and a predetermined number of first connection pads are formed at the abutting portion, and the first connection pads are in contact with corresponding contact pins of the contact socket by a predetermined number. 3. The semiconductor test apparatus according to claim 1, wherein the sub-socket board is attached and fixed by being electrically connected with a characteristic impedance.
【請求項5】 該サブソケット・ボードは第2接続パッ
ドと同軸ケーブル接続用信号パッド/GNDパッドと整
合回路とを備えるとき、該第2接続パッドは該ソケット
・ボードの当接面と当接する長辺の端面部位へ該第1接
続パッドと対応する接続配列で形成し、該ケーブル接続
用信号パッド/GNDパッドは他方の長辺側の両面位置
へ該同軸ケーブルの信号線とアース線とを接続するパッ
ドを形成し、該整合回路は該ケーブル接続用信号パッド
の信号線と対応する該第2接続パッドの信号線との間に
挿入接続されてDUT側伝送線路と同軸ケーブル側伝送
線路とのインピーダンスを整合する整合回路であること
を特徴とする請求項1又は2記載の半導体試験装置。
5. When the sub-socket board includes a second connection pad, a signal pad / GND pad for connecting a coaxial cable, and a matching circuit, the second connection pad is in contact with a contact surface of the socket board. A connection arrangement corresponding to the first connection pad is formed on an end surface portion of the long side, and the signal pad / GND pad for cable connection connects the signal line and the ground line of the coaxial cable to both surface positions on the other long side. A connection pad is formed, and the matching circuit is inserted and connected between the signal line of the cable connection signal pad and the corresponding signal line of the second connection pad to form a DUT-side transmission line and a coaxial cable-side transmission line. 3. The semiconductor test apparatus according to claim 1, wherein the semiconductor test apparatus is a matching circuit that matches the impedance of the semiconductor device.
【請求項6】 該第1接続パッド及び該第2接続パッド
の信号接続パッドと隣接する信号接続パッドとの間にお
いてアース接続となるアース接続パッドを配列挿入する
ことを特徴とする請求項2記載の半導体試験装置。
6. An earth connection pad for earth connection is arranged and inserted between a signal connection pad of the first connection pad and the signal connection pad of the second connection pad and an adjacent signal connection pad. Semiconductor test equipment.
【請求項7】 該ソケット・ボードと該サブソケット・
ボードとは一体構造物として該ハイフィックスのスペー
シング・フレームに固定取り付けされることを特徴とす
る請求項1又は2記載の半導体試験装置。
7. The socket board and the sub socket.
3. The semiconductor test apparatus according to claim 1, wherein the board is fixedly attached to the HIFIX spacing frame as an integral structure.
【請求項8】該サブソケット・ボードは1個の該ソケッ
ト・ボードに対して少なくとも2個のサブソケット・ボ
ードが垂直に配設されて当接する構成で成ることを特徴
とする請求項1又は2記載の半導体試験装置。
8. The sub-socket board according to claim 1, wherein at least two sub-socket boards are vertically arranged and abut against one socket board. 3. The semiconductor test apparatus according to 2.
【請求項9】 該ソケット・ボードには少なくとも1個
の該コンタクト・ソケットを配設する構成を備えること
を特徴とする請求項1又は2記載の半導体試験装置。
9. The semiconductor test apparatus according to claim 1, wherein said socket board is provided with at least one contact socket.
【請求項10】 該ハイフィックスには少なくとも1個
の該ソケット・ボードを備えることを特徴とする請求項
1又は2記載の半導体試験装置。
10. The semiconductor test apparatus according to claim 1, wherein the HIFIX includes at least one socket board.
【請求項11】 所定複数本の該同軸ケーブルの一端は
該サブソケット・ボードに接続され、他端は該パフォー
マンスボードに接続されることを特徴とする請求項1又
は2記載の半導体試験装置。
11. The semiconductor test apparatus according to claim 1, wherein one end of the predetermined plurality of coaxial cables is connected to the sub-socket board, and the other end is connected to the performance board.
JP2000000359U 2000-01-21 2000-01-21 Semiconductor test equipment Expired - Lifetime JP3070437U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000000359U JP3070437U (en) 2000-01-21 2000-01-21 Semiconductor test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000000359U JP3070437U (en) 2000-01-21 2000-01-21 Semiconductor test equipment

Publications (1)

Publication Number Publication Date
JP3070437U true JP3070437U (en) 2000-08-04

Family

ID=43203831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000000359U Expired - Lifetime JP3070437U (en) 2000-01-21 2000-01-21 Semiconductor test equipment

Country Status (1)

Country Link
JP (1) JP3070437U (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008072322A1 (en) * 2006-12-13 2008-06-19 Advantest Corporation Coaxial cable unit and test device
WO2009034620A1 (en) * 2007-09-11 2009-03-19 Advantest Corporation Connector, conductive member, its manufacturing method, performance board, and testing device
CN116047126A (en) * 2023-03-06 2023-05-02 长鑫存储技术有限公司 Test seat, circuit board and burn-in test device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008072322A1 (en) * 2006-12-13 2008-06-19 Advantest Corporation Coaxial cable unit and test device
WO2009034620A1 (en) * 2007-09-11 2009-03-19 Advantest Corporation Connector, conductive member, its manufacturing method, performance board, and testing device
CN101803127B (en) * 2007-09-11 2012-12-12 爱德万测试株式会社 Connector, conductive member, manufacturing method, performance board, and testing device thereof
CN116047126A (en) * 2023-03-06 2023-05-02 长鑫存储技术有限公司 Test seat, circuit board and burn-in test device
CN116047126B (en) * 2023-03-06 2024-04-19 长鑫存储技术有限公司 Test seat, circuit board and burn-in test device

Similar Documents

Publication Publication Date Title
US6462570B1 (en) Breakout board using blind vias to eliminate stubs
US6930494B2 (en) Capacitive probe assembly with flex circuit
US5859538A (en) Method and apparatus for connecting a ball grid array device to a test instrument to facilitate the monitoring of individual signals or the interruption of individual signals or both
KR101493871B1 (en) Interface structure for wafer test equipments
US7170298B2 (en) Methods for testing continuity of electrical paths through connectors of circuit assemblies
US7119563B2 (en) Integrated circuit characterization printed circuit board
US6836138B1 (en) Module having test architecture for facilitating the testing of ball grid array packages, and test method using the same
JPH06213955A (en) Test probe
JPH04309875A (en) In-circuit tester
US5672981A (en) Universal power interface adapter for burn-in board
JP3070437U (en) Semiconductor test equipment
US20030030462A1 (en) Tester for semiconductor device
US6507205B1 (en) Load board with matrix card for interfacing to test device
JPH077038B2 (en) Printed circuit board inspection equipment
US20010050177A1 (en) Connection structure of coaxial cable to electric circuit substrate
JP5319907B2 (en) Test apparatus having a switch element on a socket substrate
JPH0348171A (en) Leadless probe card of in-circuit tester for hybrid integrated circuit
JPH0540131A (en) Testing jig
JP2601680Y2 (en) Contact board for auto handler with ground board
TW202411656A (en) Automatic testing device and its interface device
JPH11354674A (en) Ball grid array type package
TW202405463A (en) Automatic test equipment
JP2000314745A (en) Probe tip constitution
TW202411657A (en) Automatic testing device and its interface device
JPH03195974A (en) Probe card

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term