JP2000314745A - Probe tip constitution - Google Patents
Probe tip constitutionInfo
- Publication number
- JP2000314745A JP2000314745A JP2000107010A JP2000107010A JP2000314745A JP 2000314745 A JP2000314745 A JP 2000314745A JP 2000107010 A JP2000107010 A JP 2000107010A JP 2000107010 A JP2000107010 A JP 2000107010A JP 2000314745 A JP2000314745 A JP 2000314745A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- probe tip
- array
- high density
- pad array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は一般的に高密度パッ
ドアレイをプロービングする為のシステム及び方法に関
し、より具体的には目標アレイ上のプローブ負荷を抑制
しつつ高密度パッドアレイをプロービングする為のシス
テム及び方法に関する。FIELD OF THE INVENTION The present invention relates generally to systems and methods for probing high density pad arrays, and more particularly, for probing high density pad arrays while reducing probe loading on a target array. Systems and methods.
【0002】[0002]
【従来の技術】プロセッサや他の同様のデバイスのよう
な集積回路の高速化は著しく、毎秒実行される処理数は
増え続ける一方である。これらの集積回路はプリント回
路基板又は他の同様の構造体上に設けられることが多
く、これらは同じプリント回路基板上の多くの様々な電
気部品及び他の集積回路と電気的に通じている。集積回
路と他の複数の電子部品との間の通信を促進する為に、
集積回路は通常、プリント回路基板中の対応する高密度
アレイのソケットあるいは穴へと挿入される高密度グリ
ッドあるいはアレイに配置された複数のピンを含む。2. Description of the Related Art Integrated circuits, such as processors and other similar devices, are becoming increasingly faster and the number of operations performed per second is increasing. These integrated circuits are often provided on printed circuit boards or other similar structures, which are in electrical communication with many different electrical components and other integrated circuits on the same printed circuit board. To facilitate communication between the integrated circuit and several other electronic components,
Integrated circuits typically include a plurality of pins arranged in a high density grid or array that are inserted into corresponding high density array sockets or holes in a printed circuit board.
【0003】多くの場合、このような新しい集積回路は
製造後にプロトタイプを試験する為、或は集積回路に生
じた問題を診断する為にその作動試験を行うことが必要
となる。具体的には、アレイ中の1つ以上のピンをプロ
ービングしてその上の信号にアクセスし、その信号をロ
ジックアナライザ、オシロスコープ又は他の診断装置へ
と伝送することが一般的である。集積回路のピンが高密
度アレイに配列されていることから、高周波数で作動す
る集積回路にこのような試験を行うことは困難である。[0003] In many cases, such new integrated circuits need to be tested after manufacture to test prototypes or to diagnose problems encountered in the integrated circuit. Specifically, it is common to probe one or more pins in an array to access the signals thereon and transmit the signals to a logic analyzer, oscilloscope or other diagnostic device. It is difficult to perform such tests on integrated circuits that operate at high frequencies because the pins of the integrated circuits are arranged in a high-density array.
【0004】更に説明すると、代表的なプリント回路基
板は接地面と、基板上の様々な部品間をランダムに通る
複数の導体を有する。集積回路のピンが挿入される高密
度アレイに配置された代表的なパッドへと導体が接触さ
せると、ピコファラド単位以下の非常に小さなキャパシ
タンスがピンと接地面或はランダムな導体のいずれかと
の間に特定のインピーダンスを生じることがある。低周
波数においては、このインピーダンスは非常に高い。し
かしながら、例えば数百メガヘルツ程度の非常に高い信
号周波数においては、そのようなキャパシタンスにより
生じたインピーダンスは低くなり、これによりそのピン
を駆動する集積回路中の回路に不要な負荷あるいは外来
負荷(extraneous loading)が生じてしまう。[0004] To further illustrate, a typical printed circuit board has a ground plane and a plurality of conductors that pass randomly between various components on the board. When a conductor makes contact with a representative pad located in a high-density array into which the pins of an integrated circuit are inserted, a very small capacitance, on the order of picofarads or less, exists between the pin and either a ground plane or random conductor May cause specific impedance. At low frequencies, this impedance is very high. However, at very high signal frequencies, e.g., on the order of hundreds of megahertz, the impedance created by such capacitances is low, thereby making unnecessary or extraneous loading on the circuits in the integrated circuit driving the pins. ) Will occur.
【0005】この不要負荷がピン上に信号の歪みを生
じ、そのピン上の信号により表わされるデータにエラー
を生じることがある。結果的にプローブを使うこと自体
が集積回路の試験能力を阻害することになる。[0005] This unwanted load can cause signal distortion on the pin and cause errors in the data represented by the signal on that pin. As a result, the use of the probe itself impairs the test capability of the integrated circuit.
【0006】[0006]
【発明が解決しようとする課題】以上のように、本発明
の目的は、対象アレイ上のプローブ負荷を抑制しつつ高
密度パッドアレイをプロービングする為のシステム及び
方法を提供することである。As described above, it is an object of the present invention to provide a system and method for probing a high-density pad array while suppressing the probe load on the target array.
【0007】[0007]
【課題を解決するための手段】本発明は、対象アレイ上
のプローブ負荷を抑制しつつ高密度パッドアレイをプロ
ービングする為のシステム及び方法を提供するものであ
る。一実施例においては、高密度パッドアレイ中のパッ
ド負荷を最小化する為に、高密度パッドアレイ中に位置
するパッドと、第一及び第二の端部を持つプローブ先端
(tip:チップ)抵抗器とを含み、第一の端部をパッドと
結合させたことを特徴とするプローブ先端構成が提供さ
れる。プローブ先端抵抗器は製造上可能な限りパッドの
近くに直接的に隣接するように配置されている。プロー
ブチップ構成は更に、プローブ先端抵抗器の第二の端部
に結合し、高密度パッドアレイの外に伸びるアクセス伝
送線を含む。アクセス伝送線はパッドアレイ中のそれぞ
れのパッド上の信号を試験する為にロジックアナライ
ザ、オシロスコープ又は他の診断装置に繋がる電気コネ
クタに結合させることが出来る。SUMMARY OF THE INVENTION The present invention provides a system and method for probing a high density pad array while reducing probe loading on the target array. In one embodiment, a pad located in the high density pad array and a probe tip having first and second ends are provided to minimize pad loading in the high density pad array.
A probe configuration is provided, wherein the probe has a first end coupled to a pad. The probe tip resistor is located as close to the pad as possible and directly adjacent to the pad for manufacturing. The probe tip configuration further includes an access transmission line coupled to the second end of the probe tip resistor and extending out of the high density pad array. The access transmission line can be coupled to an electrical connector leading to a logic analyzer, oscilloscope or other diagnostic device to test signals on each pad in the pad array.
【0008】本発明はまた、高密度パッドアレイ中のパ
ッドをプロービングする為の方法を提供するものである
とも言える。この意味においては、方法の広義的概略を
述べると:プローブ先端抵抗器の第一の端部を高密度パ
ッドアレイの1パッドへと、プローブ先端抵抗器がパッ
ドに直接的に隣接するように配置するステップと;プロ
ーブ先端抵抗器の第二の端部に結合し、高密度パッドア
レイの外に伸びるアクセス伝送線を配置するステップ
と;外部解析装置をアクセス伝送線へと結合するステッ
プと;そして外部解析装置を利用してパッドから得た信
号を分析するステップとを含むものである。The present invention also provides a method for probing pads in a high density pad array. In this sense, a broad overview of the method is provided: the first end of the probe tip resistor is placed on one pad of the high density pad array, such that the probe tip resistor is directly adjacent to the pad. Placing an access transmission line coupled to the second end of the probe tip resistor and extending out of the high density pad array; coupling an external analyzer to the access transmission line; and Analyzing the signal obtained from the pad using an external analysis device.
【0009】本発明には多数の利点があり、そのうちの
幾つかを単に例として以下に説明する。例えば、プロー
ブチップ抵抗器の利用により、パッドをプローブ回路か
ら絶縁することでそれぞれのパッドを駆動する集積回路
中の回路への偶発的負荷が回避される。更に、本発明は
構造が単純かつユーザーフレンドリであり、処理も確実
で信頼性が高く効率的であり、商業用の大量生産も容易
に実現可能である。The present invention has numerous advantages, some of which are described below by way of example only. For example, the use of probe tip resistors prevents inadvertent loading of circuits in the integrated circuit that drive each pad by isolating the pads from the probe circuit. Furthermore, the present invention has a simple structure, is user-friendly, has a reliable processing, is reliable and efficient, and can be easily mass-produced for commercial use.
【0010】本発明の他の特徴及び利点は以下の説明及
び図を参照することにより、当業者に明らかとなる。本
発明の範囲は、そのような更なる特徴及び利点の全てを
含むことを意図したものである。なお、以下に説明する
図を参照することで本発明に対するより深い理解を得る
ことが出来る。図中の要素は必ずしも互いに対する大き
さを表わしたものではなく、本発明の原理を明確に説明
することに重点を置いて描かれたものである。更に、幾
つかの図を通じて対応する要素には同様の符号を付し
た。[0010] Other features and advantages of the present invention will become apparent to one with skill in the art upon examination of the following description and figures. The scope of the present invention is intended to include all such additional features and advantages. Note that a deeper understanding of the present invention can be obtained by referring to the drawings described below. The elements in the figures are not necessarily drawn to size relative to each other, but are drawn with an emphasis on clearly illustrating the principles of the invention. Further, corresponding elements are denoted by the same reference numerals throughout the several drawings.
【0011】[0011]
【発明の実施の形態】図1Aを参照すると、本発明の一
実施例に基づく高密度パッドアレイ100の上面図が示
されている。高密度パッドアレイ100はプリント回路
基板104又はその他の同様の平坦面を持つ部材を通じ
て伸びる導電性の穴であるパッドのグリッド103を含
む。パッド103は通常、集積回路又は他の電子デバイ
スのピンを受容するように適合したものである。高密度
パッドアレイ100は更に、第一の端部109及び第二
の端部113を持つ複数のプローブ先端抵抗器106を
含む。各プローブ先端抵抗器106の第一の端部109
はそれぞれのパッド103へと電気的に結合しており、
プローブ先端抵抗器106の第一の端部109とパッド
103との間にそれぞれに事前に決められた結合長11
6が形成されている。事前に決められた結合長116
は、プローブ先端抵抗器106がパッド103に直接的
に隣接することになるように出来るだけ短いもので、通
常は製造上可能な限り短い距離である。プローブ先端抵
抗器106の第二の端部113は、プリント回路基板1
04を貫通する導電経路を提供するバイア(via)119
へと電気的に結合している。DETAILED DESCRIPTION OF THE INVENTION Referring to FIG. 1A, a top view of a high density pad array 100 according to one embodiment of the present invention is shown. The high-density pad array 100 includes a grid of pads 103, which are conductive holes extending through a printed circuit board 104 or other similar planar surface member. Pad 103 is typically adapted to receive pins of an integrated circuit or other electronic device. The high density pad array 100 further includes a plurality of probe tip resistors 106 having a first end 109 and a second end 113. First end 109 of each probe tip resistor 106
Are electrically coupled to the respective pads 103,
A predetermined coupling length 11 between the first end 109 of the probe tip resistor 106 and the pad 103, respectively.
6 are formed. Predetermined bond length 116
Is as short as possible so that the probe tip resistor 106 is directly adjacent to the pad 103, and is typically as short as manufacturing permits. The second end 113 of the probe tip resistor 106 is connected to the printed circuit board 1.
Via 119 that provides a conductive path through hole 04
Electrically coupled to
【0012】図1Bを見ると、高密度パッドアレイ10
0の底面図が示されている。バイア119はプリント回
路基板104を貫通して伸びている。高密度パッドアレ
イ100は更に複数の伝送線123a、123b、12
3c、123d及び123eを含む。伝送線123a〜
123eは、バイア119から高密度パッドアレイ10
0の外部に出て終端点139まで伸びている。終端点1
39において伝送線123a〜123eをロジックアナ
ライザ、オシロスコープ又は他の診断装置(図示せず)
に結合する為のコネクタへと電気的に接続させることが
出来る。伝送線123a〜123eは高密度パッドアレ
イ100から一様の形態で出ているように図示したが、
伝送線123a〜123eは様々な配慮から、いかなる
経路をたどっても、いかなる好都合な方向で高密度パッ
ドアレイ100から出ていてもかまわない。例えば、高
周波数における干渉を制限する為に伝送線123a〜1
23eの長さを出来る限り短く抑えることが望ましかっ
たり、或は製造上の制約から高密度パッドアレイ100
から出る実際の経路が決まる場合がある。更に、パッド
103の配置が特定のパッド103の高密度パッドアレ
イ100から出る経路を制約する場合もある。Referring to FIG. 1B, a high-density pad array 10 is shown.
0 is shown in the bottom view. Vias 119 extend through printed circuit board 104. The high-density pad array 100 further includes a plurality of transmission lines 123a, 123b, 12
3c, 123d and 123e. Transmission lines 123a-
123e is from via 119 to high density pad array 10
0 and extends to the end point 139. End point 1
At 39, connect the transmission lines 123a-123e to a logic analyzer, oscilloscope or other diagnostic device (not shown).
It can be electrically connected to a connector for coupling to. Although the transmission lines 123a-123e are shown as exiting from the high density pad array 100 in a uniform fashion,
The transmission lines 123a-123e may follow any path and exit the high density pad array 100 in any convenient direction for various considerations. For example, transmission lines 123a to 123a to limit interference at high frequencies
It is desirable to keep the length of the high-density pad array 100e as short as possible, or due to manufacturing constraints.
The actual route out of may be determined. Further, the arrangement of the pads 103 may restrict the path of the specific pads 103 from the high-density pad array 100.
【0013】図2を見ると、複数のパッド103を有す
る高密度パッドアレイ210を含むプローブシステム2
00が示されている。高密度パッドアレイ210は更
に、第一の端部109及び第二の端部113を持つ複数
のプローブ先端抵抗器をも含む。各プローブ先端抵抗器
106の第一の端部はそれぞれのパッド103へと、先
に図1に関連して説明したように製造上可能な限り短い
結合長116をもって電気的に結合している。Referring to FIG. 2, a probe system 2 includes a high density pad array 210 having a plurality of pads 103.
00 is shown. The high density pad array 210 also includes a plurality of probe tip resistors having a first end 109 and a second end 113. The first end of each probe tip resistor 106 is electrically coupled to a respective pad 103 with a coupling length 116 that is as short as manufactureable as described above in connection with FIG.
【0014】プローブ先端抵抗器106の第二の端部1
13は伝送線123f、123g、123h、123i
及び123jに結合している。伝送線123f〜123
jはプローブチップ抵抗器106の第二の端部113か
ら高密度パッドアレイ210を出て電気コネクタ229
又は他の回路(図示せず)に結合している。その電気コ
ネクタ229はケーブル236によりロジックアナライ
ザ233に電気的に結合している。留意すべきはロジッ
クアナライザ233のかわりにオシロスコープを用いて
も良い点である。Second end 1 of probe tip resistor 106
13 is a transmission line 123f, 123g, 123h, 123i.
And 123j. Transmission lines 123f to 123
j exits the high density pad array 210 from the second end 113 of the probe tip resistor 106 and exits the electrical connector 229.
Alternatively, it is coupled to another circuit (not shown). The electrical connector 229 is electrically connected to the logic analyzer 233 by a cable 236. It should be noted that an oscilloscope may be used instead of the logic analyzer 233.
【0015】図1及び図2を参照しつつ、高密度パッド
アレイ100、210の機能を以下に説明する。プロセ
ッサ等の集積回路はパッドアレイ100、210の各パ
ッド103に通常は挿入される複数のピンを含む。一般
的にパッド103はプリント回路基板104上の他の集
積回路及び様々な部品にも電気的に接続する。パッドア
レイ100、210に取り付けられた集積回路が生成し
た信号はプリント回路基板104上の全体の回路が作動
する間、プリント回路基板104上の他の部品に伝送さ
れる。しかしながら、パッドアレイ100、210は単
にパッドアレイ100、210に限られたものではな
く、本願に説明する原理を適用し得るボールグリッドア
レイやピングリッドアレイ、プリント回路基板上のバイ
アのアレイ、プリント回路基板上の複数の導電体や、マ
ルチチップモジュール又は他の同様のタイプのパッケー
ジ上の導電体アレイ等も含まれることに留意が必要であ
る。The function of the high density pad arrays 100 and 210 will be described below with reference to FIGS. An integrated circuit, such as a processor, includes a plurality of pins that are typically inserted into each pad 103 of pad array 100,210. In general, pads 103 also electrically connect to other integrated circuits and various components on printed circuit board 104. The signals generated by the integrated circuits attached to the pad arrays 100, 210 are transmitted to other components on the printed circuit board 104 while the entire circuit on the printed circuit board 104 is operating. However, the pad arrays 100 and 210 are not limited to the pad arrays 100 and 210, but include ball grid arrays, pin grid arrays, via arrays on printed circuit boards, and printed circuits to which the principles described herein can be applied. It should be noted that conductors on a substrate, conductor arrays on multi-chip modules or other similar types of packages, etc. are also included.
【0016】プローブ先端抵抗器106及び伝送線12
3a〜123e及び123f〜123jは、高密度パッ
ドアレイ中のパッド103上にある信号をアクセスし、
高密度パッドアレイ100、210に取り付けられた集
積回路の作動状態を試験する為に用いられる。具体的に
は、集積回路からパッド103を通って伝送される信号
は、プローブ先端抵抗器106及び伝送線123a〜1
23e、123f〜123jを介してロジックアナライ
ザ233又は他の同様の診断機器へも伝送される。プロ
ーブチップ抵抗器の第一の端部109をパッド103に
出来る限り接近させて設けることにより、伝送線123
a〜123e及び123f〜123jを高密度パッドア
レイ210中のそれぞれのパッド103に結合するプロ
ーブ先端抵抗器106を利用しない場合に生じ得るパッ
ド106への負荷を回避することが出来る。これに関し
て更に説明する。Probe tip resistor 106 and transmission line 12
3a-123e and 123f-123j access signals on pads 103 in the high density pad array,
It is used to test the operation of the integrated circuit attached to the high density pad array 100, 210. Specifically, the signal transmitted from the integrated circuit through the pad 103 includes the probe tip resistor 106 and the transmission lines 123 a to 123 a.
Also transmitted to the logic analyzer 233 or other similar diagnostic devices via 23e, 123f-123j. By providing the first end 109 of the probe tip resistor as close as possible to the pad 103, the transmission line 123
A load on the pad 106 that can occur when the probe tip resistor 106 that couples a to 123e and 123f to 123j to the respective pads 103 in the high-density pad array 210 is not used can be avoided. This will be further described.
【0017】伝送線123a〜123e及び123f〜
123jをパッド106へと直接的に結合した場合、伝
送線123a〜123e及び123f〜123jは余剰
のキャパシタンスをパッド106へと付加する。具体的
には、伝送線123a〜123e及び123f〜123
jのキャパシタンスは、伝送線123a〜123e及び
123f〜123jとプリント回路基板104上のいず
れかの接地面(図示せず)又は他の導電路との間に形成
される。比較的低い周波数においてはこのキャパシタン
スの信号に対する影響は取るにたらないものである。し
かしながら、伝送線123a〜123e及び123f〜
123j上の信号の周波数が上がるに従って、伝送線1
23a〜123e及び123f〜123jのキャパシタ
ンスにより生じるインピーダンスは零に近づく。従っ
て、例えば通常は数百メガヘルツ程度である非常に高い
周波数にあっては、伝送線123a〜123e及び12
3f〜123jは、その伝送線123a〜123e及び
123f〜123jが結合するパッド103を駆動する
集積回路に負荷をかける傾向にある。このようなパッド
103への負荷は集積回路が生成する信号に歪みを生
じ、信号により表わされたデータが認識出来ない程にま
で歪んでしまうこともある。Transmission lines 123a-123e and 123f-
When 123j is directly coupled to pad 106, transmission lines 123a-123e and 123f-123j add extra capacitance to pad 106. Specifically, the transmission lines 123a to 123e and 123f to 123
A capacitance of j is formed between the transmission lines 123a-123e and 123f-123j and any ground plane (not shown) or other conductive path on the printed circuit board 104. At relatively low frequencies, the effect of this capacitance on the signal is insignificant. However, transmission lines 123a-123e and 123f-
As the frequency of the signal on 123j increases, transmission line 1
The impedance caused by the capacitances of 23a-123e and 123f-123j approaches zero. Thus, for example, at very high frequencies, typically on the order of hundreds of megahertz, the transmission lines 123a-123e and 12
3f-123j tend to load the integrated circuit that drives pad 103 to which its transmission lines 123a-123e and 123f-123j couple. Such a load on the pad 103 causes a signal generated by the integrated circuit to be distorted, and the data represented by the signal may be distorted to such an extent that the signal cannot be recognized.
【0018】プローブ先端抵抗器106は例えば約72
0オームの抵抗値を持つものであるが、アプリケーショ
ン用途によっては他の抵抗値を利用しても良い。例え
ば、多くのアプリケーションにおいては抵抗値は200
から1000オームの範囲にあるが、特定の用途によっ
てはこの範囲よりも大きくても小さくても良い。プロー
ブ先端抵抗器の実際の抵抗値はいくつかの要因を考慮し
て選択される。例えば、プローブ先端抵抗値が高すぎる
と、ロジックアナライザが受ける信号の振幅は役に立た
ない程小さくなってしまう。反対に抵抗値が低すぎる
と、パッド103にプローブ先端抵抗器106が最小化
しようとする負荷効果が生じてしまうのである。The probe tip resistor 106 is, for example, about 72
Although it has a resistance of 0 ohm, other resistances may be used depending on the application. For example, in many applications the resistance is 200
To 1000 ohms, but may be larger or smaller than this range depending on the particular application. The actual resistance of the probe tip resistor is selected taking into account several factors. For example, if the probe tip resistance is too high, the amplitude of the signal received by the logic analyzer will be uselessly small. Conversely, if the resistance value is too low, the probe 103 will have a load effect on the pad 103 that the probe tip resistor 106 seeks to minimize.
【0019】プローブ先端抵抗器106の実際の大きさ
は高密度パッドアレイ210の大きさによって異なる。
例えば、各パッド103の中心から中心までの距離で定
義される事前に決められたピッチでパッド103を配列
しても良い。例えば付随するプローブ先端抵抗器106
が長さ0.201mm又は0.402mm(0.02イ
ンチ又は0.04インチ)で、ピッチを1mm(0.0
5インチ)とすることが出来る。高密度パッドアレイ2
10のピッチ及びそれに付随するプローブ先端抵抗器1
06のサイズはアプリケーションにより様々であり、製
造上可能な限り小さくすることが出来る。The actual size of the probe tip resistor 106 depends on the size of the high density pad array 210.
For example, the pads 103 may be arranged at a predetermined pitch defined by the distance from the center of each pad 103 to the center. For example, the accompanying probe tip resistor 106
Has a length of 0.201 mm or 0.402 mm (0.02 inch or 0.04 inch) and a pitch of 1 mm (0.02 inch or 0.04 inch).
5 inches). High density pad array 2
10 pitch and associated probe tip resistor 1
The size of 06 varies depending on the application, and can be made as small as possible in manufacturing.
【0020】図3を参照すると、パッド103及び抵抗
器106が間入型パターンに配列された間入型高密度パ
ッドアレイ300が示されている。間入型高密度パッド
アレイ300は、高密度パッドアレイを形成する為にパ
ッド103及びプローブ先端抵抗器106をどのように
配列できるかの他の事例を示すものである。実際、特定
のアプリケーションによっていかなる特定の配列、即ち
パターンを使っても良い。Referring to FIG. 3, there is shown an interposed high density pad array 300 in which pads 103 and resistors 106 are arranged in an interleaved pattern. Intercalated high density pad array 300 illustrates another example of how pads 103 and probe tip resistors 106 can be arranged to form a high density pad array. In fact, any particular arrangement, or pattern, may be used by a particular application.
【0021】次に図4を見ると、本発明の他の実施例に
基づいてプリント回路基板363上に設けられた高密度
パッドアレイ360を使ったポゴピックオフ(pogo pick
-off)装置350の側面図が描かれている。高密度パッ
ドアレイ360は上述したように事前に決められたパタ
ーンに配列された複数のパッド366を含む。各パッド
366は抵抗器369に電気的に結合しており、抵抗器
369はピックオフ点373へと電気的に結合してい
る。ポゴピックオフ装置350は更に、複数のポゴピン
379が取り付けられたピン取付ブロック376を含
む。そのポゴピン379はロジックアナライザ、オシロ
スコープ又は他の診断装置(図示せず)へと電気的に結
合している。集積回路383はプリント回路基板363
の上から高密度パッドアレイ360へと挿入される。Referring now to FIG. 4, a pogo pick off using a high density pad array 360 provided on a printed circuit board 363 according to another embodiment of the present invention.
-off) A side view of the device 350 is depicted. The high density pad array 360 includes a plurality of pads 366 arranged in a predetermined pattern as described above. Each pad 366 is electrically coupled to a resistor 369, which is electrically coupled to a pickoff point 373. The pogo pick-off device 350 further includes a pin mounting block 376 to which a plurality of pogo pins 379 are mounted. The pogo pins 379 are electrically coupled to a logic analyzer, oscilloscope or other diagnostic device (not shown). The integrated circuit 383 is a printed circuit board 363.
Is inserted into the high-density pad array 360 from above.
【0022】ポゴピックオフ装置350が作動する場
合、各ポゴピン379はそれぞれのピックオフ点373
へと接触する位置を取り、それぞれのパッド366上の
信号へとアクセスする。留意すべきは、プリント回路基
板363からの信号経路をポゴピン379が提供する為
に伝送線123a〜123e及び123f〜123j
(図1B及び図2)が存在しないという点である。信号
はポゴピン379を通ってロジックアナライザ又はオシ
ロスコープ等に伝送され、解析される。一般的に、ポゴ
ピックオフ装置350はプリント回路基板363の底面
側にポゴピン379とそれぞれのピックオフ点373と
が嵌合するに充分なクリアランスがとれる場合に採用す
ることが出来る。When the pogo pick-off device 350 operates, each pogo pin 379 will have its own pick-off point 373.
To access the signal on each pad 366. Note that the pogo pins 379 provide signal paths from the printed circuit board 363 for transmission lines 123a-123e and 123f-123j.
(FIGS. 1B and 2) does not exist. The signal is transmitted to a logic analyzer or an oscilloscope through the pogo pin 379 and analyzed. In general, the pogo pick-off device 350 can be employed when there is sufficient clearance on the bottom side of the printed circuit board 363 to allow the pogo pins 379 and the respective pick-off points 373 to be fitted.
【0023】次に図5を参照すると、本発明の他の実施
例に基づく高密度パッドアレイ210を含むソケット4
10を利用したソケットプローブ装置400の側面図が
示されている。ソケットプローブ装置400はソケット
410のパッド419へとピン416を挿入した集積回
路383を含み、パッド419はソケット410上に集
合的に高密度パッドアレイ210を形成している。ソケ
ット410はプリント回路基板423の穴のアレイへと
挿入されるソケットピン429を含んでおり、これらは
プリント回路基板423上の他の部品等に電気的に結合
する。留意すべきはボールグリッドアレイ等の場合には
ピン416ははんだボールとなる点である。Referring now to FIG. 5, a socket 4 including a high density pad array 210 according to another embodiment of the present invention.
10 shows a side view of a socket probe device 400 utilizing the same. Socket probe apparatus 400 includes an integrated circuit 383 with pins 416 inserted into pads 419 of socket 410, and pads 419 collectively form high density pad array 210 on socket 410. Socket 410 includes socket pins 429 that are inserted into an array of holes in printed circuit board 423, which are electrically coupled to other components or the like on printed circuit board 423. It should be noted that in the case of a ball grid array or the like, the pins 416 become solder balls.
【0024】高密度パッドアレイ210の各パッド41
9はプローブ先端抵抗器426のそれぞれの端部に結合
する。プローブチップ抵抗器426とパッド419との
間の結合長は、先に図1A及び図2に関連して述べたよ
うに製造上可能な限りに短い。プローブ先端抵抗器41
6の他方の端部は、先に図1B及び図2に関連して述べ
たように伝送線(図示せず)により高密度パッドアレイ
210外に出され、終端点へと通じている。伝送線は図
2に関連して述べたようにプローブ先端抵抗器426を
コレクタを介してロジックアナライザへと電気的に結合
するものである。従ってソケット410は、集積回路の
機能性試験を行う目的で作動中の集積回路のピン416
上の信号へのアクセスを得る為に集積回路とプリント回
路基板との間で用いられるものである。Each pad 41 of the high-density pad array 210
9 couples to respective ends of the probe tip resistor 426. The coupling length between the probe tip resistor 426 and the pad 419 is as short as possible for manufacturing, as described above in connection with FIGS. 1A and 2. Probe tip resistor 41
The other end of 6 is routed out of the dense pad array 210 by a transmission line (not shown) as described above in connection with FIGS. 1B and 2 and leads to a termination point. The transmission line electrically couples the probe tip resistor 426 through the collector to the logic analyzer as described in connection with FIG. Thus, socket 410 may be used to operate integrated circuit pins 416 for purposes of testing the functionality of the integrated circuit.
It is used between the integrated circuit and the printed circuit board to gain access to the above signals.
【0025】次に図6に本発明の更に他の実施例に基づ
く導電性エラストマーピックオフプローブ装置(あるい
は導電性エラストマーを用いたピックオフプローブ装
置)450の側面図を示す。導電性エラストマーピック
オフ装置450は、プリント回路基板453上に挿入さ
れる集積回路383のピン416を受容する複数の導電
性の穴456を有するプリント回路基板453を含む。
プリント回路基板453の底部には、Thomas &
Betts社製のMPI ConnectorSyst
em(商標)のような導電性エラストマーピックオフボ
ード459がある。導電性エラストマーピックオフボー
ド459はプリント回路基板453中の穴456のパタ
ーンに整合するパターンに配列した複数の導電性エラス
トマー接触463を含む。導電性エラストマーピックオ
フボード459は、導電性エラストマー接触463の各
々を回路基板上の対応する穴453と電気的に結合させ
ることが出来るように柔軟性材料で構成される。導電性
エラストマー接触463は、容易に変形して穴453の
輪郭に整合するように延性を持っている。導電性エラス
トマーピックオフボード459の下には、図2に関連し
て述べた高密度パッドアレイ210を含む回路基板46
6がある。FIG. 6 is a side view of a conductive elastomer pick-off probe device (or a pick-off probe device using a conductive elastomer) 450 according to still another embodiment of the present invention. The conductive elastomer pick-off device 450 includes a printed circuit board 453 having a plurality of conductive holes 456 for receiving pins 416 of an integrated circuit 383 inserted on the printed circuit board 453.
On the bottom of the printed circuit board 453, Thomas &
MPI ConnectorSystem from Betts
There is a conductive elastomeric pickoff board 459 such as em ™. The conductive elastomer pickoff board 459 includes a plurality of conductive elastomer contacts 463 arranged in a pattern that matches the pattern of the holes 456 in the printed circuit board 453. The conductive elastomer pickoff board 459 is constructed of a flexible material so that each of the conductive elastomer contacts 463 can be electrically coupled to a corresponding hole 453 on the circuit board. The conductive elastomer contact 463 is ductile to easily deform and conform to the contour of the hole 453. Underneath the conductive elastomeric pickoff board 459 is a circuit board 46 including the high density pad array 210 described in connection with FIG.
There are six.
【0026】導電性エラストマーピックオフプローブ装
置450は以下のように作動する。集積回路383は、
プリント回路基板453上の他の部品へと伝送されるピ
ン416上のデジタル信号を駆動する。デジタル信号は
また、導電性エラストマー接触463を通って回路基板
466にも伝わる。高密度パッドアレイ210は前述し
たようにデジタル信号をロジックアナライザ又はオシロ
スコープへと送る為に用いられる。The conductive elastomer pick-off probe device 450 operates as follows. The integrated circuit 383 is
It drives digital signals on pins 416 that are transmitted to other components on printed circuit board 453. The digital signal also travels through conductive elastomer contacts 463 to circuit board 466. The high density pad array 210 is used to send digital signals to a logic analyzer or oscilloscope as described above.
【0027】最後に図7に、先に図6に関連して述べた
プリント回路基板453へと挿入した集積回路383を
含む導電性エラストマーインターポーザー(interpose
r:介挿器)装置500を示す。導電性エラストマーイン
ターポーザー装置500は更に、複数の導電性エラスト
マー接触463を持つ導電性エラストマーインターポー
ザー503を含む。導電性エラストマーインターポーザ
ー503の底面には高密度パッドアレイ210があり、
導電性エラストマー接触463はパッド103(図2)
の役割を果たす。従って、導電性エラストマーインター
ポーザー500は、回路基板466無しで導電性エラス
トマーピックオフ装置450と同様に作動するものであ
る。Finally, FIG. 7 shows a conductive elastomer interposer including an integrated circuit 383 inserted into the printed circuit board 453 described above in connection with FIG.
r: interposer) device 500 is shown. The conductive elastomer interposer device 500 further includes a conductive elastomer interposer 503 having a plurality of conductive elastomer contacts 463. On the bottom surface of the conductive elastomer interposer 503, there is a high-density pad array 210,
The conductive elastomer contact 463 is the pad 103 (FIG. 2)
Plays a role. Accordingly, the conductive elastomer interposer 500 operates similarly to the conductive elastomer pick-off device 450 without the circuit board 466.
【0028】上述した本発明の実施例に対し、本発明の
精神及び原理から著しく離れること無く多くの様々な変
更及び改変を加えることが可能である。本発明の範囲
は、そのような改変及び変更形態の全てを含むことを意
図したものである。Many variations and modifications can be made to the embodiments of the invention described above without departing significantly from the spirit and principles of the invention. The scope of the present invention is intended to include all such modifications and variations.
【0029】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。The embodiments of the present invention have been described in detail above. Hereinafter, examples of each embodiment of the present invention will be described.
【0030】(実施態様1)高密度パッドアレイ(10
0)中のパッド負荷を最小化する為のプローブ先端構成
であって、前記高密度パッドアレイ(100)中に位置
するパッド(103)と、前記パッド(103)に結合
する第一の端部(109)を有し、前記パッド(10
3)に直接的に隣接したプローブ先端抵抗器(106)
と、前記プローブ先端抵抗器(106)の第二の端部
(113)に結合し、前記高密度パッドアレイ(10
0)の外部へと伸びるアクセス伝送線(123)とを含
む前記プローブ先端構成。(Embodiment 1) A high-density pad array (10
0) A probe tip configuration for minimizing pad loading during, wherein a pad (103) located in the high density pad array (100) and a first end coupled to the pad (103). (109), and the pad (10)
Probe tip resistor (106) directly adjacent to 3)
And a second end (113) of the probe tip resistor (106), and the high-density pad array (10
0) The probe tip configuration including an access transmission line (123) extending outside.
【0031】(実施態様2)前記プローブ先端抵抗器
(106)と前記パッド(103)との間の結合長(1
16)が、前記高密度パッドアレイ中の前記パッド(1
03)とそれに隣接するパッド(103)との間の距離
よりも小さいことを特徴とする実施態様1に記載の前記
プローブ先端構成。(Embodiment 2) The coupling length (1) between the probe tip resistor (106) and the pad (103)
16) is the pad (1) in the high-density pad array.
3. The probe tip configuration according to claim 1, wherein the distance between the probe tip and the pad (103) adjacent to the probe tip is smaller than that of the probe tip.
【0032】(実施態様3)前記アクセス伝送線(12
3)が、外部の分析装置(233)への結合を得る為
に、コネクタ(229)で終端していることを特徴とす
る実施態様2に記載の前記プローブ先端構成。(Embodiment 3) The access transmission line (12
3. The probe tip configuration according to embodiment 2, wherein 3) terminates in a connector (229) for obtaining coupling to an external analyzer (233).
【0033】(実施態様4)集積回路(383)への接
続を得るように構成された高密度パッドアレイ(10
0)と、各々が前記高密度パッドアレイ(100)中の
パッド(103)へと結合した第一の端部(109)を
有し、それぞれの前記パッド(103)へと直接的に隣
接したプローブ先端抵抗器(106)と、各々が前記プ
ローブ先端抵抗器(106)のうちの1つの第二の端部
(113)へと結合し、前記高密度パッドアレイ(10
0)の外へと伸びる複数のアクセス伝送線(123)と
を含むソケット。(Embodiment 4) A high-density pad array (10) configured to obtain a connection to an integrated circuit (383)
0), each having a first end (109) coupled to a pad (103) in the high density pad array (100), directly adjacent to each of the pads (103). A probe tip resistor (106), each coupled to a second end (113) of one of the probe tip resistors (106), the high density pad array (10
A) a plurality of access transmission lines (123) extending out of 0).
【0034】(実施態様5)前記プローブ先端抵抗器
(106)の各々とそれぞれの前記パッド(103)と
の間の結合長が、前記高密度パッドアレイ(100)中
の前記それぞれのパッド(103)とそれに隣接するパ
ッド(103)との間の距離よりも小さいことを特徴と
する実施態様4に記載の前記ソケット。(Embodiment 5) The coupling length between each of the probe tip resistors (106) and each of the pads (103) is equal to the respective pads (103) in the high-density pad array (100). 5. The socket according to claim 4, wherein the distance is smaller than the distance between the pad and the adjacent pad (103).
【0035】(実施態様6)前記アクセス伝送線(12
3)が、外部の分析装置(233)への結合を得る為
に、コネクタ(229)で終端していることを特徴とす
る実施態様5に記載の前記ソケット。(Embodiment 6) The access transmission line (12)
The socket according to claim 5, wherein 3) terminates in a connector (229) to obtain a connection to an external analyzer (233).
【0036】(実施態様7)回路基板(453)上の目
標パッドアレイへの結合を得るように構成された高密度
パッドアレイ(100)と、各々が前記高密度パッドア
レイ(100)中のパッド(103)へと結合した第一
の端部(109)を持ち、それぞれの前記パッド(10
3)に直接的に隣接するプローブチップ抵抗器(10
6)と、各々が前記プローブ先端抵抗器(106)の第
二の端部(113)へと結合し、前記高密度パッドアレ
イ(100)の外へと伸びる複数のアクセス伝送線(1
23)とを含むインターポーザー。Embodiment 7 A high-density pad array (100) configured to obtain a bond to a target pad array on a circuit board (453), and each pad in the high-density pad array (100). (103) having a first end (109) coupled to each said pad (10).
The probe tip resistor (10) directly adjacent to 3)
6) and a plurality of access transmission lines (1) each coupled to a second end (113) of the probe tip resistor (106) and extending out of the high density pad array (100).
23).
【0037】(実施態様8)前記プローブ先端抵抗器
(106)と前記パッド(103)との間のそれぞれの
結合長(116)が、前記パッドアレイ(100)中の
前記それぞれのパッド(103)とそれに隣接するパッ
ド(103)との間の距離よりも小さいことを特徴とす
る実施態様7に記載の前記インターポーザー。(Embodiment 8) The respective coupling length (116) between the probe tip resistor (106) and the pad (103) is different from the respective pad (103) in the pad array (100). The interposer of claim 7 wherein the distance is less than a distance between the pad and an adjacent pad (103).
【0038】(実施態様9)前記アクセス伝送線(12
3)が、外部の解析装置(233)への結合を得る為
に、コネクタ(229)で終端していることを特徴とす
る実施態様8に記載の前記インターポーザー。(Embodiment 9) The access transmission line (12)
The interposer according to embodiment 8, wherein 3) terminates in a connector (229) to obtain a connection to an external analysis device (233).
【0039】[0039]
【発明の効果】以上のように、本発明を用いると、対象
アレイ上のプローブ負荷を抑制しつつ高密度パッドアレ
イをプロービングする為のシステム及び方法を提供する
ことができる。As described above, the present invention can provide a system and a method for probing a high-density pad array while suppressing the probe load on the target array.
【図1A】本発明の一実施例に基づく高密度パッドアレ
イの上面図である。FIG. 1A is a top view of a high density pad array according to one embodiment of the present invention.
【図1B】図1Aの高密度パッドアレイの底面図であ
る。FIG. 1B is a bottom view of the high density pad array of FIG. 1A.
【図2】本発明の他の実施例に基づくプローブ装置のブ
ロック図である。FIG. 2 is a block diagram of a probe device according to another embodiment of the present invention.
【図3】本発明の他の実施例に基づく間入型高密度パッ
ドアレイの図である。FIG. 3 is a diagram of an interposed high-density pad array according to another embodiment of the present invention.
【図4】本発明の他の実施例に基づく高密度パッドアレ
イを用いたポゴピックオフ装置の側面図である。FIG. 4 is a side view of a pogo pick-off device using a high-density pad array according to another embodiment of the present invention.
【図5】図2の高密度パッドアレイを用いたソケットプ
ローブ装置の側面図である。FIG. 5 is a side view of a socket probe device using the high-density pad array of FIG. 2;
【図6】図2の高密度パッドアレイを用いた導電性エラ
ストマーピックオフプローブ装置の側面図である。FIG. 6 is a side view of a conductive elastomer pick-off probe device using the high-density pad array of FIG. 2;
【図7】図2の高密度パッドアレイを用いた導電性エラ
ストマーインターポーザー装置の側面図である。FIG. 7 is a side view of a conductive elastomer interposer device using the high-density pad array of FIG. 2;
100:高密度パッドアレイ 103:パッド 106:プローブ先端抵抗器 109:プローブ先端抵抗器の第一の端部 113:プローブ先端抵抗器の第二の端部 116:プローブ先端抵抗器とパッドとの間の結合長 123:アクセス伝送線 229:コネクタ 233:外部解析装置 453:回路基板 100: High density pad array 103: Pad 106: Probe tip resistor 109: First end of probe tip resistor 113: Second end of probe tip resistor 116: Between probe tip resistor and pad Connection length 123: access transmission line 229: connector 233: external analyzer 453: circuit board
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Page Mill Road P alo Alto,California U.S.A. (72)発明者 ケネス・ダブリュウ・ジョンソン アメリカ合衆国コロラド州コロラド スプ リングス マールストーン・プレイス 825 ──────────────────────────────────────────────────続 き Continued on the front page (71) Applicant 399117121 395 Page Mill Road Palo Alto, California U.S.A. S. A. (72) Inventor Kenneth W. Johnson Johnson, Colorado Springs, Colorado United States Marlstone Place 825
Claims (1)
化する為のプローブ先端構成であって、 前記高密度パッドアレイ中に位置するパッドと、 前記パッドに結合する第一の端部を有し、前記パッドに
直接的に隣接したプローブ先端抵抗器と、 前記プローブ先端抵抗器の第二の端部に結合し、前記高
密度パッドアレイの外部へと伸びるアクセス伝送線とを
含む前記プローブ先端構成。1. A probe tip configuration for minimizing a pad load in a high-density pad array, comprising: a pad located in the high-density pad array; and a first end coupled to the pad. A probe tip resistor directly adjacent to the pad; and an access transmission line coupled to a second end of the probe tip resistor and extending out of the high density pad array. Constitution.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US28837299A | 1999-04-08 | 1999-04-08 | |
US288372 | 1999-04-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000314745A true JP2000314745A (en) | 2000-11-14 |
Family
ID=23106822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000107010A Pending JP2000314745A (en) | 1999-04-08 | 2000-04-07 | Probe tip constitution |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2000314745A (en) |
DE (1) | DE10002098A1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015066838A (en) * | 2013-09-30 | 2015-04-13 | セイコーエプソン株式会社 | Liquid discharge device |
JP2015083974A (en) * | 2013-10-25 | 2015-04-30 | テクトロニクス・インコーポレイテッドTektronix,Inc. | Test and measurement probe connection system |
CN107422150A (en) * | 2017-04-20 | 2017-12-01 | 常州大学 | A kind of matrix form intelligence tool scanning means and method |
-
2000
- 2000-01-19 DE DE2000102098 patent/DE10002098A1/en not_active Withdrawn
- 2000-04-07 JP JP2000107010A patent/JP2000314745A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015066838A (en) * | 2013-09-30 | 2015-04-13 | セイコーエプソン株式会社 | Liquid discharge device |
JP2015083974A (en) * | 2013-10-25 | 2015-04-30 | テクトロニクス・インコーポレイテッドTektronix,Inc. | Test and measurement probe connection system |
CN107422150A (en) * | 2017-04-20 | 2017-12-01 | 常州大学 | A kind of matrix form intelligence tool scanning means and method |
CN107422150B (en) * | 2017-04-20 | 2019-07-09 | 常州大学 | A kind of matrix form intelligence jig scanning means and method |
Also Published As
Publication number | Publication date |
---|---|
DE10002098A1 (en) | 2000-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6362635B2 (en) | Split resistor probe and method | |
US7791360B2 (en) | Connection unit, a board for mounting a device under test, a probe card and a device interfacing part | |
US6462570B1 (en) | Breakout board using blind vias to eliminate stubs | |
US5859538A (en) | Method and apparatus for connecting a ball grid array device to a test instrument to facilitate the monitoring of individual signals or the interruption of individual signals or both | |
US6911835B2 (en) | High performance probe system | |
US6836138B1 (en) | Module having test architecture for facilitating the testing of ball grid array packages, and test method using the same | |
US20060258187A1 (en) | Impedance controlled via structure | |
JP2000323629A (en) | Assembling method of interposer assembly | |
US9261535B2 (en) | Active probe adaptor | |
WO1999041812A1 (en) | Ic socket | |
JP2010078596A (en) | Probe assembly | |
US20020186002A1 (en) | Method and apparatus of interconnecting with a system board | |
CA2488832A1 (en) | Multi-socket board for open/short tester | |
EP1438596B1 (en) | Method and apparatus for in-circuit testing of sockets | |
US6103978A (en) | Printed wiring board having inner test-layer for improved test probing | |
US7131047B2 (en) | Test system including a test circuit board including resistive devices | |
JP2000314745A (en) | Probe tip constitution | |
US6498299B2 (en) | Connection structure of coaxial cable to electric circuit substrate | |
US6894516B1 (en) | Method and apparatus for implementing very high density probing (VHDP) of printed circuit board signals | |
US6411113B1 (en) | Radio frequency test fixture | |
US7091732B2 (en) | Systems and methods for probing processor signals | |
JP2976321B2 (en) | Probe device | |
JP3070437U (en) | Semiconductor test equipment | |
JP4898628B2 (en) | Device board to be measured and probe card | |
US6987397B2 (en) | Method and probe structure for implementing a single probe location for multiple signals |