JP3069717B2 - Test method for communication IC - Google Patents

Test method for communication IC

Info

Publication number
JP3069717B2
JP3069717B2 JP4256321A JP25632192A JP3069717B2 JP 3069717 B2 JP3069717 B2 JP 3069717B2 JP 4256321 A JP4256321 A JP 4256321A JP 25632192 A JP25632192 A JP 25632192A JP 3069717 B2 JP3069717 B2 JP 3069717B2
Authority
JP
Japan
Prior art keywords
signal
sampling
character
communication
asynchronous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4256321A
Other languages
Japanese (ja)
Other versions
JPH06112995A (en
Inventor
慎治 山本
Original Assignee
日本プレシジョン・サーキッツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本プレシジョン・サーキッツ株式会社 filed Critical 日本プレシジョン・サーキッツ株式会社
Priority to JP4256321A priority Critical patent/JP3069717B2/en
Publication of JPH06112995A publication Critical patent/JPH06112995A/en
Application granted granted Critical
Publication of JP3069717B2 publication Critical patent/JP3069717B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は、非同期/同期変換機能
を有する通信用ICの試験方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for testing a communication IC having an asynchronous / synchronous conversion function.
【0002】[0002]
【従来の技術】非同期/同期変換機能を有する通信用I
Cの動作を試験する場合、クロック信号の通信速度に対
する非同期キャラクタ信号の通信速度の変動を考慮して
試験を行う必要がある。
2. Description of the Related Art A communication interface having an asynchronous / synchronous conversion function
When testing the operation of C, it is necessary to perform the test in consideration of the fluctuation of the communication speed of the asynchronous character signal with respect to the communication speed of the clock signal.
【0003】[0003]
【発明が解決しようとする課題】したがって、簡単なハ
―ドウエア構成で試験を行うことや高信頼性の試験を行
うことが困難であった。
Therefore, it has been difficult to perform a test with a simple hardware configuration and a test with high reliability.
【0004】本発明の目的は、モデムからの非同期キャ
ラクタ信号およびクロック信号を入力して同期キャラク
タ信号を出力する通信用ICの試験方法において、簡単
なハ―ドウエア構成で高信頼性の試験を行うことが可能
な試験方法を提供することである。
An object of the present invention is to provide a method for testing a communication IC that receives an asynchronous character signal and a clock signal from a modem and outputs a synchronous character signal, and performs a high reliability test with a simple hardware configuration. It is to provide a possible test method.
【0005】[0005]
【課題を解決するための手段】本発明における通信用I
Cの試験方法は、通信用ICの動作をシミュレ―トして
第1非同期キャラクタ信号、第1クロック信号および第
1同期キャラクタ信号を形成する過程と、上記各信号を
所定の周期でサンプリングして第1非同期キャラクタ信
号サンプリング信号、第1クロック信号サンプリング信
号および第1同期キャラクタ信号サンプリング信号を形
成する過程と、上記各サンプリング信号に基いて第2非
同期キャラクタ信号および第2クロック信号を形成する
過程と、上記第2非同期キャラクタ信号および上記第2
クロック信号を通信用ICに入力して通信用ICから第
2同期キャラクタ信号を出力する過程と、上記第2同期
キャラクタ信号を所定の周期でサンプリングして第2同
期キャラクタ信号サンプリング信号を形成する過程と、
上記第1同期キャラクタ信号サンプリング信号と上記第
2同期キャラクタ信号サンプリング信号とを比較する過
程とを有する。
SUMMARY OF THE INVENTION A communication I according to the present invention is provided.
The test method C is a process of simulating the operation of the communication IC to form a first asynchronous character signal, a first clock signal and a first synchronous character signal, and sampling each of the above signals at a predetermined period. Forming a first asynchronous character signal sampling signal, a first clock signal sampling signal, and a first synchronous character signal sampling signal; and forming a second asynchronous character signal and a second clock signal based on the sampling signals. , The second asynchronous character signal and the second
Inputting a clock signal to the communication IC to output a second synchronization character signal from the communication IC, and sampling the second synchronization character signal at a predetermined period to form a second synchronization character signal sampling signal When,
Comparing the first synchronization character signal sampling signal with the second synchronization character signal sampling signal.
【0006】[0006]
【実施例】図1は非同期/同期変換機能を有する通信用
ICの試験方法を示したタイムチャ―トである。図2は
図1の方法を用いて通信用ICの動作を試験する場合の
構成を示した図である。通信用IC11はモデムからの
非同期キャラクタ信号およびクロック信号を入力して同
期キャラクタ信号を出力するものであり、同期式試験機
12は通信用IC11の動作を試験するものである。
FIG. 1 is a time chart showing a test method for a communication IC having an asynchronous / synchronous conversion function. FIG. 2 is a diagram showing a configuration in a case where the operation of the communication IC is tested using the method of FIG. The communication IC 11 inputs an asynchronous character signal and a clock signal from a modem and outputs a synchronous character signal. The synchronous tester 12 tests the operation of the communication IC 11.
【0007】以下、図1および図2を参照してこの試験
方法の説明をする。
Hereinafter, this test method will be described with reference to FIGS. 1 and 2.
【0008】第1過程では、通信用IC11の動作を論
理シミュレ―トして、非同期キャラクタ信号A1(第1
非同期キャラクタ信号)、クロック信号B1(第1クロ
ック信号)および同期キャラクタ信号C1(第1同期キ
ャラクタ信号)が形成される。STAはスタ―トビッ
ト、STPはストップビット、1〜Nはデ―タビットで
ある。通常は、非同期キャラクタ信号A1の1ビット分
の周期Tx とクロック信号B1の1クッロク分の周期T
s との間に若干の差異(例えば、Tx =0.975×T
s 、Tx =1.01〜1.023×Ts が生じるように
形成される。
In the first step, the operation of the communication IC 11 is logically simulated and the asynchronous character signal A1 (first
An asynchronous character signal), a clock signal B1 (first clock signal) and a synchronous character signal C1 (first synchronous character signal) are formed. STA is a start bit, STP is a stop bit, and 1 to N are data bits. Normally, the cycle Tx of one bit of the asynchronous character signal A1 and the cycle T of one clock of the clock signal B1 are used.
s (eg, Tx = 0.975 × T
s and Tx = 1.01 to 1.023 × Ts.
【0009】第2過程では、上記非同期キャラクタ信号
A1、クロック信号B1および同期キャラクタ信号C1
を所定の周期でサンプリングしたときに得られる各サン
プル値系列により、サンプリング信号A2(第1非同期
キャラクタ信号サンプリング信号)、サンプリング信号
B2(第1クロック信号サンプリング信号)およびサン
プリング信号C2(第1同期キャラクタ信号サンプリン
グ信号)が形成される。サンプリング周期は上記周期T
sおよびTx に比べて十分に短い。
In the second step, the asynchronous character signal A1, clock signal B1 and synchronous character signal C1
, A sampling signal A2 (first asynchronous character signal sampling signal), a sampling signal B2 (first clock signal sampling signal), and a sampling signal C2 (first synchronous character A signal sampling signal) is formed. The sampling cycle is the above cycle T
It is much shorter than s and Tx.
【0010】第3過程では、上記サンプリング信号A2
およびサンプリング信号B2の各サンプル値系列の各ビ
ットを上記サンプリング周期と同一の周期で順次接続す
ることにより、上記非同期キャラクタ信号A1およびク
ロック信号B1と略同一の非同期キャラクタ信号A3
(第2非同期キャラクタ信号)およびクロック信号B3
(第2クロック信号)が形成される。すなわち、非同期
キャラクタ信号A3およびクロック信号B3は、上記非
同期キャラクタ信号A1およびクロック信号B1を一旦
サンプリングした後に、そのサンプリング周期と同一の
周期で構成されるビットパターンを用いて再合成される
わけである。
In the third step, the sampling signal A2
By sequentially connecting each bit of each sample value sequence of the sampling signal B2 at the same period as the sampling period, the asynchronous character signal A3 substantially the same as the asynchronous character signal A1 and the clock signal B1 is connected.
(Second asynchronous character signal) and clock signal B3
(Second clock signal) is formed. That is, the asynchronous character signal A3 and the clock signal B3 are sampled once from the asynchronous character signal A1 and the clock signal B1, and then re-synthesized using a bit pattern having the same cycle as the sampling cycle. .
【0011】第4過程では、非同期キャラクタ信号A3
およびクロック信号B3を同期式試験機12から通信用
IC11に送出する。通信用IC11が正常であれば、
通信用IC11からは上記同期キャラクタ信号C1と略
同一の同期キャラクタ信号C3(第2同期キャラクタ信
号)が出力される。
In the fourth step, the asynchronous character signal A3
And the clock signal B3 is transmitted from the synchronous tester 12 to the communication IC 11. If the communication IC 11 is normal,
The communication IC 11 outputs a synchronization character signal C3 (second synchronization character signal) substantially the same as the synchronization character signal C1.
【0012】第5過程では、同期式試験機12で上記同
期キャラクタ信号C3をサンプリングし、そのときに得
られる各サンプル値系列によりサンプリング信号C4
(第2同期キャラクタ信号サンプリング信号)が形成さ
れる。このときのサンプリング周期は上記第2過程での
サンプリング周期に等しい。
In the fifth step, the synchronous character signal C3 is sampled by the synchronous tester 12, and the sampling signal C4 is sampled by each sample value sequence obtained at that time.
(Second synchronous character signal sampling signal) is formed. The sampling period at this time is equal to the sampling period in the second process.
【0013】第6過程では、上記サンプリング信号C2
とサンプリング信号C4とが同期式試験機12内のコン
パレ−タで比較される。すなわち、サンプリング信号C
2のサンプル値系列とサンプリング信号C4のサンプル
値系列との異同が比較されるわけである。そして、両者
が等しい場合にはその通信用IC11は良品と判定さ
れ、等しくない場合には不良品と判定される。
In the sixth step, the sampling signal C2
And the sampling signal C4 are compared by a comparator in the synchronous testing machine 12. That is, the sampling signal C
2 is compared with the sample value series of the sampling signal C4. If the two are equal, the communication IC 11 is determined to be good, and if they are not equal, it is determined to be defective.
【0014】このように上記試験方法によれば、非同期
キャラクタ信号A1の1ビット分の周期Tx およびクロ
ック信号B1の1クッロク分の周期Ts 等に比べて十分
に短いサンプリング周期で各シミュレ―ト信号をサンプ
リングし、そのときに得られる各サンプル値系列を用い
て通信用IC11の試験が行われる。したがって、非同
期キャラクタ信号A1の1ビット分の周期Tx とクロッ
ク信号B1の1クッロク分の周期Ts との間の差異を種
々変化させて通信用IC11の試験を行う場合に、精度
のよい信号を容易に形成することができる。
As described above, according to the test method, each simulated signal has a sampling period sufficiently shorter than the period Tx of one bit of the asynchronous character signal A1 and the period Ts of one clock of the clock signal B1. Is sampled, and a test of the communication IC 11 is performed using each sample value sequence obtained at that time. Therefore, when testing the communication IC 11 by variously changing the difference between the cycle Tx of one bit of the asynchronous character signal A1 and the cycle Ts of one clock of the clock signal B1, a signal with high accuracy can be easily obtained. Can be formed.
【0015】[0015]
【発明の効果】本発明によれば、非同期/同期変換機能
を有する通信用ICの試験用の信号を精度よく容易に形
成することができるので、簡単なハ―ドウエア構成で高
信頼性の試験を行うことが可能となる。
According to the present invention, since a signal for testing a communication IC having an asynchronous / synchronous conversion function can be easily formed with high accuracy, a highly reliable test can be performed with a simple hardware configuration. Can be performed.
【図面の簡単な説明】[Brief description of the drawings]
【図1】非同期/同期変換機能を有する通信用ICの試
験方法を示したタイムチャ―トである。
FIG. 1 is a time chart showing a test method of a communication IC having an asynchronous / synchronous conversion function.
【図2】図1の方法を用いて通信用ICの動作を試験す
る場合の構成を示したブロック図である。
FIG. 2 is a block diagram showing a configuration for testing the operation of a communication IC using the method of FIG. 1;
【符号の説明】[Explanation of symbols]
A1……第1非同期キャラクタ信号 B1……第1クロック信号 C1……第1同期キャラクタ信号 A2……第1非同期キャラクタ信号サンプリング信号 B2……第1クロック信号サンプリング信号 C2……第1同期キャラクタ信号サンプリング信号 A3……第2非同期キャラクタ信号 B3……第2クロック信号 C3……第2同期キャラクタ信号 C4……第2同期キャラクタ信号サンプリング信号 A1 first asynchronous character signal B1 first clock signal C1 first synchronous character signal A2 first asynchronous character signal sampling signal B2 first clock signal sampling signal C2 first synchronous character signal Sampling signal A3 Second asynchronous character signal B3 Second clock signal C3 Second synchronous character signal C4 Second synchronous character signal sampling signal

Claims (1)

    (57)【特許請求の範囲】(57) [Claims]
  1. 【請求項1】 モデムからの非同期キャラクタ信号およ
    びクロック信号を入力して同期キャラクタ信号を出力す
    る通信用ICの試験方法において、 上記通信用ICの動作をシミュレ―トして、上記非同期
    キャラクタ信号に対応した第1非同期キャラクタ信号、
    上記クロック信号に対応した第1クロック信号および上
    記同期キャラクタ信号に対応した第1同期キャラクタ信
    号を形成する過程と、 上記第1非同期キャラクタ信号、上記第1クロック信号
    および上記第1同期キャラクタ信号を所定の周期でサン
    プリングして、第1非同期キャラクタ信号サンプリング
    信号、第1クロック信号サンプリング信号および第1同
    期キャラクタ信号サンプリング信号を形成する過程と、 上記第1非同期キャラクタ信号サンプリング信号および
    上記第1クロック信号サンプリング信号に基いて、上記
    第1非同期キャラクタ信号と略同一の第2非同期キャラ
    クタ信号および上記第1クロック信号と略同一の第2ク
    ロック信号を形成する過程と、 上記第2非同期キャラクタ信号および上記第2クロック
    信号を上記通信用ICに入力して、上記通信用ICから
    上記第1同期キャラクタ信号と略同一の第2同期キャラ
    クタ信号を出力する過程と、 上記第2同期キャラクタ信号を所定の周期でサンプリン
    グして、第2同期キャラクタ信号サンプリング信号を形
    成する過程と、 上記第1同期キャラクタ信号サンプリング信号と上記第
    2同期キャラクタ信号サンプリング信号とを比較する過
    程とを有する通信用ICの試験方法。
    1. A method for testing a communication IC which receives an asynchronous character signal and a clock signal from a modem and outputs a synchronous character signal, comprising the steps of: simulating the operation of the communication IC; A corresponding first asynchronous character signal,
    Forming a first clock signal corresponding to the clock signal and a first synchronous character signal corresponding to the synchronous character signal; and determining the first asynchronous character signal, the first clock signal, and the first synchronous character signal in a predetermined manner. Forming a first asynchronous character signal sampling signal, a first clock signal sampling signal, and a first synchronous character signal sampling signal, and sampling the first asynchronous character signal sampling signal and the first clock signal sampling cycle. Forming a second asynchronous character signal substantially the same as the first asynchronous character signal and a second clock signal substantially the same as the first clock signal based on the signal; Clock signal for the above communication C, outputting a second synchronizing character signal substantially the same as the first synchronizing character signal from the communication IC, sampling the second synchronizing character signal at a predetermined period, A method for testing a communication IC, comprising: forming a character signal sampling signal; and comparing the first synchronization character signal sampling signal with the second synchronization character signal sampling signal.
JP4256321A 1992-09-25 1992-09-25 Test method for communication IC Expired - Lifetime JP3069717B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4256321A JP3069717B2 (en) 1992-09-25 1992-09-25 Test method for communication IC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4256321A JP3069717B2 (en) 1992-09-25 1992-09-25 Test method for communication IC

Publications (2)

Publication Number Publication Date
JPH06112995A JPH06112995A (en) 1994-04-22
JP3069717B2 true JP3069717B2 (en) 2000-07-24

Family

ID=17291050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4256321A Expired - Lifetime JP3069717B2 (en) 1992-09-25 1992-09-25 Test method for communication IC

Country Status (1)

Country Link
JP (1) JP3069717B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100507160C (en) * 2003-04-30 2009-07-01 立基工程有限公司 Rock engaged combined pile and its construction method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100507160C (en) * 2003-04-30 2009-07-01 立基工程有限公司 Rock engaged combined pile and its construction method

Also Published As

Publication number Publication date
JPH06112995A (en) 1994-04-22

Similar Documents

Publication Publication Date Title
US6370675B1 (en) Semiconductor integrated circuit design and evaluation system using cycle base timing
US6263463B1 (en) Timing adjustment circuit for semiconductor test system
US5740086A (en) Semiconductor test system linked to cad data
US6295623B1 (en) System for testing real and simulated versions of an integrated circuit
WO2004061465A1 (en) Semiconductor test device
JP5254795B2 (en) Strobe technique for time stamping digital signals
US7100132B2 (en) Source synchronous timing extraction, cyclization and sampling
US6249891B1 (en) High speed test pattern evaluation apparatus
JP3069717B2 (en) Test method for communication IC
US6721676B1 (en) Testing of semiconductor device and a fabrication process of a semiconductor device including a testing process
JP3269060B2 (en) LSI tester
US20010007972A1 (en) Method and apparatus for verifying adequacy of test patterns
US20040000899A1 (en) Method and apparatus for testing analog to digital converters
US6246971B1 (en) Testing asynchronous circuits
JP2620072B2 (en) Logic circuit test equipment
JP2885179B2 (en) LCD interface signal inspection method and device
JP2002116225A (en) Serial pattern trigger circuit
JPH0829487A (en) Circuit for judging propriety of dut
JP3555941B2 (en) Data transmission system test equipment
JP3150032B2 (en) Delay fault test pattern generation method
SU1438003A1 (en) Binary code to time interval converter
JP2769588B2 (en) Data output timing synchronization method in IC test equipment
JPH05288805A (en) Measuring device for digital ic evaluation, and digital ic
KR20030058820A (en) Circuit for testing speed of DRAM and method for testing thereof
JPH07122660B2 (en) Semiconductor device tester test signal transmission method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000411