JP3069545B2 - Laminate including compound semiconductor and method of manufacturing the same - Google Patents

Laminate including compound semiconductor and method of manufacturing the same

Info

Publication number
JP3069545B2
JP3069545B2 JP10030220A JP3022098A JP3069545B2 JP 3069545 B2 JP3069545 B2 JP 3069545B2 JP 10030220 A JP10030220 A JP 10030220A JP 3022098 A JP3022098 A JP 3022098A JP 3069545 B2 JP3069545 B2 JP 3069545B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
compound semiconductor
thin film
doped
hall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10030220A
Other languages
Japanese (ja)
Other versions
JPH10233539A (en
Inventor
一郎 柴崎
直洋 久世
和宏 永瀬
達郎 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp filed Critical Asahi Kasei Corp
Priority to JP10030220A priority Critical patent/JP3069545B2/en
Publication of JPH10233539A publication Critical patent/JPH10233539A/en
Application granted granted Critical
Publication of JP3069545B2 publication Critical patent/JP3069545B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、磁気センサや電子デバ
イスに応用できる化合物半導体を含む積層体に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminate containing a compound semiconductor applicable to a magnetic sensor and an electronic device.

【0002】[0002]

【従来の技術】InAsはきわめて高い電子移動度を持
つ材料であり、高感度磁気センサなどへの応用が期待さ
れてきたが、1)高電子移動度が得られるほど良好な結
晶性を有したInAs薄膜の成長が困難である、2)I
nAsのバンドギャップが狭いために磁気センサとして
使用した場合高温での温度特性が劣る、という製造プロ
セスと素子特性の両方に問題があった。
2. Description of the Related Art InAs is a material having an extremely high electron mobility, and has been expected to be applied to a high-sensitivity magnetic sensor and the like. 1) The higher the electron mobility, the better the crystallinity. It is difficult to grow InAs thin film. 2) I
Since the band gap of nAs is narrow, when used as a magnetic sensor, there is a problem in both the manufacturing process and the element characteristics that the temperature characteristics at high temperatures are inferior.

【0003】これまでInAs薄膜の成長が様々な基板
上に試みられてきたが、薄膜の単結晶を成長させるため
の絶縁性の基板の格子定数がInAsと大きく異なり、
そのために基板上に成長したInAs結晶は基板との界
面近くに格子の乱れが発生し、低い電子移動度となり、
十分にその特性を得るに至っていない。また、このよう
な特性の膜は素子の製造工程による特性の変動が大き
く、また抵抗値の温度特性も悪くなる傾向が見られる。
このため厚さの薄いInAs薄膜を感磁部とする磁気セ
ンサを造ろうとすると電子移動度が低くなり高感度の磁
気センサの製作は難しかった。
Hitherto, attempts have been made to grow InAs thin films on various substrates, but the lattice constant of an insulating substrate for growing a single crystal of the thin film is significantly different from that of InAs.
For this reason, the InAs crystal grown on the substrate has lattice disorder near the interface with the substrate, resulting in low electron mobility,
The properties have not been sufficiently obtained. In addition, a film having such characteristics has a large fluctuation in characteristics due to the manufacturing process of the element, and the temperature characteristics of the resistance tend to deteriorate.
For this reason, when attempting to manufacture a magnetic sensor using a thin InAs thin film as a magnetic sensing part, the electron mobility is lowered, and it is difficult to manufacture a magnetic sensor with high sensitivity.

【0004】また、InAsの温度特性を改良するため
に、バンドギャップを広げる目的でGaを導入したIn
GaAsの3元混晶系が試みられてきた。InGaAs
と格子定数が一致する絶縁性の基板としてInPが存在
するが、InPと格子整合するInとGaの組成比は、
In0.53Ga0.47Asだけであり、InGaAsの任意
の組成に対応する絶縁性基板は存在しない。そのためI
nPとは異なる格子定数をもつInGaAsの薄膜成長
においてもInAs同様に基板との界面に発生する格子
乱れを抑えることができず、高電子移動度のInGaA
s薄膜を得るのは困難であった。
Further, in order to improve the temperature characteristics of InAs, Ga-introduced In is introduced to widen the band gap.
A ternary mixed crystal system of GaAs has been attempted. InGaAs
InP exists as an insulating substrate whose lattice constant matches that of InP, but the composition ratio of In and Ga that lattice-match with InP is:
Only In 0.53 Ga 0.47 As, and there is no insulating substrate corresponding to an arbitrary composition of InGaAs. Therefore I
Even in the growth of InGaAs thin films having a lattice constant different from nP, lattice disorder generated at the interface with the substrate cannot be suppressed as in InAs, and InGaAs having high electron mobility cannot be suppressed.
It was difficult to obtain an s thin film.

【0005】さらに、厚さを薄くして大きなシート抵抗
値を得ることも必要であるが、格子の乱れによりキャリ
ヤ濃度の制御も難しく、このため、電子移動度が大き
く、かつ、シート抵抗値の大きい磁気センサに好ましい
InAs系薄膜を得ることは難しかった。
[0005] Further, it is necessary to obtain a large sheet resistance value by reducing the thickness, but it is difficult to control the carrier concentration due to the disorder of the lattice. Therefore, the electron mobility is large and the sheet resistance value is low. It has been difficult to obtain an InAs-based thin film suitable for a large magnetic sensor.

【0006】これまでにInAs薄膜を感磁層に利用し
た磁気センサの技術として、特公平2−24033号,
特開昭61−20378号と特開昭61−259583
号公報がある。特公平2−24033号公報では、In
Asの感磁層にS,Siをドーピングして素子の温度特
性を改良したホール素子が提案されているが、100℃
を越える高温で、素子抵抗値の低下が見られており、高
温でホール素子を使用した場合の信頼性に問題があっ
た。特開昭61ー20378号公報では、半絶縁性Ga
As基板上に結晶成長させたInAsまたはInGaA
sを感磁層とするホール素子が提案されているが、Ga
As基板とInAs層の界面には格子乱れが発生し、そ
の影響のために高温での信頼性および感度もまだ不十分
であった。また、特開昭61−259583号公報で
は、サファイア基板上に形成されたInAsを感磁層と
するホール素子が提案されているが、100℃を越える
高温での素子抵抗値の低下が見られ、高温で使用する場
合の信頼性は不十分であった。このため、従来とは異な
る根本的に化合物半導体を含む積層体の高電子移動度を
実現できる技術が求められていた。
As a technology of a magnetic sensor using an InAs thin film as a magneto-sensitive layer, Japanese Patent Publication No. 2-24033,
JP-A-61-20378 and JP-A-61-259583
There is an official gazette. In Japanese Patent Publication No. 2-24033, In
There has been proposed a Hall element in which the temperature sensitivity of the element is improved by doping the magnetic sensing layer of As with S and Si.
At a high temperature exceeding 100 ° C., a decrease in element resistance was observed, and there was a problem in reliability when a Hall element was used at a high temperature. JP-A-61-20378 discloses a semi-insulating Ga.
InAs or InGaAs grown on an As substrate
A Hall element using s as a magneto-sensitive layer has been proposed.
Lattice disorder was generated at the interface between the As substrate and the InAs layer, and the reliability and sensitivity at high temperatures were still insufficient due to the influence. Japanese Patent Application Laid-Open No. 61-259583 proposes a Hall element using InAs formed on a sapphire substrate as a magneto-sensitive layer. However, a decrease in element resistance at a high temperature exceeding 100 ° C. is observed. However, the reliability when used at a high temperature was insufficient. For this reason, there has been a demand for a technique that can realize a high electron mobility of a laminate including a compound semiconductor fundamentally, which is different from the related art.

【0007】[0007]

【発明が解決しようとする課題】本発明は、結晶の格子
の乱れのない高電子移動度のセンサ薄膜層を製作し、工
程による特性変化がなく、温度特性にも優れた高感度半
導体センサを実現することを目的とする。
SUMMARY OF THE INVENTION The present invention is to produce a sensor thin film layer having high electron mobility without disorder of the crystal lattice, and to provide a high-sensitivity semiconductor sensor which has no characteristic change due to the process and has excellent temperature characteristics. It is intended to be realized.

【0008】[0008]

【課題を解決するための手段】本発明者は、このような
InAs系薄膜の問題点を解決し、電子移動度の大きい
半導体層の製作方法を検討した。その結果、InAsと
格子定数が同じか、もしくは、近い値をもち、InAs
よりバンドギャップエネルギーの大きい化合物半導体層
を形成したのち、その上に、InAsを結晶成長させる
と、膜厚が薄くてもInAsの非常に大きな電子移動度
が得られる事を見いだした。さらに、InAsに格子整
合する該化合物半導体層を用いれば、結晶性の良いIn
As超薄膜を形成させることができ、InAs超薄膜の
量子効果から、素子特性を改善できることを見いだし
た。前述のInAs超薄膜は、ドナー不純物をドープさ
れている。また、InAsよりもさらにバンドギャップ
を広げるためにInAsにGaを導入したInGaAs
においても、InGaAsに格子整合する化合物半導体
層を用いれば、結晶性のよいInGaAs超薄膜の形成
が可能となり、素子とした場合の温度特性も改良できる
ことを見いだした。さらに超薄膜による量子効果を利用
すれば、InAsやInGaAsにSbを導入し、さら
なる高感度を実現できることを見いだし、本発明を完成
した。即ち、高抵抗の第一化合物半導体層と、該層の上
に形成されたInAs層と、該InAs層の上に形成さ
れたオーム性電極を有する磁気センサであって、該第一
化合物半導体がInAsと格子定数が同じか、もしく
は、近い値をもち、InAsより大きいバンドギャップ
エネルギーをもつことを特徴とする磁気センサである。
また、該InAs層がInAs層にGaやSbが導入さ
れた3元系もしくは4元系混晶であってもよい。即ち、
InAs層がInx Ga1-x As(0<x <1.0)やInx
Ga1-x Asy Sb1-y(0<x ≦1.0 , 0 ≦y <1.0)
であってもよい。以下、InAs層、Inx Ga1-x
s(0<x <1.0)層及びInx Ga1-x Asy Sb1-y(0
<x ≦1.0 , 0≦y <1.0)層を総称して半導体層と呼
ぶことにする。
Means for Solving the Problems The present inventor has solved the problems of the InAs-based thin film and studied a method of manufacturing a semiconductor layer having a high electron mobility. As a result, the lattice constant of InAs is the same or close to that of InAs.
After forming a compound semiconductor layer having a larger band gap energy and then growing InAs thereon, it has been found that an extremely large electron mobility of InAs can be obtained even if the film thickness is small. Further, if the compound semiconductor layer lattice-matched to InAs is used, In with good crystallinity can be obtained.
It has been found that an As ultrathin film can be formed, and device characteristics can be improved from the quantum effect of the InAs ultrathin film. The above-mentioned InAs ultrathin film is doped with a donor impurity. Also, InGaAs in which Ga is introduced into InAs to further widen the band gap than InAs.
Also, it has been found that the use of a compound semiconductor layer lattice-matched to InGaAs makes it possible to form an InGaAs ultra-thin film having good crystallinity and to improve the temperature characteristics of an element. Furthermore, they found that if the quantum effect of an ultrathin film was used, Sb could be introduced into InAs or InGaAs to achieve higher sensitivity, and the present invention was completed. That is, a magnetic sensor including a high-resistance first compound semiconductor layer, an InAs layer formed on the layer, and an ohmic electrode formed on the InAs layer, wherein the first compound semiconductor is The magnetic sensor has a lattice constant equal to or close to that of InAs, and has a band gap energy larger than that of InAs.
Further, the InAs layer may be a ternary or quaternary mixed crystal in which Ga or Sb is introduced into the InAs layer. That is,
The InAs layer is made of In x Ga 1-x As (0 <x <1.0) or In x
Ga 1-x As y Sb 1 -y (0 <x ≦ 1.0, 0 ≦ y <1.0)
It may be. Hereinafter, an InAs layer, In x Ga 1-x A
s (0 <x <1.0) layer and In x Ga 1-x As y Sb 1-y (0
<X ≦ 1.0, 0 ≦ y <1.0) The layers are collectively referred to as semiconductor layers.

【0009】さらに、該半導体層の上面には、半導体層
を構成する結晶と格子定数が同じか、もしくは、近い値
をもち、該結晶より大きいバンドギャップエネルギーを
もつ高抵抗の第二化合物半導体層が、形成されていても
よい。
Further, on the upper surface of the semiconductor layer, a high-resistance second compound semiconductor layer having a lattice constant equal to or close to that of the crystal constituting the semiconductor layer and having a band gap energy larger than that of the crystal. May be formed.

【0010】さらに、該半導体層と第一及び第二化合物
半導体層の界面の欠陥を減らして高電子移動度を実現す
るために、該界面の一方もしくは、両方の結合種が、半
導体層側は半導体層を構成する結晶から選ばれたIII
族、そして第一及び第二化合物半導体層側は該化合物半
導体から選ばれたV族から形成されることが好ましい。
また界面の結合種が半導体層側は半導体層を構成する結
晶から選ばれたV族、そして第一及び第二化合物半導体
層側は該化合物半導体から選ばれたIII 族から形成され
ていてもよい。また該III 族ーV族結合の間に中間層が
挿入されていてもよい。
Further, in order to reduce defects at the interface between the semiconductor layer and the first and second compound semiconductor layers and to realize high electron mobility, one or both of the bonding species at the interface may be formed on the semiconductor layer side. III selected from the crystals constituting the semiconductor layer
The group and the first and second compound semiconductor layers are preferably formed from a group V selected from the compound semiconductors.
Further, the bonding species at the interface may be formed from a group V selected from crystals forming the semiconductor layer on the semiconductor layer side and from a group III selected from the compound semiconductors on the first and second compound semiconductor layers. . An intermediate layer may be inserted between the group III-group V bond.

【0011】さらに該半導体層には電気伝導にあずかる
電子が存在するが、その電子濃度は5×1016〜8×1
18/cm3 の範囲が好ましく、8×1016〜3×1018
/cm3 は、より好ましい範囲である。半導体層としてI
x Ga1-x As(0<x <1.0)層及びInx Ga1-x
Asy Sb1-y(0 <x ≦1.0 , 0 ≦y <1.0)層を用い
る際には、必要に応じて該半導体層にドナー不純物がド
ープされてもよい。また、半導体層に対してバリア層と
なる第一および第二化合物半導体層にドーピングしても
よい。さらに半導体層とドーピングされたバリア層の間
にはスペーサー層を導入することがよく行われる。
Further, electrons participating in the electric conduction are present in the semiconductor layer, and the electron concentration is 5 × 10 16 to 8 × 1.
0 18 / cm 3 is preferable, and 8 × 10 16 to 3 × 10 18
/ Cm 3 is a more preferred range. I as a semiconductor layer
n x Ga 1-x As (0 <x <1.0) layer and In x Ga 1-x
As y Sb 1-y when using (0 <x ≦ 1.0, 0 ≦ y <1.0) layer is donor impurities may be doped into the semiconductor layer as necessary. Further, the first and second compound semiconductor layers serving as barrier layers for the semiconductor layer may be doped. Furthermore, it is common practice to introduce a spacer layer between the semiconductor layer and the doped barrier layer.

【0012】本発明の半導体層の上に形成される電極
は、半導体層に直接オーミックコンタクトして形成され
ることが好ましく行われるが、第二化合物半導体層が存
在する場合には、第二化合物半導体層の上に電極が形成
されたのちに、第二化合物半導体層を介して、アニール
などで半導体層にオーミックコンタクトさせることも行
われる。
It is preferable that the electrode formed on the semiconductor layer of the present invention is formed in direct ohmic contact with the semiconductor layer. After the electrodes are formed on the semiconductor layer, ohmic contact with the semiconductor layer is performed by annealing or the like via the second compound semiconductor layer.

【0013】さらに、高抵抗の第一化合物半導体層を形
成する工程と、該層の上に半導体層を形成する工程でし
かも、該第一化合物半導体が半導体層を構成する結晶と
格子定数が同じか、もしくは、近い値をもち、該結晶よ
り大きいバンドギャップエネルギーを持っていることを
特徴とする積層体の製造方法である。さらに、必要に応
じて、前記第二化合物半導体層が半導体層の上面に形成
される工程が含まれる。また、必要に応じて半導体層、
第一または第二化合物半導体層にドーピングする工程も
含まれる。
Further, the step of forming a high-resistance first compound semiconductor layer and the step of forming a semiconductor layer on the layer have the same lattice constant as the crystal constituting the semiconductor layer. Or a band gap energy having a value close to or larger than that of the crystal. Further, a step of forming the second compound semiconductor layer on the upper surface of the semiconductor layer as necessary is included. Also, if necessary, a semiconductor layer,
A step of doping the first or second compound semiconductor layer is also included.

【0014】[0014]

【実施例】次に、本発明をさらに詳細に説明する。Next, the present invention will be described in more detail.

【0015】図1は本発明の基本となる化合物半導体を
含む積層体を用いて製作された高感度ホール素子を示
す。図1−(a)は断面を模式的に示したものである。
図1−(b)は上面からみた図である。図1に於いて1
は基板、2は半導体層を構成する結晶と格子定数が同じ
か、もしくは近い値を有し、かつ、該結晶より大きいバ
ンドギャップエネルギーをもつ高抵抗の第一化合物半導
体層であり、3は半導体層を示している。4(41、4
2、43、44)はオーム性の電極を示している。ま
た、5(51、52、53、54)はボンディングの為
の電極である。ここでは簡単の為に磁気センサチップの
みを示した。図2は本発明の他の実施例を示したもので
あり、6は高抵抗の第二化合物半導体層である。また、
7は半導体層中にドープされたドナー不純物を示してい
る。8は半導体の表面を保護するために必要に応じて形
成された絶縁物からなるパッシベーション層を示す。
FIG. 1 shows a high-sensitivity Hall element manufactured using a laminate containing a compound semiconductor which is the basis of the present invention. FIG. 1A schematically shows a cross section.
FIG. 1- (b) is a diagram viewed from above. 1 in FIG.
Is a substrate, 2 is a high-resistance first compound semiconductor layer having a lattice constant equal to or close to that of a crystal constituting the semiconductor layer, and having a band gap energy larger than that of the crystal, and 3 is a semiconductor. The layers are shown. 4 (41, 4
2, 43, 44) indicate ohmic electrodes. 5 (51, 52, 53, 54) are electrodes for bonding. Here, only the magnetic sensor chip is shown for simplicity. FIG. 2 shows another embodiment of the present invention, in which reference numeral 6 denotes a high-resistance second compound semiconductor layer. Also,
Reference numeral 7 denotes a donor impurity doped in the semiconductor layer. Reference numeral 8 denotes a passivation layer made of an insulator formed as needed to protect the surface of the semiconductor.

【0016】本発明に於いて、半導体層中にドープされ
るドナー不純物は7で示してあるがこの不純物の位置は
全体に一様でも、また、定められた位置のみでもよい。
例えば、中央部のみにドープされてもよく、また、一部
をドープし他の部位はドープされなくてもよい。さら
に、中央部は多く周辺部は少なくてもよい。また、中央
部は少なく、周辺部に多く不純物がドープされることも
よく行われる。これらは層別に分けて行われてもよい。
本発明で半導体層にドープされる不純物は、一般に半導
体層を構成する結晶にドナーとして作用するものなら何
でもよく、S,Si,Ge,Seなどは好ましいもので
ある。
In the present invention, the donor impurity doped in the semiconductor layer is indicated by 7, but the position of this impurity may be uniform throughout or may be only a predetermined position.
For example, only the central portion may be doped, or a portion may be doped and other portions may not be doped. Furthermore, the central part may be large and the peripheral part may be small. In addition, it is often the case that the central portion is small and the peripheral portion is heavily doped with impurities. These may be performed separately for each layer.
In the present invention, the impurity doped into the semiconductor layer may be any substance that generally acts as a donor for the crystal constituting the semiconductor layer, and S, Si, Ge, Se, and the like are preferable.

【0017】本発明の半導体層を構成するInx Ga
1-x Asy Sb1-y 層のInとGaの組成比は 0<x
≦1.0 であり、好ましくは 0.6≦x ≦1.0 である。
さらにInAsの高電子移動度を利用するためには 0.
8≦x ≦1.0 がより好ましい。また、Inx Ga1-x
y Sb1-y 層のAsとSbの組成比は0 ≦y ≦1.0
であるが、好ましくは 0.4≦y ≦1.0 、より好ましく
は 0.6≦y ≦1.0 の範囲である。ただし、x=1.0
およびy=1.0の場合には、半導体層にドナー不純物
がドープされることを条件とする。半導体層の厚さは、
1.4μm以下、好ましくは、0.5μm以下、より好
ましくは、0.3μm以下である。0.2μm以下もよ
り高感度の半導体センサを製作するためによく用いられ
る。また、0.1μm以下は、より大きな入力抵抗値の
半導体センサを製作するために好ましく用いられる。ま
た、さらに該半導体層を薄くし、第一及び、必要に応じ
て第二化合物半導体層により半導体層に電子を閉じ込
め、量子井戸を形成し、量子効果により耐熱、耐圧等を
向上させることも行われる。この場合は半導体層の厚み
は、500Å以下であり、好ましくは300Å以下、よ
り好ましくは200Å以下である。また、特に、薄い半
導体層を用いる場合、本発明では、第一、もしくは、第
二の化合物半導体層の半導体層の境界面の近くにドナー
不純物のドープを行い、該不純物より供給される電子を
境界面を越えて半導体層に供給することにより半導体層
中の不純物による散乱を少なくし、高感度化のためによ
り高い電子移動度を得ることもしばしば行われる。この
場合、半導体層中の電気伝導は、第一または第二の化合
物半導体層から半導体層へ供給される電子が担う場合
と、さらに、半導体層中に存在した電子や半導体層中に
ドープされているドナー不純物原子より供給される電子
との混合伝導の場合もある。図3にこのような本発明の
実施例を示した。9はこのような目的で高抵抗の化合物
半導体層にドープされたドナー不純物である。図3−
(a)は第一の化合物半導体層にドナー不純物がドープ
された例である。図3−(b)は第二の化合物半導体層
にドープされた例である。ドナー不純物9より半導体層
中に供給される電子は二次元的に広がった電子ガスを形
成している場合もあるが、半導体層中のドナー不純物7
より供給された電子と共に電気伝導にあずかる。この目
的でドープする不純物9は、ドナー不純物として作用す
るものなら何でもよいが、Si,S,Ge,Seなどは
好ましいものである。
In x Ga constituting the semiconductor layer of the present invention
1-x As y Sb 1- y is a composition ratio of In and Ga in the layer 0 <x
≦ 1.0, and preferably 0.6 ≦ x ≦ 1.0.
Further, in order to utilize the high electron mobility of InAs, 0.
It is more preferable that 8 ≦ x ≦ 1.0. Also, In x Ga 1-x A
The composition ratio of As and Sb in the s y Sb 1-y layer is 0 ≦ y ≦ 1.0.
However, it is preferably in the range of 0.4 ≦ y ≦ 1.0, more preferably in the range of 0.6 ≦ y ≦ 1.0. Where x = 1.0
When y = 1.0, the semiconductor layer is doped with a donor impurity. The thickness of the semiconductor layer is
It is 1.4 μm or less, preferably 0.5 μm or less, more preferably 0.3 μm or less. Often less than 0.2 μm is often used to fabricate semiconductor sensors with higher sensitivity. Further, the thickness of 0.1 μm or less is preferably used for manufacturing a semiconductor sensor having a larger input resistance value. Further, the semiconductor layer is further thinned, electrons are confined in the semiconductor layer by the first and, if necessary, the second compound semiconductor layers, a quantum well is formed, and heat resistance, breakdown voltage, and the like are improved by a quantum effect. Will be In this case, the thickness of the semiconductor layer is 500 ° or less, preferably 300 ° or less, more preferably 200 ° or less. In particular, in the case where a thin semiconductor layer is used, in the present invention, the first or the second compound semiconductor layer is doped with a donor impurity near the boundary surface of the semiconductor layer, and electrons supplied from the impurity are doped. By supplying the semiconductor layer over the boundary surface, scattering due to impurities in the semiconductor layer is reduced, and higher electron mobility is often obtained for higher sensitivity. In this case, the electric conduction in the semiconductor layer is carried out by the electrons supplied from the first or second compound semiconductor layer to the semiconductor layer, and furthermore, the electrons existing in the semiconductor layer and the doping into the semiconductor layer. Mixed conduction with electrons supplied from a donor impurity atom. FIG. 3 shows such an embodiment of the present invention. Reference numeral 9 denotes a donor impurity doped into the high-resistance compound semiconductor layer for such a purpose. Figure 3-
(A) is an example in which the first compound semiconductor layer is doped with a donor impurity. FIG. 3B shows an example in which the second compound semiconductor layer is doped. Electrons supplied into the semiconductor layer from the donor impurity 9 may form an electron gas that spreads two-dimensionally in some cases.
It participates in electrical conduction together with the supplied electrons. The impurity 9 to be doped for this purpose may be anything as long as it acts as a donor impurity, but Si, S, Ge, Se and the like are preferable.

【0018】本発明の積層体に用いる高抵抗の第一及び
第二の化合物半導体層の抵抗値は絶縁もしくは半絶縁性
が好ましいが、これらに準じた高い抵抗値でもよい。た
とえば、第一及び第二化合物半導体層の抵抗値が 半導
体層の抵抗値に対して少なくとも5〜10倍以上高く、
好ましくは100倍以上、より好ましくは1000倍以
上高いものである。
The high resistance first and second compound semiconductor layers used in the laminate of the present invention preferably have insulating or semi-insulating properties, but may have a high resistance according to these. For example, the resistance of the first and second compound semiconductor layers is at least 5 to 10 times higher than the resistance of the semiconductor layer,
It is preferably at least 100 times, more preferably at least 1000 times higher.

【0019】本発明の積層体に用いられている半導体層
がその上に形成される、第一化合物半導体層、及び、半
導体層の上面に形成される第二の化合物半導体層は、一
般に半導体層を構成する結晶と同じ格子定数を有する
か、もしくは近い値を有する化合物半導体で、かつ、バ
ンドギャップエネルギーが該結晶より大きい値をもてば
よい。たとえば、GaSb,AlSb、Ala1Ga1-a1
Sb、GaAsc1Sb1-c1、AlAsc1Sb1-c1,Al
a1Ga1-a1Asc1Sb1-c1、Alb1In1-b1Asc2Sb
1-c2、Alb2In1-b2d1Sb1-d1やAla2Ga1-a2
d2Sb1-d2などは格子定数が半導体層を構成する結晶と
同じか、もしくは、近い値を有する組成が可能であり、
かつ、バンドギャップエネルギーも該結晶に比べて大き
い値をもち、好ましい材料である。該化合物半導体層に
おいて、Ala1Ga1-a1Asc1Sb1-c1では、{0 ≦a1
≦1.0, 0≦c1≦0.6 }が好ましく、{0.5 ≦a1≦1.
0, 0≦c1≦0.4 }がより好ましい範囲である。Alb1
In1-b1Asc2Sb1-c2では、{0.2 ≦b1≦1.0, 0
≦c2≦1.0 }が好ましく、{0.5 ≦b1≦1.0, 0≦c2
≦0.8 }がより好ましい範囲である。Alb2In1-b2
d1Sb1-d1は、{0 ≦b2≦1.0, 0≦d1≦1.0 }であ
るが、{0.1 ≦b2≦1.0, 0.1≦d1≦0.8 }が好まし
い範囲である。Ala2Ga1-a2d2Sb1-d2では、{0
≦a2≦1.0, 0≦d2≦0.5 }が好ましく、{0.5 ≦a2
≦1.0, 0≦d2≦0.35}がより好ましい範囲である。こ
こで第一及び第二化合物半導体層の格子定数が半導体層
を構成する結晶の格子定数と近い値を有するというの
は、実際には、該化合物半導体の格子定数と半導体層を
構成する結晶の格子定数との違いが、±5%以内、より
好ましくは±2%以内をいう。
The first compound semiconductor layer on which the semiconductor layer used in the laminate of the present invention is formed and the second compound semiconductor layer formed on the upper surface of the semiconductor layer are generally a semiconductor layer. May be a compound semiconductor having the same lattice constant as or a value close to that of the crystal constituting, and having a value larger than that of the crystal. For example, GaSb, AlSb, Al a1 Ga 1-a1
Sb, GaAs c1 Sb 1-c1 , AlAs c1 Sb 1-c1 , Al
a1 Ga 1-a1 As c1 Sb 1-c1, Al b1 In 1-b1 As c2 Sb
1-c2 , Al b2 In 1-b2 P d1 Sb 1-d1 or Al a2 Ga 1-a2 P
d2 Sb 1-d2 etc. can have a composition in which the lattice constant is the same as or close to the crystal constituting the semiconductor layer,
In addition, the band gap energy has a larger value than that of the crystal, and is a preferable material. In the compound semiconductor layer, for Al a1 Ga 1-a1 As c1 Sb 1-c1 , {0 ≦ a 1
≦ 1.0, 0 ≦ c 1 ≦ 0.6} is preferred, and {0.5 ≦ a 1 ≦ 1.
0, 0 ≦ c 1 ≦ 0.4} is a more preferable range. Al b1
In 1-b 1As c2 Sb 1-c2 , {0.2 ≦ b 1 ≦ 1.0, 0
≦ c 2 ≦ 1.0} is preferred, and {0.5 ≦ b 1 ≦ 1.0, 0 ≦ c 2
≦ 0.8} is a more preferred range. Al b2 In 1-b2
P d1 Sb 1-d1 is {0 ≦ b 2 ≦ 1.0, 0 ≦ d 1 ≦ 1.0}, but {0.1 ≦ b 2 ≦ 1.0, 0.1 ≦ d 1 ≦ 0.8% is a preferable range. For Al a2 Ga 1-a2 P d2 Sb 1-d2 , {0
≦ a 2 ≦ 1.0, 0 ≦ d 2 ≦ 0.5} is preferred, and {0.5 ≦ a 2
≦ 1.0, 0 ≦ d 2 ≦ 0.35 ° is a more preferable range. Here, the fact that the lattice constant of the first and second compound semiconductor layers has a value close to the lattice constant of the crystal constituting the semiconductor layer means that the lattice constant of the compound semiconductor and the crystal of the crystal constituting the semiconductor layer actually correspond to each other. The difference from the lattice constant is within ± 5%, more preferably within ± 2%.

【0020】第一化合物半導体層の厚みl1 は 0.1
μm≦l1 ≦10μmであり、好ましくは、0.5 μm≦
1 ≦5 μmの範囲である。また半導体層の量子効果を
得るためには1μm以上が好ましい。第二化合物半導体
層の厚みl2 は通常第一化合物半導体層に準ずるが、好
ましい範囲として1μm以下、より好ましくは、0.5
μm以下、また0.1μm以下も好ましく用いられる。
また、第一及び第二化合物半導体層は、これらの化合物
半導体から選ばれた数種類からなる多層を形成していて
もよい。たとえば、第二化合物半導体層の上に第三の化
合物半導体層が形成されてもよい。第三化合物半導体層
は第二化合物半導体層に準ずる半導体絶縁層であり、そ
の厚みもl2 と同様である。該第二及び第三化合物半導
体層は半導体層の空気酸化を防ぎ、さらにパッシベーシ
ョンなどによるダメージに対するプロテクト効果があ
る。
The thickness l 1 of the first compound semiconductor layer is 0.1.
μm ≦ l 1 ≦ 10 μm, preferably 0.5 μm ≦
The range is l 1 ≦ 5 μm. In order to obtain the quantum effect of the semiconductor layer, the thickness is preferably 1 μm or more. The thickness l 2 of the second compound semiconductor layer is usually in accordance with the first compound semiconductor layer, but is preferably 1 μm or less, more preferably 0.5 μm or less.
μm or less and 0.1 μm or less are also preferably used.
Further, the first and second compound semiconductor layers may form a multilayer composed of several kinds selected from these compound semiconductors. For example, a third compound semiconductor layer may be formed on the second compound semiconductor layer. The third compound semiconductor layer is a semiconductor insulating layer pursuant to the second compound semiconductor layer, the thickness thereof is also the same as l 2. The second and third compound semiconductor layers prevent air oxidation of the semiconductor layer and have a protection effect against damage due to passivation or the like.

【0021】本発明の半導体層と第一及び第二化合物半
導体層によって形成される界面の結合種には、In−S
b,Ga−Sb,Ga−As,In−As,Al−A
s,Al−Sb,In−P,Ga−Pがある。この中で
もIn−Sbが好ましく用いられる。また該III 族層−
V族層の間に中間層が導入されていてもよい。図4に
は、このような界面結合種の部分を拡大した図を示す。
該界面結合種を形成するには、第一化合物半導体層と半
導体層の界面の場合は、まず第一化合物半導体層の成長
がおわると化合物半導体層から選ばれたV族(III 族)
のみを照射し、次に該V族(III 族)の照射をやめると
同時に半導体層を構成する結晶から選ばれたIII 族(V
族)のみを照射する。次に半導体層結晶の残りのIII 族
とV族の照射を開始し、半導体層を成長させる。また半
導体層と第二化合物半導体層の界面の場合は、半導体層
の成長が終了すると半導体層結晶から選ばれたIII 族
(V族)のみを照射する。つぎに該III 族(V族)の照
射をやめると同時に第二化合物半導体から選ばれたV族
(III 族)を照射する。そして第二化合物半導体の残り
の元素の照射を開始し、第二化合物半導体層を成長させ
る。該III 族及びV族の照射による界面層は、数原子層
だけ成長させるのが好ましく、1原子層だけ成長させる
のがより好ましい。
The bonding species at the interface formed by the semiconductor layer of the present invention and the first and second compound semiconductor layers include In-S
b, Ga-Sb, Ga-As, In-As, Al-A
s, Al-Sb, In-P, and Ga-P. Among them, In-Sb is preferably used. In addition, the group III layer
An intermediate layer may be introduced between the group V layers. FIG. 4 is an enlarged view of such an interfacial bonding species.
In order to form the interfacial bonding species, in the case of the interface between the first compound semiconductor layer and the semiconductor layer, first, when the growth of the first compound semiconductor layer ends, the group V (group III) selected from the compound semiconductor layer is used.
Irradiation, and then the irradiation of the group V (group III) is stopped, and at the same time, the group III (V) selected from the crystals constituting the semiconductor layer is irradiated.
(Tribe) only. Next, irradiation of the remaining group III and group V of the semiconductor layer crystal is started to grow the semiconductor layer. In the case of the interface between the semiconductor layer and the second compound semiconductor layer, when the growth of the semiconductor layer is completed, only the group III (group V) selected from the semiconductor layer crystal is irradiated. Next, the irradiation of the group III (group V) is stopped, and simultaneously the group V (group III) selected from the second compound semiconductors is irradiated. Then, irradiation with the remaining elements of the second compound semiconductor is started, and the second compound semiconductor layer is grown. The interface layer formed by the irradiation of the group III and group V is preferably grown by only a few atomic layers, and more preferably grown by only one atomic layer.

【0022】本発明の積層体を形成するために用いられ
る基板は、一般に単結晶を成長できるものであれば何で
もよく、GaAsの単結晶の半絶縁基板、Si単結晶基
板等は、好ましい例である。また、結晶を、成長させる
表面として、(100)面や(110)面、等はよく用
いられる。さらに、これらの結晶面から数度傾けてカッ
トされた表面が結晶成長性を向上させる為に用いられる
こともよく行われる。例えば、(100)面より2度オ
フした面は、好ましい例である。また、マイカなどの絶
縁性の基板を用いて磁気センサを製造する工程において
は、マイカ上に成長させた薄膜層を転写することも行わ
れる。即ち、作製された磁気センサにおいては、実質的
には基板が用いられていないこともある。
The substrate used to form the laminate of the present invention may be any substrate as long as it can grow a single crystal, and a GaAs single crystal semi-insulating substrate, a Si single crystal substrate, etc. are preferred examples. is there. Further, as a surface on which a crystal is grown, a (100) plane, a (110) plane, or the like is often used. Further, a surface cut at an angle of several degrees from these crystal planes is often used to improve crystal growth. For example, a plane turned off twice from the (100) plane is a preferable example. In the process of manufacturing a magnetic sensor using an insulating substrate such as mica, a thin film layer grown on mica is also transferred. That is, in the manufactured magnetic sensor, the substrate may not be used substantially.

【0023】また、本発明の積層体の製造法に於いて、
第一の化合物半導体層を形成する工程、半導体層を形成
する工程や第二の化合物半導体を形成する工程は、一般
に薄膜の単結晶の成長できる方法であれば何でも好い
が、分子線エピタキシー(MBE)法、や、有機金属気
相エピタキシー(MOVPE)法、原子層エピタキシー
(ALE)法などは特に好ましい方法である。
In the method for producing a laminate of the present invention,
The step of forming the first compound semiconductor layer, the step of forming the semiconductor layer, and the step of forming the second compound semiconductor are generally performed by any method capable of growing a single crystal of a thin film, but are preferably performed by molecular beam epitaxy (MBE). ), Metal organic vapor phase epitaxy (MOVPE), atomic layer epitaxy (ALE) and the like are particularly preferred methods.

【0024】さらに、半導体層を必要に応じて所要の形
状に加工する工程は、ウエットエッチングやドライエッ
チング、イオンミリングなどが用いられる。これらの方
法は、必要に応じて、第一、及び、第二化合物半導体層
を所要の形状に加工する目的にもまた好ましく用いられ
る。
Further, in the step of processing the semiconductor layer into a required shape as required, wet etching, dry etching, ion milling, or the like is used. These methods are also preferably used for the purpose of processing the first and second compound semiconductor layers into required shapes as required.

【0025】図5は本発明の積層体を用いて作成される
磁気センサの一例である磁気抵抗素子である。図5−
(a)は二端子磁気抵抗素子の断面図を示している。図
5−(b)は上面からみた図である。図5−(c)は三
端子の差動型の磁気抵抗素子を上面からみた図である。
10はショートバー電極である。このショートバー電極
は磁気抵抗効果を上げる効果があり、磁気感度をあげる
為に好ましく用いられる。図5のショートバー電極10
は半導体層3とオーム性接触をしており、普通は金属が
用いられる。
FIG. 5 shows a magnetoresistive element which is an example of a magnetic sensor produced using the laminate of the present invention. Fig. 5-
(A) is a sectional view of a two-terminal magnetoresistive element. FIG. 5- (b) is a diagram viewed from above. FIG. 5C is a diagram of the three-terminal differential type magnetoresistive element viewed from above.
Reference numeral 10 denotes a short bar electrode. This short bar electrode has the effect of increasing the magnetoresistance effect, and is preferably used for increasing the magnetic sensitivity. Short bar electrode 10 of FIG.
Has ohmic contact with the semiconductor layer 3 and is usually made of metal.

【0026】本発明の積層体を用いて作成される磁気セ
ンサは、センサの出力を増幅するためのSiICチップ
と一緒にパッケイジされてホールICや磁気抵抗IC等
の磁気センサとして用いられることも好ましく行われ
る。図6にこのような例を示した。11は磁気センサチ
ップを、12はSiICチップ、13はリード上のアイ
ランド部、14はリード、15はワイヤを、そして、1
6はモールド樹脂を示している。
The magnetic sensor produced by using the laminated body of the present invention is preferably packaged together with a SiIC chip for amplifying the output of the sensor and used as a magnetic sensor such as a Hall IC or a magnetoresistive IC. Done. FIG. 6 shows such an example. 11 is a magnetic sensor chip, 12 is a SiIC chip, 13 is an island portion on a lead, 14 is a lead, 15 is a wire, and 1
Reference numeral 6 denotes a mold resin.

【0027】以下に本発明を実施例により述べるが、本
発明はこれらの例のみに限定されるものではない。
Hereinafter, the present invention will be described with reference to examples, but the present invention is not limited to these examples.

【0028】(実施例1) 直径2インチのGaAs基板の表面にMBE法により、
第一化合物半導体層としてノンドープのAl0.8 Ga
0.2 As0.16Sb0.84を0.30μm成長させた。次に
半導体層としてSiドープInAsを0.25μm成長
させた。このInAs薄膜の電子移動度の値は1900
0cm2 /Vs、シート抵抗値は150Ω/□、電子濃
度0.88×1017cm-3であった。
Example 1 A GaAs substrate having a diameter of 2 inches was formed on the surface of a GaAs substrate by MBE.
Non-doped Al 0.8 Ga as the first compound semiconductor layer
0.2 As 0.16 Sb 0.84 was grown to 0.30 μm. Next, Si-doped InAs was grown as a semiconductor layer by 0.25 μm. The value of the electron mobility of this InAs thin film is 1900.
0 cm 2 / Vs, sheet resistance was 150 Ω / □, and electron concentration was 0.88 × 10 17 cm −3 .

【0029】該積層体の磁気センサとしての特性を調べ
るためホール素子を作成した。フォトリソグラフィー法
を用いて、GaAs基板上に形成された積層薄膜上に感
磁部となる部分を形成するためのレジストパターンを形
成した。引き続いて、H3 PO4 系のエッチング液によ
り不要部分をエッチングした後、レジストを除去した。
次に、ウエーハー全面にプラズマCVD法により、0.
2μmのSiN膜を形成した。該層上にフォトリソグラ
フィー法により、電極となる部分が開口部となっている
レジストパターンを形成した。次に反応性イオンエッチ
ングを使って、電極の形成される部分のSiNをエッチ
ングし、半導体層を露出させた。さらに真空蒸着法によ
り、AuGe(Au:Ge=88:12) 層を2000Å, Ni層を
500Å, Au層を3500Å連続蒸着し、通常のリフ
トオフ法により、ホール素子の電極パターンを得た。こ
うして、2インチのウエーハー上に多数のホール素子を
製作した。次に、ダイシングソーにより個々のホール素
子に切断した。この製作したホール素子のチップサイズ
は0.36mm×0.36mmであった。このホール素
子チップを、ダイボンドし、ワイヤーボンドし、つい
で、トランスファーモールドを行い、エポキシ樹脂によ
るモールドされたホール素子を製作した。膜特性は後出
の表1に、素子の特性は表2に示した。
A Hall element was prepared to examine the characteristics of the laminate as a magnetic sensor. Using a photolithography method, a resist pattern for forming a portion to be a magnetically sensitive portion was formed on the laminated thin film formed on the GaAs substrate. Subsequently, unnecessary portions were etched with an H 3 PO 4 type etching solution, and then the resist was removed.
Next, the entire surface of the wafer is subjected to plasma CVD by a plasma CVD method.
A 2 μm SiN film was formed. A resist pattern having openings serving as electrodes was formed on the layer by photolithography. Next, by using reactive ion etching, the portion of the SiN where the electrodes were to be formed was etched to expose the semiconductor layer. Furthermore, an AuGe (Au: Ge = 88: 12) layer was continuously deposited at 2000 °, a Ni layer at 500 ° and an Au layer at 3500 ° by a vacuum deposition method, and an electrode pattern of a Hall element was obtained by a usual lift-off method. Thus, a large number of Hall elements were manufactured on a 2-inch wafer. Next, each Hall element was cut by a dicing saw. The chip size of the manufactured Hall element was 0.36 mm × 0.36 mm. This Hall element chip was die-bonded and wire-bonded, and then transfer-molded to produce a Hall element molded with epoxy resin. The film characteristics are shown in Table 1 below, and the characteristics of the device are shown in Table 2.

【0030】表2に示したように、実施例1のホール素
子は定格入力電圧に於いて、500Gの磁束密度を持つ
磁界中で210mVという大きなホール出力電圧を有す
る。この値は、平均的なGaAsホール素子のホール出
力電圧の2倍以上の値である。また、ホール出力電圧の
温度特性を図7に示した。また、定電圧での、ホール出
力電圧の温度変化は100℃以上においても小さく優れ
た温度特性を示している。図8に示したように素子抵抗
値の温度変化が150℃まで極めて小さく、抵抗値の低
下も非常に小さい。さらに、標準的なミニモールド型で
モールドした場合の、熱放散の係数は2.3mW/℃程
度であり、従来は不可能な100〜150℃高温に於い
ても使用できることがわかった。また、低温側での使用
は−50℃でも問題はなく、広い温度範囲で信頼性のあ
ることがわかった。このように本発明の積層体を用いて
作製されたホール素子は、磁界でのホール出力電圧が大
きく即ち高感度であり、かつ高温まで使用でき、信頼性
も極めて高い。
As shown in Table 2, the Hall element of Example 1 has a large Hall output voltage of 210 mV in a magnetic field having a magnetic flux density of 500 G at a rated input voltage. This value is more than twice the average Hall output voltage of the GaAs Hall element. FIG. 7 shows the temperature characteristics of the Hall output voltage. Further, the temperature change of the Hall output voltage at a constant voltage is small even at 100 ° C. or more, indicating excellent temperature characteristics. As shown in FIG. 8, the temperature change of the element resistance value is extremely small up to 150 ° C., and the decrease of the resistance value is also very small. Furthermore, the coefficient of heat dissipation in the case of molding with a standard mini-mold mold is about 2.3 mW / ° C., indicating that it can be used even at a high temperature of 100 ° C. to 150 ° C., which was not possible conventionally. In addition, it was found that there was no problem with use on the low temperature side even at −50 ° C., and it was found that reliability was obtained over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0031】[0031]

【0032】[0032]

【0033】(実施例2) 直径2インチのGaAs基板の表面にMBE法により、
第一化合物半導体層としてノンドープのAl0.8 Ga
0.2 As0.16Sb0.84を0.30μm成長させた。次に
半導体層としてSiドープInAsを0.15μm成長
させた。このInAs薄膜の電子移動度の値は1900
0cm2 /Vs、シート抵抗値は230Ω/□、電子濃
度0.95×1017cm-3であった。
Example 2 A GaAs substrate having a diameter of 2 inches was formed on the surface of a GaAs substrate by MBE.
Non-doped Al 0.8 Ga as the first compound semiconductor layer
0.2 As 0.16 Sb 0.84 was grown to 0.30 μm. Next, Si-doped InAs was grown as a semiconductor layer by 0.15 μm. The value of the electron mobility of this InAs thin film is 1900.
0 cm 2 / Vs, a sheet resistance of 230Ω / □, it was electron concentration 0.95 × 10 17 cm -3.

【0034】以下、実施例1と同様にしてホール素子を
製作した。
Hereinafter, a Hall element was manufactured in the same manner as in Example 1.

【0035】膜特性は後出の表1に、素子の特性は表2
に示した。
Table 1 shows film properties, and Table 2 shows element properties.
It was shown to.

【0036】表2に示したように、実施例2のホール素
子は定格入力電圧に於いて、500Gの磁束密度を持つ
磁界中で260mVという大きなホール出力電圧を有す
る。この値は、平均的なGaAsホール素子のホール出
力電圧の2倍以上の値である。また、ホール出力電圧の
温度依存性は実施例1と同様の特性を示した。さらに、
素子抵抗値の温度依存性も実施例1と同様150℃まで
極めて小さかった。このように素子抵抗値の温度変化は
極めて小さく、また抵抗値の低下も非常に小さい。この
ため、定電圧で素子を使用した時に、過電流が流れて不
良となることもなく、高温での信頼性もよい。さらに低
温側での使用は−50℃でも問題はなく、広い温度範囲
で信頼性のあることがわかった。このように本発明の積
層体を用いて作製されたホール素子は、磁界でのホール
出力電圧が大きく即ち高感度で、かつ高温まで使用で
き、信頼性も極めて高い。
As shown in Table 2, the Hall element of Example 2 has a large Hall output voltage of 260 mV in a magnetic field having a magnetic flux density of 500 G at the rated input voltage. This value is more than twice the average Hall output voltage of the GaAs Hall element. Further, the temperature dependency of the Hall output voltage showed the same characteristics as those of the first embodiment. further,
The temperature dependence of the element resistance was extremely small up to 150 ° C. as in Example 1. Thus, the temperature change of the element resistance value is extremely small, and the decrease of the resistance value is also very small. For this reason, when the element is used at a constant voltage, no overcurrent flows and no failure occurs, and the reliability at high temperatures is good. Further, use at a low temperature side has no problem even at −50 ° C., and it has been found that it is reliable over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0037】(実施例3) 直径2インチのGaAs基板の表面にMBE法により、
第一化合物半導体層としてノンドープのAl0.8 Ga
0.2 As0.16Sb0.84を0.30μm成長させた。次に
半導体層としてSiドープInAsを0.10μm成長
させた。このInAs薄膜の電子移動度の値は1900
0cm2 /Vs、シート抵抗値は300Ω/□、電子濃
度1.1×1017cm-3であった。
(Example 3) A GaAs substrate having a diameter of 2 inches was formed on the surface of a GaAs substrate by MBE.
Non-doped Al 0.8 Ga as the first compound semiconductor layer
0.2 As 0.16 Sb 0.84 was grown to 0.30 μm. Next, Si-doped InAs was grown as a semiconductor layer by 0.10 μm. The value of the electron mobility of this InAs thin film is 1900.
0 cm 2 / Vs, sheet resistance value was 300 Ω / □, and electron concentration was 1.1 × 10 17 cm −3 .

【0038】以下、実施例1と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 1.

【0039】膜特性は後出の表1に、素子の特性は表2
に示した。
The film characteristics are shown in Table 1 below, and the device characteristics are shown in Table 2 below.
It was shown to.

【0040】表2に示したように、実施例3のホール素
子は定格入力電圧に於いて、500Gの磁束密度を持つ
磁界中で270mVという大きなホール出力電圧を有す
る。この値は、平均的なGaAsホール素子のホール出
力電圧の2倍以上の値である。また、ホール出力電圧の
温度依存性は実施例1と同様の特性を示した。さらに、
素子抵抗値の温度依存性も実施例1と同様150℃まで
極めて小さかった。このように素子抵抗値の温度変化は
極めて小さく、また抵抗値の低下も非常に小さい。この
ため、定電圧で素子を使用した時に、過電流が流れて不
良となることもなく、高温での信頼性もよい。さらに低
温側での使用は−50℃でも問題はなく、広い温度範囲
で信頼性のあることがわかった。このように本発明の積
層体を用いて作製されたホール素子は、磁界でのホール
出力電圧が大きく即ち高感度で、かつ高温まで使用で
き、信頼性も極めて高い。
As shown in Table 2, the Hall element of Example 3 has a large Hall output voltage of 270 mV in a magnetic field having a magnetic flux density of 500 G at a rated input voltage. This value is more than twice the average Hall output voltage of the GaAs Hall element. Further, the temperature dependency of the Hall output voltage showed the same characteristics as those of the first embodiment. further,
The temperature dependence of the element resistance was extremely small up to 150 ° C. as in Example 1. Thus, the temperature change of the element resistance value is extremely small, and the decrease of the resistance value is also very small. For this reason, when the element is used at a constant voltage, no overcurrent flows and no failure occurs, and the reliability at high temperatures is good. Further, use at a low temperature side has no problem even at −50 ° C., and it has been found that it is reliable over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0041】(比較例1) 実施例3と同様の方法により、ノンドープのAl0.8
0.2 As0.5 Sb0.5 を0.30μm成長させた。次
にノンドープInAsを0.10μm成長させた。この
InAs薄膜の表面モホロジーは悪く、シート抵抗値が
高すぎて電子移動度の測定は不可能であった。AlGa
AsSb層がInAsの格子定数からずれると結晶性の
良いInAs薄膜が得られないことが明らかとなった。
ホール素子化も不可能であった。
Comparative Example 1 A non-doped Al 0.8 G was obtained in the same manner as in Example 3.
a 0.2 As 0.5 Sb 0.5 was grown to 0.30 μm. Next, non-doped InAs was grown to 0.10 μm. The surface morphology of this InAs thin film was poor, and the sheet resistance was too high to measure the electron mobility. AlGa
It became clear that if the AsSb layer deviates from the lattice constant of InAs, an InAs thin film having good crystallinity cannot be obtained.
It was impossible to make a Hall element.

【0042】(実施例4) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.8 Ga0.2
As0.16Sb0.84を0.3μm成長させた。次に半導体
層としてSiドープInAsを0.10μm成長させ
た。次に、第二化合物半導体層としてノンドープのAl
0.8 Ga0.2 As0.16Sb0.84を500Å成長させ、さ
らにキャップ層としてGaAs0.16Sb0.84を100Å
成長させた。このInAs薄膜の電子移動度の値は21
000cm2 /Vs、シート抵抗値は280Ω/□、電
子濃度1.1×1017cm-3であった。
Example 4 A non-doped Al 0.8 Ga 0.2 as a first compound semiconductor layer was formed on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.16 Sb 0.84 was grown to 0.3 μm. Next, Si-doped InAs was grown as a semiconductor layer by 0.10 μm. Next, as a second compound semiconductor layer, non-doped Al
0.8 Ga 0.2 As 0.16 Sb 0.84 is grown at 500 °, and GaAs 0.16 Sb 0.84 is further grown at 100 ° as a cap layer.
Grew. The electron mobility value of this InAs thin film is 21
000 cm 2 / Vs, sheet resistance value was 280 Ω / □, and electron concentration was 1.1 × 10 17 cm −3 .

【0043】次に、フォトリソグラフィー法を用いて、
GaAs基板上に形成された積層薄膜上に感磁部となる
部分を形成するためのレジストパターンを形成した。引
き続いて、H3PO4系のエッチング液により不要部分を
エッチングした後、レジストを除去した。次に、ウエー
ハー全面にプラズマCVD法により、0.2μmのSi
N膜を形成した。該層上にフォトリソグラフィー法によ
り、電極となる部分が開口部となっているレジストパタ
ーンを形成した。次に反応性イオンエッチングを使っ
て、電極の形成される部分のSiNをエッチングした
後、HCl系のエッチング液により不要な部位にある第
二化合物半導体層とキャップ層を除去し、半導体層を露
出させた。さらに真空蒸着法により、AuGe(Au:Ge=8
8:12) 層を2000Å, Ni層を500Å ,Au層を3
500Å連続蒸着し、通常のリフトオフ法により、ホー
ル素子の電極パターンを形成した。こうして、2インチ
のウエーハー上に多数のホール素子を製作した。次に、
ダイシングソーにより個々のホール素子に切断した。こ
の製作したホール素子のチップサイズは0.36mm×
0.36mmであった。
Next, using photolithography,
On the laminated thin film formed on the GaAs substrate, a resist pattern for forming a portion to be a magnetically sensitive portion was formed. Subsequently, unnecessary portions were etched with an H 3 PO 4 type etching solution, and then the resist was removed. Next, 0.2 μm of Si was deposited on the entire surface of the wafer by plasma CVD.
An N film was formed. A resist pattern having openings serving as electrodes was formed on the layer by photolithography. Then, the reactive ion etching is used to etch the SiN where the electrode is to be formed, and then the unnecessary portions of the second compound semiconductor layer and the cap layer are removed with an HCl-based etchant to expose the semiconductor layer. I let it. Further, AuGe (Au: Ge = 8
8:12) 2000Å layer, 500Å Ni layer, 3 Au layer
The electrode pattern of the Hall element was formed by a continuous lift-off method at 500 ° continuous vapor deposition. Thus, a large number of Hall elements were manufactured on a 2-inch wafer. next,
Each Hall element was cut by a dicing saw. The chip size of this manufactured Hall element is 0.36mm ×
0.36 mm.

【0044】このホール素子チップを、ダイボンドし、
ワイヤーボンドし、ついで、トランスファーモールドを
行い、エポキシ樹脂によるモールドされたホール素子を
製作した。
This Hall element chip is die-bonded,
Wire bonding was performed, and then transfer molding was performed to manufacture a Hall element molded with epoxy resin.

【0045】膜特性は後出の表1に、素子の特性は表2
に示した。
The film characteristics are shown in Table 1 below, and the device characteristics are shown in Table 2 below.
It was shown to.

【0046】表2に示したように、実施例4のホール素
子は定格入力電圧に於いて、500Gの磁束密度を持つ
磁界中で309mVという大きなホール出力電圧を有す
る。この値は、平均的なGaAsホール素子のホール出
力電圧の3倍以上の値である。また、ホール出力電圧の
温度特性は実施例1と同じであり100℃以上に於いて
もよい温度特性を示した。素子抵抗値の温度依存性も実
施例1と同様であり、温度変化は極めて小さく、抵抗値
の低下も非常に小さかった。標準的なミニモールド型で
樹脂モールドした素子の、熱放散の係数は2.3mW/
℃程であり、この素子は、100〜150℃という従来
不可能である高温に於いても使用できることが明らかと
なった。このように本発明の積層体を用いて作製された
ホール素子は、磁界でのホール出力電圧が大きく即ち高
感度で、かつ高温まで使用でき、信頼性も極めて高い。
低温側での使用は−50℃でも問題はなく、広い温度範
囲で信頼性のあることがわかった。
As shown in Table 2, the Hall element of Example 4 has a large Hall output voltage of 309 mV in a magnetic field having a magnetic flux density of 500 G at a rated input voltage. This value is three times or more the average Hall output voltage of the GaAs Hall element. Further, the temperature characteristics of the Hall output voltage were the same as those in Example 1, and showed good temperature characteristics at 100 ° C. or higher. The temperature dependence of the element resistance was the same as in Example 1, the temperature change was extremely small, and the decrease in the resistance was very small. The coefficient of heat dissipation of an element molded with resin using a standard mini-mold type is 2.3 mW /
C., which indicates that the device can be used even at a high temperature of 100 to 150 ° C., which is not possible conventionally. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.
The use on the low temperature side has no problem even at −50 ° C., and it has been found that it is reliable over a wide temperature range.

【0047】(実施例5) 直径2インチのGaAs基板の表面にMBE法により、
第一化合物半導体層としてAl0.80Ga0.2 As0.32
0.68を0.30μm成長させた。次に半導体層として
SiドープIn0.8 Ga0.2 Asを0.10μm成長さ
せた。このIn0.8 Ga0.2 As薄膜の電子移動度の値
は15500cm2 /Vs、シート抵抗値は330Ω/
□、電子濃度1.22×1017cm-3であった。
(Example 5) A GaAs substrate having a diameter of 2 inches was formed on the surface of a GaAs substrate by MBE.
Al 0.80 Ga 0.2 As 0.32 S as first compound semiconductor layer
b 0.68 was grown to 0.30 μm. Next, Si-doped In 0.8 Ga 0.2 As was grown as a semiconductor layer by 0.10 μm. This In 0.8 Ga 0.2 As thin film has an electron mobility of 15500 cm 2 / Vs and a sheet resistance of 330 Ω / Vs.
□, the electron concentration was 1.22 × 10 17 cm −3 .

【0048】以下、実施例1と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 1.

【0049】膜特性は後出の表1に、素子の特性は表2
に示した。
The film characteristics are shown in Table 1 below, and the device characteristics are shown in Table 2
It was shown to.

【0050】表2に示したように、実施例5のホール素
子は定格入力電圧に於いて、500Gの磁束密度を持つ
磁界中で200mVという大きなホール出力電圧を有す
る。この値は、平均的なGaAsホール素子のホール出
力電圧の2倍以上の値である。また、ホール出力電圧の
温度特性を図9に示した。また、定電圧での、ホール出
力電圧の温度変化は100℃以上に於いても小さく、優
れた温度特性を示している。さらに、図10に示したよ
うに素子抵抗値の温度変化は150℃まで極めて小さ
く、抵抗値の低下も見られない。このため、定電圧で素
子を使用した時に、過電流が流れて不良となることもな
く、高温での信頼性もよい。従来不可能であった高温に
於いても使用できることが明らかとなった。さらに低温
側での使用は、−60℃でも問題はなく、広い温度範囲
で信頼性のあることがわかった。このように本発明の積
層体を用いて作製されたホール素子は、磁界でのホール
出力電圧が大きく即ち高感度で、かつ高温まで使用で
き、信頼性も極めて高い。またこの素子は、パワー消費
も少なく、特にGaAsホール素子と比べて、同じ感度
を得るのに半分の消費電力でよい。
As shown in Table 2, the Hall element of Example 5 has a large Hall output voltage of 200 mV in a magnetic field having a magnetic flux density of 500 G at the rated input voltage. This value is more than twice the average Hall output voltage of the GaAs Hall element. FIG. 9 shows the temperature characteristics of the Hall output voltage. Further, the temperature change of the Hall output voltage at a constant voltage is small even at 100 ° C. or more, indicating excellent temperature characteristics. Further, as shown in FIG. 10, the temperature change of the element resistance value is extremely small up to 150 ° C., and the resistance value does not decrease. For this reason, when the element is used at a constant voltage, no overcurrent flows and no failure occurs, and the reliability at high temperatures is good. It has become clear that it can be used even at high temperatures that were not possible before. Further, use at a low temperature side has no problem even at −60 ° C., and it has been found that the device is reliable over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability. This device also consumes less power, and requires only half the power consumption to obtain the same sensitivity, especially as compared to a GaAs Hall device.

【0051】(比較例2) 実施例5と同様に、ノンドープのAl0.8 Ga0.2 As
0.6 Sb0.4 を0.30μm成長させた。次にSiドー
プIn0.8 Ga0.2 Asを0.10μm成長させたが、
このIn0.8 Ga0.2 As薄膜の表面モホロジーは悪
く、電子移動度の測定は不可能であった。ホール素子化
も不可能であった。
Comparative Example 2 As in Example 5, undoped Al 0.8 Ga 0.2 As
0.6 Sb 0.4 was grown to 0.30 μm. Next, Si-doped In 0.8 Ga 0.2 As was grown to 0.10 μm.
The surface morphology of the In 0.8 Ga 0.2 As thin film was poor, and it was impossible to measure the electron mobility. It was impossible to make a Hall element.

【0052】(実施例6) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.8 Ga0.2
As0.23Sb0.77を0.3μm成長させた。次に半導体
層としてSiドープIn0.8 Ga0.2 Asを0.10μ
m成長させた。次に、第二化合物半導体層としてノンド
ープのAl0.8 Ga0.2 As0.23Sb0.77を500Å成
長させ、さらにキャップ層としてGaAs0.23Sb0.77
を100Å成長させた。このIn0.8 Ga0.2 As薄膜
の電子移動度の値は19000cm2 /Vs、シート抵
抗値は310Ω/□、電子濃度1.06×1017cm-3
であった。
Example 6 A non-doped Al 0.8 Ga 0.2 as a first compound semiconductor layer was formed on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.23 Sb 0.77 was grown to 0.3 μm. Next, as a semiconductor layer, Si-doped In 0.8 Ga 0.2 As is 0.10 μm.
m. Next, non-doped Al 0.8 Ga 0.2 As 0.23 Sb 0.77 is grown at 500 ° as a second compound semiconductor layer, and GaAs 0.23 Sb 0.77 is further formed as a cap layer.
Was grown 100 °. This In 0.8 Ga 0.2 As thin film has an electron mobility of 19000 cm 2 / Vs, a sheet resistance of 310 Ω / □, and an electron concentration of 1.06 × 10 17 cm −3.
Met.

【0053】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0054】膜特性は後出の表1に、素子の特性は表2
に示した。
Table 1 shows the film characteristics, and Table 2 shows the characteristics of the device.
It was shown to.

【0055】表2に示したように、実施例6のホール素
子は定格入力電圧に於いて、500Gの磁束密度を持つ
磁界中で240mVという大きなホール出力電圧を有す
る。この値は、平均的なGaAsホール素子のホール出
力電圧の2倍以上の値である。また、ホール出力電圧の
温度特性は実施例5と同じであり100℃以上に於いて
もよい温度特性を示した。素子抵抗値の温度依存性も実
施例5と同様であり、温度変化は極めて小さく、抵抗値
の低下も見られなかった。標準的なミニモールド型で樹
脂モールドした素子の、熱放散の係数は2.3mW/℃
程であり、この素子は、100〜150℃という従来不
可能である高温に於いても使用できることが明らかとな
った。このように本発明の積層体を用いて作製されたホ
ール素子は、磁界でのホール出力電圧が大きく即ち高感
度で、かつ高温まで使用でき、信頼性も極めて高い。低
温側での使用は−60℃でも問題はなく、広い温度範囲
で信頼性のあることがわかった。
As shown in Table 2, the Hall element of Example 6 has a large Hall output voltage of 240 mV in a magnetic field having a magnetic flux density of 500 G at a rated input voltage. This value is more than twice the average Hall output voltage of the GaAs Hall element. Further, the temperature characteristics of the Hall output voltage were the same as those in Example 5, and showed good temperature characteristics at 100 ° C. or higher. The temperature dependence of the element resistance was the same as in Example 5, the temperature change was extremely small, and no decrease in the resistance was observed. The coefficient of heat dissipation of a resin molded element with a standard mini-mold type is 2.3 mW / ° C.
It has been found that this device can be used even at a high temperature of 100 to 150 ° C., which is impossible conventionally. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability. The use on the low temperature side has no problem even at −60 ° C., and it has been found that it is reliable over a wide temperature range.

【0056】(実施例7) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.8 Ga0.2
As0.45Sb0.55を0.3μm成長させた。次に半導体
層としてSiドープIn0.65Ga0.36Asを0.10μ
m成長させた。次に、第二化合物半導体層としてノンド
ープのAl0.8 Ga0.2 As0.45Sb0.55を500Å成
長させ、さらにキャップ層としてGaAs0.45Sb0.55
を100Å成長させた。このIn0.65Ga0.35As薄膜
の電子移動度の値は13000cm2 /Vs、シート抵
抗値は380Ω/□、電子濃度1.26×1017cm-3
であった。
Example 7 A non-doped Al 0.8 Ga 0.2 was formed as a first compound semiconductor layer on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.45 Sb 0.55 was grown to 0.3 μm. Next, as a semiconductor layer, Si-doped In 0.65 Ga 0.36 As is 0.10 μm.
m. Next, a non-doped Al 0.8 Ga 0.2 As 0.45 Sb 0.55 was grown at 500 ° as a second compound semiconductor layer, and GaAs 0.45 Sb 0.55 was further formed as a cap layer.
Was grown 100 °. This In 0.65 Ga 0.35 As thin film has an electron mobility of 13000 cm 2 / Vs, a sheet resistance of 380 Ω / □, and an electron concentration of 1.26 × 10 17 cm -3.
Met.

【0057】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0058】膜特性は後出の表1に、素子の特性は表2
に示した。
Table 1 shows film characteristics, and Table 2 shows device characteristics.
It was shown to.

【0059】表2に示したように、実施例7のホール素
子は定格入力電圧に於いて、500Gの磁束密度を持つ
磁界中で195mVという大きなホール出力電圧を有す
る。この値は、平均的なGaAsホール素子のホール出
力電圧の2倍の値である。また、ホール出力電圧の温度
特性は実施例5と同じであり100℃以上に於いてもよ
い温度特性を示した。素子抵抗値の温度依存性も実施例
5と同様であり、温度変化は極めて小さく、抵抗値の低
下も見られなかった。標準的なミニモールド型で樹脂モ
ールドした素子の、熱放散の係数は2.3mW/℃程で
あり、この素子は、100〜150℃という従来不可能
である高温に於いても使用できることが明らかとなっ
た。このように本発明の積層体を用いて作製されたホー
ル素子は、磁界でのホール出力電圧が大きく即ち高感度
で、かつ高温まで使用でき、信頼性も極めて高い。低温
側での使用は−60℃でも問題はなく、広い温度範囲で
信頼性のあることがわかった。
As shown in Table 2, the Hall element of Example 7 has a large Hall output voltage of 195 mV in a magnetic field having a magnetic flux density of 500 G at the rated input voltage. This value is twice the average Hall output voltage of the GaAs Hall element. Further, the temperature characteristics of the Hall output voltage were the same as those in Example 5, and showed good temperature characteristics at 100 ° C. or higher. The temperature dependence of the element resistance was the same as in Example 5, the temperature change was extremely small, and no decrease in the resistance was observed. The coefficient of heat dissipation of a resin molded element using a standard mini-mold type is about 2.3 mW / ° C., and it is clear that this element can be used even at a high temperature of 100 to 150 ° C., which is not possible conventionally. It became. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability. The use on the low temperature side has no problem even at −60 ° C., and it has been found that it is reliable over a wide temperature range.

【0060】(実施例8) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.8 Ga0.2
As0.75Sb0.25を0.3μm成長させた。次に半導体
層としてSiドープIn0.3 Ga0.7 Asを0.10μ
m成長させた。次に、第二化合物半導体層としてノンド
ープのAl0.8 Ga0.2 As0.75Sb0.25を500Å成
長させ、さらにキャップ層としてGaAs0.75Sb0.25
を100Å成長させた。このIn0.3 Ga0.7 As薄膜
の電子移動度の値は9000cm2 /Vs、シート抵抗
値は420Ω/□、電子濃度1.65×1017cm-3
あった。
Example 8 A non-doped Al 0.8 Ga 0.2 as a first compound semiconductor layer was formed on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.75 Sb 0.25 was grown to 0.3 μm. Next, as a semiconductor layer, Si-doped In 0.3 Ga 0.7 As is 0.10 μm.
m. Next, a non-doped Al 0.8 Ga 0.2 As 0.75 Sb 0.25 is grown at 500 ° as a second compound semiconductor layer, and a GaAs 0.75 Sb 0.25
Was grown 100 °. The electron mobility of this In 0.3 Ga 0.7 As thin film was 9000 cm 2 / Vs, the sheet resistance was 420 Ω / □, and the electron concentration was 1.65 × 10 17 cm −3 .

【0061】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0062】膜特性は後出の表1に、素子の特性は表2
に示した。
Table 1 shows film characteristics, and Table 2 shows device characteristics.
It was shown to.

【0063】表2に示したように、実施例8のホール素
子は定格入力電圧に於いて、500Gの磁束密度を持つ
磁界中で140mVというホール出力電圧を有する。こ
の値は、平均的なGaAsホール素子のホール出力電圧
の約1.5倍の値である。また、ホール出力電圧の温度
特性は実施例5と同じであり100℃以上に於いてもよ
い温度特性を示した。素子抵抗値の温度依存性も実施例
5と同様であり、温度変化は極めて小さく、抵抗値の低
下も見られなかった。標準的なミニモールド型で樹脂モ
ールドした素子の、熱放散の係数は2.3mW/℃程で
あり、この素子は、100〜150℃という従来不可能
である高温に於いても使用できることが明らかとなっ
た。このように本発明の積層体を用いて作製されたホー
ル素子は、磁界でのホール出力電圧が大きく即ち高感度
で、かつ高温まで使用でき、信頼性も極めて高い。低温
側での使用は−60℃でも問題はなく、広い温度範囲で
信頼性のあることがわかった。
As shown in Table 2, the Hall element of Example 8 has a Hall output voltage of 140 mV in a magnetic field having a magnetic flux density of 500 G at a rated input voltage. This value is about 1.5 times the average Hall output voltage of the GaAs Hall element. Further, the temperature characteristics of the Hall output voltage were the same as those in Example 5, and showed good temperature characteristics at 100 ° C. or higher. The temperature dependence of the element resistance was the same as in Example 5, the temperature change was extremely small, and no decrease in the resistance was observed. The coefficient of heat dissipation of a resin molded element using a standard mini-mold type is about 2.3 mW / ° C., and it is clear that this element can be used even at a high temperature of 100 to 150 ° C., which is not possible conventionally. It became. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability. The use on the low temperature side has no problem even at −60 ° C., and it has been found that it is reliable over a wide temperature range.

【0064】(実施例9) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.8 In0.2
As0.3 Sb0.7 を0,3μm成長させた。次に半導体
層としてSiドープIn0.8 Ga0.2 As0.3 Sb0.7
を0.10μm成長させた。次に、第二化合物半導体層
としてノンドープのAl0.8 In0.2 As0.3 Sb0.7
を500Å成長させた。このIn0.8 Ga0.2 As0.3
Sb0.7薄膜の電子移動度の値は20000cm2 /V
s、シート抵抗値は270Ω/□、電子濃度1.15×
1017cm-3であった。
Example 9 A non-doped Al 0.8 In 0.2 as a first compound semiconductor layer was formed on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.3 Sb 0.7 was grown to 0.3 μm. Next, as a semiconductor layer, Si-doped In 0.8 Ga 0.2 As 0.3 Sb 0.7
Was grown 0.10 μm. Next, as a second compound semiconductor layer, non-doped Al 0.8 In 0.2 As 0.3 Sb 0.7
Was grown 500 °. This In 0.8 Ga 0.2 As 0.3
The electron mobility value of the Sb 0.7 thin film is 20000 cm 2 / V
s, sheet resistance value is 270Ω / □, electron concentration is 1.15 ×
It was 10 17 cm -3 .

【0065】次に、フォトリソグラフィー法を用いて、
GaAs基板上に形成された積層薄膜上に感磁部となる
部分を形成するためのレジストパターンを形成した。引
き続いて、H3PO4系のエッチング液により不要部分を
エッチングした後、レジストを除去した。次に、ウエー
ハー全面にプラズマCVD法により、0.2μmのSi
N膜を形成した。該層上にフォトリソグラフィー法によ
り、電極となる部分が開口部となっているレジストパタ
ーンを形成した。次に反応性イオンエッチングを使っ
て、電極の形成される部分のSiNをエッチングした
後、HCl系のエッチング液により不要な部位にある第
二化合物半導体層を除去し、半導体層を露出させた。さ
らに真空蒸着法により、AuGe(Au:Ge=88:12) 層を2
000Å, Ni層を500Å, Au層を3500Å連続
蒸着し、通常のリフトオフ法により、ホール素子の電極
パターンを形成した。こうして、2インチのウエーハー
上に多数のホール素子を製作した。次に、ダイシングソ
ーにより個々のホール素子に切断した。この製作したホ
ール素子のチップサイズは0.36mm×0.36mm
であった。
Next, using photolithography,
On the laminated thin film formed on the GaAs substrate, a resist pattern for forming a portion to be a magnetically sensitive portion was formed. Subsequently, unnecessary portions were etched with an H 3 PO 4 type etching solution, and then the resist was removed. Next, 0.2 μm of Si was deposited on the entire surface of the wafer by plasma CVD.
An N film was formed. A resist pattern having openings serving as electrodes was formed on the layer by photolithography. Next, the reactive ion etching was used to etch the SiN in the portion where the electrode was to be formed, and then the unnecessary portion of the second compound semiconductor layer was removed with an HCl-based etchant to expose the semiconductor layer. Further, two layers of AuGe (Au: Ge = 88: 12) were formed by vacuum evaporation.
An electrode layer of a Hall element was formed by a conventional lift-off method by successively depositing a 2,000-.ANG., Ni layer at 500.degree. And an Au layer at 3,500.degree. Thus, a large number of Hall elements were manufactured on a 2-inch wafer. Next, each Hall element was cut by a dicing saw. The chip size of this manufactured Hall element is 0.36 mm x 0.36 mm
Met.

【0066】このホール素子チップを、ダイボンドし、
ワイヤーボンドし、ついで、トランスファーモールドを
行い、エポキシ樹脂によるモールドされたホール素子を
製作した。
This Hall element chip is die-bonded,
Wire bonding was performed, and then transfer molding was performed to manufacture a Hall element molded with epoxy resin.

【0067】膜特性は後出の表1に、素子の特性は表2
に示した。
The film characteristics are shown in Table 1 below, and the device characteristics are shown in Table 2 below.
It was shown to.

【0068】表2に示したように、実施例9のホール素
子は定格入力電圧に於いて、500Gの磁束密度を持つ
磁界中で300mVというホール出力電圧を有する。こ
の値は、平均的なGaAsホール素子のホール出力電圧
より約3倍大きい値である。また、ホール出力電圧の温
度特性は実施例5と同じであり100℃以上に於いても
よい温度特性を示した。素子抵抗値の温度依存性も実施
例5と同様であり、温度変化は極めて小さく、抵抗値の
低下も見られなかった。標準的なミニモールド型で樹脂
モールドした素子の、熱放散の係数は2.3mW/℃程
であり、この素子は、100〜150℃という従来不可
能である高温に於いても使用できることが明らかとなっ
た。このように本発明の積層体を用いて作製されたホー
ル素子は、磁界でのホール出力電圧が大きく即ち高感度
で、かつ高温まで使用でき、信頼性も極めて高い。低温
側での使用は−60℃でも問題はなく、広い温度範囲で
信頼性のあることがわかった。
As shown in Table 2, the Hall element of the ninth embodiment has a Hall output voltage of 300 mV in a magnetic field having a magnetic flux density of 500 G at a rated input voltage. This value is about three times larger than the average Hall output voltage of the GaAs Hall element. Further, the temperature characteristics of the Hall output voltage were the same as those in Example 5, and showed good temperature characteristics at 100 ° C. or higher. The temperature dependence of the element resistance was the same as in Example 5, the temperature change was extremely small, and no decrease in the resistance was observed. The coefficient of heat dissipation of a resin molded element using a standard mini-mold type is about 2.3 mW / ° C., and it is clear that this element can be used even at a high temperature of 100 to 150 ° C., which is not possible conventionally. It became. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability. The use on the low temperature side has no problem even at −60 ° C., and it has been found that it is reliable over a wide temperature range.

【0069】(比較例3) 実施例9と同様にノンドープのAl0.8 In0.2 As
0.7 Sb0.3 を0.3μm成長させた。次にSiドープ
In0.8 Ga0.2 As0.3 Sb0.7 を0.10μm成長
させた。次に、ノンドープのAl0.8 In0.2 As0.7
Sb0.3 を500Å成長させた。このIn0.8 Ga0.2
As0.3 Sb0.7 薄膜の表面モホロジーは悪く、シート
抵抗値も非常に高く、電子移動度は測定できなかった。
ホール素子化は不可能であった。
(Comparative Example 3) As in Example 9, non-doped Al 0.8 In 0.2 As
0.7 Sb 0.3 was grown to 0.3 μm. Next, Si-doped In 0.8 Ga 0.2 As 0.3 Sb 0.7 was grown to 0.10 μm. Next, non-doped Al 0.8 In 0.2 As 0.7
Sb 0.3 was grown at 500 °. This In 0.8 Ga 0.2
The surface morphology of the As 0.3 Sb 0.7 thin film was poor, the sheet resistance was very high, and the electron mobility could not be measured.
It was impossible to make a Hall element.

【0070】(実施例10) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.8 In0.2
As0.05Sb0.95を0.3μm成長させた。次に半導体
層としてSiドープIn0.8 Ga0.2 As0.5 Sb0.5
を0.10μm成長させた。次に、第二化合物半導体層
としてノンドープのAl0.8 In0.2 As0.05Sb0.95
を500Å成長させた。このIn0.8 Ga0.2 As0.5
Sb0.5薄膜の電子移動度の値は21000cm2 /V
s、シート抵抗値は270Ω/□、電子濃度1.10×
1017cm-3であった。
Example 10 A non-doped Al 0.8 In 0.2 as a first compound semiconductor layer was formed on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.05 Sb 0.95 was grown to 0.3 μm. Next, as a semiconductor layer, Si-doped In 0.8 Ga 0.2 As 0.5 Sb 0.5
Was grown 0.10 μm. Next, a non-doped Al 0.8 In 0.2 As 0.05 Sb 0.95 is used as a second compound semiconductor layer.
Was grown 500 °. This In 0.8 Ga 0.2 As 0.5
The value of the electron mobility of the Sb 0.5 thin film is 21000 cm 2 / V
s, sheet resistance value is 270Ω / □, electron concentration is 1.10 ×
It was 10 17 cm -3 .

【0071】以下、実施例9と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 9.

【0072】膜特性は後出の表1に、素子の特性は表2
に示した。
The film characteristics are shown in Table 1 below, and the device characteristics are shown in Table 2 below.
It was shown to.

【0073】表2に示したように、実施例10のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で310mVというホール出力電圧を有する。
この値は、平均的なGaAsホール素子のホール出力電
圧より約3倍大きい値である。また、ホール出力電圧の
温度特性は実施例5と同じであり100℃以上に於いて
もよい温度特性を示した。素子抵抗値の温度依存性も実
施例5と同様であり、温度変化は極めて小さく、抵抗値
の低下も見られなかった。標準的なミニモールド型で樹
脂モールドした素子の、熱放散の係数は2.3mW/℃
程であり、この素子は、100〜150℃という従来不
可能である高温に於いても使用できることが明らかとな
った。このように本発明の積層体を用いて作製されたホ
ール素子は、磁界でのホール出力電圧が大きく即ち高感
度で、かつ高温まで使用でき、信頼性も極めて高い。低
温側での使用は−60℃でも問題はなく、広い温度範囲
で信頼性のあることがわかった。
As shown in Table 2, the Hall element of Example 10 has a Hall output voltage of 310 mV in a magnetic field having a magnetic flux density of 500 G at a rated input voltage.
This value is about three times larger than the average Hall output voltage of the GaAs Hall element. Further, the temperature characteristics of the Hall output voltage were the same as those in Example 5, and showed good temperature characteristics at 100 ° C. or higher. The temperature dependence of the element resistance was the same as in Example 5, the temperature change was extremely small, and no decrease in the resistance was observed. The coefficient of heat dissipation of a resin molded element with a standard mini-mold type is 2.3 mW / ° C.
It has been found that this device can be used even at a high temperature of 100 to 150 ° C., which is impossible conventionally. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability. The use on the low temperature side has no problem even at −60 ° C., and it has been found that it is reliable over a wide temperature range.

【0074】(実施例11) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.4 In0.6
As0.05Sb0.95を0.3μm成長させた。次に半導体
層としてSiドープIn0.8 Ga0.2 As0.2 Sb0.8
を0.10μm成長させた。次に、第二化合物半導体層
としてノンドープのAl0.4 In0.6 As0.05Sb0.95
を500Å成長させた。このIn0.8 Ga0.2 As0.2
Sb0.8薄膜の電子移動度の値は21000cm2 /V
s、シート抵抗値は250Ω/□、電子濃度1.19×
1017cm-3であった。
Example 11 A non-doped Al 0.4 In 0.6 as a first compound semiconductor layer was formed on a surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.05 Sb 0.95 was grown to 0.3 μm. Next, as a semiconductor layer, Si-doped In 0.8 Ga 0.2 As 0.2 Sb 0.8
Was grown 0.10 μm. Next, as a second compound semiconductor layer, a non-doped Al 0.4 In 0.6 As 0.05 Sb 0.95
Was grown 500 °. This In 0.8 Ga 0.2 As 0.2
The electron mobility value of the Sb 0.8 thin film is 21000 cm 2 / V
s, sheet resistance 250Ω / □, electron concentration 1.19 ×
It was 10 17 cm -3 .

【0075】以下、実施例9と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 9.

【0076】膜特性は後出の表1に、素子の特性は表2
に示した。
Table 1 shows film characteristics, and Table 2 shows device characteristics.
It was shown to.

【0077】表2に示したように、実施例11のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で305mVというホール出力電圧を有する。
この値は、平均的なGaAsホール素子のホール出力電
圧より約3倍大きい値である。また、ホール出力電圧の
温度特性は実施例5と同じであり100℃以上に於いて
もよい温度特性を示した。素子抵抗値の温度依存性も実
施例5と同様であり、温度変化は極めて小さく、抵抗値
の低下も見られなかった。標準的なミニモールド型で樹
脂モールドした素子の、熱放散の係数は2.3mW/℃
程であり、この素子は、100〜150℃という従来不
可能である高温に於いても使用できることが明らかとな
った。このように本発明の積層体を用いて作製されたホ
ール素子は、磁界でのホール出力電圧が大きく即ち高感
度で、かつ高温まで使用でき、信頼性も極めて高い。低
温側での使用は−60℃でも問題はなく、広い温度範囲
で信頼性のあることがわかった。
As shown in Table 2, the Hall element of Example 11 has a Hall output voltage of 305 mV in a magnetic field having a magnetic flux density of 500 G at a rated input voltage.
This value is about three times larger than the average Hall output voltage of the GaAs Hall element. Further, the temperature characteristics of the Hall output voltage were the same as those in Example 5, and showed good temperature characteristics at 100 ° C. or higher. The temperature dependence of the element resistance was the same as in Example 5, the temperature change was extremely small, and no decrease in the resistance was observed. The coefficient of heat dissipation of a resin molded element with a standard mini-mold type is 2.3 mW / ° C.
It has been found that this device can be used even at a high temperature of 100 to 150 ° C., which is impossible conventionally. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability. The use on the low temperature side has no problem even at −60 ° C., and it has been found that it is reliable over a wide temperature range.

【0078】(実施例12) 量子効果を利用したホール素子を得る目的で、直径2イ
ンチのGaAs基板の表面にMBE法により第一化合物
半導体層としてノンドープのAl0.8 Ga0.2As0.16
Sb0.84を1.0μm成長させた。次に半導体層として
ノンドープInAsを150Å成長させた。次に、第二
化合物半導体層としてノンドープのAl0.8 Ga0.2
0.16Sb0.84を500Å成長させ、さらにキャップ層
としてGaAs0.16Sb0.84を100Å成長させた。こ
のInAs薄膜の電子移動度の値は15000cm2
Vs、シート抵抗値は200Ω/□、電子濃度1.39
×1018cm-3であった。この薄膜は量子井戸を形成し
ていることも確認された。
Example 12 In order to obtain a Hall element utilizing the quantum effect, a non-doped Al 0.8 Ga 0.2 As 0.16 was formed as a first compound semiconductor layer on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
Sb 0.84 was grown to 1.0 μm. Next, non-doped InAs was grown as a semiconductor layer by 150 °. Next, non-doped Al 0.8 Ga 0.2 A is used as the second compound semiconductor layer.
s 0.16 Sb 0.84 was grown at 500 ° and GaAs 0.16 Sb 0.84 was grown at 100 ° as a cap layer. The electron mobility value of this InAs thin film was 15000 cm 2 /
Vs, sheet resistance 200Ω / □, electron concentration 1.39
× 10 18 cm -3 . It was also confirmed that this thin film formed a quantum well.

【0079】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0080】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows film properties, and Table 4 shows element properties.
It was shown to.

【0081】表4に示したように、実施例12のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で220mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の2倍以上の値である。また、ホール出力電圧
の温度特性を図11に示した。定電圧での、ホール出力
電圧の温度変化は100℃以上においても小さく優れた
温度特性を示している。図12に示したように、素子抵
抗値の温度変化は150℃程度まで全く低下することも
なく、優れた温度特性を有していることがわかった。こ
のため定電圧で素子を使用した時に、過電流が流れて不
良となることもなく、高温での信頼性もよい。標準的な
ミニモールド型で樹脂モールドして製作した素子は、熱
放散の係数は2.3mW/℃程であり、この素子は、1
00〜150℃という従来不可能である高温に於いても
使用できることが明らかとなった。また、低温側での使
用は、−50℃でも問題はなく、広い温度範囲で信頼性
のあることがわかった。このように本発明の積層体を用
いて作製されたホール素子は、磁界でのホール出力電圧
が大きく即ち高感度で、かつ高温まで使用でき、信頼性
も極めて高い。
As shown in Table 4, the Hall element of Example 12 has a large Hall output voltage of 220 mV in a magnetic field having a magnetic flux density of 500 G at the rated input voltage. This value is more than twice the average Hall output voltage of the GaAs Hall element. FIG. 11 shows the temperature characteristics of the Hall output voltage. The temperature change of the Hall output voltage at a constant voltage is small even at 100 ° C. or higher, indicating excellent temperature characteristics. As shown in FIG. 12, the temperature change of the element resistance value did not drop to about 150 ° C. at all, indicating that the device had excellent temperature characteristics. For this reason, when the element is used at a constant voltage, no overcurrent flows and no failure occurs, and the reliability at a high temperature is good. The element manufactured by resin molding with a standard mini-mold type has a coefficient of heat dissipation of about 2.3 mW / ° C.
It has been clarified that it can be used even at a conventionally impossible high temperature of 00 to 150 ° C. In addition, it was found that use at a low temperature side did not cause any problem even at −50 ° C., and it was found that the film was reliable over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0082】(比較例4) 実施例12と同様に、直径2インチのGaAs基板の表
面にノンドープのAl0.8 Ga0.2 As0.5 Sb0.5
1.0μm成長させた。次にノンドープInAsを15
0Å成長させた。次に、ノンドープのAl0.8 Ga0.2
As0.5 Sb0.5 を500Å成長させ、さらにキャップ
層としてGaAs0.5 Sb0.5 を100Å成長させた。
成長薄膜の表面モホロジーは、少しの曇りがみられ、こ
のInAs薄膜の電子移動度の値は2300cm2 /V
s、シート抵抗値は1030Ω/□、電子濃度は、1.
75×1018cm-3であった。実施例4と同様の方法に
よりホール素子を作製したが、そのホール出力電圧は、
35mVと小さく、入力抵抗は2kΩと非常に高かっ
た。また、温度特性についてもホール出力電圧、入力抵
抗ともに温度変化が大きく、高温部での入力抵抗値の低
下も大きかった。
Comparative Example 4 As in Example 12, non-doped Al 0.8 Ga 0.2 As 0.5 Sb 0.5 was grown to 1.0 μm on the surface of a GaAs substrate having a diameter of 2 inches. Next, non-doped InAs is
Grow 0 °. Next, non-doped Al 0.8 Ga 0.2
As 0.5 Sb 0.5 was grown at 500 °, and GaAs 0.5 Sb 0.5 was grown at 100 ° as a cap layer.
The surface morphology of the grown thin film is slightly cloudy, and the electron mobility value of this InAs thin film is 2300 cm 2 / V
s, sheet resistance value is 1030Ω / □, electron concentration is 1.
It was 75 × 10 18 cm −3 . A Hall element was manufactured in the same manner as in Example 4, but the Hall output voltage was
The input resistance was as small as 35 mV and as high as 2 kΩ. As for the temperature characteristics, the Hall output voltage and the input resistance both changed greatly in temperature, and the input resistance in the high-temperature portion was greatly reduced.

【0083】(実施例13) 量子効果を利用したホール素子を得る目的で、直径2イ
ンチのGaAs基板の表面にMBE法により第一化合物
半導体層としてノンドープのAl0.8 Ga0.2As0.16
Sb0.84を1.0μm成長させた。次に半導体層として
ノンドープInAsを200Å成長させた。次に、第二
化合物半導体層としてノンドープのAl0.8 Ga0.2
0.16Sb0.84を500Å成長させ、さらにキャップ層
としてGaAs0.16Sb0.84を100Å成長させた。こ
のInAs薄膜の電子移動度の値は15000cm2
Vs、シート抵抗値は215Ω/□、電子濃度0.97
×1018cm-3であった。この薄膜は量子井戸を形成し
ていることも確認された。
Example 13 In order to obtain a Hall element utilizing the quantum effect, a non-doped Al 0.8 Ga 0.2 As 0.16 was formed as a first compound semiconductor layer on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
Sb 0.84 was grown to 1.0 μm. Next, non-doped InAs was grown to 200 [deg.] As a semiconductor layer. Next, non-doped Al 0.8 Ga 0.2 A is used as the second compound semiconductor layer.
s 0.16 Sb 0.84 was grown at 500 ° and GaAs 0.16 Sb 0.84 was grown at 100 ° as a cap layer. The electron mobility value of this InAs thin film was 15000 cm 2 /
Vs, sheet resistance value is 215Ω / □, electron concentration is 0.97
× 10 18 cm -3 . It was also confirmed that this thin film formed a quantum well.

【0084】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0085】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows film characteristics, and Table 4 shows device characteristics.
It was shown to.

【0086】表4に示したように、実施例13のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で225mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の2倍以上の値である。また、ホール出力電圧
の温度変化は実施例12と同様に小さく、また素子抵抗
値の温度変化も実施例12と同様に150℃程度まで全
く低下することもなく、温度依存性に優れていることが
わかった。標準的なミニモールド型で樹脂モールドして
製作した素子は、熱放散の係数は2.3mW/℃程であ
り、この素子は、100〜150℃という従来不可能で
ある高温に於いても使用できることが明らかとなった。
また、低温側での使用は−50℃でも問題はなく、広い
温度範囲で信頼性のあることがわかった。このように本
発明の積層体を用いて作製されたホール素子は、磁界で
のホール出力電圧が大きく即ち高感度で、かつ高温まで
使用でき、信頼性も極めて高い。
As shown in Table 4, the Hall element of Example 13 has a large Hall output voltage of 225 mV in a magnetic field having a magnetic flux density of 500 G at the rated input voltage. This value is more than twice the average Hall output voltage of the GaAs Hall element. Further, the temperature change of the Hall output voltage is small as in the twelfth embodiment, and the temperature change of the element resistance does not drop at all to about 150 ° C. as in the twelfth embodiment, and is excellent in temperature dependency. I understood. The element manufactured by resin molding with a standard mini-mold type has a coefficient of heat dissipation of about 2.3 mW / ° C. This element can be used even at a high temperature of 100 to 150 ° C, which is impossible conventionally. It became clear what we could do.
In addition, it was found that there was no problem with use on the low temperature side even at −50 ° C., and it was found that reliability was obtained over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0087】(実施例14) 量子効果を利用したホール素子を得る目的で、直径2イ
ンチのGaAs基板の表面にMBE法により第一化合物
半導体層としてノンドープのAl0.8 Ga0.2As0.16
Sb0.84を1.0μm成長させた。次に半導体層として
ノンドープInAsを300Å成長させた。次に、第二
化合物半導体層としてノンドープのAl0.8 Ga0.2
0.16Sb0.84を500Å成長させ、さらにキャップ層
としてGaAs0.16Sb0.84を100Å成長させた。こ
のInAs薄膜の電子移動度の値は15000cm2
Vs、シート抵抗値は250Ω/□、電子濃度0.56
×1018cm-3であった。
Example 14 In order to obtain a Hall element utilizing the quantum effect, a non-doped Al 0.8 Ga 0.2 As 0.16 was formed as a first compound semiconductor layer on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
Sb 0.84 was grown to 1.0 μm. Next, non-doped InAs was grown at 300 ° as a semiconductor layer. Next, non-doped Al 0.8 Ga 0.2 A is used as the second compound semiconductor layer.
s 0.16 Sb 0.84 was grown at 500 ° and GaAs 0.16 Sb 0.84 was grown at 100 ° as a cap layer. The electron mobility value of this InAs thin film was 15000 cm 2 /
Vs, sheet resistance value is 250Ω / □, electron concentration is 0.56
× 10 18 cm -3 .

【0088】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0089】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows film characteristics, and Table 4 shows device characteristics.
It was shown to.

【0090】表4に示したように、実施例14のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で210mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の2倍以上の値である。また、ホール出力電圧
の温度変化は実施例12と同様の特性を示した。また素
子抵抗値の温度変化も実施例12と同様に150℃を越
えても抵抗値の低下の見られず、耐熱性もきわめてよ
い。この素子は、100〜150℃という従来不可能で
ある高温に於いても使用できることが明らかとなった。
また、低温側での使用は−50℃でも問題はなく、広い
温度範囲で信頼性のあることがわかった。このように本
発明の積層体を用いて作製されたホール素子は、磁界で
のホール出力電圧が大きく即ち高感度で、かつ高温まで
使用でき、信頼性も極めて高い。
As shown in Table 4, the Hall element of Example 14 has a large Hall output voltage of 210 mV in a magnetic field having a magnetic flux density of 500 G at the rated input voltage. This value is more than twice the average Hall output voltage of the GaAs Hall element. Further, the temperature change of the Hall output voltage showed the same characteristics as those of Example 12. Further, even if the temperature change of the element resistance value exceeds 150 ° C. as in Example 12, the resistance value does not decrease and the heat resistance is extremely good. It has been found that this device can be used even at a high temperature of 100 to 150 ° C., which is impossible conventionally.
In addition, it was found that there was no problem with use on the low temperature side even at −50 ° C., and it was found that reliability was obtained over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0091】(実施例15) 量子効果を利用したホール素子を得る目的で、直径2イ
ンチのGaAs基板の表面にMBE法により第一化合物
半導体層としてノンドープのAl0.8 Ga0.2As0.16
Sb0.84を1.0μm成長させた。次に半導体層として
ノンドープInAsを100Å成長させた。次に、第二
化合物半導体層としてノンドープのAl0.8 Ga0.2
0.16Sb0.84を500Å成長させ、さらにキャップ層
としてGaAs0.16Sb0.84を100Å成長させた。こ
のInAs薄膜の電子移動度の値は14000cm2
Vs、シート抵抗値は220Ω/□、電子濃度2.03
×1018cm-3であった。この薄膜は量子井戸を形成し
ていることも確認された。
Example 15 For the purpose of obtaining a Hall element utilizing the quantum effect, a non-doped Al 0.8 Ga 0.2 As 0.16 was formed as a first compound semiconductor layer on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
Sb 0.84 was grown to 1.0 μm. Next, non-doped InAs was grown as a semiconductor layer by 100 °. Next, non-doped Al 0.8 Ga 0.2 A is used as the second compound semiconductor layer.
s 0.16 Sb 0.84 was grown at 500 ° and GaAs 0.16 Sb 0.84 was grown at 100 ° as a cap layer. The electron mobility value of this InAs thin film is 14000 cm 2 /
Vs, sheet resistance 220 Ω / □, electron density 2.03
× 10 18 cm -3 . It was also confirmed that this thin film formed a quantum well.

【0092】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0093】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows the film characteristics, and Table 4 shows the device characteristics.
It was shown to.

【0094】表4に示したように、実施例15のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で170mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の2倍の値である。また、ホール出力電圧の温
度変化は実施例12と同様であり、100℃以上におい
ても優れた温度特性を示した。また素子抵抗値の温度変
化も実施例12と同様に150℃を越えても抵抗値の低
下の見られず、耐熱性もきわめてよい。この素子は、1
00〜150℃という従来不可能である高温に於いても
使用できることが明らかとなった。また、低温側での使
用は−50℃でも問題はなく、広い温度範囲で信頼性の
あることがわかった。このように本発明の積層体を用い
て作製されたホール素子は、磁界でのホール出力電圧が
大きく即ち高感度で、かつ高温まで使用でき、信頼性も
極めて高い。
As shown in Table 4, the Hall element of Example 15 has a large Hall output voltage of 170 mV in a magnetic field having a magnetic flux density of 500 G at the rated input voltage. This value is twice the average Hall output voltage of the GaAs Hall element. Further, the temperature change of the Hall output voltage was the same as that in Example 12, and excellent temperature characteristics were exhibited even at 100 ° C. or more. Further, even if the temperature change of the element resistance value exceeds 150 ° C. as in Example 12, the resistance value does not decrease and the heat resistance is extremely good. This element is 1
It has been clarified that it can be used even at a conventionally impossible high temperature of 00 to 150 ° C. In addition, it was found that there was no problem with use on the low temperature side even at −50 ° C., and it was found that reliability was obtained over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0095】(実施例16) 量子効果を利用したホール素子を得る目的で、直径2イ
ンチのGaAs基板の表面にMBE法により第一化合物
半導体層としてノンドープのAl0.8 Ga0.2As0.23
Sb0.77を1.0μm成長させた。次に半導体層として
ノンドープIn0.9 Ga0.1 Asを150Å成長させ
た。次に、第二化合物半導体層としてノンドープのAl
0.8 Ga0.2 As0.23Sb0.77を500Å成長させ、さ
らにキャップ層としてGaAs0.23Sb0.77を100Å
成長させた。このIn0.9 Ga0.1As薄膜の電子移動
度の値は14000cm2 /Vs、シート抵抗値は30
0Ω/□、電子濃度0.99×1018cm-3であった。
この薄膜は量子井戸を形成していることも確認された。
Example 16 For the purpose of obtaining a Hall element utilizing the quantum effect, a non-doped Al 0.8 Ga 0.2 As 0.23 was formed as a first compound semiconductor layer on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
Sb 0.77 was grown 1.0 μm. Next, non-doped In 0.9 Ga 0.1 As was grown as a semiconductor layer by 150 °. Next, as a second compound semiconductor layer, non-doped Al
0.8 Ga 0.2 As 0.23 Sb 0.77 is grown at 500 °, and GaAs 0.23 Sb 0.77 is further grown at 100 ° as a cap layer.
Grew. This In 0.9 Ga 0.1 As thin film has an electron mobility of 14000 cm 2 / Vs and a sheet resistance of 30.
It was 0 Ω / □ and the electron concentration was 0.99 × 10 18 cm −3 .
It was also confirmed that this thin film formed a quantum well.

【0096】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0097】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows film characteristics, and Table 4 shows device characteristics.
It was shown to.

【0098】表4に示したように、実施例16のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で215mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の2倍の値である。また、ホール出力電圧の温
度変化は実施例12と同様の特性を示した。さらに素子
抵抗値の温度依存性も実施例12と同様150℃程度ま
で極めて小さく、しかも抵抗値の低下も見られず、優れ
た温度特性を有していることがわかった。このように素
子抵抗値の温度変化は極めて小さい為、標準的なミニモ
ールド型で樹脂モールドして製作した素子は、熱放散の
係数は2.3mW/℃程度であり、従来不可能であった
高温に於いても使用できることが明らかとなった。ま
た、低温側での使用は、−50℃でも問題はなく、広い
温度範囲で信頼性のあることがわかった。このように本
発明の積層体を用いて作製されたホール素子は、磁界で
のホール出力電圧が大きく即ち高感度で、かつ高温まで
使用でき、信頼性も極めて高い。
As shown in Table 4, the Hall element of Example 16 has a large Hall output voltage of 215 mV at a rated input voltage in a magnetic field having a magnetic flux density of 500 G. This value is twice the average Hall output voltage of the GaAs Hall element. Further, the temperature change of the Hall output voltage showed the same characteristics as those of Example 12. Further, the temperature dependence of the element resistance value was extremely small up to about 150 ° C. as in Example 12, and the resistance value did not decrease, indicating that the device had excellent temperature characteristics. As described above, since the temperature change of the element resistance value is extremely small, an element manufactured by resin molding using a standard mini-mold type has a heat dissipation coefficient of about 2.3 mW / ° C., which was conventionally impossible. It has been found that it can be used even at high temperatures. In addition, it was found that use at a low temperature side did not cause any problem even at −50 ° C., and it was found that the film was reliable over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0099】(実施例17) 量子効果を利用したホール素子を得る目的で、直径2イ
ンチのGaAs基板の表面にMBE法により第一化合物
半導体層としてノンドープのAl0.8 Ga0.2As0.32
Sb0.68を1.0μm成長させた。次に半導体層として
ノンドープIn0.8 Ga0.2 Asを150Å成長させ
た。次に、第二化合物半導体層としてノンドープのAl
0.8 Ga0.2 As0.32Sb0.68を500Å成長させ、さ
らにキャップ層としてGaAs0.32Sb0.68を100Å
成長させた。このIn0.8 Ga0.2As薄膜の電子移動
度の値は13000cm2 /Vs、シート抵抗値は32
0Ω/□、電子濃度1.00×1018cm-3であった。
この薄膜は量子井戸を形成していることも確認された。
Example 17 For the purpose of obtaining a Hall element utilizing the quantum effect, a non-doped Al 0.8 Ga 0.2 As 0.32 was formed as a first compound semiconductor layer on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
Sb 0.68 was grown 1.0 μm. Next, non-doped In 0.8 Ga 0.2 As was grown at 150 ° as a semiconductor layer. Next, as a second compound semiconductor layer, non-doped Al
0.8 Ga 0.2 As 0.32 Sb 0.68 is grown at 500 °, and GaAs 0.32 Sb 0.68 is further grown at 100 ° as a cap layer.
Grew. The In 0.8 Ga 0.2 As thin film has an electron mobility of 13000 cm 2 / Vs and a sheet resistance of 32.
It was 0 Ω / □ and the electron concentration was 1.00 × 10 18 cm −3 .
It was also confirmed that this thin film formed a quantum well.

【0100】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0101】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows the film characteristics, and Table 4 shows the device characteristics.
It was shown to.

【0102】表4に示したように、実施例17のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で205mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の2倍の値である。また、ホール出力電圧の温
度特性を図13に示した。定電圧での、ホール出力電圧
の温度変化は100℃以上においても小さく優れた温度
特性を示している。図14に示したように、素子抵抗値
の温度変化は180℃程度まで全く低下することもな
く、優れた温度特性を有していることがわかった。標準
的なミニモールド型で樹脂モールドして製作した素子
は、熱放散の係数は2.3mW/℃程であり、この素子
は、100〜180℃という従来不可能である高温に於
いても使用できることが明らかとなった。また、低温側
での使用は、−60℃でも問題はなく、広い温度範囲で
信頼性のあることがわかった。このように本発明の積層
体を用いて作製されたホール素子は、磁界でのホール出
力電圧が大きく即ち高感度で、かつ高温まで使用でき、
信頼性も極めて高い。
As shown in Table 4, the Hall element of Example 17 has a large Hall output voltage of 205 mV in a magnetic field having a magnetic flux density of 500 G at a rated input voltage. This value is twice the average Hall output voltage of the GaAs Hall element. FIG. 13 shows the temperature characteristics of the Hall output voltage. The temperature change of the Hall output voltage at a constant voltage is small even at 100 ° C. or higher, indicating excellent temperature characteristics. As shown in FIG. 14, the temperature change of the element resistance did not decrease at all to about 180 ° C., indicating that the element had excellent temperature characteristics. The element manufactured by resin molding with a standard mini-mold type has a coefficient of heat dissipation of about 2.3 mW / ° C. This element can be used even at a high temperature of 100 to 180 ° C, which is impossible conventionally. It became clear what we could do. In addition, it was found that the use on the low temperature side did not cause any problem even at −60 ° C., and it was found that it was reliable over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, and can be used up to high temperatures,
The reliability is extremely high.

【0103】(比較例5) 実施例17と同様に、直径2インチのGaAs基板の表
面にノンドープのAl0.8 Ga0.2 As0.6 Sb0.4
1.0μm成長させた。次にノンドープIn0.8 Ga
0.2 Asを150Å成長させた。次に、ノンドープのA
0.8 Ga0.2 As0.6 Sb0.4 を500Å成長させ、
さらにキャップ層としてGaAs0.6 Sb0.4 を100
Å成長させた。成長薄膜の表面モホロジーは、少しの曇
りがみられ、このIn0.8 Ga0.2 As薄膜の電子移動
度の値は2000cm2 /Vs、シート抵抗値は110
0Ω/□、電子濃度は、1.89×1018cm-3であっ
た。実施例4と同様の方法によりホール素子を作製した
が、そのホール出力電圧は、30mVと小さく、入力抵
抗は2.2kΩと非常に高かった。また温度特性につい
てもホール出力電圧、入力抵抗ともに温度変化が大き
く、高温部での入力抵抗値の低下も大きかった。
Comparative Example 5 In the same manner as in Example 17, a non-doped Al 0.8 Ga 0.2 As 0.6 Sb 0.4 was grown to 1.0 μm on the surface of a GaAs substrate having a diameter of 2 inches. Next, non-doped In 0.8 Ga
0.2 As was grown at 150 °. Next, the non-doped A
l 0.8 Ga 0.2 As 0.6 Sb 0.4 is grown at 500 °
Further, GaAs 0.6 Sb 0.4 is added as a cap layer to 100
ÅGrowed. The surface morphology of the grown thin film is slightly cloudy. The electron mobility of the In 0.8 Ga 0.2 As thin film is 2000 cm 2 / Vs, and the sheet resistance is 110.
0 Ω / □ and the electron concentration were 1.89 × 10 18 cm −3 . A Hall element was manufactured in the same manner as in Example 4, but the Hall output voltage was as small as 30 mV, and the input resistance was as high as 2.2 kΩ. As for the temperature characteristics, the Hall output voltage and the input resistance both changed greatly in temperature, and the input resistance value in the high-temperature portion was greatly reduced.

【0104】(実施例18) 量子効果を利用したホール素子を得る目的で、直径2イ
ンチのGaAs基板の表面にMBE法により第一化合物
半導体層としてノンドープのAl0.8 Ga0.2As0.45
Sb0.55を1.0μm成長させた。次に半導体層として
ノンドープIn0.65Ga0.35Asを150Å成長させ
た。次に、第二化合物半導体層としてノンドープのAl
0.8 Ga0.2 As0.45Sb0.55を500Å成長させ、さ
らにキャップ層としてGaAs0.45Sb0.55を100Å
成長させた。このIn0.65Ga0.35As薄膜の電子移動
度の値は14000cm2 /Vs、シート抵抗値は36
0Ω/□、電子濃度0.83×1018cm-3であった。
この薄膜は量子井戸を形成していることも確認された。
Example 18 In order to obtain a Hall element utilizing the quantum effect, a non-doped Al 0.8 Ga 0.2 As 0.45 was formed as a first compound semiconductor layer on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
Sb 0.55 was grown to 1.0 μm. Next, non-doped In 0.65 Ga 0.35 As was grown as a semiconductor layer by 150 °. Next, as a second compound semiconductor layer, non-doped Al
0.8 Ga 0.2 As 0.45 Sb 0.55 is grown at 500 °, and GaAs 0.45 Sb 0.55 is further grown at 100 ° as a cap layer.
Grew. This In 0.65 Ga 0.35 As thin film has an electron mobility of 14000 cm 2 / Vs and a sheet resistance of 36.
It was 0 Ω / □ and the electron concentration was 0.83 × 10 18 cm −3 .
It was also confirmed that this thin film formed a quantum well.

【0105】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0106】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows film characteristics, and Table 4 shows device characteristics.
It was shown to.

【0107】表4に示したように、実施例18のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で205mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の2倍の値である。また、定電圧での、ホール
出力電圧の温度変化は100℃以上においても小さく優
れた温度特性を示している。また、素子抵抗値の温度変
化も180℃程度まで全く低下することもなく、優れた
温度特性を有していることがわかった。標準的なミニモ
ールド型で樹脂モールドして製作した素子は、熱放散の
係数は2.3mW/℃程であり、この素子は、100〜
180℃という従来不可能である高温に於いても使用で
きることが明らかとなった。また、低温側での使用は、
−60℃でも問題はなく、広い温度範囲で信頼性のある
ことがわかった。このように本発明の積層体を用いて作
製されたホール素子は、磁界でのホール出力電圧が大き
く即ち高感度で、かつ高温まで使用でき、信頼性も極め
て高い。
As shown in Table 4, the Hall element of Example 18 has a large Hall output voltage of 205 mV in a magnetic field having a magnetic flux density of 500 G at a rated input voltage. This value is twice the average Hall output voltage of the GaAs Hall element. Further, the temperature change of the Hall output voltage at a constant voltage is small even at 100 ° C. or more, indicating excellent temperature characteristics. In addition, the temperature change of the element resistance did not drop to about 180 ° C. at all, indicating that the element had excellent temperature characteristics. The element manufactured by resin molding with a standard mini-mold type has a coefficient of heat dissipation of about 2.3 mW / ° C.
It has been clarified that it can be used even at a high temperature of 180 ° C., which is not possible conventionally. In addition, use on the low temperature side,
There was no problem even at −60 ° C., and it was found that the film was reliable over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0108】(実施例19) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.8 Ga0.2
As0.75Sb0.25を1.0μm成長させた。次に半導体
層としてノンドープIn0.3 Ga0.7 Asを150Å成
長させた。次に、第二化合物半導体層としてノンドープ
のAl0.8 Ga0.2 As0.75Sb0.25を500Å成長さ
せ、さらにキャップ層としてGaAs0.75Sb0.25を1
00Å成長させた。このIn0.3 Ga0.7 As薄膜の電
子移動度の値は10000cm2/Vs、シート抵抗値
は400Ω/□、電子濃度1.04×1018cm-3であ
った。この薄膜は量子井戸を形成していることも確認さ
れた。
Example 19 A non-doped Al 0.8 Ga 0.2 was formed as a first compound semiconductor layer on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.75 Sb 0.25 was grown 1.0 μm. Next, non-doped In 0.3 Ga 0.7 As was grown as a semiconductor layer by 150 °. Next, a non-doped Al 0.8 Ga 0.2 As 0.75 Sb 0.25 is grown at 500 ° as a second compound semiconductor layer, and a GaAs 0.75 Sb 0.25 is further formed as a cap layer by 11.
Grow by $ 00. The electron mobility of this In 0.3 Ga 0.7 As thin film was 10,000 cm 2 / Vs, the sheet resistance was 400 Ω / □, and the electron concentration was 1.04 × 10 18 cm −3 . It was also confirmed that this thin film formed a quantum well.

【0109】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0110】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows the film characteristics, and Table 4 shows the device characteristics.
It was shown to.

【0111】表4に示したように、実施例19のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で150mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の1.5倍以上の値である。また、定電圧で
の、ホール出力電圧の温度変化は100℃以上において
も小さく優れた温度特性を示している。また、素子抵抗
値の温度変化も180℃程度まで全く低下することもな
く、優れた温度特性を有していることがわかった。標準
的なミニモールド型で樹脂モールドして製作した素子
は、熱放散の係数は2.3mW/℃程であり、この素子
は、100〜180℃という従来不可能である高温に於
いても使用できることが明らかとなった。また、低温側
での使用は、−60℃でも問題はなく、広い温度範囲で
信頼性のあることがわかった。このように本発明の積層
体を用いて作製されたホール素子は、磁界でのホール出
力電圧が大きく即ち高感度で、かつ高温まで使用でき、
信頼性も極めて高い。
As shown in Table 4, the Hall element of Example 19 has a large Hall output voltage of 150 mV in a magnetic field having a magnetic flux density of 500 G at the rated input voltage. This value is 1.5 times or more the average Hall output voltage of the GaAs Hall element. Further, the temperature change of the Hall output voltage at a constant voltage is small even at 100 ° C. or more, indicating excellent temperature characteristics. In addition, the temperature change of the element resistance did not drop to about 180 ° C. at all, indicating that the element had excellent temperature characteristics. The element manufactured by resin molding with a standard mini-mold type has a coefficient of heat dissipation of about 2.3 mW / ° C. This element can be used even at a high temperature of 100 to 180 ° C, which is impossible conventionally. It became clear what we could do. In addition, it was found that the use on the low temperature side did not cause any problem even at −60 ° C., and it was found that it was reliable over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, and can be used up to high temperatures,
The reliability is extremely high.

【0112】(実施例20) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.8 In0.2
As0.3 Sb0.7 を1.0μm成長させた。次に半導体
層としてノンドープIn0.8 Ga0.2 As0.8 Sb0.2
を150Å成長させた。次に、第二化合物半導体層とし
てノンドープのAl0.8 In0.2 As0.3 Sb0.7 を5
00Å成長させた。このIn0.8 Ga0.2 As0.8 Sb
0.2 薄膜の電子移動度の値は15000cm2 /Vs、
シート抵抗値は300Ω/□、電子濃度0.93×10
18cm-3であった。この薄膜は量子井戸を形成している
ことも確認された。
Example 20 A non-doped Al 0.8 In 0.2 as a first compound semiconductor layer was formed on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.3 Sb 0.7 was grown to 1.0 μm. Next, as a semiconductor layer, undoped In 0.8 Ga 0.2 As 0.8 Sb 0.2
Was grown 150 °. Next, a non-doped Al 0.8 In 0.2 As 0.3 Sb 0.7 is used as a second compound semiconductor layer.
Grow by $ 00. This In 0.8 Ga 0.2 As 0.8 Sb
0.2 The electron mobility value of the thin film is 15000 cm 2 / Vs,
Sheet resistance 300Ω / □, electron density 0.93 × 10
18 cm -3 . It was also confirmed that this thin film formed a quantum well.

【0113】以下、実施例9と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 9.

【0114】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows the film characteristics, and Table 4 shows the device characteristics.
It was shown to.

【0115】表4に示したように、実施例20のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で210mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の2倍以上の値である。また、ホール出力電圧
の温度変化は実施例17と同様に小さく、また素子抵抗
値の温度変化も実施例17と同様に180℃程度まで全
く低下することもなく、温度依存性に優れていることが
わかった。標準的なミニモールド型で樹脂モールドして
製作した素子は、熱放散の係数は2.3mW/℃程であ
り、この素子は、100〜180℃という従来不可能で
ある高温に於いても使用できることが明らかとなった。
また、低温側での使用は−60℃でも問題はなく、広い
温度範囲で信頼性のあることがわかった。このように本
発明の積層体を用いて作製されたホール素子は、磁界で
のホール出力電圧が大きく即ち高感度で、かつ高温まで
使用でき、信頼性も極めて高い。
As shown in Table 4, the Hall element of Example 20 has a large Hall output voltage of 210 mV in a magnetic field having a magnetic flux density of 500 G at a rated input voltage. This value is more than twice the average Hall output voltage of the GaAs Hall element. Further, the temperature change of the Hall output voltage is small as in the seventeenth embodiment, and the temperature change of the element resistance does not drop to about 180 ° C. as in the seventeenth embodiment, and the temperature dependency is excellent. I understood. The element manufactured by resin molding with a standard mini-mold type has a coefficient of heat dissipation of about 2.3 mW / ° C. This element can be used even at a high temperature of 100 to 180 ° C, which is impossible conventionally. It became clear what we could do.
In addition, it was found that there was no problem with use on the low temperature side even at −60 ° C., and it was found that reliability was obtained over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0116】(比較例6) 実施例20と同様に、ノンドープのAl0.8 In0.2
0.7 Sb0.3 を1.0μm成長させた。次にノンドー
プIn0.8 Ga0.2 As0.8 Sb0.2 を150Å成長さ
せた。次に、ノンドープのAl0.8 In0.2 As0.7
0.3 を500Å成長させた。この成長薄膜の表面モホ
ロジーは悪く、シート抵抗値は1050Ω/□と非常に
高く、電子移動度は2200cm2 /Vsであった。実
施例9と同様の方法でホール素子を作製し、素子特性を
測定したところ、そのホール出力電圧は、30mVと小
さく、入力抵抗は2.1kΩと非常に高かった。また温
度特性についてもホール出力電圧、入力抵抗ともに温度
変化が大きく、高温部での入力抵抗値の低下も大きかっ
た。
Comparative Example 6 As in Example 20, non-doped Al 0.8 In 0.2 A
s 0.7 Sb 0.3 was grown 1.0 μm. Next, non-doped In 0.8 Ga 0.2 As 0.8 Sb 0.2 was grown at 150 °. Next, non-doped Al 0.8 In 0.2 As 0.7 S
b 0.3 was grown at 500 °. The surface morphology of this grown thin film was poor, the sheet resistance was extremely high at 1050 Ω / □, and the electron mobility was 2200 cm 2 / Vs. A Hall element was fabricated in the same manner as in Example 9, and the element characteristics were measured. The Hall output voltage was as small as 30 mV, and the input resistance was as high as 2.1 kΩ. As for the temperature characteristics, the Hall output voltage and the input resistance both changed greatly in temperature, and the input resistance value in the high-temperature portion was greatly reduced.

【0117】(実施例21) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.8 In0.2
As0.05Sb0.95を1.0μm成長させた。次に半導体
層としてノンドープIn0.8 Ga0.2 As0.5 Sb0.5
を150Å成長させた。次に、第二化合物半導体層とし
てノンドープのAl0.8 In0.2 As0.05Sb0.95を5
00Å成長成長させた。このIn0.8 Ga0.2 As0.5
Sb0.5薄膜の電子移動度の値は15000cm2 /V
s、シート抵抗値は290Ω/□、電子濃度0.96×
1018cm-3であった。この薄膜は量子井戸を形成して
いることも確認された。
(Example 21) Non-doped Al 0.8 In 0.2 as a first compound semiconductor layer was formed on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.05 Sb 0.95 was grown 1.0 μm. Next, a non-doped In 0.8 Ga 0.2 As 0.5 Sb 0.5
Was grown 150 °. Next, non-doped Al 0.8 In 0.2 As 0.05 Sb 0.95 was used as the second compound semiconductor layer for 5 minutes .
00Å grown. This In 0.8 Ga 0.2 As 0.5
The electron mobility value of the Sb 0.5 thin film is 15000 cm 2 / V
s, sheet resistance value is 290Ω / □, electron density 0.96 ×
It was 10 18 cm -3 . It was also confirmed that this thin film formed a quantum well.

【0118】以下、実施例9と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 9.

【0119】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows film characteristics, and Table 4 shows device characteristics.
It was shown to.

【0120】表4に示したように、実施例21のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で215mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の2倍以上の値である。また、ホール出力電圧
の温度変化は実施例17と同様に小さく、また素子抵抗
値の温度変化も実施例17と同様に180℃程度まで全
く低下することもなく、温度依存性に優れていることが
わかった。標準的なミニモールド型で樹脂モールドして
製作した素子は、熱放散の係数は2.3mW/℃程であ
り、この素子は、100〜180℃という従来不可能で
ある高温に於いても使用できることが明らかとなった。
また、低温側での使用は−60℃でも問題はなく、広い
温度範囲で信頼性のあることがわかった。このように本
発明の積層体を用いて作製されたホール素子は、磁界で
のホール出力電圧が大きく即ち高感度で、かつ高温まで
使用でき、信頼性も極めて高い。
As shown in Table 4, the Hall element of Example 21 has a large Hall output voltage of 215 mV at a rated input voltage in a magnetic field having a magnetic flux density of 500 G. This value is more than twice the average Hall output voltage of the GaAs Hall element. Further, the temperature change of the Hall output voltage is small as in the seventeenth embodiment, and the temperature change of the element resistance does not drop to about 180 ° C. as in the seventeenth embodiment, and the temperature dependency is excellent. I understood. The element manufactured by resin molding with a standard mini-mold type has a coefficient of heat dissipation of about 2.3 mW / ° C. This element can be used even at a high temperature of 100 to 180 ° C, which is impossible conventionally. It became clear what we could do.
In addition, it was found that there was no problem with use on the low temperature side even at −60 ° C., and it was found that reliability was obtained over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0121】(実施例22) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.4 In0.6
As0.05Sb0.95を1,0μm成長させた。次に半導体
層としてノンドープIn0.8 Ga0.2 As0.2 Sb0.8
を150Å成長させた。次に、第二化合物半導体層とし
てノンドープのAl0.4 In0.6 As0.05Sb0.95を5
00Å成長成長させた。このIn0.8 Ga0.2 As0.2
Sb0.8薄膜の電子移動度の値は16000cm2 /V
s、シート抵抗値は270Ω/□、電子濃度0.96×
1018cm-3であった。この薄膜は量子井戸を形成して
いることも確認された。
Example 22 Non-doped Al 0.4 In 0.6 was formed as a first compound semiconductor layer on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.05 Sb 0.95 was grown to 1.0 μm. Next, as a semiconductor layer, non-doped In 0.8 Ga 0.2 As 0.2 Sb 0.8
Was grown 150 °. Next, non-doped Al 0.4 In 0.6 As 0.05 Sb 0.95 was used as the second compound semiconductor layer.
00Å grown. This In 0.8 Ga 0.2 As 0.2
The electron mobility value of the Sb 0.8 thin film is 16000 cm 2 / V
s, sheet resistance value is 270Ω / □, electron density 0.96 ×
It was 10 18 cm -3 . It was also confirmed that this thin film formed a quantum well.

【0122】以下、実施例9と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 9.

【0123】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows the film characteristics, and Table 4 shows the device characteristics.
It was shown to.

【0124】表4に示したように、実施例22のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で230mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の2倍以上の値である。また、ホール出力電圧
の温度変化は実施例17と同様に小さく、また素子抵抗
値の温度変化も実施例17と同様に180℃程度まで全
く低下することもなく、温度依存性に優れていることが
わかった。標準的なミニモールド型で樹脂モールドして
製作した素子は、熱放散の係数は2.3mW/℃程であ
り、この素子は、100〜180℃という従来不可能で
ある高温に於いても使用できることが明らかとなった。
また、低温側での使用は−60℃でも問題はなく、広い
温度範囲で信頼性のあることがわかった。このように本
発明の積層体を用いて作製されたホール素子は、磁界で
のホール出力電圧が大きく即ち高感度で、かつ高温まで
使用でき、信頼性も極めて高い。
As shown in Table 4, the Hall element of Example 22 has a large Hall output voltage of 230 mV in a magnetic field having a magnetic flux density of 500 G at the rated input voltage. This value is more than twice the average Hall output voltage of the GaAs Hall element. Further, the temperature change of the Hall output voltage is small as in the seventeenth embodiment, and the temperature change of the element resistance does not drop to about 180 ° C. as in the seventeenth embodiment, and the temperature dependency is excellent. I understood. The element manufactured by resin molding with a standard mini-mold type has a coefficient of heat dissipation of about 2.3 mW / ° C. This element can be used even at a high temperature of 100 to 180 ° C, which is impossible conventionally. It became clear what we could do.
In addition, it was found that there was no problem with use on the low temperature side even at −60 ° C., and it was found that reliability was obtained over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0125】(実施例23) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.8 Ga0.2
As0.16Sb0.84を1.0μm成長させた。次にSbの
みを照射し、1原子層だけ成長させた。次に、Sbの照
射をやめると同時にInのみを1原子層だけ照射した。
引き続いてAsを照射し、半導体層としてノンドープI
nAsを150Å成長させた。次に、再びInのみを1
原子層だけ照射し、Inの照射をやめると同時にSbの
みを照射した。Sbを1原子層形成後、第二化合物半導
体層としてノンドープのAl0.8 Ga0.2 As0.16Sb
0.84を500Å成長させ、さらにキャップ層としてGa
As0.16Sb0.84を100Å成長させた。このInAs
薄膜の電子移動度の値は21000cm2 /Vs、シー
ト抵抗値は205Ω/□、電子濃度0.97×1018
-3であった。InAs層とAl0.8 Ga0.2 As0.16
Sb0.84層の界面にIn−Sbの結合種を形成すること
によって電子移動度は大幅に向上した。
Example 23 A non-doped Al 0.8 Ga 0.2 as a first compound semiconductor layer was formed on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.16 Sb 0.84 was grown 1.0 μm. Next, only Sb was irradiated to grow only one atomic layer. Next, at the same time as the irradiation of Sb was stopped, only In was irradiated to only one atomic layer.
Subsequently, As is irradiated, and a non-doped I
nAs was grown 150 °. Next, only In is again set to 1
Irradiation was performed only on the atomic layer, irradiation of In was stopped, and irradiation of Sb alone was performed. After forming one atomic layer of Sb, non-doped Al 0.8 Ga 0.2 As 0.16 Sb is used as the second compound semiconductor layer.
0.84 grown to 500 °, and Ga
As 0.16 Sb 0.84 was grown at 100 ° . This InAs
The electron mobility value of the thin film is 21000 cm 2 / Vs, the sheet resistance value is 205 Ω / □, and the electron concentration is 0.97 × 10 18 c
m -3 . InAs layer and Al 0.8 Ga 0.2 As 0.16
The electron mobility was greatly improved by forming In—Sb bonding species at the interface of the Sb 0.84 layer.

【0126】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0127】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows the film characteristics, and Table 4 shows the device characteristics.
It was shown to.

【0128】表4に示したように、実施例23のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で260mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の3倍以上の値である。また、ホール出力電圧
の温度特性は実施例12と同様であり、100℃以上に
おいてもよい温度特性を示した。また素子抵抗値の温度
変化も実施例12と同様に150℃程度まで全く低下す
ることもなく、温度依存性に優れていることがわかっ
た。標準的なミニモールド型で樹脂モールドして製作し
た素子は、熱放散の係数は2.3mW/℃程であり、こ
の素子は、100〜150℃という従来不可能である高
温に於いても使用できることが明らかとなった。また、
低温側での使用は−50℃でも問題はなく、広い温度範
囲で信頼性のあることがわかった。このように本発明の
積層体を用いて作製されたホール素子は、磁界でのホー
ル出力電圧が大きく即ち高感度で、かつ高温まで使用で
き、信頼性も極めて高い。
As shown in Table 4, the Hall element of Example 23 has a large Hall output voltage of 260 mV in a magnetic field having a magnetic flux density of 500 G at the rated input voltage. This value is three times or more the average Hall output voltage of the GaAs Hall element. Further, the temperature characteristics of the Hall output voltage were the same as those in Example 12, and showed good temperature characteristics even at 100 ° C. or higher. Also, the temperature change of the element resistance did not drop at all to about 150 ° C. as in the case of Example 12, indicating that the temperature dependency was excellent. The element manufactured by resin molding with a standard mini-mold type has a coefficient of heat dissipation of about 2.3 mW / ° C. This element can be used even at a high temperature of 100 to 150 ° C, which is impossible conventionally. It became clear what we could do. Also,
The use on the low temperature side has no problem even at −50 ° C., and it has been found that it is reliable over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0129】(実施例24) 直径2インチのGaAs基板の表面にMBE法により第
一化合物半導体層としてノンドープのAl0.8 Ga0.2
As0.32Sb0.68を1.0μm成長させた。次にSbの
みを照射し、1原子層だけ成長させた。次に、Sbの照
射をやめると同時にInのみを1原子層だけ照射した。
引き続いてAsとGaを照射し、半導体層としてノンド
ープIn0.8 Ga0.2 Asを150Å成長させた。次
に、再びInのみを1原子層だけ照射し、Inの照射を
やめると同時にSbのみを照射した。Sbを1原子層形
成後、第二化合物半導体層としてノンドープのAl0.8
Ga0.2 As0.32Sb0.68を500Å成長させ、さらに
キャップ層としてGaAs0.32Sb0.68を100Å成長
させた。このIn0.8 Ga0.2 As薄膜の電子移動度の
値は16000cm2 /Vs、シート抵抗値は300Ω
/□、電子濃度0.87×1018cm-3であった。In
0.8 Ga0.2 As層とAl0.8 Ga0.2 As0.32Sb
0.68層の界面にIn−Sbの結合種を形成することによ
って電子移動度は大幅に向上した。
Example 24 A non-doped Al 0.8 Ga 0.2 as a first compound semiconductor layer was formed on the surface of a GaAs substrate having a diameter of 2 inches by MBE.
As 0.32 Sb 0.68 was grown 1.0 μm. Next, only Sb was irradiated to grow only one atomic layer. Next, at the same time as the irradiation of Sb was stopped, only In was irradiated to only one atomic layer.
Subsequently, As and Ga were irradiated, and non-doped In 0.8 Ga 0.2 As was grown as a semiconductor layer by 150 °. Next, only In was irradiated again with only one atomic layer, and the irradiation of In was stopped, and at the same time, only Sb was irradiated. After forming one atomic layer of Sb, a non-doped Al 0.8
Ga 0.2 As 0.32 Sb 0.68 was grown at 500 °, and GaAs 0.32 Sb 0.68 was grown at 100 ° as a cap layer. This In 0.8 Ga 0.2 As thin film has an electron mobility of 16000 cm 2 / Vs and a sheet resistance of 300Ω.
/ □, and the electron concentration was 0.87 × 10 18 cm −3 . In
0.8 Ga 0.2 As layer and Al 0.8 Ga 0.2 As 0.32 Sb
The electron mobility was significantly improved by forming In—Sb bonding species at the interface of the 0.68 layer.

【0130】以下、実施例4と同様にしてホール素子を
製作した。
Thereafter, a Hall element was manufactured in the same manner as in Example 4.

【0131】膜特性は後出の表3に、素子の特性は表4
に示した。
Table 3 shows the film characteristics, and Table 4 shows the device characteristics.
It was shown to.

【0132】表4に示したように、実施例24のホール
素子は定格入力電圧に於いて、500Gの磁束密度を持
つ磁界中で225mVという大きなホール出力電圧を有
する。この値は、平均的なGaAsホール素子のホール
出力電圧の2倍以上の値である。また、ホール出力電圧
の温度特性は実施例17と同様であり、100℃以上に
おいてもよい温度特性を示した。また素子抵抗値の温度
変化も実施例17と同様に180℃程度まで全く低下す
ることもなく、温度依存性に優れていることがわかっ
た。標準的なミニモールド型で樹脂モールドして製作し
た素子は、熱放散の係数は2.3mW/℃程であり、こ
の素子は、100〜180℃という従来不可能である高
温に於いても使用できることが明らかとなった。また、
低温側での使用は−60℃でも問題はなく、広い温度範
囲で信頼性のあることがわかった。このように本発明の
積層体を用いて作製されたホール素子は、磁界でのホー
ル出力電圧が大きく即ち高感度で、かつ高温まで使用で
き、信頼性も極めて高い。
As shown in Table 4, the Hall element of Example 24 has a large Hall output voltage of 225 mV in a magnetic field having a magnetic flux density of 500 G at the rated input voltage. This value is more than twice the average Hall output voltage of the GaAs Hall element. Further, the temperature characteristics of the Hall output voltage were the same as those in Example 17, and showed a good temperature characteristic even at 100 ° C. or higher. In addition, the temperature change of the element resistance did not drop at all to about 180 ° C. as in Example 17, indicating that the device had excellent temperature dependency. The element manufactured by resin molding with a standard mini-mold type has a coefficient of heat dissipation of about 2.3 mW / ° C. This element can be used even at a high temperature of 100 to 180 ° C, which is impossible conventionally. It became clear what we could do. Also,
The use on the low temperature side has no problem even at −60 ° C., and it has been found that it is reliable over a wide temperature range. As described above, the Hall element manufactured using the laminate of the present invention has a large Hall output voltage in a magnetic field, that is, high sensitivity, can be used up to high temperatures, and has extremely high reliability.

【0133】以上、これまでの結果をまとめると表1〜
表4のようになる。表2および表4中で温度特性を示す
ランクA、BおよびCは、Aは温度特性が非常に優れ、
高温においても素子抵抗値の低下は全く見られない。B
は温度特性は優れているが、高温において若干の素子抵
抗値の低下が見られるが実用上支障のないもので、Cは
高温部での素子抵抗値の低下が大きく、実用上温度特性
に問題がある、ことを表している。
The above results are summarized in Tables 1 and 2.
Table 4 below. Ranks A, B and C indicating the temperature characteristics in Tables 2 and 4 are as follows: A is very excellent in temperature characteristics,
Even at a high temperature, no decrease in the element resistance is observed. B
Has excellent temperature characteristics, but shows a slight decrease in element resistance at high temperatures, but does not hinder practical use. C has a large decrease in element resistance at high temperatures, which is a problem in practical temperature characteristics. To indicate that there is.

【0134】[0134]

【表1】 [Table 1]

【0135】[0135]

【表2】 [Table 2]

【0136】[0136]

【表3】 [Table 3]

【0137】[0137]

【表4】 [Table 4]

【0138】以上、本発明を実施例によって述べたが、
本発明はこれらに限定されるものではなく、さらに、本
発明に基づいた多くの例があり、多様な応用が可能であ
り、これらはすべて本発明の範囲である。
As described above, the present invention has been described with reference to the embodiments.
The present invention is not limited to these, and further, there are many examples based on the present invention, and various applications are possible, all of which are within the scope of the present invention.

【0139】[0139]

【発明の効果】以上述べたごとく、本発明の積層体は、
きわめて高い電子移動度が実現でき、磁気センサとして
応用すれば、従来にない、高感度、高出力の磁気センサ
を作製できる。また、薄膜形成や素子形成プロセスは、
大量生産が可能であり、工学的に有益な技術である。さ
らに、結晶性のよいInx Ga1-x Asy Sb1-y(0< X
≦1.0, 0≦y <1.0)薄膜層を感磁部としており、磁気セ
ンサ出力や素子抵抗値の温度依存性も小さく、また素子
抵抗値が高温まで低下しないため、耐熱性、耐圧も大き
く、使用できる温度範囲も広く信頼性も高い。このた
め、従来できなかった広い応用が可能であり、産業上の
有用性は計り知れない。
As described above, the laminate of the present invention is
When extremely high electron mobility can be realized and applied as a magnetic sensor, a magnetic sensor with high sensitivity and high output, which has never existed before, can be manufactured. In addition, thin film formation and element formation processes
It can be mass-produced and is an engineeringly useful technology. Furthermore, good crystallinity In x Ga 1-x As y Sb 1-y (0 <X
≦ 1.0, 0 ≦ y <1.0) The thin film layer is used as the magnetic sensing part, the temperature dependency of the magnetic sensor output and the element resistance is small, and the element resistance does not decrease to a high temperature. It has a wide temperature range and high reliability. For this reason, a wide range of applications that could not be achieved conventionally are possible, and the industrial usefulness is immense.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の積層体を用いて作製された磁気センサ
の1例である、ホール素子の構造を示す断面図および上
面図である。
FIGS. 1A and 1B are a cross-sectional view and a top view showing a structure of a Hall element, which is an example of a magnetic sensor manufactured using a laminate of the present invention. FIGS.

【図2】第二の化合物半導体層を有する本発明の他の実
施例を示す断面図である。
FIG. 2 is a cross-sectional view showing another embodiment of the present invention having a second compound semiconductor layer.

【図3】第一、及び、第二の化合物半導体層から電子を
供給する構造を有する実施例を示す断面図である。
FIG. 3 is a cross-sectional view showing an embodiment having a structure in which electrons are supplied from first and second compound semiconductor layers.

【図4】InAs層と第一化合物半導体層の界面結合種
を拡大した模式図である。
FIG. 4 is an enlarged schematic view of the interface bonding species between the InAs layer and the first compound semiconductor layer.

【図5】本発明の積層体を用いて作製された磁気センサ
の1例である磁気抵抗素子の例を示す断面図および上面
図である。
5A and 5B are a cross-sectional view and a top view illustrating an example of a magnetoresistive element which is an example of a magnetic sensor manufactured using the multilayer body of the present invention.

【図6】本発明の積層体を用いて作製された磁気センサ
の1例であるホール素子とIC回路の形成されたSiI
Cのチップとが同一パッケイジ内にモールドされた本発
明のハイブリッド磁気センサの例を示す模式的断面図で
ある。
FIG. 6 shows an example of a magnetic sensor manufactured using the laminate of the present invention, which is a Hall element and a SiI on which an IC circuit is formed.
It is a typical sectional view showing the example of the hybrid magnetic sensor of the present invention where the chip of C was molded in the same package.

【図7】本発明の実施例1におけるホール出力電圧の温
度特性を示す特性図である。
FIG. 7 is a characteristic diagram illustrating a temperature characteristic of a Hall output voltage according to the first embodiment of the present invention.

【図8】本発明の実施例1における素子抵抗値の温度変
化を示す特性図である。
FIG. 8 is a characteristic diagram illustrating a temperature change of an element resistance value according to the first embodiment of the present invention.

【図9】本発明の実施例5におけるホール出力電圧の温
度特性を示す特性図である。
FIG. 9 is a characteristic diagram showing a temperature characteristic of a Hall output voltage in Embodiment 5 of the present invention.

【図10】本発明の実施例5における素子抵抗値の温度
変化を示した図である。
FIG. 10 is a diagram showing a temperature change of an element resistance value in Example 5 of the present invention.

【図11】本発明の実施例12におけるホール出力電圧
の温度特性を示す特性図である。
FIG. 11 is a characteristic diagram showing a temperature characteristic of a Hall output voltage in Example 12 of the present invention.

【図12】本発明の実施例12における素子抵抗値の温
度変化を示す特性図である。
FIG. 12 is a characteristic diagram showing a temperature change of an element resistance value in Example 12 of the present invention.

【図13】本発明の実施例17におけるホール出力電圧
の温度特性を示す特性図である。
FIG. 13 is a characteristic diagram showing a temperature characteristic of a Hall output voltage in Example 17 of the present invention.

【図14】本発明の実施例17における素子抵抗値の温
度変化を示す特性図である。
FIG. 14 is a characteristic diagram showing a temperature change of an element resistance value in Example 17 of the present invention.

【符号の説明】[Explanation of symbols]

1 基板 2 第一化合物半導体層 3 半導体層 4 オーム性の電極 5 ボンディングのための電極 6 第二化合物半導体層 7 ドナー不純物 8 パッシベーション層 9 ドナー不純物 10 ショートバー電極 11 磁気センサチップ 12 SiICチップ 13 アイランド部 14 リード 15 ワイヤ 16 モールド樹脂 Reference Signs List 1 substrate 2 first compound semiconductor layer 3 semiconductor layer 4 ohmic electrode 5 electrode for bonding 6 second compound semiconductor layer 7 donor impurity 8 passivation layer 9 donor impurity 10 short bar electrode 11 magnetic sensor chip 12 SiIC chip 13 island Part 14 Lead 15 Wire 16 Mold resin

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 43/08 (72)発明者 岩渕 達郎 静岡県富士市鮫島2番地の1 旭化成工 業株式会社内 (56)参考文献 特開 平4−333242(JP,A) 特開 平1−256175(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 43/06 H01L 21/203 H01L 21/338 H01L 29/778 H01L 29/812 H01L 43/08 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification code FI H01L 43/08 (72) Inventor Tatsuro Iwabuchi 2nd, Samejima, Fuji City, Shizuoka Prefecture Asahi Kasei Corporation (56) References JP-A-4-333242 (JP, A) JP-A-1-256175 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 43/06 H01L 21/203 H01L 21/338 H01L 29/778 H01L 29/812 H01L 43/08

Claims (21)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に形成されたAl,Ga,In,
AsおよびPからなる群より選択されるSbを含む3元
素以上の第一化合物半導体層と、該層の上に形成された
InAs薄膜からなる半導体層とを有し、該第一化合物
半導体がInAsの格子定数の±5%以内の格子定数を
有し、前記薄膜からなる半導体層の少なくとも5倍以上
の抵抗値を有し、かつInAsより大きなバンドギャッ
プエネルギーを有しており、および前記薄膜からなる半
導体層にドナー不純物がドープされていることを特徴と
する化合物半導体を含む積層体。
1. An Al, Ga, In, and Al substrate formed on a substrate.
A first compound semiconductor layer containing three or more elements containing Sb selected from the group consisting of As and P, and a semiconductor layer made of an InAs thin film formed on the first compound semiconductor layer, wherein the first compound semiconductor is made of InAs Having a lattice constant within ± 5% of the lattice constant of, having a resistance value at least five times that of the semiconductor layer made of the thin film, and having a band gap energy larger than that of InAs. A laminate comprising a compound semiconductor, wherein the semiconductor layer is doped with a donor impurity.
【請求項2】 前記薄膜からなる半導体層の電子濃度
が、5×1016〜8×1018/cm3の範囲であること
を特徴とする請求項1に記載の積層体。
2. The laminate according to claim 1, wherein the semiconductor layer formed of the thin film has an electron concentration in a range of 5 × 10 16 to 8 × 10 18 / cm 3 .
【請求項3】 前記第一化合物半導体層にドナー不純物
がドープされていることを特徴とする請求項1または2
に記載の積層体。
3. The method according to claim 1, wherein the first compound semiconductor layer is doped with a donor impurity.
3. The laminate according to item 1.
【請求項4】 基板上に形成されたAl,Ga,In,
AsおよびPからなる群より選択されるSbを含む3元
素以上の第一化合物半導体層と、該層の上に形成された
Inx Ga1-x As(0 <x <1.0)薄膜からなる半導体
層を有し、該第一化合物半導体がInx Ga1-xAsの
格子定数の±5%以内の格子定数を有し、前記薄膜から
なる半導体層の少なくとも5倍以上の抵抗値を有し、か
つInx Ga1-x Asより大きなバンドギャップエネル
ギーを有していることを特徴とする化合物半導体を含む
積層体。
4. An Al, Ga, In, and Al substrate formed on a substrate.
A semiconductor comprising a first compound semiconductor layer containing three or more elements containing Sb selected from the group consisting of As and P, and a thin film of In x Ga 1-x As (0 <x <1.0) formed on the layer. The first compound semiconductor has a lattice constant within ± 5% of the lattice constant of In x Ga 1-x As, and has a resistance value that is at least five times or more that of the semiconductor layer composed of the thin film. And a compound semiconductor having a band gap energy larger than that of In x Ga 1-x As.
【請求項5】 基板上に形成されたAl,Ga,In,
AsおよびPからなる群より選択されるSbを含む3元
素以上の第一化合物半導体層と、該層の上に形成された
Inx Ga1-x Asy Sb1-y (0 <x ≦1.0 , 0 ≦y
<1.0)薄膜からなる半導体層を有し、該第一化合物半導
体がInx Ga1-x Asy Sb1-y の格子定数の±5%
以内の格子定数を有し、前記薄膜からなる半導体層の少
なくとも5倍以上の抵抗値を有し、かつInx Ga1-x
Asy Sb1-y より大きなバンドギャップエネルギーを
有していることを特徴とする化合物半導体を含む積層
体。
5. An Al, Ga, In, and Al substrate formed on a substrate.
A first compound semiconductor layer of three or more elements including Sb is selected from the group consisting of As and P, formed on the layer In x Ga 1-x As y Sb 1-y (0 <x ≦ 1.0 , 0 ≦ y
<1.0) having a semiconductor layer formed of a thin film, ± of the first compound semiconductor In x Ga 1-x As y Sb 1-y lattice constant 5%
Having a lattice constant of not more than 5, having a resistance value of at least 5 times or more that of the semiconductor layer made of the thin film, and In x Ga 1-x
A laminate including a compound semiconductor, which has a band gap energy larger than As y Sb 1-y .
【請求項6】 前記薄膜からなる半導体層の電子濃度
が、5×1016〜8×1018/cm3の範囲であること
を特徴とする請求項4または5に記載の積層体。
6. The laminate according to claim 4, wherein the semiconductor layer comprising the thin film has an electron concentration in a range of 5 × 10 16 to 8 × 10 18 / cm 3 .
【請求項7】 前記第一化合物半導体層にドナー不純物
がドープされていることを特徴とする請求項4ないし6
のいずれかの項に記載の積層体。
7. A semiconductor device according to claim 4, wherein said first compound semiconductor layer is doped with a donor impurity.
The laminate according to any one of the above items.
【請求項8】 前記薄膜からなる半導体にドナー不純物
がドープされていることを特徴とする請求項4ないし7
のいずれかの項に記載の積層体。
8. The semiconductor according to claim 4, wherein said semiconductor comprising said thin film is doped with a donor impurity.
The laminate according to any one of the above items.
【請求項9】 前記ドナー不純物が、Si、S、Ge、
Seのいずれかであることを特徴とする請求項1ないし
3、7または8のいずれかの項に記載の積層体。
9. The method according to claim 9, wherein the donor impurity is Si, S, Ge,
The laminate according to claim 1, wherein the laminate is any one of Se.
【請求項10】 前記薄膜からなる半導体層の上面に、
第二化合物半導体層が形成されていて、該第二化合物半
導体が、前記薄膜からなる半導体層の格子定数の±5%
以内の格子定数を有し、前記薄膜からなる半導体層の少
なくとも5倍以上の抵抗値を有し、かつ前記薄膜からな
る半導体層より大きなバンドギャップエネルギーを有し
ていることを特徴とする請求項1に記載の積層体。
10. An upper surface of a semiconductor layer comprising the thin film,
A second compound semiconductor layer is formed, wherein the second compound semiconductor has a lattice constant of ± 5% of a lattice constant of the semiconductor layer composed of the thin film;
The semiconductor layer having a lattice constant of not more than 5 times, having a resistance value at least 5 times or more that of the semiconductor layer made of the thin film, and having a larger band gap energy than the semiconductor layer made of the thin film. 2. The laminate according to 1.
【請求項11】 前記薄膜からなる半導体層の電子濃度
が、5×1016〜8×1018/cm3の範囲であること
を特徴とする請求項10に記載の積層体。
11. The laminate according to claim 10, wherein an electron concentration of the semiconductor layer formed of the thin film is in a range of 5 × 10 16 to 8 × 10 18 / cm 3 .
【請求項12】 前記第一化合物半導体層、及び前記第
二化合物半導体層の両方、もしくはいずれか一方にドナ
ー不純物がドープされていることを特徴とする請求項1
0または11に記載の積層体。
12. The method according to claim 1, wherein both or one of the first compound semiconductor layer and the second compound semiconductor layer is doped with a donor impurity.
12. The laminate according to 0 or 11.
【請求項13】 前記薄膜からなる半導体層の上面に、
第二化合物半導体層が形成されていて、該第二化合物半
導体が、前記薄膜からなる半導体層の格子定数の±5%
以内の格子定数を有し、前記薄膜からなる半導体層の少
なくとも5倍以上の抵抗値を有し、かつ前記薄膜からな
る半導体層より大きなバンドギャップエネルギーを有し
ていることを特徴とする請求項4または5のいずれかの
項に記載の積層体。
13. The method according to claim 13, wherein:
A second compound semiconductor layer is formed, wherein the second compound semiconductor has a lattice constant of ± 5% of a lattice constant of the semiconductor layer composed of the thin film;
The semiconductor layer having a lattice constant of not more than 5 times, having a resistance value at least 5 times or more that of the semiconductor layer made of the thin film, and having a larger band gap energy than the semiconductor layer made of the thin film. 6. The laminate according to any one of items 4 and 5.
【請求項14】 前記薄膜からなる半導体層の電子濃度
が、5×1016〜8×1018/cm3の範囲であること
を特徴とする請求項13に記載の積層体。
14. The laminate according to claim 13, wherein the semiconductor layer formed of the thin film has an electron concentration in a range of 5 × 10 16 to 8 × 10 18 / cm 3 .
【請求項15】 前記第一化合物半導体層、及び前記第
二化合物半導体層の両方、もしくはいずれか一方にドナ
ー不純物がドープされていることを特徴とする請求項1
3または14に記載の積層体。
15. The semiconductor device according to claim 1, wherein both or one of the first compound semiconductor layer and the second compound semiconductor layer is doped with a donor impurity.
15. The laminate according to 3 or 14.
【請求項16】 前記薄膜からなる半導体にドナー不純
物がドープされていることを特徴とする請求項13ない
し15のいずれかの項に記載の積層体。
16. The laminate according to claim 13, wherein a donor impurity is doped in the semiconductor made of the thin film.
【請求項17】 前記ドナー不純物が、Si、S、G
e、Seのいずれかであることを特徴とする請求項10
ないし12、15または16のいずれかの項に記載の積
層体。
17. The method according to claim 17, wherein the donor impurity is Si, S, G
11. It is any one of e and Se.
13. The laminate according to any one of items 12, 15, and 16.
【請求項18】 基板の上にInAsの格子定数の±5
%以内の格子定数を有しており、かつInAsより大き
なバンドギャップエネルギーを有するAl,Ga,I
n,AsおよびPからなる群より選択されるSbを含む
3元素以上の第一化合物半導体層を形成する工程と、該
層の上に形成されたドナー不純物をドープされたInA
s薄膜からなる半導体層を形成する工程を有し、前記第
1化合物半導体層が、前記薄膜からなる半導体層の少な
くとも5倍以上の抵抗値を有することを特徴とする化合
物半導体を含む積層体の製造方法。
18. The method according to claim 1, wherein the lattice constant of InAs is ± 5 on the substrate.
%, Al, Ga, I having a lattice constant within 0.1% and a band gap energy larger than InAs.
forming a first compound semiconductor layer containing three or more elements containing Sb selected from the group consisting of n, As, and P; and forming a donor impurity-doped InA layer formed on the layer.
a step of forming a semiconductor layer composed of an s thin film, wherein the first compound semiconductor layer has a resistance value of at least 5 times or more that of the semiconductor layer composed of the thin film. Production method.
【請求項19】 基板の上にInx Ga1-xAsの格子
定数の±5%以内の格子定数を有しており、かつInx
Ga1-xAsより大きなバンドギャップエネルギーを有
するAl,Ga,In,AsおよびPからなる群より選
択されるSbを含む3元素以上の第一化合物半導体層を
形成する工程と、該層の上に形成されたInx Ga1-x
As(0 <x <1.0)薄膜からなる半導体層を形成する工
程を有し、前記第1化合物半導体層が、前記薄膜からな
る半導体層の少なくとも5倍以上の抵抗値を有すること
を特徴とする化合物半導体を含む積層体の製造方法。
19. has a In x Ga 1-x As lattice constant within ± 5% of the lattice constant of over a substrate, and In x
Forming a first compound semiconductor layer of three or more elements containing Sb selected from the group consisting of Al, Ga, In, As and P having a band gap energy larger than Ga 1-x As; In x Ga 1-x formed in
Forming a semiconductor layer made of a thin film of As (0 <x <1.0), wherein the first compound semiconductor layer has a resistance value that is at least five times or more that of the semiconductor layer made of the thin film. A method for manufacturing a laminate including a compound semiconductor.
【請求項20】 基板の上にInx Ga1-x Asy Sb
1-yの格子定数の±5%以内の格子定数を有しており、
かつInx Ga1-x Asy Sb1-yより大きなバンドギ
ャップエネルギーを有するAl,Ga,In,Asおよ
びPからなる群より選択されるSbを含む3元素以上の
第一化合物半導体層を形成する工程と、該層の上に形成
されたInx Ga1-x Asy Sb1-y (0 <x ≦1.0 , 0
≦y<1.0)薄膜からなる半導体層を形成する工程を有
し、前記第1化合物半導体層が、前記薄膜からなる半導
体層の少なくとも5倍以上の抵抗値を有することを特徴
とする化合物半導体を含む積層体の製造方法。
To 20. On the substrate In x Ga 1-x As y Sb
It has a lattice constant within ± 5% of the lattice constant of 1-y ,
Forming and In x Ga 1-x As y Sb 1-y Al having a larger band gap energy than, Ga, In, the first compound semiconductor layer of three or more elements including Sb is selected from the group consisting of As and P a step of, formed on the layer in x Ga 1-x as y Sb 1-y (0 <x ≦ 1.0, 0
≦ y <1.0) forming a semiconductor layer composed of a thin film, wherein the first compound semiconductor layer has a resistance value of at least 5 times or more that of the semiconductor layer composed of the thin film. The manufacturing method of the laminated body containing.
【請求項21】 前記薄膜からなる半導体層の上面に、
該半導体層の格子定数の±5%以内の格子定数を有し、
前記薄膜からなる半導体層より大きなバンドギャップエ
ネルギーを有し、かつ前記薄膜からなる半導体層の少な
くとも5倍以上の抵抗値を有する第二化合物半導体層が
形成する工程を有することを特徴とする請求項18ない
し20のいずれかの項に記載の積層体の製造方法。
21. An upper surface of the semiconductor layer comprising the thin film,
Having a lattice constant within ± 5% of the lattice constant of the semiconductor layer;
2. The method according to claim 1, further comprising the step of forming a second compound semiconductor layer having a band gap energy larger than that of the semiconductor layer made of the thin film and having a resistance value at least five times that of the semiconductor layer made of the thin film. 21. The method for producing a laminate according to any one of Items 18 to 20.
JP10030220A 1991-07-16 1998-02-12 Laminate including compound semiconductor and method of manufacturing the same Expired - Lifetime JP3069545B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10030220A JP3069545B2 (en) 1991-07-16 1998-02-12 Laminate including compound semiconductor and method of manufacturing the same

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP3-175349 1991-07-16
JP17534991 1991-07-16
JP17870692 1992-07-06
JP4-178707 1992-07-06
JP4-178706 1992-07-06
JP17870792 1992-07-06
JP10030220A JP3069545B2 (en) 1991-07-16 1998-02-12 Laminate including compound semiconductor and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4189750A Division JP2793440B2 (en) 1991-07-16 1992-07-16 Magnetic sensor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH10233539A JPH10233539A (en) 1998-09-02
JP3069545B2 true JP3069545B2 (en) 2000-07-24

Family

ID=27459200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10030220A Expired - Lifetime JP3069545B2 (en) 1991-07-16 1998-02-12 Laminate including compound semiconductor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3069545B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372119B2 (en) 2001-10-01 2008-05-13 Asahi Kasei Microsystems Co., Ltd. Cross-shaped Hall device having extensions with slits
US7388268B2 (en) 2002-01-15 2008-06-17 Asahi Kasei Electronics Co., Ltd. Compound semiconductor multilayer structure, hall device, and hall device manufacturing method
US7843190B2 (en) 2005-12-16 2010-11-30 Asahi Kasei Emd Corporation Position detection apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414733C (en) * 2002-04-05 2008-08-27 北京华源科半光电子科技有限责任公司 Method for raising anti-elactrostatic break-down ability of Hall device
WO2003090289A1 (en) 2002-04-19 2003-10-30 Asahi Kasei Electronics Co., Ltd. Magnetoelectric transducer and its manufacturing method
JPWO2004077585A1 (en) * 2003-02-26 2006-06-08 旭化成電子株式会社 Semiconductor sensor and manufacturing method thereof
US7567078B2 (en) 2004-12-28 2009-07-28 Asahi Kasei Emd Corporation Magnetic rotation-angle sensor and angle-information processing device
WO2008066118A1 (en) * 2006-11-30 2008-06-05 Asahi Kasei Kabushiki Kaisha Thin film laminated body, thin film magnetic sensor using the thin film laminated body and method for manufacturing the thin film laminated body
CN112540329A (en) * 2020-10-20 2021-03-23 中国科学院微电子研究所 Hall sensor and preparation and test method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372119B2 (en) 2001-10-01 2008-05-13 Asahi Kasei Microsystems Co., Ltd. Cross-shaped Hall device having extensions with slits
US7388268B2 (en) 2002-01-15 2008-06-17 Asahi Kasei Electronics Co., Ltd. Compound semiconductor multilayer structure, hall device, and hall device manufacturing method
US7843190B2 (en) 2005-12-16 2010-11-30 Asahi Kasei Emd Corporation Position detection apparatus

Also Published As

Publication number Publication date
JPH10233539A (en) 1998-09-02

Similar Documents

Publication Publication Date Title
KR960001197B1 (en) Semiconductor sensor and the manufacturing method
US8154280B2 (en) Thin film lamination, thin film magnetic sensor using the thin film lamination and method for manufacturing the thin film lamination
JP3916870B2 (en) Magnetic sensor and manufacturing method thereof
JP2793440B2 (en) Magnetic sensor and method of manufacturing the same
US4978938A (en) Magnetoresistor
EP0450601B1 (en) Magnetoelectric transducer and process for producing the same
US4926154A (en) Indium arsenide magnetoresistor
JP3069545B2 (en) Laminate including compound semiconductor and method of manufacturing the same
JP2004158668A (en) Hybrid magnetic sensor and its manufacturing method
KR930000825B1 (en) Improved magnetoresistors
JP2010050467A (en) Method of manufacturing semiconductor thin-film element
JP2000138403A (en) Thin film magnetic sensor
US5117543A (en) Method of making indium arsenide magnetoresistor
JP3399057B2 (en) Magnetoelectric conversion element
JP4764311B2 (en) Semiconductor magnetoresistive device
JP2597774Y2 (en) Hall element
JP2600682Y2 (en) Heterojunction Hall element
JP3287054B2 (en) Magnetoelectric conversion element
KR930000792B1 (en) Magneto resistors sensor and its manufacturing method with inas
JPH07326806A (en) Epitaxial wafer for hall element and its manufacture
JP2000277830A (en) Semiconductor thin film element
JP2015037160A (en) Semiconductor wafer for hole device, hole device, and process of manufacturing the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080519

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13