JP3068283B2 - 光素子アレイの実装方法及び光素子アレイ用実装体 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光学的縦続接続により
構成される光システム用光素子アレイの実装方法及びこ
の方法に用いる光素子アレイ用実装体に関する。

【０００２】

【従来の技術】近年、光通信技術で養われた光素子技術
を用い、各種電子機器の内部に短距離光伝送を導入しよ
うとする試みが行われるようになってきた。この目的と
するところは、光の持つ無誘導，高速大容量等の特徴に
より、電気結線の持つ高速化，高密度化の限界を打破す
ることであり、超高速コンピュータ等の開発で重要な位
置付けが与えられている。特に、２次元光素子アレイを
用いた高速高密度光伝送は、超高速光バス，光演算ユニ
ット，光交換機等の応用で早くも注目を集めている。

【０００３】２次元光素子アレイの例としては、３２×
３２の約１千素子の集積例が報告されている。このよう
な２次元光素子アレイでは、アレイの表面方向に光入出
力が行われ、光素子の表面方向に光学的な縦続接続を行
って前述のような機能システムが構成される。しかしな
がら、現在の段階ではシステム的なアーキテクチャーや
部分的な光素子アレイの構造は検討されているものの、
その中間となるモジュール技術等の実装方法に関する検
討が殆ど行われていない。そのため、デバイス技術とシ
ステム技術との間に大きな格差があり、前述したような
光技術を用いた機能システムの構築を困難なものとして
いる。

【０００４】特に問題となるのは、光素子アレイの光学
的縦続接続における光素子アレイ間の光軸調整方法、２
次元アレイの大規模化における光素子アレイサイズであ
り、これらの問題について詳細を以下に述べていく。
尚、ここでは光素子アレイを用いたシステムの例とし
て、光学的構成の比較的単純な２次元光バスシステムを
取り上げていく。

【０００５】図９（ａ）は２次元素子アレイを用いた光
バスシステムの例であり、２０００は単位回路を搭載し
たボード、２００１〜２００４は並列演算システムのＣ
ＰＵ等の論理ユニット、２０１０はボード２０００の光
バスユニット、２０２１〜２０２４は光バスユニット２
０１０に設けられた光素子アレイである。ここでは簡単
のために、１ボードあたり４論理ユニットの構成で示し
てある。

【０００６】光バスシステムとしては、図９（ａ）のよ
うなボードを図９（ｂ）のように積層し、それぞれの光
バスユニット２０１０〜２２１０を光学的に結合させて
構成される。このように構成される光バスシステムで
は、それぞれの光経路を比較的密に近接させることがで
き、またギガビット領域での高速バスを形成することが
できる。このような構成のバスを電気結合で行った場
合、信号線路相互の誘導干渉のために信号線路間隔の拡
大か信号速度の低下と言うような限界がもたらされる。

【０００７】しかしながら、図９で示した例のように比
較的小規模なシステムでは、装置サイズが多少大きくな
ることを犠牲に電気結線によりシステムを構成すること
ができる。このため、光バスを用いることの本来のメリ
ットは比較的大規模のシステム、例えば、並列演算シス
テムの場合１０００ＣＰＵ〜１００００ＣＰＵ以上のシ
ステムで発揮されるようになってくる。

【０００８】このような大規模のシステムに於いては、
基本的には接続するボード数に相当する数の光素子が必
要であり、また構成の仕方によってはボード数の２乗数
の光素子が必要になる。例えば１枚のボードに搭載でき
るポート数は実用的に１００ポート程度であり、１００
０ポートのシステムでボード数が１０枚、１００００ポ
ートのシステムではボード数が１００枚必要となってく
る。そして、それぞれのボードには最低１００素子の光
素子アレイが必要であり、アドレス指定方法に空間配置
を利用するような場合にそれぞれのボードに１００００
素子の光素子アレイが必要な場合がある。

【０００９】このように、光素子アレイを用いたシステ
ムに於いては非常に多数の光素子が必要になり、光素子
のアレイ規模や必要なアレイ素子数が膨大なものとなり
やすい。そこで発生する問題として、第一に光素子アレ
イ間（ユニットとなるボード間）の光軸調整が深刻な問
題となること、第二に光素子のアレイ数が１００から１
００００と大きくなることがある。

【００１０】前者の問題は、例えば最小構成の場合で１
００個のアレイ素子を１０枚、非常に精密に同軸状にア
ライメントする必要があり、これには多大な労力と熟練
性を要する。特に、１００００個のアレイ素子を１００
枚アライメントする場合等、特別な訓練を受けた専門技
術者によってのみ可能な状態となり、システム運用上の
保守に問題がある。さらに、このように多数のボードを
重ねた場合、周囲の温度で容易に光軸が変動してしまう
というような問題もある。

【００１１】また、後者の問題は、光素子間のアライメ
ント余裕やレベル余裕から素子のアレイ化ピッチをあま
り狭くできず、例えば５００μｍピッチで構成した光素
子アレイでは１００素子アレイで５ｍｍ×５ｍｍ、１０
０００素子アレイでは実に５０ｍｍ×５０ｍｍと非常に
大きなチップとなることである。

【００１２】図９で示したような構成のシステムでは、
原理的に考えても光素子の表面と裏面の両方の面から光
入出力が取れることが必要になり、このため光素子の基
板は光の回折広がり等を考慮して比較的薄くする（例え
ば２００μｍ）必要がある。このため、前述したような
１００００素子のチップサイズは非現実的な値となって
くる。また、チップサイズの大きな多数アレイ素子であ
るためそのチップ製造歩留まりは非常に小さく、さらに
光素子材料となる化合物半導体基板もそれほど大きくな
い（２〜３インチ径）ためチップ収率も小さい。従っ
て、光素子作成の面からも大きな問題が生じてくる。

【００１３】

【発明が解決しようとする課題】このように従来、大規
模な光接続システムの構築においては、多数の光素子ア
レイ間の光軸調整が極めて困難であり、またアレイ数が
格段に多くなるとそれを実装することも困難であった。

【００１４】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、大規模な光接続システ
ムの構築において多数の光素子間の光軸調整を容易に
し、また、アレイ数の大きな光素子の実現を容易にする
ことのできる光素子アレイの実装方法及び実装体を提供
することにある。

【００１５】

【課題を解決するための手段】本発明（請求項１）は、
光素子表面方向への光学的な光素子の縦続接続を行う光
システム用光素子アレイの実装方法において、前記光素
子アレイは基板上に２次元的に光素子が配置され且つ該
光素子の表面及び裏面の両方から光入出力が取れる２次
元光素子アレイであり、該光素子アレイに対する光軸調
整手段と、該光素子アレイを保護し前記光素子の表面及
び裏面の両方から光入出力が取れる光学的窓部と、実装
体同士の位置合わせ手段とを有してなる実装体に前記光
素子アレイを装着し、この実装体の複数個の積層により
前記光素子アレイを光学的に縦続接続することを特徴と
する。

【００１６】また、本発明（請求項３）は、光学的縦続
接続型の光素子アレイ用実装体において、基板上に２次
元的に光素子が配置され且つ該光素子の表面及び裏面の
両方から光入出力が取れる光システム用２次元光素子ア
レイを装着する実装基板と、この実装基板に設けられ前
記光素子アレイを位置決めすると共に光軸整合させる手
段と、前記実装基板の前記２次元光素子アレイの裏面側
光軸延長上に各光素子に対応して設けられた貫通穴と、
該貫通穴を封じ込めた光学的窓部と、前記２次元光素子
アレイの表面側に設けられた光学窓とを具備してなるこ
とを特徴とする。

【００１７】また、本発明の望ましい実施態様として、
次のようにしてもよい。

【００１８】(1) 光素子アレイよりも小規模な光素子ア
レイチップを、複数の光素子アレイチップに対する光軸
調整機構を有したホルダー上に２次元配置し、この２次
元配置された光素子アレイチップを光素子アレイとして
実装体に装着する。

【００１９】(2) 実装基板に設けた貫通穴又は光学的窓
部に、レンズを設ける。

【００２０】(3) 光軸調整機構を有したホルダーを、Ｓ
ｉウェハの微小加工で形成する。

【００２１】

【作用】本発明の光素子アレイの実装方法及びその実装
体によれば、アレイ化光素子の実装を機械的光軸調整機
構を持った実装体に搭載し、光学窓による素子の保護を
行うためそれぞれの実装体はほぼ独立であり、光素子ア
レイの交換は独立に行うことができる。また、システム
としての構築の際、それぞれの実装体を積層するだけで
光軸調整ができ、組み立ては勿論、システムの保守も特
別な技巧を要すること無く容易である。更に本発明の光
素子アレイの実装方法では、多数の光素子アレイを部分
的なチップとして製造でき、アレイチップの歩留まり及
び収率の向上は勿論、１枚の基板で製造した場合と遜色
のないアレイ化素子を得ることができる。

【００２２】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。

【００２３】図１（ａ）は、本発明の第１の実施例を説
明するためのもので、光素子アレイの実装状態を示す断
面図である。図中１は実装基板、２は配線取り出しのた
めのセラミック基板、３は配線、４はボンディングワイ
ヤ、５は気密封止のためのセラミックカバー、６はキャ
ップフレーム、７は光学窓となるガラスシール、８は実
装基板１に設けられた貫通穴１０１の光学窓となる基板
側ガラスシール、９は光素子アレイである。

【００２４】実装基板１には光素子アレイ９の光軸延長
上に貫通穴１０１が設けられ、また６のキャップフレー
ムにはめ合うように凸部１０２と凸部１０３が設けられ
ている。ここで、凸部１０２は、光学窓８の機械的損傷
防止とキャップフレーム６及びセラミックカバー５との
機械的位置調整機構となる。この実装基板１の内側に光
素子アレイ９を装着する。即ち、実装基板１に設けた凹
部（光軸整合手段）へのはめ込み又はフリップチップボ
ンディング等の手法を用いて、光素子アレイ９の位置合
せと装着を行う。

【００２５】次いで、ワイヤボンディングによる電気接
続を行った後、キャップフレーム６を機械的位置合せ、
又は凹凸ガイドを設ける等の手法により位置合せとして
取り付け、全体を気密封止パッケージとする。この結
果、光素子アレイ９は気密封止された状態で実装基板１
及びキャップフレーム６に位置合せが行われている状態
になる。また、その電気接続は２及び５のセラミックに
埋め込まれた形の配線３により引き出され、容易に実装
体の外へ接続できる状態になっている。

【００２６】このような実装方法により、図１（ａ）の
パッケージを図９における光バスモジュール２０１０等
の光モジュールとして用いることができ、外部の電気基
板との接続を容易に行うことができる。しかも、このパ
ッケージを他のボードに取付けられた同様のパッケージ
（図１（ａ）１′）と積層することにより、その光素子
アレイ間の光学的縦続接続を簡単に行うことができる。

【００２７】従って、この光モジュール間の積層を多重
化することにより、多数のボード間の光素子アレイを非
常に簡単に光軸調整することが可能になる。しかも、そ
れぞれの積層されたボードは任意の積層段階で取り外
し、再積層（再光軸調整）することが可能となり、全体
のシステム運用上の保守・点検作業が容易となって、シ
ステム全体のコスト及び稼働性が大幅に改善されること
になる。特に、光モジュール間は機械的な位置調整機構
により位置合せされており、その位置調整機構がボード
のゆがみや光モジュール積層のゆるみ等で変動しないよ
う補助的な機械的固定機構及び支持機構を設けることで
周囲温度変動による光軸変動を抑制できるようになり、
システムの使用環境条件を広めることもできるようにな
る。

【００２８】ここで、図１（ａ）の光モジュールについ
てその光学的構成を、同図（ｂ）を用いて詳しく説明す
る。図１（ｂ）は、図１（ａ）の光モジュールの１つの
光学径路を抜き出して示した詳細構成図である。ここで
は、光素子アレイの例として光スイッチ素子を用い、光
入出力を平行光学系とするためにガラスシール７，８と
して平板マイクロレンズアレイを用いる例について述べ
ていく。

【００２９】平板マイクロレンズとしては、使用波長に
対して透明な基板に不純物のピンホール拡散等により半
球状の高屈折率部を設けたもの等を用いればよい。図の
中で７０１及び８０１が半球レンズとして機能する部分
である。これらは２つで一種の結像光学系を成してい
る。一方のレンズに入射した平行光は光モジュール内部
で焦点を結んだ後、他方のレンズにより再び平行光とし
て出力される。ここでは７の半球レンズ７０１を通って
９０２の多重量子井戸光スイッチ層を通った後、貫通穴
１０１を通って８の半球レンズ８０１によって光力光と
なる構成である。多重量子井戸光スイッチについては後
述する。

【００３０】このような構成とすることより、光入出力
のビーム保存性が保たれ、光モジュールの多重積層限界
を大きくすることができる。また、光モジュール内部で
は能動光素子の部分で光を絞ることができるため、光素
子能動領域の大きさを小さくでき、光素子の寄生容量等
を小さく抑制して高速動作に有利な構成をとることがで
きる。また、光学系の設計によっては貫通穴１０１にレ
ンズをはめ込み、８０１或いは８０１と７０１の両方を
省略することも可能である。

【００３１】次に、光素子の具体的構成例を図２に示
す。光素子の例としては、前述した多重量子井戸光スイ
ッチを取り上げる。９０１はｎ型ＩｎＰ基板、９０２は
低濃度ＧａＩｎＡｓＰ系多重量子井戸スイッチ層、９０
３はｐ型ＩｎＰ層、９０４は低濃度ＩｎＰ層、９０５は
パッシベーション膜で例えば窒化シリコン膜、９０６は
電極取り出しのためのｐ型拡散領域、９０７及び９０８
は反射防止コーティング膜、９０９，９１０は電極金属
である。

【００３２】この構成で電極金属９０９，９１０間に電
圧を印加すると、極性や電圧により多重量子井戸層９０
２の吸収スペクトル特性が変化し、使用波長の限定によ
り光スイッチング作用を得ることができる。このとき、
９０１及び９０３のＩｎＰはＧａＩｎＡｓＰ系材料の吸
収端波長に対して透明であり、そのまま光学通路とする
ことができる。また、電極９０９及び９１０は円形状の
窓を有しており、迷光の遮断膜又は空間的光学フィルタ
ーとして機能させることもできる。

【００３３】以上説明してきたように本実施例の光素子
アレイの実装では、光学的縦続接続の必要な光システム
の構築が容易であり、そのシステムのコスト，運用性，
耐環境性等の面で優れた効果を発揮することができる特
徴を持っている。

【００３４】図３（ａ）は、本発明の第２の実施例を説
明するためのもので、光素子アレイの概略構成図であ
る。図中１０は光素子アレイを整列配置させるためのフ
レームで、９ａ〜９ｄは小規模でアレイ化された光素子
アレイチップである。フレーム１０は図３（ｂ）に示す
ように２段構成の凹部となっており、光素子アレイチッ
プ９を周囲で固定することができるようになっている。
光素子アレイチップ９ａ〜９ｄは例えば１０×１０の１
００素子アレイとし、図３（ａ）に示すようにフレーム
１０を用いて１枚のアレイ９としてそのアレイ数を等価
的に増大させることができる。

【００３５】この方法を用いることで、基板厚さの薄い
光素子でも非常に多数の素子を１平面上に配列して、ア
レイ化することができる。例えば、光素子の基板厚を２
００μｍ、アレイ化ピッチを５００μｍとすると、１０
×１０素子アレイは大きさが０．２ｍｍ×５ｍｍ×５ｍ
ｍとなり、比較的チップ化の可能な大きさとなる。また
２インチ径基板を用いた場合には６０チップ程度の光素
子アレイを同時に作製することができ、３インチ径基板
では１４０チップ程度を同時作成することができる。

【００３６】ここで、１００００素子の光素子アレイを
作製する場合の例を考えてみる。アレイピッチが５００
μｍの場合、１チップアレイの大きさは５０ｍｍ×５０
ｍｍであり、１００素子アレイを本実施例方法でアレイ
化した場合、５ｍｍ×５ｍｍのチップが１００チップ必
要である。１チップアレイの場合、３インチ径ウェハの
プロセスが必要であるのに対し、本実施例方法では２イ
ンチ径，３インチ径のいずれの場合でもプロセス可能で
ある。プロセスのウェハ径が大きくなると、そのプロセ
ス装置はいずれも大型化し非常に大きな過剰設備費が必
要になる。

【００３７】ここで、３インチ径ウェハを用いたと仮定
すると、１チップアレイの場合１枚のウェハで１つのチ
ップしか得られないのに対し、本実施例では相当するア
レイチップ数の他に約４０チップの予備チップが得られ
る。また、チップのパッケージ化を考えた場合、１チッ
プアレイでは１つのチップをアセンブリすればよく、本
実施例ではフレーム上に１００チップを配列する過剰ア
センブリが必要になるが、２００μｍ厚で５０ｍｍ×５
０ｍｍのチップをアセンブリすることは容易ではなく、
ウェハの反り等によりそのアセンブリ成功確率は非常に
小さくなり、しかも特殊な大型装置が必要になる。

【００３８】本実施例によれば、１００チップをフレー
ム上に配列する工程が追加されるものの、チップサイズ
が極端な比ではないため通常の装置を用いて行え、その
アセンブリ成功確率も高い。さらに、アセンブリで不良
チップを発生した場合にも、プロセス段階で得られた予
備チップを用いてリペアアセンブリが可能になる。従っ
て、プロセスのウェハサイズ、即ち装置投資額、チップ
収率、実装歩留り等のいずれの場合においても本実施例
の方が有利であり、従って本実施例は大型の光素子アレ
イの作製に大きな効果を発揮することができる。

【００３９】また、本実施例は異なる光素子のアレイを
作成する場合においても効果を発揮する。即ち１チップ
アレイの場合、異なる光素子を同一基板上に作製するた
め、ウェハ上で領域分割をして結晶，プロセス，構造等
を変える必要があり、特殊なプロセス工程の開発が必要
になる他、異なる素子間のプロセス整合が困難になる場
合等、ウェハプロセスの成功確率が非常に小さくなり易
い。これに対し本実施例では、異なる光素子をそれぞれ
独立に最良のプロセスで作製でき、フレーム上の配列方
法を考えるだけで良いため、素子性能や歩留りが圧到的
に高くなる特徴を持っている。

【００４０】次に、フレーム１０について詳細に説明す
る。図４は、フレーム１０の製造工程を示す断面図であ
り、ここでは半導体プロセスと同様な方法で作製できる
Ｓｉの微小加工を用いた例を示す。

【００４１】図４（ａ）はフレームを構成する基板を示
したものであり、２枚のＳｉ基板をＳｉＯ₂ を挾んで接
着した、いわゆるＳｉ直接接着基板を示している。図中
１００１及び１００３がＳｉであり、１００２がＳｉＯ
₂である。この材料を用いる利点は、光素子アレイを挿
入する凹部と光素子アレイの光入出力窓となる凹部を別
々の面から形成でき、中間にそれぞれの凹部深さを規定
する異種接合面を持っていることである。しかも、独立
したＳｉ結晶を直接接着しているため、結晶面や結晶抵
抗率等を独立に選定できる利点がある。例えば光素子ア
レイを挿入する面ではフレーム上に電気配線を形成して
おき、そのために高抵抗のＳｉを用い、他の面では共通
電極や電磁シールドを形成するために低抵抗のＳｉを用
いることができる。

【００４２】図４（ｂ）はＳｉによるフレームの例であ
り、それぞれの凹部をＫＯＨ溶液やヒドラジン等のケミ
カルエッチングで形成した例である。このとき、１００
４，１００５にＳｉＯ₂ やＳｉ₃ Ｎ₄ 等のマスクを形成
しておき、それらを半導体プロセスと同様なパターン化
を行っておけばよい。１００６のＳｉＯ₂ は用途により
残したり除去することができる。この方法ではケミカル
エッチングを用いるため、数百μｍの深さの凹部にもか
かわらずその作製時間が比較的短時間で作製できるとい
う特徴を持っている。

【００４３】図４（ｃ）は、それぞれの凹部ドライエッ
チングで形成した例であり、凹部を垂直に、従って凹部
パターンを高精度に形成した例である。これにより、光
素子アレイの配列精度を高めることができる。

【００４４】図４（ｄ）は、ケミカルエッチングとドラ
イエッチングを併用した例であり、光素子アレイ挿入部
はドライエッチング、光入出力部はケミカルエッチング
で作製している。この場合、光素子アレイの配列精度を
高めつつ、作製工程の時間を短縮することができる。ま
た、この例では最初に両面をケミカルエッチングしてお
き、光素子アレイの挿入部のみ追加でドライエッチング
を行う方法により工程時間を更に短縮することができ
る。

【００４５】次に、本発明実施例により、１チップアレ
イと同等のアレイ素子を得る方法について説明する。

【００４６】図５（ａ）は、アレイ化した場合のフレー
ム１０の近傍を示す構成図である。光素子アレイはそれ
ぞれＬo のピッチで形成されており、それぞれの光素子
アレイはフレーム１０の部分でＬc の距離で接続され
る。このとき、Ｌc をＬo と同等にすれば最終的なアレ
イ素子は１チップアレイと同等なアレイとなり、その光
素子アレイ間は、フレーム１０に設けた中継電極１００
７に１１０１のようにワイヤボンディングするか、直接
１１０２のようにワイヤボンディングを行えばよい。ま
た、ワイヤボンディングする方法では大面積で多数のワ
イヤボンディングが必要となるため、図５（ｂ）に示す
ように光素子アレイ間の接続配線１２０１を設けた固定
フレーム１２で接続すると、全ての光素子アレイの接続
を同時に行うことができる。

【００４７】次に、フレーム１０の強度を高めた例につ
いて説明する。図６（ａ）は改良したフレームの構成断
面図であり、図４で示したＳｉ直接接着基板を用いて構
成した例である。この例では、光素子アレイの挿入部は
図４の例と同様に形成し、光入出力の凹部を光素子アレ
イの光入出力部のみに形成している。このように形成す
ることで、１１０１は光素子の光軸上でのみ穴が形成さ
れ、その他の部分は結合されているため支持基板として
大幅に強度が改善される。

【００４８】また、このような基板状のフレームに図５
（ｂ）の接続電極１２０１と同様な電極１００７を設け
ることで、図６（ｂ）に示すような多層光素子アレイを
簡単に構成することができる。この場合、異なる機能の
光素子を重ねて１つの複合機能素子のように機能させる
ことが可能になる。さらに、図６（ａ）の光入出力の穴
には微小レンズをはめ込むことも可能である。

【００４９】図７は、図１（ａ），（ｂ）で示した光モ
ジュールの構成を、図６の実施例により構成した例であ
る。この場合、１００１が図１の実装基板１に相当し、
光モジュールの小型化と半導体プロセス技術による加工
精度の向上が可能である。

【００５０】図８は、フレーム１０にマイクロレンズ機
能を持たせた実施例である。このマイクロレンズとして
は、拡散やイオン交換等による屈折率変化を利用したレ
ンズや，エッチング等により表面をレンズ状に加工した
レンズ，或いは回折格子を利用したマイクロフレネルレ
ンズ等を用いることができる。Ｓｉは吸収端波長が１．
１μｍ近傍にあり、１．２μｍ以上の波長に対しては透
明である。従って、１．２μｍ以上の光に対しては、フ
レーム１０とマイクロレンズ１００８及びシーリング材
を兼用することが可能になる。このようにすることで、
フレーム１０又は光素子アレイを装着した実装基板に対
するレンズの位置調整が不要になり、光モジュールの作
製を簡略化することができるようになる。

【００５１】なお、本発明は上述した各実施例に限定さ
れるものではない。光素子アレイの光素子はスイッチ素
子に限られるものではなく、面発光レーザ等の発光基
子，受光素子，光増幅素子等、他の光素子でもよい。ま
た、フレーム材料にＳｉを用いているが、これは他の材
料、例えば誘電体や金属等も使用可能である。また、光
素子アレイに対する光軸整合手段は凹部に限るものでは
なく、実装基板上で光素子アレイを位置決めできるもの
であればよい。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。

【００５２】

【発明の効果】以上説明したように本発明によれば、多
数の光素子間の光軸調整を容易にし、またアレイ数の大
きな光素子の実装を容易にすることができ、これにより
多段の光縦続接続型光システムの構築を容易に行うこと
ができ、大規模並列情報処理システム等の実現に寄与す
ることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を説明するためのもの
で、光素子アレイの実装状態及びその要部構成を示す断
面図、

【図２】光素子の具体的構成例を示す断面図、

【図３】本発明の第２の実施例を説明するためのもの
で、光素子アレイチップを２次元配置した概略構成及び
その一部を示す図、

【図４】第２の実施例に用いたフレームの製造工程を示
す断面図、

【図５】アレイ化した場合のフレームの近傍を示す断面
図、

【図６】アレイ化したフレームの強度を高めた例を示す
断面図、

【図７】図１で示した光モジュールの構成を図６のフレ
ームにより構成した例を示す断面図、

【図８】フレームにマイクロレンズ機能を持たせた実施
例を示す断面図、

【図９】２次元素子アレイを用いた従来の光バスシステ
ムの例を示す図。

【符号の説明】

１…実装基板、 ２…セラミック基板、 ３…配線、 ４…ボンディングワイヤ、 ５…セラミックカバー、 ６…キャップフレーム、 ７，８…光学窓（ガラスシール）、 ９…光素子アレイ、 １０…フレーム、 １０１…貫通穴、 １０２，１０３…凸部、 ７０１，８０１…半球レンズ、 ９０１…ｎ型ＩｎＰ基板、 ９０２…多重量子井戸光スイッチ層、 ９０３…ｐ型ＩｎＰ、 ９０４…低濃度ＩｎＰ、 ９０５…パッシベーション膜（窒化シリコン膜）、 ９０６…ｐ型拡散領域、 ９０７，９０８…反射防止コーティング膜、 ９０９，９１０…電極金属。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 31/12 H01L 31/0232

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】光素子表面方向への光学的な光素子の縦続
   接続を行う光システム用光素子アレイの実装方法におい
   て、 前記光素子アレイは基板上に２次元的に光素子が配置さ
   れ且つ該光素子の表面及び裏面の両方から光入出力が取
   れる２次元光素子アレイであり、該光素子アレイに対す
   る光軸調整手段と、該光素子アレイを保護し前記光素子
   の表面及び裏面の両方から光入出力が取れる光学的窓部
   と、実装体同士の位置合わせ手段とを有してなる実装体
   に前記光素子アレイを装着し、この実装体の複数個の積
   層により前記光素子アレイを光学的に縦続接続すること
   を特徴とする光素子アレイの実装方法。
2. 【請求項２】基板上に２次元的に光素子が配置され且つ
   該光素子の表面及び裏面の両方から光入出力が取れる光
   素子アレイチップを、該光素子アレイチップに対する光
   軸調整機構を有したホルダー上に複数個２次元配置し、
   この２次元配置された光素子アレイチップを前記光素子
   アレイとして前記実装体に装着することを特徴とする請
   求項１記載の光素子アレイの実装方法。
3. 【請求項３】基板上に２次元的に光素子が配置され且つ
   該光素子の表面及び裏面の両方から光入出力が取れる光
   システム用２次元光素子アレイを装着する実装基板と、
   この実装基板に設けられ前記光素子アレイを位置決めす
   ると共に光軸整合させる手段と、前記実装基板の前記２
   次元光素子アレイの裏面側光軸延長上に各光素子に対応
   して設けられた貫通穴と、該貫通穴を封じ込めた光学的
   窓部と、前記２次元光素子アレイの表面側に設けられた
   光学窓とを具備してなることを特徴とする光素子アレイ
   用実装体。