JP3064762B2 - ディジタルビデオ信号の処理方法とディジタルビデオ信号の処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル化されたビ
デオ信号を記録再生または伝送する装置、たとえばディ
ジタルＶＴＲのような装置における、ディジタルビデオ
信号の処理装置に関するものである。

【０００２】

【従来の技術】コンポーネントディジタルビデオ信号を
記録再生するＶＴＲとしてはＤ−１として規格化されて
いる。Ｄ−１の詳細については、たとえば第１の文献と
して、SMPTE 227M 19-mm type D-1 cassette-helical d
ata and control records (SMPTE Journal, March 199
2)、また第２の文献として、「Ｄ−１ディジタルＶＴＲ
のフォーマット」（放送技術, Vol.43, No.12, Novembe
r 1990）に開示されている。Ｄ−１は、ＣＣＩＲ６０１
号勧告に示されているいわゆる４：２：２方式でサンプ
リングした信号を、８ビットに量子化して記録再生する
ディジタルＶＴＲである。

【０００３】ここで４：２：２方式とは、輝度信号と２
つの色差信号をそれぞれ１３．５ＭＨｚと６．７５ＭＨ
ｚでサンプリングする方式であり、アスペクト比が４対
３で、走査方式が５２５本／６０Ｈｚまたは６２５本／
５０Ｈｚの現在のテレビジョン信号に従ったものであ
る。

【０００４】一方、走査方式はそのままでアスペクト比
を１６対９と横長にしようとする動きがあり、ＥＤＴＶ
−IIなどと呼ばれる方式が検討されている。ここでは以
下に述べるような方式を考え、これをエクステンディド
４：２：２と呼ぶことにする。

【０００５】すなわち、エクステンディド４：２：２で
は、垂直方向の走査線数を４：２：２と同じ本数とし、
アスペクト比を１６対９にするために画面の水平方向の
長さを４：２：２方式の４／３倍にする。したがって、
Ａ／Ｄ変換のサンプリング周波数を４：２：２方式の４
／３倍にすれば、サンプル点の画面上での間隔は４：
２：２方式と同じになる。そこで、エクステンディド
４：２：２においては輝度信号と２つの色差信号のサン
プリング周波数を、それぞれ４：２：２方式のサンプリ
ング周波数の４／３倍で１８ＭＨｚと９ＭＨｚとし、量
子化ビット数を８ビットとする。

【０００６】このようなエクステンディド４：２：２方
式によって得られたディジタルビデオ信号を、第１のコ
ンポーネントディジタルビデオ信号とすると、これを記
録するディジタルＶＴＲに必要なデータレートはビット
レートで表現して、

【０００７】

【数１】

【０００８】となる。一方、Ｄ−１のデータレートは、

【０００９】

【数２】

【００１０】であるから、第１のコンポーネントディジ
タルビデオ信号を記録するディジタルＶＴＲとしてはＤ
−１よりも高データレートの記録再生装置を用いる必要
がある。

【００１１】そこで、上記の第１のコンポーネントディ
ジタルビデオ信号を記録再生するディジタルＶＴＲを新
しく考え、以下これをＤ−Ｘと呼ぶことにする。

【００１２】このとき、４：２：２方式でサンプリング
された信号は現在広く使われており、Ｄ−Ｘにおいても
４：２：２方式でサンプリングされた信号も記録できる
ようにすることが望ましい。そこで、４：２：２方式で
各サンプルを１０ビットで量子化したディジタルビデオ
信号を考え、これを第２のコンポーネントディジタルビ
デオ信号とする。この場合のデータレートは、

【００１３】

【数３】

【００１４】となり、第１のコンポーネントディジタル
ビデオ信号のデータレートより低く比較的近い値とな
る。

【００１５】したがって、第２のコンポーネントディジ
タルビデオ信号の１３．５ＭＨｚでサンプリングされた
１サンプルにつき１０ビットから成るデータを、１８Ｍ
Ｈｚのクロックレートで１ワードにつき８ビットから成
るデータに符号化してＤ−Ｘに記録することにより、エ
クステンディド４：２：２と４：２：２方式の両方を記
録できるディジタルＶＴＲを構成することができる。

【００１６】このように、１０ビットで量子化されたサ
ンプルを８ビットから成るワードに符号化するには、従
来１０ビットのサンプル一つ一つを上位８ビットと下位
２ビットに分割し、連続する４つのサンプルの下位２ビ
ットをまとめて１つの８ビットワードに変換していた
（特開昭６０−２６２２７９号公報）。

【００１７】

【発明が解決しようとする課題】しかしながら、ディジ
タルＶＴＲにおいては通常１ワード単位で誤り訂正を行
うので、上述のような従来の方式では記録再生または伝
送の過程でエラーが発生した場合、１ワードのエラーに
対して連続する４サンプルの下位２ビットが全て誤りに
なり、結果的に連続する４サンプルのエラーとなる。し
たがって、エラーが画面上に近接して発生するので画質
劣化が大きいという欠点を有していた。

【００１８】本発明はかかる点に鑑み、１ワードのエラ
ーに対してテレビ画面上でエラーになるサンプルの数を
できるだけ少なくすることで、再生画質を改善すること
ができるディジタルビデオ信号の処理装置を提供するこ
とを目的とする。

【００１９】

【課題を解決するための手段】本発明に係るディジタル
ビデオ信号の処理方法は、２つの正整数ｎ、ｍを考え、
ｎ＞ｍでｍが（ｎ−ｍ）で割り切れるとき、ｆ＝ｍ／
（ｎ−ｍ）とし、ｍビットで量子化された第１のコンポ
ーネントディジタルビデオ信号と、ｎビットで量子化さ
れた第２のコンポーネントディジタルビデオ信号につい
て、第２のコンポーネントディジタルビデオ信号の輝度
信号成分と２つの色差信号成分のそれぞれについて、各
ｎビットより成るサンプルデータを、最上位ビットから
ｍビットより成るデータと最下位ビットから（ｎ−ｍ）
ビットより成るデータに分割し、それぞれを上位サンプ
ル、下位サンプルと呼ぶとき、テレビ画面上の同一位置
でサンプルされた輝度信号成分および２つの色差信号成
分のサンプルの下位サンプル３つと、テレビ画面上で水
平方向に離れた位置でサンプルされた輝度信号成分の下
位サンプルとを含むｆサンプルの下位サンプルによっ
て、ｍビットより成るワードを構成することを特徴とす
る。

【００２０】また、本発明に係るディジタルビデオ信号
の処理装置は、２つの正整数ｎ、ｍを考え、ｎ＞ｍでｍ
が（ｎ−ｍ）で割り切れるとき、ｆ＝ｍ／（ｎ−ｍ）と
し、ｍビットで量子化された第１のコンポーネントディ
ジタルビデオ信号と、ｎビットで量子化された第２のコ
ンポーネントディジタルビデオ信号について、第２のコ
ンポーネントディジタルビデオ信号の輝度信号成分と２
つの色差信号成分のそれぞれについて、各ｎビットより
成るサンプルデータを、最上位ビットからｍビットより
成るサンプルと最下位ビットから（ｎ−ｍ）ビットより
成るサンプルに分割し、それぞれを上位サンプル、下位
サンプルと呼ぶとき、上位サンプルを１水平走査期間の
間記憶する上位用メモリと、下位サンプルを１水平走査
期間の間記憶する下位用メモリと、上位サンプルと下位
サンプルをそれぞれ上位用メモリと下位用メモリに書き
込むための、上位書き込みアドレスと下位書き込みアド
レスを発生する書き込みアドレス発生回路と、上位用メ
モリと下位用メモリからそれぞれｍビットより成るワー
ドを読み出すための、上位読み出しアドレスと下位読み
出しアドレスを発生する読み出しアドレス発生回路と、
上位用メモリからの出力であるｍビットより成るワード
と下位用メモリからの出力であるｍビットより成るワー
ドから、どちらか一方を選択するマルチプレクサを有
し、テレビ画面上の同一位置でサンプルされた輝度信号
成分および２つの色差信号成分の３つの下位サンプル
と、テレビ画面上の水平方向に離れた位置でサンプルさ
れた輝度信号成分の下位サンプルとを下位用メモリから
出力される同一のｍビットより成るワードに含めること
を特徴とする。

【００２１】

【作用】本発明に係るディジタルビデオ信号の処理方法
では、ｍビットで量子化された第１のコンポーネントデ
ィジタルビデオ信号と、ｎビットで量子化された第２の
コンポーネントディジタルビデオ信号の輝度信号成分と
２つの色差信号成分のそれぞれについて、最上位ビット
からｍビットより成る上位サンプルと、最下位ビットか
ら（ｎ−ｍ）ビットより成る下位サンプルに分割し、ｆ
サンプルの下位サンプルを合わせて１つのｍビットサン
プルを作る。

【００２２】このとき、テレビ画面上の同一位置でサン
プルされた輝度信号成分および２つの色差信号成分の下
位サンプル３つと、テレビ画面上の水平方向に離れた位
置でサンプルされた輝度信号成分の下位サンプルとを同
じ１つのｍビットサンプルワードに入れる。これによ
り、再生時に下位サンプルから構成された１つのｍビッ
トワードがエラーになったとき、隣接するサンプルがエ
ラーにならず、テレビ画面上では同一位置でサンプルさ
れた輝度信号成分及び２つの色差信号成分の下位サンプ
ルが同時にエラーになる。

【００２３】したがって、３つの下位サンプルのエラー
がテレビ画面上の１つの画素のエラーになるので、画面
全体としてエラー画素の数か少なくなり、再生画質が向
上する。

【００２４】また、本発明に係るディジタルビデオ信号
の処理装置においては、上位用メモリへの上位サンプル
の書き込みは、ｍビットより成るワードとして上位書き
込みアドレスに従って行い、上位用メモリからの読み出
しはｍビットよりなるワードとして上位読み出しアドレ
スに従って行い、下位用メモリへの下位サンプルの書き
込みは、（ｎ−ｍ）ビットより成るワードとして下位書
き込みアドレスに従って行い、下位用メモリからの読み
出しは、ｆサンプルの下位サンプルから構成されたｍビ
ットより成るワードとして下位読み出しアドレスに従っ
て行う。

【００２５】下位書き込みアドレスをテレビ上の同一位
置でサンプリングされた輝度信号成分と２つの色差信号
成分のサンプルの３つの下位サンプルについて同じアド
レスとすることで、下位用メモリ上には同一位置でサン
プリングされた３つの下位サンプルが１つのｍビットワ
ード内に配置される。

【００２６】この下位用メモリ内に配置されたｍビット
ワードを読み出し、マルチプレクサによって上位用メモ
リから出力されるｍビットワードと下位用メモリから出
力されるｍビットワードを切り替えることにより、連続
したｍビットのワード列として符号化されたデータが得
られる。

【００２７】これにより上で述べたように、再生時のエ
ラーが発生したときにテレビ画面上でエラーになる画素
数を減らし、再生画質を向上することができる。

【００２８】

【実施例】以下で述べる本発明の実施例では、第１のコ
ンポーネントディジタルビデオ信号として輝度信号成分
をサンプリング周波数１８ＭＨｚ、量子化ビット数８ビ
ットで量子化し、色差信号成分をサンプリング周波数９
ＭＨｚ、量子化ビット数８ビットで量子化する上述のエ
クステンディド４：２：２方式によるコンポーネントデ
ィジタルビデオ信号を考える。第１のコンポーネントデ
ィジタルビデオ信号では、１ライン当たりの有効サンプ
ル数を輝度信号成分については９６０サンプル、２つの
色差信号成分についてはそれぞれ４８０サンプルとす
る。

【００２９】一方、第２のコンポーネントディジタルビ
デオ信号としては、輝度信号成分をサンプリング周波数
１３．５ＭＨｚ、量子化ビット数１０ビットで量子化
し、色差信号成分をサンプリング周波数６．７５ＭＨ
ｚ、量子化ビット数１０ビットで量子化する上述の４：
２：２方式によるコンポーネントディジタルビデオ信号
を考える。第２のコンポーネントディジタルビデオ信号
では、輝度信号成分は７２０サンプル、２つの色差信号
成分はそれぞれ３６０サンプルである。

【００３０】以下ではエクステンディド４：２：２方式
によってサンプリングされた第１のコンポーネントディ
ジタルビデオ信号を記録するモードを１８ＭＨｚモー
ド、４：２：２方式によってサンプリングされた第２の
コンポーネントディジタルビデオ信号を記録するモード
を１３．５ＭＨｚモードと呼ぶことにする。

【００３１】これらの４：２：２方式およびエクステン
ディド４：２：２方式におけるサンプリング点の構造を
図８に示す。上述のように、４：２：２方式でもエクス
テンディド４：２：２方式でも輝度信号成分のサンプリ
ング周波数は２つの色差信号成分のサンプリング周波数
の２倍であり、図８のように輝度信号成分と色差信号成
分がサンプリングされる点２０１と輝度信号成分だけが
サンプリングされる点２０２が交互に現れ、それぞれが
１つの画素を構成する。

【００３２】ここで、１水平走査期間ごとに有効画素に
順番に番号をつけこれをｐｉｘと表すと、図８に示した
ように、画素番号ｐｉｘが偶数の画素には輝度信号成分
Ｙと２つの色差信号成分Ｃｂ，Ｃｒのサンプルが属し、
画素番号ｐｉｘが奇数の画素には輝度信号成分Ｙのサン
プルだけが属する。そこで輝度信号成分Ｙを、画素番号
ｐｉｘが偶数の画素に属する成分Ｙｃと画素番号ｐｉｘ
が奇数の画素に属する成分Ｙｉに分けることにする。こ
のようにすると第１のディジタルビデオ信号は１ライン
につき４８０サンプルずつのＹｃ，Ｃｂ，Ｃｒ，Ｙｉ成
分のサンプルをもつものと考えられる。

【００３３】このような高ビットレートのデータを記録
するためには、通常は複数のヘッドを同時に用いて記録
することで、各ヘッドあたりのデータレートを低くして
記録する。この同時に動作する複数のヘッドに対応して
信号処理も同じ数の信号の流れに分割し、以下これを記
録チャンネルと呼ぶことにする。

【００３４】また、通常ＶＴＲでは編集を可能にするた
めに１フィールド単位でテープ上にデータを配置する
が、テープ上の記録密度を低くするために、すべての記
録チャンネルに対して１フィールドのデータを複数のト
ラックに分割して配置することが行われる。以下この各
記録チャンネルの１トラックに対応するデータの集合を
セグメントということにする。

【００３５】本発明の実施例においては、第１のコンポ
ーネントディジタルビデオ信号を記録再生するディジタ
ルＶＴＲとして、記録チャンネル数をＮＣｈとするとき
ＮＣｈ＝４チャンネルで、１フィールドあたりのセグメ
ント数をＮＳｅｇとするとき５２５／６０方式のときは
ＮＳｅｇ＝３セグメント、６２５／５０方式のときはＮ
Ｓｅｇ＝４セグメントであるようなディジタルＶＴＲを
考える。

【００３６】前述のように各画素のＹｃ，Ｃｂ，Ｃｒ，
Ｙｉ成分のサンプルを４つの記録チャンネルに分割す
る。このとき、どれかのチャンネルが再生されなかった
ようなときエラーが１つの成分に集中することを避ける
ために、各成分のサンプルをそれぞれ４チャンネルに分
割する。このとき、同一画素に属するＹｃ，Ｃｂ，Ｃｒ
成分のサンプルが同じチャンネルになるように分割を行
うものとする。

【００３７】このように、４チャンネルに分割された各
データをさらに３または４セグメントに分ける。このと
き、同一画素に属するＹｃ，Ｃｂ，Ｃｒ成分のサンプル
が同じセグメントになるように分割を行うものとする。

【００３８】このような記録チャンネル及びセグメント
への分割の一例を図７に示す。（ａ），（ｃ）は５２５
／６０方式の場合を、（ｂ）は６２５／５０方式の場合
を示す。同図において、ｐｉｘは水平方向の有効画素番
号であり、上述のようにｐｉｘが偶数の画素にはＹｃ，
Ｃｂ，Ｃｒ成分のサンプルが属し、ｐｉｘが奇数の画素
にはＹｉ成分のサンプルが属する。ｃｈは各画素に属す
るサンプルデータが分配される記録チャンネルのチャン
ネル番号を表しており、０からＮＣｈ−１までの整数で
ある。ｓｅｇは各画素に属するサンプルデータが分配さ
れるセグメントのセグメント番号を表しており、０から
ＮＳｅｇ−１までの整数である。ｓｐｌＳｅｇは各記録
チャンネルの各セグメントの各成分のサンプルデータに
順番につけたサンプル番号である。

【００３９】（ａ），（ｃ）では、ｐｉｘが０〜２３の
範囲で、ｐｉｘが偶数の画素についてｃｈとｓｅｇのす
べての組み合わせが一度だけ現れる。また、ｐｉｘが奇
数の画素についても同様である。ｐｉｘが２４から先の
範囲では、ｐｉｘが０〜２３の範囲の２４画素と同じｃ
ｈとｓｅｇの配列を２４画素周期で繰り返す。また、
（ｂ）では、ｐｉｘが０〜３１の範囲で、ｐｉｘが偶数
の画素についても奇数の画素についてもそれぞれでｃｈ
とｓｅｇのすべての組み合わせが一度だけ現れ、３２画
素周期で同じｃｈとｓｅｇの配列を繰り返す。したがっ
て、すべての成分が４チャンネル×３または４セグメン
トに均等に分配される。また、ｐｉｘが偶数の同一画素
に属するＹｃ，Ｃｂ，Ｃｒ成分のサンプルは同じｃｈと
ｓｅｇに分配される。（ａ），（ｃ）に示したように同
一画素に属するＹｃ，Ｃｂ，Ｃｒ成分のサンプルを同じ
チャンネルの同じセグメントに記録するような分配方法
は多数あるが、本発明は同一画素に属するＹｃ，Ｃｂ，
Ｃｒ成分のサンプルを同じチャンネルの同じセグメント
に記録するような分配方法を行う場合に有効である。

【００４０】このように、１ラインごとに４チャンネル
×３または４セグメントに分割することで１フィールド
全体を４チャンネル×３または４セグメントに分割する
ことができる。したがって、１８ＭＨｚモードでは、１
ラインに属するＹｃ，Ｃｂ，Ｃｒ，Ｙｉ成分のうちの１
つの成分のサンプルは１記録チャンネルの１セグメント
につき、５２５／６０方式の場合、

【００４１】

【数４】

【００４２】サンプルが、６２５／５０方式の場合、

【００４３】

【数５】

【００４４】サンプルが割り当てられる。以上のような
第１のコンポーネントディジタルビデオ信号の記録方式
に対して、１０ビットサンプルを８ビットサンプルに変
換することで第２のコンポーネントディジタルビデオ信
号を記録する本発明のディジタルビデオ信号の処理方式
の一実施例を次に示す。

【００４５】第２のディジタルビデオ信号では、前述の
ように１ラインあたりの有効画素が７２０画素で、Ｙ
ｃ，Ｃｂ，Ｃｒ，Ｙｉの各成分のサンプルは３６０サン
プルずつであるが、この３６０サンプルに対してそれぞ
れの成分で２４サンプルずつのデータを追加すると、１
ラインあたりのサンプル数は各成分につき３８４サンプ
ルとなり、これを８ビットに変換した後には、

【００４６】

【数６】

【００４７】となり、上述の１８ＭＨｚモードの場合の
データ量と同じになる。そこで、本発明の実施例ではも
ともと７６８画素のサンプル点があったものとして各記
録チャンネルとセグメントに分割するようにする。この
とき、追加した９６サンプル×１０ビットのデータは、
有効画素の後のビデオデータとしてもよいし、また、ビ
デオデータ以外のユーザーデータをビデオデータの入力
において挿入してもよい。

【００４８】このようにすれば、１３．５ＭＨｚモード
での各成分あたりの有効画素数が３８４であり、これは
図７で説明した２４画素周期あるいは３２画素周期で割
り切れるので、上述の図７で説明した１８ＭＨｚモード
と同じ方法で４チャンネル×３または４セグメントに各
成分を均等に分割することができる。

【００４９】このように分割された１ラインに属するＹ
ｃ，Ｃｂ，Ｃｒ，Ｙｉ成分のうちの１つの成分のサンプ
ルは１記録チャンネルの１セグメントにつき、５２５／
６０方式の場合は、

【００５０】

【数７】

【００５１】５２５／６０方式の場合は、

【００５２】

【数８】

【００５３】となる。以上により、Ｙｃ，Ｃｂ，Ｃｒ，
Ｙｉの各成分のビデオサンプルは４つの記録チャンネル
と４つのセグメントに分割され、各サンプルには図７で
述べたようなアドレス（ｃｈ，ｓｅｇ，ｓｐｌＳｅｇ）
が与えられる。すなわち、チャンネル番号をｃｈとする
とｃｈは０〜ＮＣｈ−１までの整数、セグメント番号を
ｓｅｇとするとｓｅｇは０〜ＮＳｅｇ−１までの整数、
各記録チャンネルの各セグメントの各成分ごとのサンプ
ル番号をｓｐｌＳｅｇとするとｓｐｌＳｅｇは０〜ＮＳ
ｐｌＳｅｇ−１までの整数である。

【００５４】ただし、ＮＳｐｌＳｅｇは１ラインに属す
るＹｃ，Ｃｂ，Ｃｒ，Ｙｉ各成分の１記録チャンネル×
１セグメントに分配されるサンプル数で、前述のように
１８ＭＨｚモードで５２５／６０方式のとき、

【００５５】

【数９】

【００５６】１８ＭＨｚモードで６２５／５０方式のと
き、

【００５７】

【数１０】

【００５８】１３．５ＭＨｚモードで５２５／６０方式
のとき、

【００５９】

【数１１】

【００６０】１３．５ＭＨｚモードで６２５／５０方式
のとき、

【００６１】

【数１２】

【００６２】である。ここで、各Ｙｃ，Ｃｂ，Ｃｒ，Ｙ
ｉ成分を区別するためにコンポーネント番号ｃｏｍｐを
定義し、Ｃｂに対して０、Ｃｒに対して１、Ｙｃに対し
て２、Ｙｉに対して３とする。

【００６３】つぎに、１３．５ＭＨｚモードでは、１０
ビットの各サンプルを上位８ビットの上位サンプルと下
位２ビットの下位サンプルに分け、ｃｈ，ｓｅｇ，ｓｐ
ｌＳｅｇの値が同一のＹｃ，Ｃｂ，Ｃｒ成分のサンプル
の下位２ビット３つと、次に述べる式で表されるＹｉ成
分のサンプルの下位２ビット１つを集めて１つの８ビッ
トのデータを作る。

【００６４】すなわち、下位２ビットのデータを集めた
８ビットワードについて８ビット中の２ビットの位置を
表す数ｌｏｗＰを、（ｂｉｔ０，ｂｉｔ１）には０、
（ｂｉｔ２，ｂｉｔ３）には１、（ｂｉｔ４，ｂｉｔ
５）には２、（ｂｉｔ６，ｂｉｔ７）には３と定義する
とき、

【００６５】

【数１３】

【００６６】となるように下位サンプルを並べて８ビッ
トワードを構成し、変換後の８ビットワードの１セグメ
ント内のアドレスをｓｐｌＳｅｇ８と表わすとき、ｃｏ
ｍｐ＝０，１，２（すなわちＹｃ，Ｃｂ，Ｃｒ成分）の
とき、

【００６７】

【数１４】

【００６８】ｃｏｍｐ＝３（すなわちＹｉ成分）のと
き、

【００６９】

【数１５】

【００７０】とすることで、各８ビットワードを構成す
る下位サンプルのテレビ画面上での位置を決める。ただ
し、ｘ ｍｏｄ ｙはｘをｙで割ったあまりを表す（以
下同様）。

【００７１】（数１４）より、同じｓｐｌＳｅｇをもつ
Ｙｃ，Ｃｂ，Ｃｒ成分の下位２ビットデータは必ず同じ
１つの８ビットワードに入る。前述のように、同じ画素
に属するＹｃ，Ｃｂ，Ｃｒ成分のサンプルが同じ記録チ
ャンネルの同じセグメントにおいて同じｓｐｌＳｅｇに
なるので、本発明の実施例の方式により、テレビ画面上
で同一の画素に属するＹｃ，Ｃｂ，Ｃｒ成分の下位２ビ
ットデータは同一の８ビットワードに変換されるように
なる。

【００７２】一方、同じｓｐｌＳｅｇを持つＹｉ成分の
サンプルは、Ｙｃ，Ｃｂ，Ｃｒ成分のサンプルの画素に
対してテレビ画面上で比較的近くの画素に属しており、
（数１５）の定数ｃｏｍｐＯｆｓｔＬｏｗによって、
（数１４）で表されるＹｃ，Ｃｂ，Ｃｒ成分に対して順
番をずらすことで、Ｙｃ，Ｃｂ，Ｃｒ成分と同じｓｐｌ
Ｓｅｇを持つＹｉ成分の下位２ビットではなく、画面上
で水平方向に離れた画素のＹｉ成分の下位２ビットが１
つの８ビットワードに入るようになる。例えば、５２５
／６０方式では、

【００７３】

【数１６】

【００７４】、６２５／５０方式では、

【００７５】

【数１７】

【００７６】とすると、Ｙｃ，Ｃｂ，Ｃｒ成分の下位サ
ンプルと、画面上で水平方向に約２分の１ラインだけ互
いに離れた画素のＹｉ成分の下位サンプルが一つの８ビ
ットワードを構成するようにできる。

【００７７】すなわち、第２のディジタルビデオ信号の
各サンプルの下位２ビットを変換して得られる８ビット
ワードは、テレビ画面上で同一位置のＹｃ，Ｃｂ，Ｃｒ
成分のサンプルの下位２ビットとテレビ画面上で水平方
向に離れた位置のＹｉ成分のサンプルの下位２ビットか
ら構成され、従って、この８ビットワードの１ワードが
エラーであった場合にはテレビ画面上ではＹｃ，Ｃｂ，
Ｃｒ成分が属する１つの画素と、Ｙｉ成分が属するもう
１つの画素の合計２つの画素がエラーになるだけです
み、これら２つのエラー画素は水平方向に離れている。

【００７８】上記のような方法で下位２ビットを変換し
て得られた８ビットワードを次のようにして上位８ビッ
トの上位サンプルと結合する。

【００７９】すなわち、上述のように下位２ビットを変
換して得られた８ビットワードは１ラインの１チャンネ
ル×１セグメントにつき、５２５／６０方式のとき３２
バイト、６２５／５０方式のとき２４バイトである。こ
れを４つに分けて８バイトまたは６バイトずつにして上
位８ビットの１ラインの１チャンネル×１セグメントの
１成分のデータ３２バイトまたは２４バイトと結合する
と、５２５／６０方式のとき４０バイト、６２５／５０
方式のとき３０バイトとなり上述の１８ＭＨｚモードの
データ数に一致する。結合した後のコンポーネント番号
をｃｏｎｖＣｏｍｐ、結合した後のセグメント内のサン
プル番号をｃｏｎｖＳｐｌＳｅｇとおくとき、上位８ビ
ットのデータについては、

【００８０】

【数１８】

【００８１】で、

【００８２】

【数１９】

【００８３】

【数２０】

【００８４】とし、下位２ビットのデータを集めた８ビ
ットワードについては、

【００８５】

【数２１】

【００８６】で、

【００８７】

【数２２】

【００８８】

【数２３】

【００８９】とする。ただし、ｆｌｏｏｒ（ｘ）はｘを
越えない整数を表す。また、ＮＳｐｌＯＣＳｅｇは５２
５／６０方式の場合、

【００９０】

【数２４】

【００９１】６２５／５０方式の場合、

【００９２】

【数２５】

【００９３】となる定数である。（数１９），（数２
０），（数２２），（数２３）により、各チャンネルの
各成分ごとに各セグメントの上位サンプルと、各チャン
ネルの各セグメントの下位サンプルの４分の１がそれぞ
れ１つの信号に結合されることになる。

【００９４】一方、１８ＭＨｚモードでは、もともと各
サンプルが８ビットで量子化されているので上述のよう
な変換は必要ないが表記を同じにするために、

【００９５】

【数２６】

【００９６】

【数２７】

【００９７】とする。以上の処理により、第１のディジ
タルビデオ信号を記録する１８ＭＨｚモードのときも、
第２のディジタルビデオ信号を記録する１３．５ＭＨｚ
モードのときも、全ての８ビットワードが（ｃｏｎｖＣ
ｏｍｐ，ｃｈ，ｓｅｇ，ｃｏｎｖＳｐｌＳｅｇ）の値の
組で統一的に表されるアドレスを持つようになる。この
とき、同一のラインのデータで、同一の記録チャンネ
ル、セグメントに属する各成分Ｙｃ，Ｃｂ，Ｃｒ，Ｙｉ
ごとのバイト数は上述のＮＳｐｌＯＣＳｅｇになり、１
８ＭＨｚモードでも１３．５ＭＨｚモードでも同じ値に
なる。したがって、第１のディジタルビデオ信号を記録
する装置に本発明の方式を適用することで第２のディジ
タルビデオ信号を記録することができるようになる。

【００９８】さらに、以上に述べた方式により、以下に
述べるように１８ＭＨｚモードでも１３．５ＭＨｚモー
ドでも同じシャフリング方法を適用できるようになる。

【００９９】ここで、シャフリングとは近接する画素に
属しているデータをできるだけテープ上で離して記録す
るために、データの順番を入れ換える処理であり、これ
によりエラーが発生したときの再生画質を改善する。本
発明の実施例においては、（ｃｏｎｖＣｏｍｐ，ｃｈ，
ｓｅｇ，ｃｏｎｖＳｐｌＳｅｇ）で表されるアドレスの
うち同じ（ｃｏｎｖＣｏｍｐ，ｃｈ，ｓｅｇ）を持つＮ
ＳｐｌＯＣＳｅｇ個の８ビットワードについてｃｏｎｖ
ＳｐｌＳｅｇの順番を入れ換えることで、シャフリング
を行うことができる。

【０１００】このとき、上記のように一つの記録チャン
ネルの一つのセグメントに配置されるデータ量は、８ビ
ット単位で１８ＭＨｚモードでも１３．５ＭＨｚモード
でも同じであるから、この範囲で順番を入れ換えれば１
８ＭＨｚモードでも１３．５ＭＨｚモードでも同じやり
方でシャフリングすることができるようになる。したが
って、たとえば１８ＭＨｚモードで記録したテープを１
３．５ＭＨｚモードで再生しても、また１３．５ＭＨｚ
モードで記録したテープを１８ＭＨｚモードで再生して
も、シャフリング方式が同じであるために１３．５ＭＨ
ｚモードにおける有効画素部分の７６８画素に対応する
部分は正しく再生されるので垂直ブランキング期間の１
ラインの１３．５ＭＨｚモードにおける有効画素部分７
６８画素を使って１８ＭＨｚモードと１３．５ＭＨｚモ
ードの識別信号を記録し、再生時にこの識別信号を検出
することで正しいモードを判定することができる。

【０１０１】次に、本発明における上記の処理方式を実
現するディジタルビデオ信号の処理装置の一実施例を説
明する。

【０１０２】この実施例においても第１のコンポーネン
トディジタルビデオ信号はエクステンディド４：２：２
方式で、第２のコンポーネントディジタルビデオ信号は
４：２：２方式である。１ラインあたりの有効サンプル
数も上述の方式の実施例と同様である。また、画素構造
は図８に示した通りで、輝度信号成分Ｙは上述のように
ＹｃとＹｉに分ける。

【０１０３】第２のコンポーネントディジタルビデオ信
号に対して本発明の符号化を行うことにより、第１のコ
ンポーネントディジタルビデオ信号と同じ８ビットのデ
ィジタル信号になるように変換する。これにより、第１
のコンポーネントディジタルビデオ信号を記録再生する
ディジタルＶＴＲに、本発明の処理装置を適用すること
により、第２のコンポーネントディジタルビデオ信号を
記録することができる。

【０１０４】図１は本発明の第１の実施例におけるディ
ジタルビデオ信号の処理装置の構成を示すブロック図で
ある。

【０１０５】図１において、１，２，３，４はそれぞれ
色差信号成分Ｃｂ，Ｃｒ、輝度信号成分Ｙｃ，Ｙｉの１
０ビットサンプルが入力される入力端子、５はＣｂ，Ｃ
ｒ，Ｙｃ，Ｙｉ成分を１０ビットでサンプリングしたサ
ンプルデータ７，８，９，１０のそれぞれ上位８ビット
１１，１２，１３，１４を記憶する上位用メモリ、６は
Ｃｂ，Ｃｒ，Ｙｃ，Ｙｉ成分を１０ビットでサンプリン
グしたサンプルデータ７，８，９，１０のそれぞれ下位
２ビット１５，１６，１７，１８を記憶する下位用メモ
リ、１９はメモリ５，６へのデータの書き込みアドレス
のうちチャンネル番号２０，２１を発生するチャンネル
系列発生回路（図中ｃｈ発生と略記）、２２はメモリ
５，６へのデータの書き込みアドレスのうちセグメント
番号２３，２４を発生するセグメント系列発生回路（図
中ｓｅｇ発生と略記）、２５はメモリ５，６へのデータ
の書き込みアドレスのうち１チャンネル１セグメント内
のサンプル番号２６を発生するサンプル系列発生回路
（図中ｓｐｌＳｅｇ発生と略記）、２７はサンプル番号
２６を一定の値だけずらしたサンプル番号３０を求める
シフト回路、２８は変換用メモリ５，６からのデータの
読み出しアドレスのうちコンポーネント番号２９を発生
するコンポーネント系列発生回路（図中ｃｏｎｖＣｏｍ
ｐ発生と略記）、３１は変換用メモリ５，６からのデー
タの読み出しアドレスのうちセグメント番号３２を発生
するセグメント系列発生回路（図中ｓｅｇ発生と略
記）、３３は変換用メモリ５，６からのデータの読み出
しアドレスのうちサンプル番号３４を発生するサンプル
系列発生回路（図中ｃｏｎｖＳｐｌＳｅｇ発生と略
記）、３５は読み出しサンプル番号３４から１セグメン
ト当たりの画素数を引き下位４ビットを出力するオフセ
ット回路、３８は読み出しサンプル番号３４を１セグメ
ント当たりの画素数と比較して出力の上位下位選択信号
３９を求める比較回路、４０は上位用メモリ５からのチ
ャンネル０の読み出しデータ４４と下位用メモリ６から
のチャンネル０の読み出しデータ４５を切り替えるため
のマルチプレクサ、４１は上位用メモリ５からのチャン
ネル１の読み出しデータ４６と下位用メモリ６からのチ
ャンネル１の読み出しデータ４７を切り替えるためのマ
ルチプレクサ、４２は上位用メモリ５からのチャンネル
２の読み出しデータ４８と下位用メモリ６からのチャン
ネル２の読み出しデータ４９を切り替えるためのマルチ
プレクサ、４３は上位用メモリ５からのチャンネル３の
読み出しデータ５０と下位用メモリ６からのチャンネル
３の読み出しデータ５１を切り替えるためのマルチプレ
クサ、５２，５３，５４，５５はそれぞれチャンネル
０，１，２，３の８ビットに変換されたデータを出力す
る出力端子、６０は入力のビデオ信号に同期して１ライ
ンごとに上位用メモリ５および下位用メモリ６の書き込
み・読み出しメモリチップの切り替えを行うライン切り
替え信号６１を出力するメモリ切り替え回路である（図
中切替回路と略記）。

【０１０６】チャンネル系列発生回路１９，セグメント
系列発生回路２２，サンプル系列発生回路２５，シフト
回路２７が書き込みアドレス発生回路を構成し、コンポ
ーネント系列発生回路２８，セグメント系列発生回路３
１，サンプル系列発生回路３３、オフセット回路３５，
比較回路３８が読み出しアドレス発生回路を構成してい
る。また、図示していないビデオ同期制御回路によって
入力ビデオ信号との同期をとり、後述のように入力信号
と同期する６．７５ＭＨｚと９ＭＨｚのクロックに基づ
いて全体は動作する。

【０１０７】以下に本発明の一実施例の動作を説明す
る。第２のコンポーネントディジタルビデオ信号の各成
分Ｃｂ，Ｃｒ，Ｙｃ，Ｙｉの１０ビットサンプル７，
８，９，１０は、それぞれ６．７５ＭＨｚのクロックレ
ートで入力される。これらの１０ビットサンプル７，
８，９，１０に対し、それぞれの上位８ビット１１，１
２，１３，１４を上位用メモリ５に、下位２ビット１
５，１６，１７，１８を下位用メモリ６に書き込む。

【０１０８】このとき、書き込みアドレス発生回路を構
成するチャンネル系列発生回路１９，セグメント系列発
生回路２２，サンプル系列発生回路２５は図示しない制
御回路によって入力ビデオ信号に同期し、入力信号７，
８，９，１０のクロックレート６．７５ＭＨｚに同期し
て、図７に示したようなｃｈ，ｓｅｇ，ｓｐｌＳｅｇの
値を発生し、チャンネル番号２０にはＹｃ，Ｃｂ，Ｃｒ
成分に対するｃｈの値を、チャンネル番号２１にはＹｉ
成分に対するｃｈの値を、セグメント番号２３にはＹ
ｃ，Ｃｂ，Ｃｒ成分に対するｓｅｇの値を、セグメント
番号２４にはＹｉ成分に対するｓｅｇの値を、サンプル
番号２６にはｓｐｌＳｅｇの値を出力する。すなわち、
チャンネル番号２０とセグメント番号２３は図７のｐｉ
ｘが偶数の時の値であり、また、チャンネル番号２１と
セグメント番号２４は図７のｐｉｘが奇数の時の値であ
る。

【０１０９】上位用メモリ５ではコンポーネント番号が
０でチャンネル番号２０とセグメント番号２３とサンプ
ル番号２６によって示されるアドレスにＣｂ成分の上位
８ビットのデータ１１が書き込まれる。また、Ｃｒ成分
の上位８ビットのデータ１２はコンポーネント番号が１
でチャンネル番号２０とセグメント番号２３とサンプル
番号２６によって示されるアドレスに、Ｙｃ成分の上位
８ビットのデータ１３はコンポーネント番号が２でチャ
ンネル番号２０とセグメント番号２３とサンプル番号２
６によって示されるアドレスに書き込まれる。一方、Ｙ
ｉ成分の上位８ビットのデータ１４はコンポーネント番
号が３でチャンネル番号２１とセグメント番号２４とサ
ンプル番号２６によって示されるアドレスに書き込まれ
る。

【０１１０】下位用メモリ６ではＣｂ成分の下位２ビッ
トのデータ１５はコンポーネント番号が０でチャンネル
番号２０とセグメント番号２３とサンプル番号２６によ
って示されるアドレスに、Ｃｒ成分の下位２ビットのデ
ータ１６はコンポーネント番号が１でチャンネル番号２
０とセグメント番号２３とサンプル番号２６によって示
されるアドレスに、Ｙｃ成分の下位２ビットのデータ１
７はコンポーネント番号が２でチャンネル番号２０とセ
グメント番号２３とサンプル番号２６によって示される
アドレスに書き込まれる。一方、Ｙｉ成分の下位２ビッ
トのデータ１８はコンポーネント番号が３でチャンネル
番号２１とセグメント番号２４とサンプル番号３０によ
って示されるアドレスに書き込まれる。ここでサンプル
番号３０は、シフト回路２７によってサンプル番号２６
を（数１５）で示したように一定値ｃｏｍｐＯｆｓｔＬ
ｏｗだけずらした値である。

【０１１１】以上より、Ｙｃ，Ｃｂ，Ｃｒ成分の下位サ
ンプルは（数１４）で示したように上位サンプルと同じ
サンプル番号のアドレスに、Ｙｉ成分の下位サンプルは
（数１５）で示したように一定値だけ水平方向にずらし
たサンプル番号のアドレスに書き込まれる。

【０１１２】図５にこれらのアドレスの値の例を示す。
同図は図７の（ａ）に対応しており、５２５／６０方式
でｃｏｍｐＯｆｓｔＬｏｗ＝１６の場合の例である。

【０１１３】このようにして、１ライン分のデータを上
位用メモリ５および下位用メモリ６に書き込んだ後、ラ
イン切り替え信号６１によって上位用メモリ５および下
位用メモリ６の内部のメモリチップを切り替え、書き込
んだデータを次の１ライン期間で８ビット単位で読み出
すと同時にもう１組のメモリチップに上記のように次の
１ラインのデータを書き込む。

【０１１４】このとき、読み出しアドレス発生回路を構
成するコンポーネント系列発生回路２８，セグメント系
列発生回路３１，サンプル系列発生回路３３は図示しな
いビデオ同期制御回路によって入力ビデオ信号に同期
し、第１のディジタルビデオ信号を記録する１８ＭＨｚ
モードにおける入力ビデオ信号のクロックレートと同じ
９ＭＨｚのクロックレートで、それぞれコンポーネント
番号２９，セグメント番号３２，サンプル番号３４を出
力する。

【０１１５】上位用メモリ５からは、セグメント番号３
２にしたがってセグメント順で、さらにサンプル番号３
４にしたがってセグメント内のサンプルを順に、さらに
コンポーネント番号２９にしたがって各成分を順に、４
チャンネルのデータを同時に読み出し、チャンネル０の
データを上位データ４４に、チャンネル１のデータを上
位データ４６に、チャンネル２のデータを上位データ４
８に、チャンネル３のデータを上位データ５０に出力す
る。これにより、（数１９），（数２０）に示したよう
に上位８ビットのデータは順番に読み出される。

【０１１６】このようにしてサンプル番号３４が０〜Ｎ
ＳｐｌＳｅｇ−１までそのセグメントのすべての上位８
ビットワードを読み出したら、次に説明するように下位
用メモリ６から下位２ビットデータを読み出す。

【０１１７】下位用メモリ６からは、セグメント番号３
２にしたがってセグメント順で、さらにサンプル番号３
７にしたがってセグメント内のサンプルを順に、４チャ
ンネルのデータを同時に読み出し、チャンネル０のデー
タを下位データ４５に、チャンネル１のデータを下位デ
ータ４７に、チャンネル２のデータを下位データ４９
に、チャンネル３のデータを下位データ５１に出力す
る。このとき、Ｙｃ，Ｃｂ，Ｃｒ，Ｙｉの全ての成分の
データを同時に読み出し（数１３）に示したように各２
ビットずつのデータを並べて８ビットのデータ４５，４
６，４７，４８が得られる。またサンプル番号３７は、
オフセット回路３５によってサンプル番号３４からＮＳ
ｐｌＳｅｇを引いた値３６を求め、図１に示したように
その下位にコンポーネント番号２９を付加することで得
られる。これは（数２２），（数２３）の逆関数を実現
するものである（図６参照）。

【０１１８】このようにしてサンプル番号３４がＮＳｐ
ｌＳｅｇ〜ＮＳｐｌＯＣＳｅｇ−１までそのセグメント
のすべての下位２ビットデータを読み出したら、次のセ
グメントに移り上で説明したように上位用メモリ５から
上位８ビットワードを読み出す。

【０１１９】このように、サンプル番号３４が０〜ＮＳ
ｐｌＳｅｇ−１までは上位用メモリ５からの出力４４，
４６，４８，５０に上位サンプルからなる８ビットワー
ドが読み出され、サンプル番号３４がＮＳｐｌＳｅｇ〜
ＮＳｐｌＯＣＳｅｇ−１までは下位用メモリ６からの出
力４５，４７，４９，５１に下位サンプルからなる８ビ
ットワードが読み出されるので、サンプル番号３４を比
較回路３８によってＮＳｐｌＳｅｇと比較し、サンプル
番号３４がＮＳｐｌＳｅｇより小さいときは上位下位選
択信号３９を通じてマルチプレクサ４０，４１，４２，
４３を上位用メモリ５の出力信号４４，４６，４８，５
０側に切り換え、サンプル番号３４がＮＳｐｌＳｅｇよ
り大きいときは上位下位選択信号３９を通じてマルチプ
レクサ４０，４１，４２，４３を下位用メモリ６の出力
信号４５，４７，４９，５１側に切り換える。これによ
り１つの連続した８ビットワード信号が各チャンネルご
とに得られる。

【０１２０】以上により、（数１９），（数２０），
（数２２），（数２３）で説明した処理が実現される。
ここで、以上に説明したコンポーネント番号２９，セグ
メント番号３２，サンプル番号３４，サンプル番号３
７，切り替え信号３９の値の一例を図６に示す。同図に
おいて、切り替え信号３９はｌｏｗが上位用メモリ側、
ｈｉｇｈが下位用メモリ側を選択することを表わす。

【０１２１】次に、上位用メモリ５のより詳細な構成を
図２に示す。同図において、６２，６３，６４，６５は
それぞれＣｂ，Ｃｒ，Ｙｃ，Ｙｉ成分を記憶するための
上位コンポーネントメモリ、６６は上位コンポーネント
メモリ６２，６３，６４，６５の出力からチャンネルご
とに一つの出力を選び上位読み出しデータ４４，４６，
４８，５０を得るマルチプレクサである。

【０１２２】上位コンポーネントメモリ６２はＣｂ成分
の上位８ビットワード１１を記憶する２ライン分のメモ
リを持ち、ライン切り替え信号６１にしたがってこれら
２ラインの書き込みと読み出しを１ラインずつ交互に行
う。上位コンポーネントメモリ６３はＣｒ成分の上位８
ビットワード１２を記憶する２ライン分のメモリを持
ち、ライン切り替え信号２９にしたがってこれら２ライ
ンの書き込みと読み出しを１ラインずつ交互に行う。上
位コンポーネントメモリ６４はＹｃ成分の上位８ビット
ワード１３を記憶する２ライン分のメモリを持ち、ライ
ン切り替え信号２９にしたがってこれら２ラインの書き
込みと読み出しを１ラインずつ交互に行う。上位コンポ
ーネントメモリ６５はＹｉ成分の上位８ビットワード１
４を記憶する２ライン分のメモリを持ち、ライン切り替
え信号２９にしたがってこれら２ラインの書き込みと読
み出しを１ラインずつ交互に行う。

【０１２３】これら４つの上位コンポーネントメモリ６
２，６３，６４，６５のうちＣｂ，Ｃｒ，Ｙｃ成分に対
応する６２，６３，６４の書き込みアドレスのチャンネ
ル番号２０とセグメント番号２３は共通であり、これら
の成分のサンプルはそれぞれのメモリの前述のように画
素番号ｐｉｘが偶数の画素に対応した同じアドレスに書
き込まれる。一方、Ｙｉ成分に対応する６５の書き込み
アドレスのチャンネル番号２１とセグメント番号２４は
図５に示したように上記３つとは異なり、前述のように
画素番号ｐｉｘが奇数の画素に対応したアドレスにＹｉ
成分のサンプル１４は書き込まれる。そのほかのアドレ
スは４つの上位コンポーネントメモリに対して共通であ
る。

【０１２４】マルチプレクサ６６はチャンネル０の読み
出しデータ１００，１０４，１０８，１１２から一つを
選びチャンネル０の上位読み出しデータ４４を、チャン
ネル１の読み出しデータ１０１，１０５，１０９，１１
３から一つを選びチャンネル１の上位読み出しデータ４
６を、チャンネル２の読み出しデータ１０２，１０６，
１１０，１１４から一つを選びチャンネル２の上位読み
出しデータ４８を、チャンネル３の読み出しデータ１０
３，１０７，１１１，１１５から一つを選びチャンネル
３の上位読み出しデータ５０を出力する。このとき４つ
の上位コンポーネントメモリ６２，６３，６４，６５の
うち読み出しコンポーネント番号２９の示す１つの成分
に対応する１つのメモリからの出力データが選択され
る。このようにして、コンポーネント番号２９の順番に
上位用メモリ５からの各チャンネルの出力４４，４６，
４８，５０が得られる。

【０１２５】一方、下位用メモリ６の詳細な構成を図３
に示す。同図において、６７，６８，６９，７０はそれ
ぞれＣｂ，Ｃｒ，Ｙｃ，Ｙｉ成分を記憶するための下位
コンポーネントメモリで、上位コンポーネントメモリと
同様に２ライン分の容量を持ち、ライン切り替え信号２
９にしたがってこれら２ラインの書き込みと読み出しを
１ラインずつ交互に行う。

【０１２６】チャンネル０の読み出しデータ１１６，１
２０，１２４，１２８をＬＳＢから順に２ビットずつ並
べて８ビットの上位読み出しデータ４５を、チャンネル
１の読み出しデータ１１７，１２１，１２５，１２９を
ＬＳＢから順に２ビットずつ並べて８ビットの上位読み
出しデータ４７を、チャンネル２の読み出しデータ１１
８，１２２，１２６，１３０をＬＳＢから順に２ビット
ずつ並べて８ビットの上位読み出しデータ４９を、チャ
ンネル３の読み出しデータ１１９，１２３，１２７，１
３１をＬＳＢから順に２ビットずつ並べて８ビットの上
位読み出しデータ５１を得る。これにより（数１３）に
示した処理が実現される。

【０１２７】４つの下位コンポーネントメモリ６７，６
８，６９，７０のうちＣｂ，Ｃｒ，Ｙｃ成分に対応する
６７，６８，６９の書き込みアドレスのチャンネル番号
２０とセグメント番号２３とサンプル番号２６は図に示
したように共通であり、これらの成分のサンプルはそれ
ぞれのメモリの同じアドレスに書き込まれる。これによ
り（数１４）に示した処理が実現される。

【０１２８】一方、Ｙｉ成分に対応する７０の書き込み
アドレスのチャンネル番号２１とセグメント番号２４と
サンプル番号３０は図５に示したように上記３つとは異
なり、（数１５）に示した処理が実現される。

【０１２９】そのほかのアドレスは４つの上位コンポー
ネントメモリに対して共通である。さらに、上位コンポ
ーネントメモリ６２の詳細な構成を図４に示す。同図に
おいて、上位コンポーネントメモリ６２は、８つのＲＡ
Ｍ７７，７８，７９，８０，８１，８２，８３，８４か
ら構成されており、ＲＡＭ７７，７８，７９，８０の４
つで１組の１ラインメモリを、ＲＡＭ８１，８２，８
３，８４の４つでもう１組の１ラインメモリを構成す
る。これら２組の１ラインメモリは、前述のように切り
替え信号６１に従って書き込み・読み出しを１ライン毎
に交互に切り替えて行う。また、ＲＡＭ７７と８１はチ
ャンネル０のデータを、ＲＡＭ７８と８２はチャンネル
１のデータを、ＲＡＭ７９と８３はチャンネル２のデー
タを、ＲＡＭ８０と８４はチャンネル３のデータを記憶
するメモリである。

【０１３０】書き込みセグメント番号２３，書き込みサ
ンプル番号２６と読み出しセグメント番号３２，読み出
しサンプル番号３４は、切り替え信号６１に制御される
アドレスマルチプレクサ７２によって選ばれ、ＲＡＭ７
７，７８，７９，８０に１ライン毎に交互に供給され
る。一方、ＲＡＭ８１，８２，８３，８４には切り替え
信号６１を反転した切り替え信号２００に制御されるア
ドレスマルチプレクサ７５によって同様に選ばれた、書
き込みセグメント番号２３，書き込みサンプル番号２６
と読み出しセグメント番号３２，読み出しサンプル番号
３４の一方が１ライン毎に交互に供給される。

【０１３１】書き込みデータ制御回路７３はメモリ切り
替え信号６１がＲＡＭ７７，７８，７９，８０に書き込
むことを示している時はＣｂサンプルの上位８ビットワ
ード１１を、書き込みチャンネル番号２０が示す割り当
てられたチャンネルに対応したＲＡＭに供給する。この
とき、書き込みイネーブル制御回路７１はチャンネル番
号２０に対応するＲＡＭを書き込みモードにする。

【０１３２】書き込みデータ制御回路７４はメモリ切り
替え信号２００がＲＡＭ８１，８２，８３，８４に書き
込むことを示している時はＣｂサンプルの上位８ビット
ワード１１を、書き込みチャンネル番号２０が示す割り
当てられたチャンネルに対応したＲＡＭに供給する。こ
のとき、書き込みイネーブル制御回路７６はチャンネル
番号２０に対応するＲＡＭを書き込みモードにする。

【０１３３】読み出しでは、書き込みイネーブル制御回
路７１および７６は、切り替え信号６１および２００の
どちらか一方が読み出しを表わすとき、それに対応する
組のＲＡＭ７７，７８，７９，８０またはＲＡＭ８１，
８２，８３，８４の４つのＲＡＭを全てのチャンネル同
時に同じアドレスから読み出す。

【０１３４】マルチプレクサ８５は切り替え信号２００
にしたがって１ラインごとに読み出し側になっている組
のＲＡＭからの出力データを選択して、各チャンネルの
読み出しデータ１００，１０１，１０２，１０３とす
る。

【０１３５】このほかの上位コンポーネントメモリ６
３，６４，６５も同様の構成であり、同様の動作をす
る。

【０１３６】また、下位コンポーネントメモリ６７，６
８，６９，７０の構成及び動作も各ＲＡＭのデータのビ
ット幅が８ビットでなく２ビットである点を除いて同様
である。

【０１３７】以上説明したように、１３．５ＭＨｚ１０
ビットの第２のコンポーネントディジタルビデオ信号
を、１８ＭＨｚ８ビットの信号に符号化する本発明の第
１の実施例に述べた信号処理方式を実現する装置が得ら
れる。

【０１３８】これにより、第２のディジタルビデオ信号
の各サンプルの下位２ビットを変換して得られる８ビッ
トワードは、テレビ画面上で同一位置のＹｃ，Ｃｂ，Ｃ
ｒ成分のサンプルの下位２ビットとテレビ画面上で水平
方向に離れた位置のＹｉ成分のサンプルの下位２ビット
から構成され、従ってこの８ビットワードの１ワードが
エラーであった場合にはテレビ画面上ではＹｃ，Ｃｂ，
Ｃｒ成分が属する１つの画素と、Ｙｉ成分が属するもう
１つの画素の合計２つの画素がエラーになるだけです
む。

【０１３９】また、第２のディジタルビデオ信号の各サ
ンプルの下位２ビットを変換して得られる８ビットワー
ドを各サンプルの上位８ビットのデータと結合すること
で、各記録チャンネルの各セグメントの各成分について
第１のディジタルビデオ信号を記録する１８ＭＨｚモー
ドの時と同じデータ数の集合を構成することができる。
したがって、第１のディジタルビデオ信号を記録する装
置に本発明の方式を適用することで第２のディジタルビ
デオ信号を記録することができる。

【０１４０】なお、１８ＭＨｚモードにおいては同様の
入力端子１，２，３，４からそれぞれクロックレート９
ＭＨｚでサンプルを入力する。このとき、入力信号７，
８，９，１０のそれぞれ上位８ビットを第１のディジタ
ルビデオ信号である８ビットサンプルとし、同じく入力
信号７，８，９，１０のそれぞれ下位２ビットを０とし
て、上位用メモリ５だけを使って各チャンネルとセグメ
ントに分配するように各アドレスを発生すればよく、本
発明の実施例を用いて１８ＭＨｚモードおよび１３．５
ＭＨｚモードの両方の信号処理が可能である。このと
き、本発明の信号処理方式の実施例で述べたように同じ
シャフリングを適用することができ、垂直ブランキング
期間の１ラインの有効画素部分７６８画素を用いてモー
ド判定を行うことができる。

【０１４１】

【発明の効果】以上のように本発明によれば、テレビ画
面上で同一位置でサンプリングされた輝度信号成分およ
び２つの色差信号成分の３つの下位サンプルを必ず含む
ｍビットワードを構成することができ、記録再生または
伝送の過程で下位（ｎ−ｍ）ビットから変換されたｍビ
ットワードの１ワードにエラーが発生しても、対応する
画面上のエラー画素の数を最小化することができる。こ
れにより、エラーによる画質劣化を最小に抑えることが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるディジタルビデオ信
号の処理装置の構成を示すブロック図

【図２】同実施例における上位用メモリの構成を示すブ
ロック図

【図３】同実施例における下位用メモリの構成を示すブ
ロック図

【図４】同実施例におけるコンポーネントメモリの構成
を示すブロック図

【図５】同実施例における書き込みアドレスを示すタイ
ミング図

【図６】同実施例における読み出しアドレスを示すタイ
ミング図

【図７】同実施例におけるチャンネルとセグメントの分
配を示す模式図

【図８】ディジタルビデオ信号のサンプリング構造を示
す模式図

【符号の説明】

５ 上位用メモリ ６ 下位用メモリ １１，１２，１３，１４ 上位サンプル １５，１６，１７，１８ 下位サンプル ４０，４１，４２，４３ マルチプレクサ

フロントページの続き (56)参考文献 特開 平４−346594（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/91 - 5/956 H04N 7/00 - 7/015 H04N 7/24 - 7/68 H04N 9/79 - 9/898 H04N 11/00 - 11/24

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ８ビットで量子化された第１のコンポー
   ネントディジタルビデオ信号に対して、１０ビットで量
   子化された第２のコンポーネントディジタルビデオ信号
   を処理する方法であって、 前記第２のコンポーネントディジタルビデオ信号の各サ
   ンプルの上位８ビットを上位サンプル、下位２ビットを
   下位サンプルとし、 前記第２のコンポーネントディジタルビデオ信号を構成
   する輝度信号サンプルの下位サンプルと、 前記輝度信号サンプルとテレビ画面上の同一位置でサン
   プルされた２つの色差信号サンプルの下位サンプルと、 前記輝度信号サンプルとテレビ画面上で水平方向に離れ
   た位置でサンプルされた輝度信号サンプルの下位サンプ
   ルとの４つの下位サンプルによって、 ８ビット より成るワードを構成することを特徴とするデ
   ィジタルビデオ信号の処理方法。
2. 【請求項２】 ８ビットで量子化された第１のコンポー
   ネントディジタルビデオ信号に対して、１０ビットで量
   子化された第２のコンポーネントディジタルビデオ信号
   を処理する装置であって、 前記第２のコンポーネントディジタルビデオ信号の輝度
   信号成分と２つの色差信号成分のそれぞれについて、各
   １０ビットから成るサンプルデータを、上位８ビットよ
   り成る上位サンプルと、下位２ビットより成る下位サン
   プルとに分割し、 前記上位サンプルを１水平走査期間の間記憶する上位用
   メモリと、 前記下位サンプルを１水平走査期間の間記憶する下位用
   メモリと、 前記上位サンプルと前記下位サンプルをそれぞれ前記上
   位用メモリと前記下位用メモリに書き込むための、上位
   書き込みアドレスと下位書き込みアドレスを発生する書
   き込みアドレス発生回路と、 前記上位用メモリと前記下位用メモリからそれぞれ８ビ
   ットより成るワードを読み出すための、上位読み出しア
   ドレスと下位読み出しアドレスを発生する読み出しアド
   レス発生回路と、 前記上位用メモリからの出力である８ビットより成るワ
   ードと前記下位用メモリからの出力である８ビットより
   成るワードから、どちらか一方を選択するマルチプレク
   サとを有し、前記書き込みアドレス発生回路は、発生する前記下位書
   き込みアドレスを、輝度信号成分の輝度信号サンプル
   と、前記輝度信号サンプルとテレビ画面上の同一位置で
   サンプルされた２つの色差信号成分の色差信号サンプル
   と、前記輝度信号サンプルからテレビ画面上で水平方向
   に離れた位置でサンプルされた輝度信号成分の輝度信号
   サンプルの４つのサンプルそれぞれの下位サンプルに対
   して同一のアドレスとなるようにし、 テレビ画面上の同一位置でサンプルされた前記輝度信号
   成分および前記２つの色差信号成分の３つの前記下位サ
   ンプルと、水平方向に離れた前記輝度信号成分の前記下
   位サンプルとを、前記下位用メモリから出力される同一
   の８ビットより成るワードに含めることを特徴とするデ
   イジタルビデオ信号の処理装置。