JP3060106U - 薄膜トランジスタの液晶表示素子 - Google Patents

Abstract

(57)【要約】 【課題】光透過率の低下なしに開口率を高めて画質を改
善し得る薄膜トランジスタの液晶表示素子及びその製造
方法に関するものである。 【解決手段】光を遮蔽させる導電性物質により蓄積電極
１２１を形成し、該蓄積電極１２１によりデータライン
１１７と画素電極１２５間、及びゲートライン１０１と
画素電極１２５間を完全に遮蔽させて、開口率を増加さ
せると共に混信の発生を防止して液晶の偏角を無くし、
画質を改善し得る薄膜トランジスタの液晶表示素子を提
供する。

Description

【考案の詳細な説明】

【０００１】

【考案の属する技術分野】

本考案は、薄膜トランジスタの液晶表示素子に係るもので、詳しくは、開口率 （aperture ratio）を高めて画質を改善し得る薄膜トランジスタの液晶表示素子 に関するものである。

【０００２】

【従来の技術】

一般に、薄膜トランジスタの液晶表示素子は、薄膜トランジスタ間のオン／オ フを調節するため用いられるゲートラインと、画像信号を印加するため用いられ るデータラインと、液晶印加電圧の維持特性を向上させると共に階調表示を安定 化し、ちらつき（flicker ）及び残像効果の減少のため用いられる蓄積キャパシ タ（storage electrode ）と、光を遮断するため用いられるブラックマトリック スと、画素電極（pixel electrode ）と、を備えた下板と、共通電極、光を遮断 するためのブラックマトリックス、及びＲＧＢフィルターを備えた上板と、それ ら上板と下板間に封入された液晶と、から構成されている。

【０００３】 そして、薄膜トランジスタの液晶表示素子の画素を設計するに際して、優秀な 画質を具現するためには、全体画素面積に対し光の通過する面積の比である開口 率を増加させ、前記データラインと画素電極間の容量的結合（capacitivecoupli ng）に起因する混信（cross talk）発生による液晶電圧の変動分（ΔＶｐ）、活 性層の抵抗成分に起因する漏洩電流の発生による液晶電圧の変動分、及びデータ ラインとゲートラインとによる液晶の偏角（decliantion ）を夫々最小化すべき である。

【０００４】 一層詳しく説明すると、前記開口率とは、全体画素の面積に対し実際光が通過 する面積比をいい、前記開口率を増加させるためには、薄膜トランジスタの液晶 表示素子の構成要素中光を通過させない要素である薄膜トランジスタ、ゲートラ イン、データライン、蓄積キャパシタ、及びブラックマトリックス等の総面積を 減らすべきである。

【０００５】 その方法としては、前記容量的結合による混信及びアライメント許容誤差（al ignment tolerance ）が減少されるように製造工程を設定して、前記開口率を減 少させる構成要素である線幅（line width）及び離隔間隔（spacing ）を減らす 方法と、前記開口率を減少させる部分を重複して使用する（例えば、ブラックマ トリックスを蓄積キャパシタの電極として用いる）か、又は、前記開口率を減少 させる部分の物質自体に光を通過させる物質を使用する方法とがある。

【０００６】 また、容量的結合に起因する混信の発生による液晶電圧の変動分、及びデータ ラインとゲートライン間の偏角を減らすためには、各成分の離隔間隔を広くする 方法と、各成分を電気的に遮蔽させる方法と、があるが、前記各成分の離隔間隔 を広くする方法は開口率を減少させるので好ましくない。 図５は、従来の薄膜トランジスタの液晶表示素子の画素構造を示し、図示した ように、共通電極４１及び画素電極に接続される蓄積電極４３からなる蓄積キャ パシタが多くの面積を占めて、開口率を減少させていた。尚、図中、４２はゲー トの開口部、４４は開口部、４６はゲートバスライン、４７はａ−Ｓｉ薄膜トラ ンジスタを示す。

【０００７】 そこで、このような開口率の減少を解決し、ブラックマトリックスにより蓄積 キャパシタを形成して、データラインと画素電極間の容量的結合を減少させる従 来の薄膜トランジスタの液晶表示素子の一例においては、図６（Ａ）に示すよう に、Ａ’軸部分にはゲートライン５１のゲート電極領域と重なって位置した活性 層５６の両方側にドレイン電極６１及びソース電極６３が夫々形成された薄膜ト ランジスタを構成し、Ａ軸部分には前記ドレイン電極６１に接続されるデータラ イン６５、及び前記ソース電極６３と所定領域が重なって位置する画素電極５９ が蓄積電極５３上方に相互に離間して構成されていた。

【０００８】 又、図６（Ｂ）は、前記図６（Ａ）のＡ−Ａ’線矢視垂直断面図を示す。 即ち、基板（図示されず）上に金属物質を蒸着した後パターニングしたゲート 電極領域を含むゲートライン５１と、該ゲートライン５１から所定距離離隔され た基板上に光を遮蔽する導電性物質を蒸着した後パターニングした蓄積電極５３ と、前記ゲートライン５１及び蓄積電極５３を上部構造物と絶縁させる第１絶縁 膜５５と、前記ゲートライン５１のゲート電極領域の第１絶縁膜５５上に非晶質 シリコンａ−Ｓｉを塗布した後パターニングした活性層５６と、該活性層５６を 形成した構造物上に第２絶縁膜を所定厚さに蒸着した後、所定の写真食刻マスク を形成し前記第２絶縁膜を食刻して、後述するドレイン電極及びソース電極を形 成するための食刻工程時前記活性層５６が食刻されることを防止するため形成さ れた食刻阻止膜５７と、該食刻阻止膜５７を形成した構造物上に不純物のドーピ ングされた非晶質シリコンを塗布し所定のマスクを用いて食刻して、前記活性層 ５６両側に形成されたドレイン接触部５８及びソース接触部５８’と、それら構 造物上に透明の導電物質のＩＴＯを所定厚さに蒸着した後パターニングして、前 記蓄積電極５３と所定部分が重なるように形成された画素電極５９と、前記活性 層５６及び画素電極５９の形成された構造物上に導電物質を蒸着した後パターニ ングして、図において活性層５６の左側縁部のドレイン接触部５８と接触するよ うに形成されたドレイン電極６１と、前記活性層５６の右側縁部のソース接触部 ５８’に接触すると共に前記画素電極５９に所定領域が接触して形成されたソー ス電極６３と、前記蓄積電極５３上の第１絶縁膜５５上に導電物質を蒸着した後 パターニングして前記画素電極５９から所定間隔離隔されるように形成されたデ ータライン６５と、から構成されていた。尚、図中、６７はブラックマトリック スである。

【０００９】 前記蓄積電極５３は、図６（Ａ）に示すように、画素電極５９と重なってキャ パシタンスを提供すると共に、前記画素電極５９及びデータライン６５を離して 、その間に発生する寄生キャパシタンスを減らすことができる。 また、他の従来例の薄膜トランジスタの液晶表示素子においては、図７に示す ように、データライン８５上に蓄積電極８９と画素電極９３とを順次積層し、前 記蓄積電極８９を透明のＩＴＯで形成したものであって、図６（Ａ）では、前記 画素電極５９と蓄積電極５３との重なる部分は開口領域６９から除外されたが、 図７では前記画素電極９３と蓄積電極８９とが重なる部分も光の通過できる開口 領域９７として用いられて、開口率が増加することがわかる。

【００１０】 即ち、図７（Ａ）のＡ−Ａ’矢視垂直断面を示す図７（Ｂ）を用いて説明する と、基板（図示されず）上に金属物質を蒸着した後パターニングしたゲート電極 領域を含むゲートライン７１と、該ゲートライン７１を上部構造物と絶縁させる 第１絶縁膜７３と、該第１絶縁膜７３上に非晶質シリコンａ−Ｓｉを塗布した後 パターニングした活性層７５と、該活性層７５を形成した構造物上に第２絶縁膜 を所定厚さに蒸着した後食刻して、後続工程中ドレイン−ソース電極を形成する ための食刻工程時に前記活性層７５が食刻されることを防止するため形成された 食刻阻止膜７７と、該食刻阻止膜７７を形成した構造物上に不純物のドーピング された非晶質シリコンを塗布し、所定のマスクを用いて該非晶質シリコンを食刻 して前記活性層７５両側に形成されたドレイン接触部７９及びソース接触部７９ ’と、それらドレイン接触部７９及びソース接触部７９’を形成した構造物上に 導電性物質を蒸着した後所定のマスクを用いてパターニングして、図において前 記活性層７５の左側縁部のドレイン接触部７９に接触するように形成されたドレ イン電極８１と、前記活性層７５の右側縁部のソース接触部７９’に接触するよ うに形成されたソース電極８３と、該ソース電極８３から所定間隔離隔されるよ うにＡ軸部分に形成されたデータライン８５と、前記ドレイン電極８１、ソース 電極８３、及びデータライン８５と上部構造物を絶縁させるため形成された第３ 絶縁膜８７と、該第３絶縁膜８７上にＩＴＯを所定厚さに蒸着させた後パターニ ングして前記データライン８５の上部領域に形成された蓄積電極８９と、該蓄積 電極８９を上部構造物と絶縁させる第４絶縁膜９１と、前記ソース電極８３の所 定部位が露出されるようにそれら第３及び第４絶縁膜８７、９１を食刻した後Ｉ ＴＯを所定厚さに蒸着しパターニングして、前記ソース電極８３に接触すると共 に前記蓄積電極８９と重なるように形成された画素電極９３と、から構成されて いた。尚、図中、９５はブラックマトリックスである。

【００１１】

【考案が解決しようとする課題】

然るに、図６に示す薄膜トランジスタの液晶表示素子の一例の場合、データラ イン６５と画素電極５９との間が短絡されないように恒常所定間隔（例えば、７ ０）を維持すべきであるため、大きさの小さい画素は、図６（Ａ）から分かるよ うに、前記蓄積電極５３が前記データライン６５と画素電極５９間を完全に離間 できなくて、データライン６５と画素電極５９間の寄生キャパシタンスによる混 信を完全に除去することができない。よって、前記ゲートライン５１と画素電極 ５９間も寄生キャパシタンスによる混信が発生して画質を低下させるという問題 点があった。

【００１２】 又、図７に示す薄膜トランジスタの液晶表示素子の場合、データライン８５上 にＩＴＯ蓄積電極８９を形成し、その上に再びＩＴＯを用いて画素電極９３を積 層させて、データライン８５と重なる部分を除外した画素電極９３の全ての部分 を開口領域９７として使用するため、開口率は向上されるが、光の透過率が絶縁 膜よりも低いＩＴＯが一層増加して積層されて、光の透過率が低下するという問 題点があった。

【００１３】 本考案の目的は、光を遮蔽する導電性物質により蓄積電極を形成し、該蓄積電 極により前記データラインと画素電極間、及びゲートラインと画素電極間を完全 に遮蔽させて、開口率を増加させると共に混信の発生を防止して液晶の偏角を無 くし、画質を改善し得る薄膜トランジスタの液晶表示素子を提供しようとするも のである。

【００１４】

【課題を解決するための手段】

このような本考案に係る薄膜トランジスタの液晶表示素子は、ゲートラインか ら駆動電圧を印加するゲート電極と、該ゲート電極に駆動電圧が印加されるとき チャネルを形成して導通されるソース電極及びドレイン電極を有した薄膜トラン ジスタをスイッチング素子にし、前記ソース電極と絶縁され前記ドレイン電極に 接触して形成されたデータラインと、前記ドレイン電極と絶縁され前記ソース電 極と接触して形成された画素電極とを具備した薄膜トランジスタの液晶表示素子 において、前記データライン及びゲートラインを被覆し、前記画素電極の下部に 位置して、前記データラインと画素電極間及びゲートラインと画素電極間で光を 遮断する蓄積電極を備えて構成されることを特徴とする。

【００１５】 かかる構成では、前記ゲート電極領域を含むゲートライン上に絶縁膜を形成し 、この絶縁膜上に形成したソース電極とドレイン電極及びデータライン上に絶縁 膜を形成し、この絶縁膜上のゲートライン、データライン、及び薄膜トランジス タに対応する部分に蓄積電極を形成し、蓄積電極を絶縁膜で被覆した後に選択的 に食刻してＩＴＯ膜によりソース電極の所定領域及びデータラインに亙って画素 電極を形成する。これにより、画素電極とデータラインとの間に絶縁されて光を 遮断する蓄積電極が位置して、画素電極とデータライン間の寄生キャパシタンス が低減する。また、蓄積キャパシタとなる蓄積電極を、薄膜トランジスタを含む ゲートライン領域とデータライン領域でブラックマトリクスに使用できる。

【００１６】 かかる構成では、画素電極とデータライン及び画素電極と蓄積電極を完全に分 離でき、容量的結合に起因する混信を防止できると共に、光透過率を低下させる ことなく開口率を増大できるようになる。

【００１７】

【考案の実施の形態】

以下、本考案の実施形態について図１〜図４に基づいて説明する。 図１は、本考案の薄膜トランジスタの液晶表示素子の一実施形態を示す。 本実施形態において、下板は、図１（Ａ）に示すように、蓄積電極１２１を光 の遮断されるブラックマトリックスに構成し、該蓄積電極１２１により画素電極 １２５とデータライン１１７間、及び画素電極１２５とゲートライン１０１間を 完全に遮蔽し分離して寄生キャパシタンスに起因する混信の発生を防止すると共 に、データラインとゲートラインによる液晶の偏角を無くし、上板は共通電極及 びカラーフィルターから構成する。

【００１８】 即ち、図１（Ｂ）に示すように、下板の薄膜トランジスタ部分においては、ゲ ート電極領域を含むゲートライン１０１と、該ゲートライン１０１を絶縁させる 第１絶縁膜１０３と、前記ゲートライン１０１上の第１絶縁膜１０３上に非晶質 シリコン又は多結晶シリコンからなる活性層１０５と、該活性層１０５両方側の ドレイン接触部１０９とソース接触部１１１に形成されたドレイン電極１１３及 びソース電極１１５と、該ドレイン電極１１３を被覆しソース電極１１５の所定 領域に形成された第２絶縁膜１１９と、該第２絶縁膜１１９上に形成された蓄積 電極１２１と、該蓄積電極１２１上に形成された第３絶縁膜１２３と、から構成 されている。

【００１９】 そして、この薄膜トランジスタ部分を除外した部分においては、ドレイン電極 １１３に接触して形成されたデータライン１１７と、該データライン１１７上に 形成された第２絶縁膜１１９と、該第２絶縁膜１１９のデータライン１１７上部 、ゲートライン１０１、及び薄膜トランジスタ上に形成された蓄積電極１２１と 、該蓄積電極１２１を形成した第２絶縁膜１１９上に形成された第３絶縁膜１２ ３と、所定領域が前記ソース電極１１５に接続し、データライン１１７の全面に 形成された画素電極１２５と、から構成されている。このとき、前記蓄積電極１ ２１はブラックマトリックスの役割をする。

【００２０】 以下に製造方法を図２〜図４を参照して説明する。 先ず、図２（Ａ）に示すように、ガラス又は石英等の基板１００上に導電物質 を所定厚さに蒸着した後、その上に感光膜をコーティングしパターニングして写 真食刻マスクを形成し、該写真食刻マスクを用いて前記導電物質を食刻してゲー トライン１０１を形成する。

【００２１】 次いで、図２（Ｂ），（Ｃ）に示すように、該ゲートライン１０１を形成した 基板上に絶縁物質を塗布して第１絶縁膜１０３を形成し、該第１絶縁膜１０３上 に多結晶シリコン又は非晶質シリコンを所定厚さに塗布してシリコン層を形成し た後、該シリコン上に所定の写真食刻マスクを形成し、それを用いて前記シリコ ン層を食刻して、前記ゲートライン１０１のゲート電極領域の第１絶縁膜１０３ 上に活性層１０５を形成する。

【００２２】 次いで、図２（Ｄ）に示すように、該活性層１０５を形成した第１絶縁膜１０ ３上に絶縁物質のシリコン窒化物（ＳｉＮ）を所定厚さに蒸着した後、該シリコ ン窒化物上に所定の写真食刻マスクを形成し、これを用いて前記シリコン窒化物 を食刻して、後続工程である前記ドレイン電極１１３及びソース電極１１５を形 成するための食刻工程時に前記活性層１０５が食刻されることを防止する食刻阻 止膜１０７を形成する。

【００２３】 次いで、図３（Ａ）に示すように、該食刻阻止膜１０７を形成した構造物上に 不純物のドーピングされたシリコンを塗布した後、所定の写真食刻マスクを形成 し前記シリコンを食刻して、前記活性層１０５両方側に接触するドレイン接触部 １０９及びソース接触部１１１を夫々形成する。 次いで、図３（Ｂ）に示すように、それらドレイン接触部１０９及びソース接 触部１１１を形成した構造物上に導電物質を蒸着し、所定の写真食刻マスクを形 成した後前記導電物質層をパターニングして、前記活性層１０５の縁部及びドレ イン接触部１０９及びソース接触部１１１に夫々接触するドレイン電極１１３及 びソース電極１１５と、前記ソース電極１１５から所定距離離隔されたデータラ イン１１７とを形成する。

【００２４】 次いで、図３（Ｃ）（Ｄ）に示すように、前記ドレイン電極１１３とソース電 極１１５及びデータライン１１７を形成した構造物上に所定厚さに絶縁物質を蒸 着して第２絶縁膜１１９を形成し、該第２絶縁膜１１９上に光を遮断する導電性 物質を蒸着した後、該導電性物質層上に写真食刻マスクを形成し、これを用いて 前記蒸着された導電性物質層を食刻して、前記ゲートライン１０１に対応する部 分と、データライン１１７に対応する部分及び薄膜トランジスタＴＦＴ上の第２ 絶縁膜１１９に蓄積電極１２１を形成する。

【００２５】 次いで、図４（Ａ）（Ｂ）に示すように、該蓄積電極１２１を形成した構造物 上に絶縁物質を所定の厚さに蒸着して第３絶縁膜１２３を形成し、該第３絶縁膜 １２３上に所定の写真食刻マスクを形成した後、これを用いて前記第３絶縁膜１ ２３及び第２絶縁膜１１９を選択的に食刻して、前記ソース電極１１５の所定領 域が露出するように接触部を形成した後、構造物上にＩＴＯを蒸着させ、前記ソ ース電極１１５の所定領域及びデータライン１１７に亙ってソース電極１１５と 接触する画素電極１２５を形成する。

【００２６】 尚、本考案は、図１に示したようなＢＧ（Bottom Gate ）型以外に、ＴＧ（To p Gate）型にも適用することができる。

【００２７】

【考案の効果】

以上説明したように、本考案に係る薄膜トランジスタの液晶表示素子において は、データラインと画素電極間、及びゲートラインと画素電極間に光を遮蔽させ る導電性物質の蓄積電極を介在し、前記蓄積電極により前記データラインと画素 電極間、及びゲートラインと画素電極間を完全に遮蔽させて、その間から発生す る寄生キャパシタンスを最小化し、該寄生キャパシタンスに起因する混信を防止 すると共に、光透過率の低下なしに開口率の増加を図って画質を改善し得るとい う効果がある。

【図面の簡単な説明】

【図１】本考案に係る薄膜トランジスタの液晶表示素子
の一実施形態を示し、（Ａ）は平面図、（Ｂ）は（Ａ）
図のＡ−Ａ’矢視垂直断面図である。

【図２】本考案に係る薄膜トランジスタ液晶表示素子の
製造方法を示した垂直断面図である。

【図３】図２に続く製造方法を示した垂直断面図であ
る。

【図４】図３に続く製造方法を示した垂直断面図であ
る。

【図５】従来の薄膜トランジスタの液晶表示素子を示し
た平面図である。

【図６】従来のシールドキャパシタを備えた薄膜トラン
ジスタの液晶表示素子の一例を示し、（Ａ）は平面図、
（Ｂ）は（Ａ）図のＡ−Ａ’矢視垂直断面図である。

【図７】従来のＩＴＯシールドキャパシタを備えた薄膜
トランジスタの液晶表示素子の他の例を示し、（Ａ）は
平面図、（Ｂ）は（Ａ）図のＡ−Ａ’矢視垂直断面図で
ある。

【符号の説明】

１００ 基板 １０１ ゲートライン １０３ 第１絶縁膜 １０５ 活性層 １０７ 食刻阻止層 １０９ ドレイン接触部 １１１ ソース接触部 １１３ ドレイン電極 １１５ ソース電極 １１７ データライン １１９ 第２絶縁膜 １２１ 蓄積電極 １２３ 第３絶縁膜 １２５ 画素電極

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】ゲートラインから駆動電圧を印加するゲー
   ト電極と、該ゲート電極に駆動電圧が印加されるときチ
   ャネルを形成して導通されるソース電極及びドレイン電
   極を有した薄膜トランジスタをスイッチング素子にし、
   前記ソース電極と絶縁され前記ドレイン電極に接触して
   形成されたデータラインと、前記ドレイン電極と絶縁さ
   れ前記ソース電極と接触して形成された画素電極とを具
   備した薄膜トランジスタの液晶表示素子において、 前記データライン及びゲートラインを被覆し、前記画素
   電極の下部に位置して、前記データラインと画素電極間
   及びゲートラインと画素電極間で光を遮断する蓄積電極
   を備えて構成されることを特徴とする薄膜トランジスタ
   の液晶表示素子。