JP3059100B2 - Ａｔｍ交換装置 - Google Patents
Ａｔｍ交換装置Info
- Publication number
- JP3059100B2 JP3059100B2 JP2954596A JP2954596A JP3059100B2 JP 3059100 B2 JP3059100 B2 JP 3059100B2 JP 2954596 A JP2954596 A JP 2954596A JP 2954596 A JP2954596 A JP 2954596A JP 3059100 B2 JP3059100 B2 JP 3059100B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- line corresponding
- information
- speed
- output line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭ(Asynchronou
s Transfer Mode:非同期転送モード）に利用する。本発
明はＡＴＭ通信網の輻輳制御技術に関する。
s Transfer Mode:非同期転送モード）に利用する。本発
明はＡＴＭ通信網の輻輳制御技術に関する。
【０００２】
【従来の技術】従来のＡＴＭ交換装置を図８を参照して
説明する。図８は従来のＡＴＭ交換装置の概念図であ
る。ＡＴＭ交換装置は複数の入力回線対応部ＩＴと出力
回線対応部ＯＴとコアスイッチＳＷからなる。コアスイ
ッチＳＷは１セル時間毎に全ての入力回線対応部ＩＴか
ら送出されるセルをセルヘッダの内容にしたがって所望
の出力回線対応部ＯＴに転送するものである。ここで、
同時に複数の入力回線対応部ＩＴから同一出力回線対応
部ＯＴを目指すセルが入力された場合はコアスイッチＳ
Ｗの出力バッファＢＵで待ち合わせが発生する。このよ
うに従来のＡＴＭ交換装置ではコアスイッチＳＷの出力
バッファＢＵが輻輳が発生するポイントになる。
説明する。図８は従来のＡＴＭ交換装置の概念図であ
る。ＡＴＭ交換装置は複数の入力回線対応部ＩＴと出力
回線対応部ＯＴとコアスイッチＳＷからなる。コアスイ
ッチＳＷは１セル時間毎に全ての入力回線対応部ＩＴか
ら送出されるセルをセルヘッダの内容にしたがって所望
の出力回線対応部ＯＴに転送するものである。ここで、
同時に複数の入力回線対応部ＩＴから同一出力回線対応
部ＯＴを目指すセルが入力された場合はコアスイッチＳ
Ｗの出力バッファＢＵで待ち合わせが発生する。このよ
うに従来のＡＴＭ交換装置ではコアスイッチＳＷの出力
バッファＢＵが輻輳が発生するポイントになる。
【０００３】図９は従来のＡＴＭ網におけるＡＢＲ(Ava
ilable Bit Rate)によるレート制御を説明する図であ
る。ＡＢＲでは、ＲＭ(Resouce Management)セルを発側
端末から送出し、着側でＲＭセルを折り返して発側に戻
ってくる過程において、網の輻輳状態に応じた制御情報
をＲＭセルに搭載することにより発側端末がセルの送出
レートを制御するものである。このようにＡＢＲでは発
側端末と着側端末の間でセルの送出レートを計算するた
めの制御ループがＲＭセルの送受により形成されてい
る。セル送出レートの制御方法に関してはＥＦＣＩ(Exp
licit Forward Congestion Indication)モードとＥＲ(E
xplicit Rate) モードがある。
ilable Bit Rate)によるレート制御を説明する図であ
る。ＡＢＲでは、ＲＭ(Resouce Management)セルを発側
端末から送出し、着側でＲＭセルを折り返して発側に戻
ってくる過程において、網の輻輳状態に応じた制御情報
をＲＭセルに搭載することにより発側端末がセルの送出
レートを制御するものである。このようにＡＢＲでは発
側端末と着側端末の間でセルの送出レートを計算するた
めの制御ループがＲＭセルの送受により形成されてい
る。セル送出レートの制御方法に関してはＥＦＣＩ(Exp
licit Forward Congestion Indication)モードとＥＲ(E
xplicit Rate) モードがある。
【０００４】図９（ａ）に示すように、ＥＦＣＩモード
では網内のＡＴＭ交換装置のコアスイッチの出力バッフ
ァで輻輳を検出したら、輻輳したことを示すためセルの
ＥＦＣＩフィールドをセットして着側端末に通知し、着
側端末が発側に折り返すＲＭセルに輻輳情報を示すため
ＣＩフィールドをセットして発側端末に通知する。発側
端末のセルの送出レートは着側端末から折り返されるＲ
ＭセルのＣＩフィールドがセットされていない限り所定
の上昇率にしたがって上昇させ、ＣＩフィールドがセッ
トされていると所定の減少率にしたがって減少させる。
では網内のＡＴＭ交換装置のコアスイッチの出力バッフ
ァで輻輳を検出したら、輻輳したことを示すためセルの
ＥＦＣＩフィールドをセットして着側端末に通知し、着
側端末が発側に折り返すＲＭセルに輻輳情報を示すため
ＣＩフィールドをセットして発側端末に通知する。発側
端末のセルの送出レートは着側端末から折り返されるＲ
ＭセルのＣＩフィールドがセットされていない限り所定
の上昇率にしたがって上昇させ、ＣＩフィールドがセッ
トされていると所定の減少率にしたがって減少させる。
【０００５】図９（ｂ）に示すように、ＥＲモードでは
網内のＡＴＭ交換装置のコアスイッチの出力バッファで
輻輳を検出したら、ＲＭセルにＥＲ情報すなわち送出速
度指定情報を明示して、発側端末にセルの送出レートを
示すものである。このときの送出速度指定情報は公平性
を保つことと輻輳が収まることの２条件から各ＶＣ毎に
値が計算される。つまり、ＥＲモードでは網内の輻輳し
たＡＴＭ交換装置のコアスイッチが各ＶＣ毎のセルの送
出レートを計算するのに対し、ＥＦＣＩモードでは網内
の輻輳したＡＴＭ交換装置のコアスイッチは輻輳したこ
とを示すのみでセルの送出レートの計算は端末側に委ね
られる。
網内のＡＴＭ交換装置のコアスイッチの出力バッファで
輻輳を検出したら、ＲＭセルにＥＲ情報すなわち送出速
度指定情報を明示して、発側端末にセルの送出レートを
示すものである。このときの送出速度指定情報は公平性
を保つことと輻輳が収まることの２条件から各ＶＣ毎に
値が計算される。つまり、ＥＲモードでは網内の輻輳し
たＡＴＭ交換装置のコアスイッチが各ＶＣ毎のセルの送
出レートを計算するのに対し、ＥＦＣＩモードでは網内
の輻輳したＡＴＭ交換装置のコアスイッチは輻輳したこ
とを示すのみでセルの送出レートの計算は端末側に委ね
られる。
【０００６】
【発明が解決しようとする課題】公衆網のように往復の
伝搬遅延時間が大きい網ではＥＦＣＩモードで動作する
と、スループットが向上しないことや公平性の問題が顕
著になるので、ＥＲモードで動作させた方が望ましいこ
とがわかっている。しかしながら、ＥＲモードは網内の
輻輳したＡＴＭ交換装置のコアスイッチの出力バッファ
で各ＶＣ毎にセルの送出レートを計算する必要がある
が、一般に網内のＡＴＭ交換装置のコアスイッチは高速
で動作するので、ＶＣ毎のセル送出レートを計算するの
は困難である。特に、ＡＴＭ交換装置の規模が大きくな
ると、その困難さは顕著になる。また、伝搬遅延が大き
くなるにしたがって、高いスループットを得るために大
容量のバッファが必要となるが、高速で動作するコアス
イッチに大容量のバッファを配備するのは一般的に困難
である。
伝搬遅延時間が大きい網ではＥＦＣＩモードで動作する
と、スループットが向上しないことや公平性の問題が顕
著になるので、ＥＲモードで動作させた方が望ましいこ
とがわかっている。しかしながら、ＥＲモードは網内の
輻輳したＡＴＭ交換装置のコアスイッチの出力バッファ
で各ＶＣ毎にセルの送出レートを計算する必要がある
が、一般に網内のＡＴＭ交換装置のコアスイッチは高速
で動作するので、ＶＣ毎のセル送出レートを計算するの
は困難である。特に、ＡＴＭ交換装置の規模が大きくな
ると、その困難さは顕著になる。また、伝搬遅延が大き
くなるにしたがって、高いスループットを得るために大
容量のバッファが必要となるが、高速で動作するコアス
イッチに大容量のバッファを配備するのは一般的に困難
である。
【０００７】また、ＡＴＭ網においてはＡＢＲだけでな
く、ＣＢＲ(Constant Bit Rate) 、ＶＢＲ(Variable Bi
t Rate) などのサービスクラスが存在し、それらはＡＢ
Ｒトラヒックにより影響を受けないように帯域を保証す
る必要がある。
く、ＣＢＲ(Constant Bit Rate) 、ＶＢＲ(Variable Bi
t Rate) などのサービスクラスが存在し、それらはＡＢ
Ｒトラヒックにより影響を受けないように帯域を保証す
る必要がある。
【０００８】本発明は、このような背景に行われたもの
であって、コアスイッチの構成および動作を複雑にする
ことなく高いスループットと公平性を維持することがで
きるＡＴＭ交換装置を提供することを目的とする。本発
明は、セルの優先順位に応じて設けられたサービスクラ
スが相互に干渉することのない輻輳制御が行えるＡＴＭ
交換装置を提供することを目的とする。
であって、コアスイッチの構成および動作を複雑にする
ことなく高いスループットと公平性を維持することがで
きるＡＴＭ交換装置を提供することを目的とする。本発
明は、セルの優先順位に応じて設けられたサービスクラ
スが相互に干渉することのない輻輳制御が行えるＡＴＭ
交換装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】コアスイッチの各出力回
線において、帯域保証クラス用のバッファが完全優先で
転送される。つまり、帯域保証クラスのバッファにセル
がある限り、帯域保証クラスのバッファがサービスさ
れ、帯域保証クラスのバッファが空のときだけベストエ
フォートクラスのバッファがサービスされる。
線において、帯域保証クラス用のバッファが完全優先で
転送される。つまり、帯域保証クラスのバッファにセル
がある限り、帯域保証クラスのバッファがサービスさ
れ、帯域保証クラスのバッファが空のときだけベストエ
フォートクラスのバッファがサービスされる。
【００１０】ベストエフォートクラスの負荷が高くなる
と、ベストエフォートクラスのバッファのキュー長が伸
びていくので、キュー長がある一定の閾値を超えると、
通過セルのＥＦＣＩ(Explicit Forward Congestion Ind
ication)フィールドをセットする。
と、ベストエフォートクラスのバッファのキュー長が伸
びていくので、キュー長がある一定の閾値を超えると、
通過セルのＥＦＣＩ(Explicit Forward Congestion Ind
ication)フィールドをセットする。
【００１１】出力回線対応部ではコアスイッチからのセ
ルにＥＦＣＩがセットされているとコアスイッチの出力
バッファが輻輳していることを知るので、入力回線対応
部からＲＭセルが送出されてくると、輻輳表示フィール
ドに輻輳状態である旨をセットして折り返す。また、そ
の際、出力回線対応部のバッファのキュー長が閾値を超
えている場合にも輻輳表示フィールドに輻輳状態である
旨をセットして折り返す。また、出力回線対応部は一定
セル数通過毎にＲＭセルを生成し、そのＥＲフィールド
にバッファからのセル送出レートをセットして、後段の
網に送出する。後段の網から折り返されてきたＲＭセル
の輻輳表示フィールドの値にしたがってバッファからの
セル送出レートを調整する。
ルにＥＦＣＩがセットされているとコアスイッチの出力
バッファが輻輳していることを知るので、入力回線対応
部からＲＭセルが送出されてくると、輻輳表示フィール
ドに輻輳状態である旨をセットして折り返す。また、そ
の際、出力回線対応部のバッファのキュー長が閾値を超
えている場合にも輻輳表示フィールドに輻輳状態である
旨をセットして折り返す。また、出力回線対応部は一定
セル数通過毎にＲＭセルを生成し、そのＥＲフィールド
にバッファからのセル送出レートをセットして、後段の
網に送出する。後段の網から折り返されてきたＲＭセル
の輻輳表示フィールドの値にしたがってバッファからの
セル送出レートを調整する。
【００１２】入力回線対応部では輻輳状態である旨を通
知するＲＭセルが出力回線対応部から返送されてくると
所定の減少率でバッファからのセル送出レートを減少さ
せる。また、ＲＭセルが輻輳状態を示していなければ所
定の上昇率でセル送出レートを上昇させる。また、入力
回線対応部はバッファのキュー長が閾値を超えた場合に
は前段の網から送出されてくるＲＭセルの輻輳表示フィ
ールドに輻輳状態である旨をセットして折り返す。
知するＲＭセルが出力回線対応部から返送されてくると
所定の減少率でバッファからのセル送出レートを減少さ
せる。また、ＲＭセルが輻輳状態を示していなければ所
定の上昇率でセル送出レートを上昇させる。また、入力
回線対応部はバッファのキュー長が閾値を超えた場合に
は前段の網から送出されてくるＲＭセルの輻輳表示フィ
ールドに輻輳状態である旨をセットして折り返す。
【００１３】出力回線対応部および入力回線対応部から
送信されたＲＭセルを折り返す際に、輻輳表示フィール
ドに値をセットするのに加え、出力回線対応部のバッフ
ァからのセル送出レートに所定の率を乗じたものをＲＭ
セルのＥＲフィールドにセットして折り返す。また、後
段の網から折り返されたＲＭセルの輻輳表示フィールド
の値にしたがって計算したバッファからのセル送出レー
トとＲＭセルのＥＲフィールドに設定された速度の小さ
い方でバッファからセルを送出する。
送信されたＲＭセルを折り返す際に、輻輳表示フィール
ドに値をセットするのに加え、出力回線対応部のバッフ
ァからのセル送出レートに所定の率を乗じたものをＲＭ
セルのＥＲフィールドにセットして折り返す。また、後
段の網から折り返されたＲＭセルの輻輳表示フィールド
の値にしたがって計算したバッファからのセル送出レー
トとＲＭセルのＥＲフィールドに設定された速度の小さ
い方でバッファからセルを送出する。
【００１４】入力回線対応部ではセル送出レートを計算
する際に、セル送出レートは出力回線対応部から返送さ
れてきたＲＭセルのＥＲフィールドの値以下の値で設定
される。また、入力回線対応部は前段の網から送出され
てくるＲＭセルを折り返す際に、輻輳表示フィールドを
セットするのに加え、ＥＲフィールドにバッファからの
読出速度に所定の率を乗じた値をセットして、前段の網
にＲＭセルを折り返す。
する際に、セル送出レートは出力回線対応部から返送さ
れてきたＲＭセルのＥＲフィールドの値以下の値で設定
される。また、入力回線対応部は前段の網から送出され
てくるＲＭセルを折り返す際に、輻輳表示フィールドを
セットするのに加え、ＥＲフィールドにバッファからの
読出速度に所定の率を乗じた値をセットして、前段の網
にＲＭセルを折り返す。
【００１５】このように制御することによって、セル送
出レートは、上流ノードに遡るにしたがって低く抑えら
れ、輻輳状態に陥ることを回避することができる。
出レートは、上流ノードに遡るにしたがって低く抑えら
れ、輻輳状態に陥ることを回避することができる。
【００１６】すなわち、本発明はＡＴＭ交換装置であっ
て、出力回線別の高速バッファと、入力セルの宛先別に
このバッファに入力セルを分配する手段とを有するコア
スイッチ（ＳＷ）を備え、このコアスイッチの入力側に
低速バッファを有する入力回線対応部（ＩＴ）が複数設
けられ、このコアスイッチの出力側に低速バッファを有
する出力回線対応部（ＯＴ）が複数設けられたＡＴＭ交
換装置である。
て、出力回線別の高速バッファと、入力セルの宛先別に
このバッファに入力セルを分配する手段とを有するコア
スイッチ（ＳＷ）を備え、このコアスイッチの入力側に
低速バッファを有する入力回線対応部（ＩＴ）が複数設
けられ、このコアスイッチの出力側に低速バッファを有
する出力回線対応部（ＯＴ）が複数設けられたＡＴＭ交
換装置である。
【００１７】ここで、本発明の特徴とするところは、前
記入力回線対応部（ＩＴ）には、入力回線から到来する
ＲＭセルに送出速度指定情報（ＥＲ情報）を搭載してそ
のＲＭセルの発生元に向け折り返す手段と、一定数のセ
ル通過毎に新しいＲＭセルを前記コアスイッチに向けて
送出する手段とを備え、前記出力回線対応部（ＯＴ）に
は、コアスイッチから到来するＲＭセルに輻輳情報を搭
載してそのＲＭセルの発生元に向け前記コアスイッチに
折り返す手段と、一定セル通過毎に新しいＲＭセルを出
力回線に送出する手段と、後段の入力回線対応部により
折り返されたこのＲＭセルに搭載された送出速度指定情
報（ＥＲ情報）にしたがって前記出力回線に送出するセ
ルの速度を制御する手段とを備え、前記コアスイッチ
（ＳＷ）には、通過するセルに前記高速バッファのキュ
ー長に応じて輻輳の有無を示す情報（ＥＦＣＩ情報）を
付加する手段を備え、前記出力回線対応部（ＯＴ）に
は、前記コアスイッチから到来するセルに付加された輻
輳の有無を示す情報（ＥＦＣＩ情報）を演算して折り返
すＲＭセルにその送出速度指定情報（ＥＲ情報）を搭載
する手段を備え、前記入力回線対応部（ＩＴ）では前記
出力回線対応部から折り返されたＲＭセルに搭載された
送出速度指定情報（ＥＲ情報）にしたがって前記コアス
イッチに送出するセルの速度を制御する手段を備えたと
ころにある。
記入力回線対応部（ＩＴ）には、入力回線から到来する
ＲＭセルに送出速度指定情報（ＥＲ情報）を搭載してそ
のＲＭセルの発生元に向け折り返す手段と、一定数のセ
ル通過毎に新しいＲＭセルを前記コアスイッチに向けて
送出する手段とを備え、前記出力回線対応部（ＯＴ）に
は、コアスイッチから到来するＲＭセルに輻輳情報を搭
載してそのＲＭセルの発生元に向け前記コアスイッチに
折り返す手段と、一定セル通過毎に新しいＲＭセルを出
力回線に送出する手段と、後段の入力回線対応部により
折り返されたこのＲＭセルに搭載された送出速度指定情
報（ＥＲ情報）にしたがって前記出力回線に送出するセ
ルの速度を制御する手段とを備え、前記コアスイッチ
（ＳＷ）には、通過するセルに前記高速バッファのキュ
ー長に応じて輻輳の有無を示す情報（ＥＦＣＩ情報）を
付加する手段を備え、前記出力回線対応部（ＯＴ）に
は、前記コアスイッチから到来するセルに付加された輻
輳の有無を示す情報（ＥＦＣＩ情報）を演算して折り返
すＲＭセルにその送出速度指定情報（ＥＲ情報）を搭載
する手段を備え、前記入力回線対応部（ＩＴ）では前記
出力回線対応部から折り返されたＲＭセルに搭載された
送出速度指定情報（ＥＲ情報）にしたがって前記コアス
イッチに送出するセルの速度を制御する手段を備えたと
ころにある。
【００１８】これにより、コアスイッチの構成および動
作を複雑にすることなく高いスループットと公平性を維
持することができる。
作を複雑にすることなく高いスループットと公平性を維
持することができる。
【００１９】前記高速バッファは、セルの優先順位に対
応して複数設けられ、前記情報を付加する手段は、優先
順位が第二位以降の高速バッファのキュー長に応じて輻
輳の有無を示す情報を付加することが望ましい。
応して複数設けられ、前記情報を付加する手段は、優先
順位が第二位以降の高速バッファのキュー長に応じて輻
輳の有無を示す情報を付加することが望ましい。
【００２０】これにより、セルの優先順位に応じて設け
られたサービスクラスが相互に干渉することのない輻輳
制御が行える。
られたサービスクラスが相互に干渉することのない輻輳
制御が行える。
【００２１】前記出力回線対応部（ＯＴ）およびまたは
前記入力回線対応部（ＩＴ）で折り返すＲＭセルに搭載
する送出速度指定情報（ＥＲ情報）は、その回線対応部
の低速バッファのキュー長から判断される受入れ可能な
速度に一定比率を乗じた遅い速度であることが望まし
い。
前記入力回線対応部（ＩＴ）で折り返すＲＭセルに搭載
する送出速度指定情報（ＥＲ情報）は、その回線対応部
の低速バッファのキュー長から判断される受入れ可能な
速度に一定比率を乗じた遅い速度であることが望まし
い。
【００２２】これにより、セル送出レートは、上流ノー
ドに遡るにしたがって低く抑えられ、輻輳状態に陥るこ
とを回避することができる。
ドに遡るにしたがって低く抑えられ、輻輳状態に陥るこ
とを回避することができる。
【００２３】前記入力回線対応部（ＩＴ）および前記出
力回線対応部（ＯＴ）の各低速バッファのキュー長の判
定を行う手段および前記ＲＭセルの識別手段はバーチャ
ルチャネル対応に設けられることが望ましい。
力回線対応部（ＯＴ）の各低速バッファのキュー長の判
定を行う手段および前記ＲＭセルの識別手段はバーチャ
ルチャネル対応に設けられることが望ましい。
【００２４】これにより、バーチャルチャネル対応にき
め細かい輻輳制御を行うことができる。
め細かい輻輳制御を行うことができる。
【００２５】
【００２６】
【実施例】本発明実施例の構成を図１ないし図４を参照
して説明する。図１は本発明実施例の全体構成図であ
る。図２はコアスイッチのブロック構成図である。図３
は入力回線対応部のブロック構成図である。図４は出力
回線対応部のブロック構成図である。
して説明する。図１は本発明実施例の全体構成図であ
る。図２はコアスイッチのブロック構成図である。図３
は入力回線対応部のブロック構成図である。図４は出力
回線対応部のブロック構成図である。
【００２７】本発明は図１に示すようなＡＴＭ交換装置
ＥＸ1 、ＥＸ2 であって、図２に示すように、出力回線
別の高速バッファＢＵH と、入力セルの宛先別にこの高
速バッファＢＵH に入力セルを分配する手段としてのセ
ル分配器Ｄとを有するコアスイッチＳＷを備え、このコ
アスイッチＳＷの入力側に、図３に示すように、低速バ
ッファＢＵL を有する入力回線対応部ＩＴが複数設けら
れ、このコアスイッチＳＷの出力側に低速バッファＢＵ
L を有する出力回線対応部ＯＴが複数設けられたＡＴＭ
交換装置ＥＸ1 、ＥＸ2 である。
ＥＸ1 、ＥＸ2 であって、図２に示すように、出力回線
別の高速バッファＢＵH と、入力セルの宛先別にこの高
速バッファＢＵH に入力セルを分配する手段としてのセ
ル分配器Ｄとを有するコアスイッチＳＷを備え、このコ
アスイッチＳＷの入力側に、図３に示すように、低速バ
ッファＢＵL を有する入力回線対応部ＩＴが複数設けら
れ、このコアスイッチＳＷの出力側に低速バッファＢＵ
L を有する出力回線対応部ＯＴが複数設けられたＡＴＭ
交換装置ＥＸ1 、ＥＸ2 である。
【００２８】ここで、本発明の特徴とするところは、入
力回線対応部ＩＴには、入力回線から到来するＲＭセル
に送出速度指定情報であるＥＲを搭載してそのＲＭセル
の発生元に向け折り返す手段としてのＲＭセル処理部１
およびＥＲ演算部４と、一定数のセル通過毎に新しいＲ
ＭセルをコアスイッチＳＷに向けて送出する手段として
のＲＭセル生成部３およびＲＭセル処理部２とを備え、
出力回線対応部ＯＴには、コアスイッチＳＷから到来す
るＲＭセルに輻輳情報を搭載してそのＲＭセルの発生元
に向けコアスイッチＳＷに折り返す手段としてのＲＭセ
ル処理部２１と、一定セル通過毎に新しいＲＭセルを出
力回線に送出する手段としてのＲＭセル生成部２３およ
びＲＭセル処理部２２と、後段の入力回線対応部ＩＴに
より折り返されたこのＲＭセルに搭載されたＥＲにした
がって前記出力回線に送出するセルの速度を制御する手
段としての読出制御部２５とを備え、コアスイッチＳＷ
には、通過するセルに高速バッファＢＵH のキュー長に
応じて輻輳の有無を示す情報であるＥＦＣＩを付加する
手段としてのＥＦＣＩ付加部３０を備え、出力回線対応
部ＯＴには、コアスイッチＳＷから到来するセルに付加
されたＥＦＣＩに基づいて演算し折り返すＲＭセルにそ
のＥＲを搭載する手段としてのＥＲ演算部２４を備え、
入力回線対応部ＩＴでは出力回線対応部ＯＴから折り返
されたＲＭセルに搭載されたＥＲにしたがってコアスイ
ッチＳＷに送出するセルの速度を制御する手段としての
読出制御部５を備えたところにある。
力回線対応部ＩＴには、入力回線から到来するＲＭセル
に送出速度指定情報であるＥＲを搭載してそのＲＭセル
の発生元に向け折り返す手段としてのＲＭセル処理部１
およびＥＲ演算部４と、一定数のセル通過毎に新しいＲ
ＭセルをコアスイッチＳＷに向けて送出する手段として
のＲＭセル生成部３およびＲＭセル処理部２とを備え、
出力回線対応部ＯＴには、コアスイッチＳＷから到来す
るＲＭセルに輻輳情報を搭載してそのＲＭセルの発生元
に向けコアスイッチＳＷに折り返す手段としてのＲＭセ
ル処理部２１と、一定セル通過毎に新しいＲＭセルを出
力回線に送出する手段としてのＲＭセル生成部２３およ
びＲＭセル処理部２２と、後段の入力回線対応部ＩＴに
より折り返されたこのＲＭセルに搭載されたＥＲにした
がって前記出力回線に送出するセルの速度を制御する手
段としての読出制御部２５とを備え、コアスイッチＳＷ
には、通過するセルに高速バッファＢＵH のキュー長に
応じて輻輳の有無を示す情報であるＥＦＣＩを付加する
手段としてのＥＦＣＩ付加部３０を備え、出力回線対応
部ＯＴには、コアスイッチＳＷから到来するセルに付加
されたＥＦＣＩに基づいて演算し折り返すＲＭセルにそ
のＥＲを搭載する手段としてのＥＲ演算部２４を備え、
入力回線対応部ＩＴでは出力回線対応部ＯＴから折り返
されたＲＭセルに搭載されたＥＲにしたがってコアスイ
ッチＳＷに送出するセルの速度を制御する手段としての
読出制御部５を備えたところにある。
【００２９】高速バッファＢＵH は、セルの優先順位に
対応して帯域保証クラスバッファおよびベストエフォー
トクラスバッファの二つのバッファが設けられ、ＥＦＣ
Ｉ付加部３０は、ベストエフォートクラスバッファのキ
ュー長に応じてＥＦＣＩを付加する。
対応して帯域保証クラスバッファおよびベストエフォー
トクラスバッファの二つのバッファが設けられ、ＥＦＣ
Ｉ付加部３０は、ベストエフォートクラスバッファのキ
ュー長に応じてＥＦＣＩを付加する。
【００３０】次に、本発明実施例の動作を説明する。図
２に示すコアスイッチＳＷの各出力回線では帯域保証ク
ラスバッファが完全優先で転送される。つまり、帯域保
証クラスバッファにセルがある限り、帯域保証クラスバ
ッファがサービスされ、帯域保証クラスバッファが空の
ときだけベストエフォートクラスバッファがサービスさ
れる。
２に示すコアスイッチＳＷの各出力回線では帯域保証ク
ラスバッファが完全優先で転送される。つまり、帯域保
証クラスバッファにセルがある限り、帯域保証クラスバ
ッファがサービスされ、帯域保証クラスバッファが空の
ときだけベストエフォートクラスバッファがサービスさ
れる。
【００３１】ベストエフォートクラスバッファの負荷が
高くなると、ベストエフォートクラスバッファのキュー
長が伸びていくので、キュー長がある一定の閾値を超え
ると、通過セルのＥＦＣＩフィールドをセットする。
高くなると、ベストエフォートクラスバッファのキュー
長が伸びていくので、キュー長がある一定の閾値を超え
ると、通過セルのＥＦＣＩフィールドをセットする。
【００３２】図４に示す出力回線対応部ＯＴはコアスイ
ッチＳＷからセルを受信する。セルはＲＭセルと非ＲＭ
セルがある。ＲＭセルはコアスイッチＳＷに向けて折り
返されて、非ＲＭセルが出力回線対応部ＯＴの低速バッ
ファＢＵL でバッファリングされ後段の網に向けてＶＣ
毎の所定のレートで低速バッファＢＵL から送出されて
いく、折り返されるＲＭセルに搭載される情報はＣＩと
ＥＲがあるが、それぞれ、それらはコアスイッチＳＷの
輻輳状態と出力回線対応部ＯＴの低速バッファＢＵL の
セル送出レートにより決定される。
ッチＳＷからセルを受信する。セルはＲＭセルと非ＲＭ
セルがある。ＲＭセルはコアスイッチＳＷに向けて折り
返されて、非ＲＭセルが出力回線対応部ＯＴの低速バッ
ファＢＵL でバッファリングされ後段の網に向けてＶＣ
毎の所定のレートで低速バッファＢＵL から送出されて
いく、折り返されるＲＭセルに搭載される情報はＣＩと
ＥＲがあるが、それぞれ、それらはコアスイッチＳＷの
輻輳状態と出力回線対応部ＯＴの低速バッファＢＵL の
セル送出レートにより決定される。
【００３３】図５は出力回線対応部ＯＴのセル受信時の
動作を示すフローチャートである。出力回線対応部ＯＴ
に到着したセルがあり（Ｓ１）、その到着したセルのＶ
ＣＩがｉのとき（Ｓ２）、そのセルが非ＲＭセルであり
（Ｓ３）、ＥＦＣＩがセットされていれば（Ｓ４）、コ
アスイッチＳＷが輻輳中であると判定する（Ｓ５）。そ
のセルは出力回線対応部ＯＴの低速バッファＢＵL にバ
ッファリングされ、ＶＣ毎の所定のレートで読出される
（Ｓ６）。
動作を示すフローチャートである。出力回線対応部ＯＴ
に到着したセルがあり（Ｓ１）、その到着したセルのＶ
ＣＩがｉのとき（Ｓ２）、そのセルが非ＲＭセルであり
（Ｓ３）、ＥＦＣＩがセットされていれば（Ｓ４）、コ
アスイッチＳＷが輻輳中であると判定する（Ｓ５）。そ
のセルは出力回線対応部ＯＴの低速バッファＢＵL にバ
ッファリングされ、ＶＣ毎の所定のレートで読出される
（Ｓ６）。
【００３４】また、到着したセルがＶＣＩ＝ｉのＲＭセ
ルであり（Ｓ３）、出力回線対応部ＯＴの低速バッファ
ＢＵL のキュー長が閾値を超えたかコアスイッチＳＷが
輻輳中であれば（Ｓ７）、さらにＣＩi ＝１をセットし
（Ｓ８）、ＥＲi ＝ａＡＣＲ１２i をセットし（Ｓ
９）、ＲＭセルをコアスイッチに折り返す（Ｓ１０）。
ここで、ＡＣＲ１２i は出力回線対応部ＯＴの低速バッ
ファＢＵL からのＶＣＩ＝ｉのセル送出レートであり、
ａは安全係数である。
ルであり（Ｓ３）、出力回線対応部ＯＴの低速バッファ
ＢＵL のキュー長が閾値を超えたかコアスイッチＳＷが
輻輳中であれば（Ｓ７）、さらにＣＩi ＝１をセットし
（Ｓ８）、ＥＲi ＝ａＡＣＲ１２i をセットし（Ｓ
９）、ＲＭセルをコアスイッチに折り返す（Ｓ１０）。
ここで、ＡＣＲ１２i は出力回線対応部ＯＴの低速バッ
ファＢＵL からのＶＣＩ＝ｉのセル送出レートであり、
ａは安全係数である。
【００３５】また、図４において、出力回線対応部ＯＴ
のＲＭセル生成部２３およびＲＭセル処理部２２はＶＣ
単位に一定セル数通過毎にＲＭセルを後段の網に送出す
る。その際、そのＥＲフィールドに当該ＶＣのセルの低
速バッファＢＵL からのセル送出レートをセットして後
段の網に送出する。出力回線対応部ＯＴの読出制御部２
５は後段の網から折り返されたＲＭセルのＣＩフィール
ドとＥＲフィールドにしたがって、低速バッファＢＵL
からのセルの送出レートを決定する。すなわち、受信し
たのがＶＣＩ＝ｉのＲＭセルであるとき、ＣＩフィール
ドがセットされていれば、低速バッファＢＵL からのセ
ルの送出レートＡＣＲi を ＡＣＲi ＝ＡＣＲi （１−ＲＤＦi ） …（１） として減少させ、ＣＩフィールドがセットされていなけ
れば、 ＡＣＲi ＝ＡＣＲi ＋ＮＡＩＲi …（２） として低速バッファＢＵL からのセルの送出レートを増
加させる。
のＲＭセル生成部２３およびＲＭセル処理部２２はＶＣ
単位に一定セル数通過毎にＲＭセルを後段の網に送出す
る。その際、そのＥＲフィールドに当該ＶＣのセルの低
速バッファＢＵL からのセル送出レートをセットして後
段の網に送出する。出力回線対応部ＯＴの読出制御部２
５は後段の網から折り返されたＲＭセルのＣＩフィール
ドとＥＲフィールドにしたがって、低速バッファＢＵL
からのセルの送出レートを決定する。すなわち、受信し
たのがＶＣＩ＝ｉのＲＭセルであるとき、ＣＩフィール
ドがセットされていれば、低速バッファＢＵL からのセ
ルの送出レートＡＣＲi を ＡＣＲi ＝ＡＣＲi （１−ＲＤＦi ） …（１） として減少させ、ＣＩフィールドがセットされていなけ
れば、 ＡＣＲi ＝ＡＣＲi ＋ＮＡＩＲi …（２） として低速バッファＢＵL からのセルの送出レートを増
加させる。
【００３６】ここで、ＲＤＦi は事前に決まっているＶ
ＣＩ＝ｉの減少レートであり、ＮＡＩＲi は事前に決ま
っているＶＣＩ＝ｉの増加レートである。いずれの場合
もＡＣＲi は折り返されたＲＭセルに搭載されているＥ
Ｒ値ＥＲi よりも小さい値に設定される。
ＣＩ＝ｉの減少レートであり、ＮＡＩＲi は事前に決ま
っているＶＣＩ＝ｉの増加レートである。いずれの場合
もＡＣＲi は折り返されたＲＭセルに搭載されているＥ
Ｒ値ＥＲi よりも小さい値に設定される。
【００３７】図３に示す入力回線対応部ＩＴのＲＭセル
処理部２およびＲＭセル生成部３はＶＣ単位に一定セル
数通過毎にＲＭセルを生成して出力回線対応部ＯＴに向
けて送出し、出力回線対応部ＯＴで折り返されたＲＭセ
ルを受信し、読出制御部５は低速バッファＢＵL からの
セルの送出レートを制御する。
処理部２およびＲＭセル生成部３はＶＣ単位に一定セル
数通過毎にＲＭセルを生成して出力回線対応部ＯＴに向
けて送出し、出力回線対応部ＯＴで折り返されたＲＭセ
ルを受信し、読出制御部５は低速バッファＢＵL からの
セルの送出レートを制御する。
【００３８】図６は入力回線対応部ＩＴの折り返された
ＲＭセル受信時の動作のフローチャートである。ＲＭセ
ルが返送されたとき（Ｓ１１）、受信したＲＭセルがＶ
ＣＩ＝ｉであるとき（Ｓ１２）、ＣＩフィールドがセッ
トされていれば（Ｓ１３）、コアスイッチＳＷが輻輳し
ていることが判るので、低速バッファＢＵL からのセル
の送出レートＡＣＲi を ＡＣＲi ＝ＡＣＲi （１−ＲＤＦi ） …（３） として減少させる（Ｓ１６）。ここで、ＲＤＦi は事前
に決まっているＶＣＩ＝ｉの減少レートである。ＣＩフ
ィールドがセットされていなければ（Ｓ１３）、コアス
イッチＳＷにまだ余裕があるので、低速バッファＢＵL
からのセルの送出レートを ＡＣＲi ＝ＡＣＲi ＋ＮＡＩＲi …（４） として増加させる（Ｓ１４）。ここで、ＮＡＩＲi は事
前に決まっているＶＣＩ＝ｉの増加レートである。いず
れの場合もＡＣＲi は折り返されたＲＭセルに搭載され
ているＥＲ値ＥＲi よりも小さい値に設定される（Ｓ１
５）。
ＲＭセル受信時の動作のフローチャートである。ＲＭセ
ルが返送されたとき（Ｓ１１）、受信したＲＭセルがＶ
ＣＩ＝ｉであるとき（Ｓ１２）、ＣＩフィールドがセッ
トされていれば（Ｓ１３）、コアスイッチＳＷが輻輳し
ていることが判るので、低速バッファＢＵL からのセル
の送出レートＡＣＲi を ＡＣＲi ＝ＡＣＲi （１−ＲＤＦi ） …（３） として減少させる（Ｓ１６）。ここで、ＲＤＦi は事前
に決まっているＶＣＩ＝ｉの減少レートである。ＣＩフ
ィールドがセットされていなければ（Ｓ１３）、コアス
イッチＳＷにまだ余裕があるので、低速バッファＢＵL
からのセルの送出レートを ＡＣＲi ＝ＡＣＲi ＋ＮＡＩＲi …（４） として増加させる（Ｓ１４）。ここで、ＮＡＩＲi は事
前に決まっているＶＣＩ＝ｉの増加レートである。いず
れの場合もＡＣＲi は折り返されたＲＭセルに搭載され
ているＥＲ値ＥＲi よりも小さい値に設定される（Ｓ１
５）。
【００３９】また、図３において入力回線対応部ＩＴの
ＲＭセル処理部１は前段の網から送出されてくるＲＭセ
ルを前段の網に向けて折り返す。このとき、ＥＲフィー
ルドに当該ＶＣの低速バッファＢＵL からのセル送出レ
ートに所定の率を乗じた値をセットして前段の網にＲＭ
セルを折り返す。
ＲＭセル処理部１は前段の網から送出されてくるＲＭセ
ルを前段の網に向けて折り返す。このとき、ＥＲフィー
ルドに当該ＶＣの低速バッファＢＵL からのセル送出レ
ートに所定の率を乗じた値をセットして前段の網にＲＭ
セルを折り返す。
【００４０】以上のようにコアスイッチＳＷ、入力回線
対応部ＩＴ、出力回線対応部ＯＴが動作することによ
り、図１に示すＡＴＭ交換装置ＥＸ1 、ＥＸ2 は以下の
ように機能する。ＡＴＭ交換装置ＥＸ1 、ＥＸ2 内にお
いてはＡＢＲの制御はＥＦＣＩモードで動作する。ＡＴ
Ｍ交換装置ＥＸ1 、ＥＸ2 の装置内では伝送遅延が小さ
いので、ＥＦＣＩモードを用いてもスループット低下や
公平性に関する問題は発生しない。基本的にはＥＦＣＩ
モードで動作するが、ただし、ＲＭセルのＥＲフィール
ドを用いて出力回線対応部ＯＴの低速バッファＢＵL か
らのセル送出レートより小さい値が入力回線対応部ＩＴ
に通知される。これにより、入力回線対応部ＩＴの低速
バッファＢＵL からのセル送出レートは出力回線対応部
ＯＴの低速バッファＢＵL からセル送出レート以下に制
御される。
対応部ＩＴ、出力回線対応部ＯＴが動作することによ
り、図１に示すＡＴＭ交換装置ＥＸ1 、ＥＸ2 は以下の
ように機能する。ＡＴＭ交換装置ＥＸ1 、ＥＸ2 内にお
いてはＡＢＲの制御はＥＦＣＩモードで動作する。ＡＴ
Ｍ交換装置ＥＸ1 、ＥＸ2 の装置内では伝送遅延が小さ
いので、ＥＦＣＩモードを用いてもスループット低下や
公平性に関する問題は発生しない。基本的にはＥＦＣＩ
モードで動作するが、ただし、ＲＭセルのＥＲフィール
ドを用いて出力回線対応部ＯＴの低速バッファＢＵL か
らのセル送出レートより小さい値が入力回線対応部ＩＴ
に通知される。これにより、入力回線対応部ＩＴの低速
バッファＢＵL からのセル送出レートは出力回線対応部
ＯＴの低速バッファＢＵL からセル送出レート以下に制
御される。
【００４１】ＡＴＭ交換装置ＥＸ1 、ＥＸ2 間において
はＡＢＲの制御はＥＲモードで動作する。後段のＡＴＭ
交換装置ＥＸ2 の入力回線対応部ＩＴの低速バッファＢ
ＵLからのセル送出レートが既に判っているので、ＲＭ
セルのＥＲフィールドを用いて、容易に前段のＡＴＭ交
換装置ＥＸ1 に通知することができ、ＡＴＭ交換装置Ｅ
Ｘ1 の出力回線対応部ＯＴの低速バッファＢＵL からの
セル送出レートを指定することができる。ＡＴＭ交換装
置ＥＸ1 の出力回線対応部ＯＴの低速バッファＢＵL か
らのセル送出レートはＡＴＭ交換装置ＥＸ2 の入力回線
対応部ＩＴの低速バッファＢＵL からのセル送出レート
よりわずかに小さい値に設定される。これにより、ＡＴ
Ｍ交換装置ＥＸ2 の入力回線対応部ＩＴの低速バッファ
ＢＵL からのセルのオーバーフローを抑制することが可
能となる。
はＡＢＲの制御はＥＲモードで動作する。後段のＡＴＭ
交換装置ＥＸ2 の入力回線対応部ＩＴの低速バッファＢ
ＵLからのセル送出レートが既に判っているので、ＲＭ
セルのＥＲフィールドを用いて、容易に前段のＡＴＭ交
換装置ＥＸ1 に通知することができ、ＡＴＭ交換装置Ｅ
Ｘ1 の出力回線対応部ＯＴの低速バッファＢＵL からの
セル送出レートを指定することができる。ＡＴＭ交換装
置ＥＸ1 の出力回線対応部ＯＴの低速バッファＢＵL か
らのセル送出レートはＡＴＭ交換装置ＥＸ2 の入力回線
対応部ＩＴの低速バッファＢＵL からのセル送出レート
よりわずかに小さい値に設定される。これにより、ＡＴ
Ｍ交換装置ＥＸ2 の入力回線対応部ＩＴの低速バッファ
ＢＵL からのセルのオーバーフローを抑制することが可
能となる。
【００４２】図７は網内のＡＢＲの制御ループのセルレ
ートの関係を示す図である。後段から前段に遡るにした
がって、ＥＲの値は小さく設定される。また、ＡＴＭ交
換装置ＥＸ1 内においてはＥＦＣＩモードで計算される
値ＡＣＲ１EFCIと後段から通知されるＥＲ２により求ま
るＡＣＲ１ERの小さい方に設定される。
ートの関係を示す図である。後段から前段に遡るにした
がって、ＥＲの値は小さく設定される。また、ＡＴＭ交
換装置ＥＸ1 内においてはＥＦＣＩモードで計算される
値ＡＣＲ１EFCIと後段から通知されるＥＲ２により求ま
るＡＣＲ１ERの小さい方に設定される。
【００４３】本発明によれば、ＡＢＲの制御ループはＡ
ＴＭ交換装置ＥＸ内に閉じており、装置内ではＥＦＣＩ
モードのみで動作させているので、コアスイッチＳＷを
簡単にすることができ、かつ伝送遅延が小さいので高い
スループットと公平性が得られる効果がある。ＡＴＭ交
換装置ＥＸ間ではＥＲモードで動作させているので、伝
送遅延が大きいことによるスループットの低下を低く抑
えることが可能である。入力回線対応部ＩＴおよび出力
回線対応部ＯＴは動作速度がコアスイッチＳＷよりも速
くないので、市販のメモリが使用可能であり、大容量の
低速バッファＢＵL が容易に実現可能であり、伝送遅延
が大きいことによるスループットの低下を抑えることが
可能である。
ＴＭ交換装置ＥＸ内に閉じており、装置内ではＥＦＣＩ
モードのみで動作させているので、コアスイッチＳＷを
簡単にすることができ、かつ伝送遅延が小さいので高い
スループットと公平性が得られる効果がある。ＡＴＭ交
換装置ＥＸ間ではＥＲモードで動作させているので、伝
送遅延が大きいことによるスループットの低下を低く抑
えることが可能である。入力回線対応部ＩＴおよび出力
回線対応部ＯＴは動作速度がコアスイッチＳＷよりも速
くないので、市販のメモリが使用可能であり、大容量の
低速バッファＢＵL が容易に実現可能であり、伝送遅延
が大きいことによるスループットの低下を抑えることが
可能である。
【００４４】また、ＡＴＭ交換装置ＥＸ内のコアスイッ
チＳＷではＣＢＲやＶＢＲの帯域保証クラスを完全優先
で転送するので、ＡＢＲトラヒックの影響を受けること
なくサービスを提供することができる。
チＳＷではＣＢＲやＶＢＲの帯域保証クラスを完全優先
で転送するので、ＡＢＲトラヒックの影響を受けること
なくサービスを提供することができる。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
コアスイッチの構成および動作を複雑にすることなく高
いスループットと公平性を維持することができる。ま
た、セルの優先順位に応じて設けられたサービスクラス
が相互に干渉することのない輻輳制御が行える。
コアスイッチの構成および動作を複雑にすることなく高
いスループットと公平性を維持することができる。ま
た、セルの優先順位に応じて設けられたサービスクラス
が相互に干渉することのない輻輳制御が行える。
【図１】本発明実施例の全体構成図。
【図２】コアスイッチのブロック構成図。
【図３】入力回線対応部のブロック構成図。
【図４】出力回線対応部のブロック構成図。
【図５】出力回線対応部のセル受信時の動作を示すフロ
ーチャート。
ーチャート。
【図６】入力回線対応部の折り返されたＲＭセル受信時
の動作のフローチャート。
の動作のフローチャート。
【図７】網内のＡＢＲの制御ループのセルレートの関係
を示す図。
を示す図。
【図８】従来のＡＴＭ交換装置の概念図。
【図９】従来のＡＴＭ網におけるＡＢＲによるレート制
御を説明する図。
御を説明する図。
１、２、２１、２２ ＲＭセル処理部 ３、２３ ＲＭセル生成部 ４、２４ ＥＲ演算部 ５、２５ 読出制御部 ３０ ＥＦＣＩ付加部 ＢＵ 出力バッファ ＢＵH 高速バッファ ＢＵL 低速バッファ Ｄ セル分配器 ＥＸ、ＥＸ1 、ＥＸ2 ＡＴＭ交換装置 ＩＴ 入力回線対応部 ＯＴ 出力回線対応部 ＳＷ コアスイッチ
フロントページの続き (56)参考文献 特開 平９−181740（ＪＰ，Ａ) 電子情報通信学会技術研究報告 ＳＳ Ｅ95−30（1995年７月14日) 電子情報通信学会技術研究報告 ＳＳ Ｅ95−111（1995年11月17日) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56
Claims (4)
- 【請求項１】 出力回線別の高速バッファと、入力セル
の宛先別にこのバッファに入力セルを分配する手段とを
有するコアスイッチ（ＳＷ）を備え、このコアスイッチ
の入力側に低速バッファを有する入力回線対応部（Ｉ
Ｔ）が複数設けられ、このコアスイッチの出力側に低速
バッファを有する出力回線対応部（ＯＴ）が複数設けら
れたＡＴＭ交換装置において、 前記入力回線対応部（ＩＴ）には、入力回線から到来す
るＲＭセルに送出速度指定情報（ＥＲ情報）を搭載して
そのＲＭセルの発生元に向け折り返す手段と、一定数の
セル通過毎に新しいＲＭセルを前記コアスイッチに向け
て送出する手段とを備え、 前記出力回線対応部（ＯＴ）には、コアスイッチから到
来するＲＭセルに輻輳情報を搭載してそのＲＭセルの発
生元に向け前記コアスイッチに折り返す手段と、一定セ
ル通過毎に新しいＲＭセルを出力回線に送出する手段
と、後段の入力回線対応部により折り返されたこのＲＭ
セルに搭載された送出速度指定情報（ＥＲ情報）にした
がって前記出力回線に送出するセルの速度を制御する手
段とを備え、 前記コアスイッチ（ＳＷ）には、通過するセルに前記高
速バッファのキュー長に応じて輻輳の有無を示す情報
（ＥＦＣＩ情報）を付加する手段を備え、 前記出力回線対応部（ＯＴ）には、前記コアスイッチか
ら到来するセルに付加された輻輳の有無を示す情報（Ｅ
ＦＣＩ情報）を演算して折り返すＲＭセルにその送出速
度指定情報（ＥＲ情報）を搭載する手段を備え、 前記入力回線対応部（ＩＴ）では前記出力回線対応部か
ら折り返されたＲＭセルに搭載された送出速度指定情報
（ＥＲ情報）にしたがって前記コアスイッチに送出する
セルの速度を制御する手段を備えたことを特徴とするＡ
ＴＭ交換装置。 - 【請求項２】 前記高速バッファは、セルの優先順位に
対応して複数設けられ、前記情報を付加する手段は、優
先順位が第二位以降の高速バッファのキュー長に応じて
輻輳の有無を示す情報を付加する請求項１記載のＡＴＭ
交換装置。 - 【請求項３】 前記出力回線対応部（ＯＴ）およびまた
は前記入力回線対応部（ＩＴ）で折り返すＲＭセルに搭
載する送出速度指定情報（ＥＲ情報）は、その回線対応
部の低速バッファのキュー長から判断される受入れ可能
な速度に一定比率を乗じた遅い速度である請求項１記載
のＡＴＭ交換装置。 - 【請求項４】 前記入力回線対応部（ＩＴ）および前記
出力回線対応部（ＯＴ）の各低速バッファのキュー長の
判定を行う手段および前記ＲＭセルの識別手段はバーチ
ャルチャネル対応に設けられる請求項１ないし３のいず
れかに記載のＡＴＭ交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2954596A JP3059100B2 (ja) | 1996-02-16 | 1996-02-16 | Ａｔｍ交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2954596A JP3059100B2 (ja) | 1996-02-16 | 1996-02-16 | Ａｔｍ交換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09224033A JPH09224033A (ja) | 1997-08-26 |
| JP3059100B2 true JP3059100B2 (ja) | 2000-07-04 |
Family
ID=12279108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2954596A Expired - Fee Related JP3059100B2 (ja) | 1996-02-16 | 1996-02-16 | Ａｔｍ交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3059100B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5162641B2 (ja) * | 2010-10-21 | 2013-03-13 | Ｎｅｃアクセステクニカ株式会社 | メディアアダプタ装置とルータ装置の自動設定システム |
-
1996
- 1996-02-16 JP JP2954596A patent/JP3059100B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 電子情報通信学会技術研究報告 ＳＳＥ９５−１１１（１９９５年１１月１７日） |
| 電子情報通信学会技術研究報告 ＳＳＥ９５−３０（１９９５年７月１４日） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09224033A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3525656B2 (ja) | パケット交換機、および輻輳通知方式 | |
| US5319638A (en) | Link-by-link congestion control for packet transmission systems | |
| EP0719012B1 (en) | Traffic management and congestion control for packet-based network | |
| US6526060B1 (en) | Dynamic rate-based, weighted fair scheduler with explicit rate feedback option | |
| EP1670194B1 (en) | Service guarantee and congestion control in high speed networks | |
| JP2959539B2 (ja) | バッファ制御方法および装置 | |
| JP2982828B2 (ja) | セル・ベース通信ネットワークのためのフロー制御方法及び装置 | |
| US5457687A (en) | Method and apparatus for backward explicit congestion notification (BECN) in an ATM network | |
| Niestegge | The ‘leaky bucket’policing method in the atm (asynchronous transfer mode) network | |
| JPH0744542B2 (ja) | 非同期転送モードにおける仮想パスの帯域割当方式 | |
| JPH04257145A (ja) | パケット流量制御方法およびパケット交換システム | |
| US5701291A (en) | ATM systems | |
| JP3062041B2 (ja) | 非同期転送網における輻輳制御方式 | |
| US5956322A (en) | Phantom flow control method and apparatus | |
| US5978357A (en) | Phantom flow control method and apparatus with improved stability | |
| US20040076118A1 (en) | Explicit rate flow control for multicast connections | |
| JP3059100B2 (ja) | Ａｔｍ交換装置 | |
| JP3474439B2 (ja) | Ａｂｒ通信サービス機能を有する通信制御装置及びこの通信制御装置を有するａｔｍ交換機 | |
| JP3075551B2 (ja) | Ａｔｍ多重化装置 | |
| JP2832591B2 (ja) | 一斉通知型輻輳制御方式 | |
| Budrikis et al. | A generic flow control protocol for B-ISDN | |
| AU717162B2 (en) | Improved phantom flow control method and apparatus | |
| JP3085516B2 (ja) | 適応送信レート制御通信装置 | |
| JP3313203B2 (ja) | パケット交換網における空き帯域通知方式 | |
| JP3097549B2 (ja) | Ａｔｍスイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |