JP3057661B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3057661B2 JP3057661B2 JP63223008A JP22300888A JP3057661B2 JP 3057661 B2 JP3057661 B2 JP 3057661B2 JP 63223008 A JP63223008 A JP 63223008A JP 22300888 A JP22300888 A JP 22300888A JP 3057661 B2 JP3057661 B2 JP 3057661B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- inverter circuit
- layer
- gate electrode
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置に係り，特にディジタル集積回路
の基本回路であるインバータ回路部の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a semiconductor device, and more particularly to an improvement of an inverter circuit unit which is a basic circuit of a digital integrated circuit.
（従来の技術） 半導体集積回路，なかでもMOSトランジスタを用いた
集積回路は，高集積化の一途を辿っている。この高集積
化に伴って，その中で用いられているMOSトランジスタ
はサブミクロン領域まで微細化が進んでいる。ディジタ
ル回路の基本回路はインバータ回路であるが，このイン
バータ回路を構成するMOSトランジスタの微細化が進む
と様々な弊害が出てくる。第１に,MOSトランジスタのゲ
ート寸法が小さくなると，いわゆる短チャネル効果によ
ってソース・ドレイン間にパンチスルーが生じ、リーク
電流を抑制することが困難になる。その結果インバータ
回路のスタンバイ電流は増加する。第２に、MOSトラン
ジスタの内部電界が高くなり，ホット・キャリア効果に
よってトランジスタのしきい値や相互コンダクタンスの
変動が生じ，トランジスタ特性の劣化，そして回路特性
（動作速度，動作マージンなど）の劣化が生じる。第３
に，微細化によりゲート長が短くなったとしても，必要
な電流量を確保するためにはゲート幅はある程度以上と
らなくてはならず，その結果インバータ回路の占有面積
を十分に小さくすることが難しい。例えばダイナミック
RAM（DRAM）において，メモリセルの微細化技術が目覚
ましく進んでいるが，周辺回路では必要な電流量を確保
する上でゲート幅を小さくする訳にはいかない部分が多
く，これがDRAMチップ全体としての小型化を阻害してい
る。(Prior Art) Semiconductor integrated circuits, especially integrated circuits using MOS transistors, are continually being highly integrated. With this high integration, the MOS transistors used therein have been miniaturized to the submicron region. Although the basic circuit of a digital circuit is an inverter circuit, various adverse effects appear as the MOS transistors constituting the inverter circuit are miniaturized. First, when the gate size of the MOS transistor is reduced, a so-called short channel effect causes punch-through between the source and the drain, making it difficult to suppress a leak current. As a result, the standby current of the inverter circuit increases. Second, the internal electric field of the MOS transistor increases, and the threshold voltage and transconductance of the transistor fluctuate due to the hot carrier effect, thereby deteriorating the transistor characteristics and deteriorating the circuit characteristics (operation speed, operation margin, etc.). Occurs. Third
In addition, even if the gate length is shortened due to miniaturization, the gate width must be more than a certain amount in order to secure the necessary current amount. As a result, the area occupied by the inverter circuit must be sufficiently small. difficult. For example dynamic
In RAM (DRAM), memory cell miniaturization technology has been remarkably progressing, but there are many parts in peripheral circuits where the gate width cannot be reduced in order to secure the necessary current amount, and this is the whole DRAM chip. This hinders miniaturization.
（発明が解決しようとする課題） 以上のように従来のMOS集積回路技術では，インバー
タ回路のリーク電流の抑制が困難であり，ホット・キャ
リア効果による信頼性の低下が生じ，また必要な電流量
確保の要請から回路の占有面積をなかなか小さくできな
い，といった問題があった。(Problems to be Solved by the Invention) As described above, in the conventional MOS integrated circuit technology, it is difficult to suppress the leakage current of the inverter circuit, the reliability is reduced due to the hot carrier effect, and the required current amount is reduced. There was a problem that the area occupied by the circuit could not be easily reduced due to the demand for securing.
本発明は，この様な問題を解決したインバータ回路を
含む半導体装置を提供することを目的とする。An object of the present invention is to provide a semiconductor device including an inverter circuit that solves such a problem.
［発明の構成］ （課題を解決するための手段） 本発明は、インバータ回路を構成するMOSトランジス
タをそれぞれ、半導体基板のウエル領域に溝により形成
されたウエル領域と同一導電型の柱状半導体層を用いて
構成する。具体的に本発明のMOSトランジスタは、柱状
半導体層の側面全面を取巻くようにゲート絶縁膜を介し
てゲート電極が形成され、柱状半導体層の上面と溝の底
部にそれぞれドレイン、ソース層が形成された構造を有
し、かつゲート電極は自己整合的に形成されるために、
上部角部で外側が曲面を有するようになる。[Constitution of the Invention] (Means for Solving the Problems) In the present invention, a MOS transistor constituting an inverter circuit is formed by forming a columnar semiconductor layer of the same conductivity type as a well region formed by a groove in a well region of a semiconductor substrate. It is configured using. Specifically, in the MOS transistor of the present invention, a gate electrode is formed via a gate insulating film so as to surround the entire side surface of the columnar semiconductor layer, and a drain and a source layer are formed on the upper surface of the columnar semiconductor layer and the bottom of the groove, respectively. And the gate electrode is formed in a self-aligned manner,
At the upper corner, the outside has a curved surface.
また、本発明のMOSトランジスタは、柱状半導体層の
側面全面を取巻くようにゲート絶縁膜を介してゲート電
極が形成され、柱状半導体層の上面と溝の底部にそれぞ
れドレイン、ソース層が形成された構造を有する。ま
た、上記ゲート電極は自己整合的に形成されるために、
上部角部で外側が曲面を有するようにされ、かつチャネ
ル反転時に溝底部のドレイン層から伸びる空乏層によっ
て柱状半導体層領域がその下のウエル領域から電気的に
分離される構造とする。In the MOS transistor of the present invention, a gate electrode is formed via a gate insulating film so as to surround the entire side surface of the columnar semiconductor layer, and a drain and a source layer are formed on the upper surface of the columnar semiconductor layer and the bottom of the groove, respectively. Having a structure. Further, since the gate electrode is formed in a self-aligned manner,
The upper corner portion has a curved outer surface, and the columnar semiconductor layer region is electrically separated from the well region therebelow by a depletion layer extending from the drain layer at the bottom of the groove during channel inversion.
（作用） 本発明の構造においては,MOSトランジスタのサブスレ
ッショルド特性が急峻で，サブスレッショルド・スイン
グが極めて小さい。これは後に詳細に説明するように，
ゲートのチャネルに対する制御性が強いことによる。こ
のためインバータ回路のスタンバイ電流は効果的に抑制
される。また柱状半導体層の側壁がチャネル領域とな
り，チャネル領域が通常の平面構造のMOSトランジスタ
のようにフィールド領域に接する部分がない。従ってフ
ィールド端の高電界のチャネル領域への影響ということ
がなく，ホット・キャリア効果が抑制される。また，占
有面積を大きくすることなく，柱状半導体層の高さ，即
ち溝の深さを大きくしてチャネル長を長くすることがで
き，これもホット・キャリア効果の抑制に有効となる。
そしてこのホット・キャリア効果の抑制により，高信頼
性のインバータ回路が得られる。更に，柱状半導体層の
周囲全面を取り囲むようにチャネル領域を設けるため，
大きいゲート幅を小さい占有面積内に実現することがで
き，ある程度大きい電流量を必要とする部分で特に占有
面積縮小に大きい効果が得られる。更に，チャネル反転
時に溝底部のドレイン層から伸びる空乏層が柱状半導体
層領域をその下の半導体層領域から電気的に分離するよ
うな構造とすることにより，基板バイアス依存性が極め
て小さい特性が得られ，これも回路の信頼性向上に大き
く寄与する。(Operation) In the structure of the present invention, the sub-threshold characteristic of the MOS transistor is steep, and the sub-threshold swing is extremely small. This is explained in more detail below.
This is due to the strong controllability of the gate to the channel. Therefore, the standby current of the inverter circuit is effectively suppressed. Further, the side wall of the columnar semiconductor layer serves as a channel region, and there is no portion where the channel region is in contact with the field region as in a normal planar MOS transistor. Therefore, the hot carrier effect is suppressed without affecting the channel region due to the high electric field at the field edge. Further, the channel length can be increased by increasing the height of the columnar semiconductor layer, that is, the depth of the groove, without increasing the occupied area, which is also effective in suppressing the hot carrier effect.
By suppressing the hot carrier effect, a highly reliable inverter circuit can be obtained. Furthermore, since a channel region is provided so as to surround the entire surface of the columnar semiconductor layer,
A large gate width can be realized within a small occupied area, and a large effect can be obtained particularly in a portion requiring a relatively large amount of current, particularly in reducing the occupied area. Furthermore, a structure in which the depletion layer extending from the drain layer at the bottom of the groove at the time of channel inversion electrically separates the columnar semiconductor layer region from the semiconductor layer region therebelow provides characteristics with extremely low substrate bias dependence. This also greatly contributes to the improvement of circuit reliability.
（実施例） 以下，本発明の実施例を図面を参照して説明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第１図（ａ）（ｂ）は，一実施例のCMOSインバータ回
路の平面図と等価回路図である。第２図（ａ），
（ｂ），（ｃ）および（ｄ）はそれぞれ，第１図（ａ）
のＡ−Ａ′,B−Ｂ′,C−Ｃ′およびＤ−Ｄ′断面図であ
る。シリコン基板１にｎ型ウェル２およびｐ型ウェル３
が形成され，それぞれのウェル領域に溝４に囲まれて島
状に突起する柱状シリコン層５および６が形成されて，
これらの柱状シリコン層５および６にそれぞれｐチャネ
ルMOSトランジスタQPおよびｎチャネルMOSトランジスタ
QNが形成されている。MOSトランジスタQP,QNは，各柱状
シリコン層5,6の側壁全体をチャネル領域として，縦型
構造をもって構成されている。即ち，溝４内に必要な素
子分離酸化膜が形成され，シリコン層5,6の外周面には
ゲート酸化膜７が形成され，この外周を取り囲むように
ゲート電極８が形成されている。このゲート電極８は例
えば,p+型またはn+型多結晶シリコン膜を堆積し，これ
をレジストプロセスと反応性イオンエッチング等の異方
性エッチングにより柱状シリコン層５および６の側面部
と，両トランジスタのゲート電極の結合部となる平坦部
に残すことにより得られる。このように上記ゲート電極
８は自己整合的に形成されるので、ゲート電極８は図示
のように上部角部で外側が曲面を有するような形状にさ
れている。このゲート電極８の形成後,p型不純物のイオ
ン注入によってｐチャネル側のソース，ドレイン層9,1
0,続いてｎ型不純物のイオン注入によりｎチャネル側の
ソース，ドレイン層11,12が形成される。ソース層9,11
はそれぞれ柱状シリコン層5,6の上面に形成され，ドレ
イン層10,12は溝４の底部に形成される。こうして素子
形成された基板は,CVD酸化膜13により覆われ，これにコ
ンタクト孔が開けられてAl膜の蒸着，パターニングによ
り，必要な端子配線，即ちVCC配線14,VSS配線，入力端
子（Vin）配線16,出力端子（Vout）配線17が形成されて
いる。1 (a) and 1 (b) are a plan view and an equivalent circuit diagram of a CMOS inverter circuit according to one embodiment. FIG. 2 (a),
(B), (c) and (d) are each shown in FIG.
AA ', BB', CC 'and DD' sectional views of FIG. In a silicon substrate 1, an n-type well 2 and a p-type well 3
Are formed, and columnar silicon layers 5 and 6 are formed in the respective well regions so as to protrude in the shape of islands surrounded by the trenches 4.
Each of these columnar silicon layers 5 and 6 p-channel MOS transistor Q P and an n-channel MOS transistor
Q N is formed. The MOS transistors Q P and Q N have a vertical structure with the entire side wall of each of the columnar silicon layers 5 and 6 as a channel region. That is, a necessary element isolation oxide film is formed in the trench 4, a gate oxide film 7 is formed on the outer peripheral surfaces of the silicon layers 5 and 6, and a gate electrode 8 is formed so as to surround the outer periphery. The gate electrode 8 is formed, for example, by depositing a p + -type or n + -type polycrystalline silicon film, and forming it on the side surfaces of the columnar silicon layers 5 and 6 by a resist process and anisotropic etching such as reactive ion etching. It is obtained by leaving it on a flat portion serving as a connection portion of a gate electrode of a transistor. Since the gate electrode 8 is formed in a self-aligned manner as described above, the gate electrode 8 is shaped so as to have a curved outer surface at the upper corner as shown in the figure. After the formation of the gate electrode 8, the source / drain layers 9, 1 on the p-channel side are implanted by ion implantation of p-type impurities.
0, followed by ion implantation of n-type impurities to form source / drain layers 11 and 12 on the n-channel side. Source layer 9,11
Are formed on the upper surfaces of the columnar silicon layers 5 and 6, respectively, and the drain layers 10 and 12 are formed on the bottom of the groove 4. The substrate on which the elements are formed in this manner is covered with a CVD oxide film 13, a contact hole is formed in the substrate, and necessary terminal wirings, that is, VCC wiring 14, VSS wiring, input terminals ( Vin) wiring 16 and output terminal (Vout) wiring 17 are formed.
この実施例ではインバータ回路の動作における各トラ
ンジスタのチャネル反転時に，それぞれの柱状シリコン
層領域がドレイン層から伸びる空乏層により，それ以下
の領域から電気的に分離される状態となるように，素子
パラメータが設定されている。具体的にｐチャネルMOS
トランジスタQP側についてその様子を第３図に示す。溝
底部に形成されたドレイン12から挟み込むように伸びる
空乏層19が互いに接触する状態になると，柱状シリコン
層６はその下の基板領域からは分離されてフローティン
グ状態になる。例えばこのような条件を満たすために
は,p型ウェル３の不純物濃度を３×1016/cm3,柱状シリ
コン層３の幅を１μm,ゲート酸化膜厚を120Åとすれば
よい。ｎチャネル側についても同様の条件を満たすよう
にする。In this embodiment, when the channel of each transistor is inverted in the operation of the inverter circuit, each columnar silicon layer region is electrically separated from a region below it by a depletion layer extending from the drain layer. Is set. Specifically, p-channel MOS
For the transistor Q P side shows the situation in Figure 3. When the depletion layers 19 extending so as to be sandwiched from the drain 12 formed at the bottom of the groove come into contact with each other, the columnar silicon layer 6 is separated from the substrate region therebelow and enters a floating state. For example, in order to satisfy such conditions, the impurity concentration of the p-type well 3 should be 3 × 10 16 / cm 3 , the width of the columnar silicon layer 3 should be 1 μm, and the gate oxide film thickness should be 120 °. The same condition is also satisfied on the n-channel side.
この実施例によるインバータ回路の利点を，従来構造
と比較しながら具体的に明らかにする。この実施例の構
造では,MOSトランジスタのチャネル長はほぼ，溝４の深
さである。いま必要なチャネル幅が,pチャネルMOSトラ
ンジスタQPで12μm,nチャネルMOSトランジスタで６μｍ
とする。柱状シリコン層５および６のパターン幅を１μ
ｍとすると，それぞれのパターン長さを５μｍおよび２
μｍとすることにより，希望するチャネル幅が得られ
る。このとき第１図（ａ）のパターンでの占有面積はほ
ぼ,3.25×10＝32.5μm2である。比較のため，従来の平
面構造で同様の電流駆動能力をもつCMOSインバータ回路
を構成した場合のパターンを，第18図に示す。チャネル
長はｐチャネル,nチャネル共に0.5μｍとし，チャネル
幅は,pチャネル側が12μm,nチャネル側が６μｍであ
る。このときインバータ回路の占有面積はほぼ,3×21＝
63μm2となる。The advantages of the inverter circuit according to this embodiment will be specifically clarified while comparing with the conventional structure. In the structure of this embodiment, the channel length of the MOS transistor is substantially the depth of the groove 4. Now the required channel width, 12μm a p-channel MOS transistor Q P, 6μm in the n-channel MOS transistor
And The pattern width of the columnar silicon layers 5 and 6 is 1 μm.
m, the pattern lengths are 5 μm and 2 μm, respectively.
By setting it to μm, a desired channel width can be obtained. At this time, the area occupied by the pattern in FIG. 1A is approximately 3.25 × 10 = 32.5 μm 2 . For comparison, FIG. 18 shows a pattern in the case where a CMOS inverter circuit having the same current driving capability is formed by a conventional planar structure. The channel length is 0.5 μm for both the p-channel and the n-channel, and the channel width is 12 μm for the p-channel side and 6 μm for the n-channel side. At this time, the area occupied by the inverter circuit is almost 3 × 21 =
63 μm 2 .
以上の比較結果から明らかなように，この実施例によ
れば，回路占有面積を大幅に低減することができる。必
要な電流量が小さい部分即ち，チャネル幅が小さくても
よい部分では，もともと回路占有面積に占めるコンタク
ト孔面積の割合いが大きい。そしてこのコンタクト孔面
積は本発明でも従来構造でも異ならない。従って本発明
による占有面積の縮小という効果が大きく発揮されるの
は，チャネル幅が大きい回路部分である。この意味で本
発明は例えばDRAM等の周辺回路部に適用して大きい効果
が得られる。DRAMにおいては，メモリセルに溝掘りキャ
パシタ構造を導入して高集積化する技術が今後有望であ
るが，このメモリセル領域での溝掘りと同時に，周辺回
路のインバータ部分の溝掘りを行えば，工程的にも有利
である。As is apparent from the above comparison results, according to this embodiment, the area occupied by the circuit can be significantly reduced. In a portion where the required current amount is small, that is, in a portion where the channel width may be small, the ratio of the contact hole area to the circuit occupation area is originally large. The contact hole area is not different between the present invention and the conventional structure. Therefore, the effect of reducing the occupied area according to the present invention is greatly exhibited in a circuit portion having a large channel width. In this sense, the present invention can provide a great effect when applied to a peripheral circuit section such as a DRAM. In DRAMs, a technology for high integration by introducing a trench capacitor structure into memory cells is promising, but if trenches in the memory cell area and trenches in the inverter part of the peripheral circuit are performed at the same time, It is advantageous also in the process.
第14図（ａ）（ｂ）は，それぞれ従来の平面構造ｐチ
ャネルMOSトランジスタと実施例のｐチャネルMOSトラン
ジスタのサブスレッショルド特性を示している。チャネ
ル幅／チャネル長はいずれも,W/L＝8.0μm/0.8μｍであ
る。この実施例でのチャネル幅Ｗとチャネル長Ｌの関係
を第13図に判り易く示した。ゲート酸化膜も等しく200
Åであり，測定条件はドレイン電圧Vd＝0.05Vとし，基
板バイアスはVsub＝0,2,4,6と変化させた。この実施例
のトランジスタでは従来構造と比較して明らかにサブス
レッショルド特性が急峻である。またそのスイングＳ
（＝dVg/d（log Id））が，従来構造では98mV/decadeで
あるのに対し，この実施例では,72mV/decadeと非常に小
さい。これはこの実施例の場合，ゲートのチャネルに対
する制御性が強いことを示している。そしてこのサブス
レッショルド特性のため，この実施例ではインバータ回
路のスタンバイ電流を抑制することができるという利点
が得られる。第14図（ａ）（ｂ）の比較から明らかなよ
うにこの実施例においては，ドレイン電流が立上がる領
域即ちチャネル反転を生じる領域での基板バイアスVsub
によるバラツキがない。これは，第３図で説明したよう
にこの実施例の場合，チャネル反転時には，ドレイン層
からの空乏層によりトランジスタ部分が実質的にそれ以
下の基板領域から電気的に分離されるからである。この
結果，基板ノイズに対してもこの実施例の回路は強い耐
性を示す。FIGS. 14 (a) and 14 (b) show the subthreshold characteristics of the conventional p-channel MOS transistor of the planar structure and the p-channel MOS transistor of the embodiment, respectively. The channel width / channel length is W / L = 8.0 μm / 0.8 μm. The relationship between the channel width W and the channel length L in this embodiment is shown in FIG. Gate oxide film is equally 200
測定, the measurement conditions were drain voltage Vd = 0.05 V, and the substrate bias was changed to Vsub = 0, 2, 4, 6. In the transistor of this embodiment, the subthreshold characteristic is clearly steep as compared with the conventional structure. The swing S
(= DVg / d (log Id)) is 98 mV / decade in the conventional structure, but is very small at 72 mV / decade in this embodiment. This indicates that in the case of this embodiment, the controllability of the gate to the channel is strong. Because of this sub-threshold characteristic, this embodiment has an advantage that the standby current of the inverter circuit can be suppressed. As is clear from the comparison of FIGS. 14 (a) and 14 (b), in this embodiment, the substrate bias Vsub in the region where the drain current rises, that is, in the region where channel inversion occurs.
There is no variation due to. This is because, as described with reference to FIG. 3, in the case of this embodiment, at the time of channel inversion, the depletion layer from the drain layer electrically separates the transistor portion from the substantially lower substrate region. As a result, the circuit of this embodiment exhibits strong resistance to substrate noise.
第15図（ａ）（ｂ）は，この実施例のインバータ回路
におけるｎチャネルMOSトランジスタについて，ホット
キャリア効果ストレスをかけた時の相互コンダクタンス
の劣化量ΔGm/Gmoおよびドレイン電流の劣化量ΔIds/Id
soのストレス時間依存性を，従来構造のｎチャネルMOS
トランジスタと比較して示している。このデータから，
この実施例の構造では特性の劣化量が少なく，信頼性が
向上していることが分る。そしてこのような高信頼性の
トランジスタを用いたインバータ回路は，動作速度や動
作マージンの点で有利である。FIGS. 15 (a) and 15 (b) show the amount of mutual conductance deterioration ΔGm / Gmo and the amount of drain current deterioration ΔIds / Id when the hot carrier effect stress is applied to the n-channel MOS transistor in the inverter circuit of this embodiment.
The stress time dependence of the so
It is shown in comparison with a transistor. From this data,
It can be seen that in the structure of this embodiment, the amount of deterioration of the characteristics is small and the reliability is improved. An inverter circuit using such a highly reliable transistor is advantageous in operation speed and operation margin.
第17図（ａ）（ｂ）は，従来構造と本発明の構造での
トランジスタの静特性を比較して示している。チャネル
幅Ｗとチャネル長Ｌが,W/L＝4.0μm/0.8μm,ゲート酸化
膜厚がTox＝200Å，基板バイアス電圧がVsub＝0Vであ
り，第16図に示すように従来構造ではこれが占有面積５
×６＝30μm2に形成され，本発明においては５×2.4＝1
2μm2に形成されている。以上のように本発明のもので
はトランジスタ面積が1/2以下であっても，従来構造と
等しいドレイン電流が得られており，高い駆動能力をも
っている。従って本発明の実施例により，各種集積回路
の高集積化を図ることができる。FIGS. 17 (a) and 17 (b) show the static characteristics of the transistor of the conventional structure and the structure of the present invention in comparison. The channel width W and the channel length L are W / L = 4.0 μm / 0.8 μm, the gate oxide film thickness is Tox = 200 °, and the substrate bias voltage is Vsub = 0 V, which is occupied by the conventional structure as shown in FIG. Area 5
× 6 = 30 μm 2 , and in the present invention, 5 × 2.4 = 1
It is formed to 2 μm 2 . As described above, in the device of the present invention, even if the transistor area is 1/2 or less, the same drain current as that of the conventional structure is obtained, and the device has high driving capability. Therefore, according to the embodiment of the present invention, high integration of various integrated circuits can be achieved.
上記実施例では,nチャネルMOSトランジスタとｐチャ
ネルMOSトランジスタのゲート電極８を連続的に共通に
形成しているが，チャネルの構成の仕方によってこれら
を異ならせる場合もある。その場合の実施例のパターン
を第１図（ａ）に対応させて第４図に示す。ｐチャネル
側のゲート電極81とｎチャネル側のゲート電極82を別々
に形成して，これらを入力配線16で共通接続している。
これにより，僅かに面積は増加するが，各トランジスタ
の特性の最適化が可能になる。In the above embodiment, the gate electrodes 8 of the n-channel MOS transistor and the p-channel MOS transistor are continuously and commonly formed, but they may be different depending on the configuration of the channel. FIG. 4 shows the pattern of the embodiment in that case in correspondence with FIG. 1 (a). The gate electrode 82 of the gate electrode 81 and the n-channel side of the p-channel side formed separately, it is common connecting the input lines 16.
As a result, although the area slightly increases, the characteristics of each transistor can be optimized.
本発明は,CMOSインバータ以外のインバータ回路にも
同様に適用することが可能である。そのような他の実施
例を次に説明する。なお以下の図面で，第１図，第２図
と対応する部分にはそれらと同一符号を付して詳細な説
明は省略する。The present invention can be similarly applied to inverter circuits other than the CMOS inverter. Such another embodiment will now be described. In the following drawings, parts corresponding to those in FIGS. 1 and 2 are denoted by the same reference numerals, and detailed description is omitted.
第５図（ａ）（ｂ）は,E/R型インバータ回路の実施例
を示す平面図とその等価回路である。第６図（ａ），
（ｂ）はそれぞれ，第５図（ａ）のＡ−Ａ′,B−Ｂ′断
面図である。ｐ型シリコン層３（ウェルでも，基板その
ものでもよい）に先の実施例と同様に溝４により柱状シ
リコン層６を形成し，この柱状シリコン層６に先の実施
例と同様にｎチャネル,EタイプのMOSトランジスタQNを
形成している。そして，このトランジスタに隣接して，
負荷素子Ｒとして，例えば多結晶シリコン膜による抵抗
体20を形成している。FIGS. 5A and 5B are a plan view showing an embodiment of the E / R type inverter circuit and an equivalent circuit thereof. FIG. 6 (a),
(B) is a sectional view taken along line AA 'and BB' of FIG. 5 (a), respectively. A columnar silicon layer 6 is formed in a p-type silicon layer 3 (either a well or a substrate itself) by a groove 4 in the same manner as in the previous embodiment. to form a type of MOS transistor Q N. And next to this transistor,
As the load element R, a resistor 20 made of, for example, a polycrystalline silicon film is formed.
この実施例によれば，第１図と比較して明らかなよう
に更に占有面積の縮小が可能になる。According to this embodiment, the area occupied can be further reduced as is apparent from comparison with FIG.
第７図（ａ）（ｂ）は、E/D型インバータの実施例を
示す平面図とその等価回路である。第８図（ａ），
（ｂ）はそれぞれ，第７図（ａ）のＡ−Ａ′,B−Ｂ′断
面図である。この実施例では,p型シリコン層３に二つの
柱状シリコン層61,62を形成し，それぞれにやはり先の
実施例と同様にしてドライバ用のｎチャネル,Eタイプの
MOSトランジスタQNEと負荷用のｎチャネル,DタイプのMO
SトランジスタQNDを形成している。この場合，負荷側の
MOSトランジスタはＤタイプであるから，柱状シリコン
層62の側壁にはｎ型層21を形成する工程が必要である。FIGS. 7A and 7B are a plan view showing an embodiment of the E / D inverter and an equivalent circuit thereof. FIG. 8 (a),
(B) is a sectional view taken along line AA 'and BB' of FIG. 7 (a), respectively. In this embodiment, two pillar-shaped silicon layer 61 to the p-type silicon layer 3, 6 2 is formed, also the previous examples and n-channel for the driver in the same manner, the E-type, respectively
MOS transistor Q NE and n-channel, D-type MO for load
An S transistor Q ND is formed. In this case, the load side
MOS transistors because a D-type, the sidewall of the pillar-shaped silicon layer 6 2 is required to form the n-type layer 21.
第９図（ａ）（ｂ）は,E/E型インバータ回路の実施例
の平面図とその等価回路である。第10図（ａ），（ｂ）
はそれぞれ，第９図（ａ）のＡ−Ａ′,B−Ｂ′断面図で
ある。この実施例は，ドライバ，負荷共にＥタイプ,nチ
ャネルMOSトランジスタQNE1,QNE2としている点，および
負荷側のゲートをVCC配線14に接続している点を除き，
先の実施例と同様である。9 (a) and 9 (b) are a plan view of an embodiment of the E / E type inverter circuit and an equivalent circuit thereof. Fig. 10 (a), (b)
9A and 9B are sectional views taken along the lines AA 'and BB' of FIG. 9A, respectively. This embodiment is similar to the embodiment except that the driver and the load are of the E type, n-channel MOS transistors Q NE1 and Q NE2 , and the gate on the load side is connected to the VCC wiring 14.
This is the same as the previous embodiment.
第11図（ａ）（ｂ）は，ダイナミック型インバータ回
路の実施例の平面図とその等価回路である。第12図
（ａ），（ｂ）はそれぞれ，第11図（ａ）のＡ−Ａ′,B
−Ｂ′断面図である。この実施例は，負荷側のゲート端
子に対して独立の端子配線22を設けて，入力端子Vinの
反転増幅された信号▲▼が入るようにしている点を
除き，基本的に先の実施例と同じである。11 (a) and 11 (b) are a plan view of an embodiment of a dynamic inverter circuit and an equivalent circuit thereof. FIGS. 12 (a) and 12 (b) are AA 'and B of FIG. 11 (a), respectively.
It is -B 'sectional drawing. This embodiment is basically the same as the previous embodiment except that an independent terminal wiring 22 is provided for the gate terminal on the load side so that the inverted signal ▲ ▼ of the input terminal Vin enters. Is the same as
以上のE/R型インバータ,E/D型インバータ,E/E型イン
バータ，ダイナミック型インバータは,nチャネルMOSト
ランジスタのみで構成されており，ウェル分離領域を必
要とせず，それだけ工程が簡単であり，また占有面積の
縮小も図られる。同様の構成は,pチャネルMOSトランジ
スタのみを用いて構成することが可能である。以上の説
明では，ゲート電極が柱状半導体層の外周を完全に取囲
む場合のみ示したが，ゲート電極が完全な閉路を構成し
ない場合も本発明は有効である。The above E / R type inverter, E / D type inverter, E / E type inverter, and dynamic type inverter are composed of only n-channel MOS transistors, do not require a well isolation region, and the process is simpler. Also, the occupied area can be reduced. A similar configuration can be configured using only p-channel MOS transistors. In the above description, only the case where the gate electrode completely surrounds the outer periphery of the columnar semiconductor layer is shown. However, the present invention is also effective when the gate electrode does not constitute a complete closed circuit.
［発明の効果］ 以上述べたように本発明によれば，柱状半導体層の側
壁をチャネルとする縦構造のMOSトランジスタを用いる
ことにより，占有面積を大幅に小さくしたインバータ回
路を得ることができる。またチャネル領域がフィールド
に接していないために，ホットキャリア効果に対する耐
性が強く，回路特性の優れたインバータ回路が得られ
る。更に，サブスレッショルド特性の改善によって，ス
タンバイ時の消費電流も大きく低減できる。[Effects of the Invention] As described above, according to the present invention, it is possible to obtain an inverter circuit whose occupied area is significantly reduced by using a MOS transistor having a vertical structure in which a side wall of a columnar semiconductor layer is used as a channel. Further, since the channel region is not in contact with the field, an inverter circuit having high resistance to the hot carrier effect and excellent circuit characteristics can be obtained. Further, by improving the sub-threshold characteristic, the current consumption during standby can be greatly reduced.
第１図（ａ）（ｂ）は，本発明の一実施例のCMOSインバ
ータ回路を示す平面図とその等価回路図，第２図（ａ）
〜（ｄ）はその各部断面図，第３図は，上記実施例のト
ランジスタの動作時の特性を説明するための図，第４図
は，第１図（ａ）のゲート電極を独立にした実施例を示
す平面図，第５図（ａ）（ｂ）は,E/R型インバータ回路
の実施例を示す平面図とその等価回路図，第６図（ａ）
（ｂ）はその各部断面図，第７図は,E/E型インバータ回
路の実施例を示す平面図とその等価回路図，第８図
（ａ）（ｂ）はその各部断面図，第９図（ａ）（ｂ）
は,E/E型インバータ回路の実施例を示す平面図とその等
価回路図，第10図（ａ）（ｂ）はその各部断面図，第11
図（ａ）（ｂ）は，ダイナミック型インバータ回路の実
施例の平面図とその等価回路図，第12図（ａ）（ｂ）は
その各部断面図，第13図（ａ）（ｂ）は第１図の実施例
のｐチャネルMOSトランジスタ構造を模式的に示す図，
第14図（ａ）（ｂ）は第１図の実施例のｐチャネルMOS
トランジスタのサブスレッショルド特性を従来構造と比
較して示す図，第15図（ａ）（ｂ）は同じくホットキャ
リア効果ストレスによる特性変化を従来構造と比較して
示す図，第16図は試験のため試作した本発明でのトラン
ジスタ面積を従来構造と比較して示す図，第17図（ａ）
（ｂ）は同じく静特性を従来構造と比較して示す図，第
18図は，第１図（ａ）に対応する素子パラメータをもつ
従来のMOSトランジスタ構造を示す平面図である。 １……シリコン基板,2……ｎ型ウェル,3……ｐ型ウェ
ル,4……溝,5,6……柱状シリコン層,7……ゲート酸化
膜,8……ゲート電極,9,10……ｐ型ソース，ドレイン層,
11,12……ｎ型ソース，ドレイン層,13……CVD酸化膜,14
〜17……Al配線,19……空乏層。1 (a) and 1 (b) are a plan view and an equivalent circuit diagram showing a CMOS inverter circuit according to one embodiment of the present invention, and FIG. 2 (a).
3 (d) are cross-sectional views of the respective parts, FIG. 3 is a diagram for explaining the characteristics of the transistor of the above embodiment during operation, and FIG. 4 is a diagram in which the gate electrode of FIG. 1 (a) is made independent. 5 (a) and 5 (b) are plan views showing an embodiment of an E / R type inverter circuit and an equivalent circuit diagram thereof, and FIG. 6 (a).
(B) is a sectional view of each part, FIG. 7 is a plan view and an equivalent circuit diagram showing an embodiment of the E / E type inverter circuit, and FIGS. 8 (a) and (b) are sectional views of each part thereof, FIG. Figures (a) and (b)
FIGS. 10A and 10B are a plan view and an equivalent circuit diagram showing an embodiment of the E / E type inverter circuit, FIGS.
12A and 12B are a plan view and an equivalent circuit diagram of an embodiment of a dynamic inverter circuit, FIGS. 12A and 12B are cross-sectional views of each part, and FIGS. FIG. 1 schematically shows the structure of a p-channel MOS transistor according to the embodiment shown in FIG.
FIGS. 14 (a) and (b) show the p-channel MOS of the embodiment of FIG.
15 (a) and 15 (b) show the characteristics change due to the hot carrier effect stress in comparison with the conventional structure, and FIG. 16 shows the results of the test for the subthreshold characteristics of the transistor. FIG. 17 (a) is a diagram showing the transistor area of the prototype of the present invention compared with the conventional structure.
(B) is a diagram showing the static characteristics in comparison with the conventional structure, and FIG.
FIG. 18 is a plan view showing a conventional MOS transistor structure having element parameters corresponding to FIG. 1 (a). 1 ... silicon substrate, 2 ... n-type well, 3 ... p-type well, 4 ... groove, 5, 6 ... columnar silicon layer, 7 ... gate oxide film, 8 ... gate electrode, 9, 10 …… p-type source and drain layers,
11,12 ... n-type source and drain layers, 13 ... CVD oxide film, 14
~ 17 ... Al wiring, 19 ... Depletion layer.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀口 文男 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (72)発明者 舛岡 富士雄 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 昭63−70556（ＪＰ，Ａ) 特開 昭62−45028（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Fumio Horiguchi 1 Toshiba-cho, Komukai, Saiwai-ku, Kawasaki-shi, Kanagawa Prefecture (72) Inventor Fujio Masuzoka 1 Toshiba-cho, Komukai-shi, Kochi-ku, Kawasaki-shi, Kanagawa Address Toshiba Research Institute, Inc. (56) References JP-A-63-70556 (JP, A) JP-A-62-45028 (JP, A)
Claims (2)
バータ回路を含む半導体装置において、前記インバータ
回路を構成するMOSトランジスタはそれぞれ、半導体基
板のウエル領域に溝により形成された上記ウエル領域と
同一導電型の柱状半導体層の側面全面を取巻くようにゲ
ート絶縁膜を介してゲート電極が形成され、前記柱状半
導体層の上面と前記溝の底部にそれぞれドレイン、ソー
ス層が形成された構造を有し、かつ上記ゲート電極は上
部角部で外側が曲面を有するように構成されていること
を特徴とする半導体装置。In a semiconductor device including an inverter circuit formed using MOS transistors, each of the MOS transistors forming the inverter circuit has the same conductivity type as that of the well region formed by a groove in a well region of a semiconductor substrate. A gate electrode is formed via a gate insulating film so as to surround the entire side surface of the columnar semiconductor layer, and a drain and a source layer are formed on the upper surface of the columnar semiconductor layer and the bottom of the groove, respectively, and A semiconductor device, wherein the gate electrode is configured to have a curved outer surface at an upper corner.
バータ回路を含む半導体装置において、前記インバータ
回路を構成するMOSトランジスタはそれぞれ、半導体基
板のウエル領域に溝により形成された上記ウエル領域と
同一導電型の柱状半導体層の側面全面を取巻くようにゲ
ート絶縁膜を介してゲート電極が形成され、前記柱状半
導体層の上面と前記溝の底部にそれぞれドレイン、ソー
ス層が形成された構造を有し、かつ上記ゲート電極は上
部角部で外側が曲面を有し、かつチャネル反転時に前記
溝底部のドレイン層から伸びる空乏層によって前記柱状
半導体層領域がその下の前記ウエル領域から電気的に分
解される構造を有することを特徴とする半導体装置。2. A semiconductor device including an inverter circuit using MOS transistors, wherein each of the MOS transistors forming the inverter circuit has the same conductivity type as that of the well region formed by a groove in a well region of a semiconductor substrate. A gate electrode is formed via a gate insulating film so as to surround the entire side surface of the columnar semiconductor layer, and a drain and a source layer are formed on the upper surface of the columnar semiconductor layer and the bottom of the groove, respectively, and The gate electrode has a curved surface on the outside at the upper corner, and the columnar semiconductor layer region is electrically decomposed from the well region therebelow by a depletion layer extending from the drain layer at the bottom of the groove at the time of channel inversion. A semiconductor device comprising:
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223008A JP3057661B2 (en) | 1988-09-06 | 1988-09-06 | Semiconductor device |
| KR1019890012863A KR900005603A (en) | 1988-09-06 | 1989-09-06 | MOS semiconductor integrated circuit device |
| US07/754,191 US5258635A (en) | 1988-09-06 | 1991-08-28 | MOS-type semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223008A JP3057661B2 (en) | 1988-09-06 | 1988-09-06 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0271556A JPH0271556A (en) | 1990-03-12 |
| JP3057661B2 true JP3057661B2 (en) | 2000-07-04 |
Family
ID=16791383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63223008A Expired - Fee Related JP3057661B2 (en) | 1988-09-06 | 1988-09-06 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057661B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102570690B1 (en) * | 2021-08-18 | 2023-08-28 | 주식회사 중원환경산업 | Sandwich panel automatic separator and vehicle equipped therewith |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2991489B2 (en) * | 1990-11-30 | 1999-12-20 | 株式会社東芝 | Semiconductor device |
| US5315143A (en) * | 1992-04-28 | 1994-05-24 | Matsushita Electric Industrial Co., Ltd. | High density integrated semiconductor device |
| JP4064607B2 (en) | 2000-09-08 | 2008-03-19 | 株式会社東芝 | Semiconductor memory device |
| DE10230715B4 (en) * | 2002-07-08 | 2006-12-21 | Infineon Technologies Ag | Method for producing a vertical transistor |
| JP5130596B2 (en) | 2007-05-30 | 2013-01-30 | 国立大学法人東北大学 | Semiconductor device |
| JP5122212B2 (en) | 2007-08-02 | 2013-01-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Semiconductor device |
| JP2009088134A (en) * | 2007-09-28 | 2009-04-23 | Elpida Memory Inc | Semiconductor device, method of manufacturing the same, and data processing system |
| US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| US8476132B2 (en) | 2008-01-29 | 2013-07-02 | Unisantis Electronics Singapore Pte Ltd. | Production method for semiconductor device |
| WO2009096002A1 (en) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | Manufacturing method of semiconductor storage device |
| US8188537B2 (en) | 2008-01-29 | 2012-05-29 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| JP5258120B2 (en) * | 2008-01-29 | 2013-08-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Manufacturing method of semiconductor device |
| US8241976B2 (en) | 2008-02-15 | 2012-08-14 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor surrounding gate transistor device and production method therefor |
| WO2009110050A1 (en) | 2008-02-15 | 2009-09-11 | 日本ユニサンティスエレクトロニクス株式会社 | Method for manufacturing semiconductor device |
| WO2009110048A1 (en) | 2008-02-15 | 2009-09-11 | 日本ユニサンティスエレクトロニクス株式会社 | Semiconductor devuce and manufacturing method thereof |
| WO2009101704A1 (en) | 2008-02-15 | 2009-08-20 | Unisantis Electronics (Japan) Ltd. | Method for manufacturing semiconductor device |
| US8163605B2 (en) | 2008-02-15 | 2012-04-24 | Unisantis Electronics Singapore Pte Ltd. | Production method for semiconductor device |
| US8158468B2 (en) | 2008-02-15 | 2012-04-17 | Unisantis Electronics Singapore Pte Ltd. | Production method for surrounding gate transistor semiconductor device |
| WO2009110049A1 (en) | 2008-02-15 | 2009-09-11 | 日本ユニサンティスエレクトロニクス株式会社 | Semiconductor device and its manufacturing method |
| US8211758B2 (en) | 2008-02-15 | 2012-07-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and method of producing the same |
| KR101435501B1 (en) | 2008-10-03 | 2014-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
| JP4577592B2 (en) | 2009-04-20 | 2010-11-10 | 日本ユニサンティスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| JP5323610B2 (en) | 2009-08-18 | 2013-10-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Semiconductor device and manufacturing method thereof |
| JP2011066109A (en) | 2009-09-16 | 2011-03-31 | Unisantis Electronics Japan Ltd | Semiconductor memory device |
| JP5087655B2 (en) | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Semiconductor device and manufacturing method thereof |
| US8530960B2 (en) | 2010-12-07 | 2013-09-10 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US8513717B2 (en) | 2011-01-18 | 2013-08-20 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device and method for manufacturing the same |
| US10438836B2 (en) | 2011-11-09 | 2019-10-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing a semiconductor device |
| US8759178B2 (en) | 2011-11-09 | 2014-06-24 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US9117690B2 (en) | 2011-12-02 | 2015-08-25 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| US8735971B2 (en) | 2011-12-02 | 2014-05-27 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| US8664063B2 (en) | 2011-12-13 | 2014-03-04 | Unisantis Electronics Singapore Pte. Ltd. | Method of producing a semiconductor device and semiconductor device |
| US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8772175B2 (en) | 2011-12-19 | 2014-07-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US9166043B2 (en) | 2012-05-17 | 2015-10-20 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US9012981B2 (en) | 2012-05-17 | 2015-04-21 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US8829601B2 (en) | 2012-05-17 | 2014-09-09 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US8697511B2 (en) | 2012-05-18 | 2014-04-15 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| US8877578B2 (en) | 2012-05-18 | 2014-11-04 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| US8975705B2 (en) | 2012-05-21 | 2015-03-10 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US8823085B2 (en) | 2012-08-08 | 2014-09-02 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing a semiconductor device and semiconductor device |
| US9082838B2 (en) | 2012-09-28 | 2015-07-14 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing a semiconductor device and semiconductor device |
| US8829619B2 (en) | 2012-10-09 | 2014-09-09 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| US9000513B2 (en) | 2012-11-12 | 2015-04-07 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing a semiconductor device and semiconductor device with surrounding gate transistor |
| US9041095B2 (en) | 2013-01-24 | 2015-05-26 | Unisantis Electronics Singapore Pte. Ltd. | Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same |
| US9024376B2 (en) | 2013-01-25 | 2015-05-05 | Unisantis Electronics Singapore Pte. Ltd. | Vertical transistor with dielectrically-isolated work-function metal electrodes surrounding the semiconductor pillar |
| WO2014170949A1 (en) | 2013-04-16 | 2014-10-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Method for producing semiconductor device, and semiconductor device |
| JP5692886B1 (en) | 2013-04-19 | 2015-04-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| JP5670603B1 (en) | 2013-04-26 | 2015-02-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| JP5680801B1 (en) | 2013-06-10 | 2015-03-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| JP5731073B1 (en) | 2013-06-17 | 2015-06-10 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| WO2014203303A1 (en) | 2013-06-17 | 2014-12-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Semiconductor device manufacturing method and semiconductor device |
| JP5740535B1 (en) | 2013-07-19 | 2015-06-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| JP5759077B1 (en) | 2013-08-07 | 2015-08-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| WO2015125205A1 (en) | 2014-02-18 | 2015-08-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Semiconductor device manufacturing method and semiconductor device |
| WO2015125204A1 (en) | 2014-02-18 | 2015-08-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Semiconductor device manufacturing method and semiconductor device |
| JP5838530B1 (en) | 2014-03-05 | 2016-01-06 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| JP5838529B1 (en) | 2014-03-05 | 2016-01-06 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| JP5798276B1 (en) | 2014-06-16 | 2015-10-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| JP5902868B1 (en) | 2014-06-16 | 2016-04-13 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| JP5990843B2 (en) | 2014-07-14 | 2016-09-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| JP5775650B1 (en) | 2014-07-24 | 2015-09-09 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| JP5928658B1 (en) | 2014-08-07 | 2016-06-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device manufacturing method and semiconductor device |
| JP5989238B2 (en) | 2014-08-28 | 2016-09-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device and method for manufacturing semiconductor device |
| JP6065190B2 (en) | 2014-09-05 | 2017-01-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device |
| JP6122556B2 (en) | 2015-03-03 | 2017-04-26 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device |
| WO2017077578A1 (en) | 2015-11-02 | 2017-05-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Semiconductor device |
| WO2017081727A1 (en) | 2015-11-09 | 2017-05-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Method for manufacturing semiconductor device and semiconductor device |
| JP6267369B2 (en) | 2015-11-17 | 2018-01-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Semiconductor device and manufacturing method of semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50128475A (en) * | 1974-03-27 | 1975-10-09 | ||
| JPS60128654A (en) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | Semiconductor integrated circuit |
| JPS6370556A (en) * | 1986-09-12 | 1988-03-30 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6394667A (en) * | 1986-10-08 | 1988-04-25 | Fuji Electric Co Ltd | Semiconductor integrated circuit |
| JPS63194353A (en) * | 1987-02-06 | 1988-08-11 | Matsushita Electric Works Ltd | Semiconductor device |
-
1988
- 1988-09-06 JP JP63223008A patent/JP3057661B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102570690B1 (en) * | 2021-08-18 | 2023-08-28 | 주식회사 중원환경산업 | Sandwich panel automatic separator and vehicle equipped therewith |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0271556A (en) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3057661B2 (en) | Semiconductor device | |
| JP2703970B2 (en) | MOS type semiconductor device | |
| JP2950558B2 (en) | Semiconductor device | |
| US5258635A (en) | MOS-type semiconductor integrated circuit device | |
| US5298782A (en) | Stacked CMOS SRAM cell with polysilicon transistor load | |
| US4907058A (en) | Complementary semiconductor device having a double well | |
| US4794563A (en) | Semiconductor memory device having a high capacitance storage capacitor | |
| US4805147A (en) | Stacked static random access memory cell having capacitor | |
| JP3900465B2 (en) | SOI field effect transistor | |
| US4355374A (en) | Semiconductor memory device | |
| US7075153B2 (en) | Grounded body SOI SRAM cell | |
| EP0175378A2 (en) | Dynamic random access memory (DRAM) | |
| US4780751A (en) | Semiconductor integrated circuit device | |
| US6009010A (en) | Static semiconductor memory device having data lines in parallel with power supply lines | |
| JP2825244B2 (en) | Semiconductor device | |
| JPH11145468A (en) | Semiconductor device and manufacture thereof | |
| JP2689923B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS61220371A (en) | Mos type integrated circuit device on insulating substrate | |
| JP2550119B2 (en) | Semiconductor memory device | |
| JPH07302846A (en) | Semiconductor memory device | |
| JP2689940B2 (en) | Static memory cell | |
| JP2877069B2 (en) | Static semiconductor memory device | |
| EP0517408B1 (en) | Sram cell and structure with polycrystalline p-channel load devices | |
| JP2621820B2 (en) | Static memory cell | |
| KR900007233B1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |