JP3055465B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3055465B2
JP3055465B2 JP8150924A JP15092496A JP3055465B2 JP 3055465 B2 JP3055465 B2 JP 3055465B2 JP 8150924 A JP8150924 A JP 8150924A JP 15092496 A JP15092496 A JP 15092496A JP 3055465 B2 JP3055465 B2 JP 3055465B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon
silicon substrate
field oxide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8150924A
Other languages
Japanese (ja)
Other versions
JPH09330921A (en
Inventor
友久 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8150924A priority Critical patent/JP3055465B2/en
Publication of JPH09330921A publication Critical patent/JPH09330921A/en
Application granted granted Critical
Publication of JP3055465B2 publication Critical patent/JP3055465B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はLOCOS(Local
Oxidation of Silicon)法を用いた素子分離絶縁膜を有
する半導体装置に関し、特にこの素子分離絶縁膜が原因
で生じる半導体装置の歩留まり低下及びリーク特性劣化
を改善した半導体装置とその製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a LOCOS (Local
The present invention relates to a semiconductor device having an element isolation insulating film using an Oxidation of Silicon method, and more particularly to a semiconductor device in which the yield reduction and leakage characteristic deterioration of a semiconductor device caused by the element isolation insulating film are improved and a method of manufacturing the same. .

【0002】[0002]

【従来の技術】半導体基板に形成される素子間の電気的
な分離を行う方法として、従来から図3に示すようなL
OCOS法による素子分離絶縁膜が提案されている。図
3(a)において、シリコン基板1を熱酸化法にて酸化
し、シリコン基板1の表面上に酸化膜2を形成する。そ
の後、CVD法にて酸化膜2上にシリコン窒化膜3を形
成し、さらにシリコン窒化膜3上にレジスト4を塗布す
る。次いで、図3(b)のように、レジスト4をリソグ
ラフィ技術を用いてパターニングし、このパターニング
されたレジストをマスクとしてエッチング法にて開口部
のシリコン窒化膜3を除去し、素子分離とすべき領域を
形成する。この領域に、電気的な反転防止のためにシリ
コン基板1と同導電型のイオン、例えば、p型の導電性
を有するシリコン基板1の場合にはボロンをシリコン酸
化膜2をマスクにして注入し、ボロンイオン注入層5を
形成する。さらに、図3(c)に示すように、レジスト
4を剥離してシリコン窒化膜3をマスクにして素子分離
とすべき領域を熱酸化することによって、厚膜の素子分
離用のシリコン酸化膜であるフィールド酸化膜6を形成
する。このフィールド酸化膜6とその直下の反転防止用
のイオン注入層5によって、隣接しあうトランジスタを
特性を劣化させることなく分離することが可能となる。
2. Description of the Related Art As a method of electrically isolating elements formed on a semiconductor substrate, a conventional method is shown in FIG.
An element isolation insulating film by the OCOS method has been proposed. In FIG. 3A, the silicon substrate 1 is oxidized by a thermal oxidation method, and an oxide film 2 is formed on the surface of the silicon substrate 1. Thereafter, a silicon nitride film 3 is formed on the oxide film 2 by a CVD method, and a resist 4 is applied on the silicon nitride film 3. Next, as shown in FIG. 3B, the resist 4 is patterned using a lithography technique, and the silicon nitride film 3 in the opening is removed by an etching method using the patterned resist as a mask to perform element isolation. Form an area. In order to prevent electrical inversion, ions of the same conductivity type as the silicon substrate 1, for example, in the case of the silicon substrate 1 having p-type conductivity, are implanted into this region using the silicon oxide film 2 as a mask. Then, a boron ion implantation layer 5 is formed. Further, as shown in FIG. 3C, the resist 4 is peeled off and the region to be element-isolated is thermally oxidized using the silicon nitride film 3 as a mask, thereby forming a thick silicon oxide film for element isolation. A certain field oxide film 6 is formed. The field oxide film 6 and the ion implantation layer 5 immediately below the field oxide film 6 for preventing inversion make it possible to separate adjacent transistors without deteriorating the characteristics.

【0003】[0003]

【発明が解決しようとする課題】このようなLOCOS
法による素子分離絶縁膜の形成方法では、シリコン窒化
膜3をマスクにして素子分離とすべき領域のシリコン基
板1を熱酸化して厚膜の素子分離用のシリコン酸化膜で
あるフィールド酸化膜6を形成すると、フィールド酸化
膜6とシリコン基板1との熱膨張係数の違いにより、フ
ィールド酸化膜6の両端と接するシリコン基板1に大き
な応力が発生する。一方、半導体装置の製造工程中にラ
イン汚染によってシリコン基板1中に導入されるFe,
Cu,Niといった重金属汚染原子は、応力によって誘
発される歪み場に集まり易い。そして、これら重金属汚
染原子は、シリコン結晶におけるエネルギ禁制帯中に深
い準位を形成し、キャリアの発生及び再結合中心とな
る。その結果、PN接合のリーク電流が増大し、例えば
DRAMでのホールド特性を劣化させる。又、最近の半
導体装置は微細化し微小な電流で素子を動作させなけれ
ばならないが、汚染原子によるリーク電流により、歩留
まりが低下する。この問題は、素子の微細化に伴い素子
分離領域が狭くなるためシリコン基板1に発生する応力
が増大し、増々深刻なものとなる。
SUMMARY OF THE INVENTION Such a LOCOS
In the method of forming the element isolation insulating film by the method, the silicon oxide film 3 is used as a mask to thermally oxidize the silicon substrate 1 in a region where element isolation is to be performed, thereby forming a field oxide film 6 which is a thick silicon oxide film for element isolation. Is formed, a large stress is generated in the silicon substrate 1 in contact with both ends of the field oxide film 6 due to a difference in thermal expansion coefficient between the field oxide film 6 and the silicon substrate 1. On the other hand, during the semiconductor device manufacturing process, Fe introduced into the silicon substrate 1 due to line contamination,
Heavy metal contaminants, such as Cu and Ni, tend to collect in stress induced strain fields. These heavy metal contaminant atoms form a deep level in the energy forbidden band in the silicon crystal, and serve as a carrier generation and recombination center. As a result, the leakage current of the PN junction increases, and, for example, the hold characteristics of the DRAM deteriorate. Further, recent semiconductor devices have to be miniaturized and the element must be operated with a very small current. However, the yield is reduced due to a leak current caused by contaminant atoms. This problem becomes more serious as the element isolation region becomes narrower as the element becomes finer, and the stress generated in the silicon substrate 1 increases.

【0004】本発明の目的は、LOCOS法により形成
されるシリコン基板におけるフィールド酸化膜の両端部
での応力を緩和することによって歪み場を小さくし、重
金属汚染原子がフィールド酸化膜の両端部に集まること
を防止して歩留りを改善し、かつリーク特性を改善した
半導体装置及びその製造方法を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to reduce a stress field at both ends of a field oxide film on a silicon substrate formed by a LOCOS method, thereby reducing a strain field, and collecting heavy metal contaminant atoms at both ends of the field oxide film. It is an object of the present invention to provide a semiconductor device in which the yield is improved by preventing such a phenomenon and the leak characteristic is improved, and a method of manufacturing the same.

【0005】[0005]

【課題を解決するための手段】本発明の製造方法は、シ
リコン基板の表面を選択酸化して厚いシリコン酸化膜か
らなるフィールド酸化膜を形成する工程と、この選択酸
化の後工程において、少なくともフィールド酸化膜の両
端エッジ部のシリコン基板中に窒素を注入し、かつこの
窒素をシリコンと反応させてフィールド酸化膜とシリコ
ン基板との界面にシリコン窒化膜を形成し、前記シリコ
ン基板と前記シリコン窒化膜と前記シリコン酸化膜から
なる積層構造を形成する工程を含んでいることを特徴と
する。
According to a manufacturing method of the present invention, a step of selectively oxidizing a surface of a silicon substrate to form a field oxide film made of a thick silicon oxide film, and at least a step of performing field oxidation after the selective oxidation. Nitrogen is injected into the silicon substrate at both edges of the oxide film, and the nitrogen is reacted with silicon to form a silicon nitride film at the interface between the field oxide film and the silicon substrate. And a step of forming a laminated structure composed of the silicon oxide film.

【0006】[0006]

【0007】例えば、本発明の第1の製造方法として
は、シリコン基板の主表面にシリコン酸化膜を形成する
工程と、このシリコン酸化膜上にシリコン窒化膜を形成
する工程と、このシリコン窒化膜をパターニングして素
子分離領域を開口する工程と、この開口領域の前記シリ
コン基板に窒素をイオン注入する工程と、前記開口領域
のシリコン基板の表面を熱酸化して厚いシリコン酸化膜
からなるフィールド酸化膜を形成する工程を含んでお
り、前記フィールド酸化膜の形成と同時に前記イオン注
入した窒素によりフィールド酸化膜とシリコン基板との
界面にシリコン窒化膜を形成し、前記シリコン基板と前
記シリコン窒化膜と前記シリコン酸化膜からなる積層構
造を形成する。また、第2の製造方法としては、シリコ
ン基板の主表面にシリコン酸化膜を形成する工程と、こ
のシリコン酸化膜上にシリコン窒化膜を形成する工程
と、このシリコン窒化膜をパターニングして素子分離領
域を開口する工程と、この開口領域の前記シリコン基板
を熱酸化して厚いシリコン酸化膜からなるフィールド酸
化膜を形成する工程と、このフィールド酸化膜を通して
前記シリコン基板に窒素をイオン注入する工程と、熱処
理して注入された窒素により前記フィールド酸化膜とシ
リコン基板との界面にシリコン窒化膜を形成し、前記シ
リコン基板と前記シリコン窒化膜と前記シリコン酸化膜
からなる積層構造を形成する工程を含んでいる。
For example, as a first manufacturing method of the present invention, a step of forming a silicon oxide film on a main surface of a silicon substrate, a step of forming a silicon nitride film on the silicon oxide film, and a step of forming the silicon nitride film Patterning an element isolation region, implanting nitrogen ions into the silicon substrate in the opening region, and thermally oxidizing the surface of the silicon substrate in the opening region to form a field oxide comprising a thick silicon oxide film. includes a step of forming a film, a silicon nitride film is formed on the interface between the field oxide film and the silicon substrate by nitrogen and the ion implantation simultaneously with the formation of the field oxide film, the silicon substrate and the front
Laminated structure comprising the silicon nitride film and the silicon oxide film
Forming structure . Further, as a second manufacturing method, a step of forming a silicon oxide film on a main surface of a silicon substrate, a step of forming a silicon nitride film on the silicon oxide film, and an element isolation by patterning the silicon nitride film Opening a region, thermally oxidizing the silicon substrate in the opening region to form a field oxide film made of a thick silicon oxide film, and ion-implanting nitrogen into the silicon substrate through the field oxide film. Forming a silicon nitride film at the interface between the field oxide film and the silicon substrate with the nitrogen implanted by heat treatment;
Recon substrate, the silicon nitride film, and the silicon oxide film
Forming a laminated structure composed of

【0008】[0008]

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1は本発明の第1の実施形態を工
程順に示す図である。ただし、ここではシリコン基板に
素子分離絶縁膜を形成する工程のみを示している。先
ず、図1(a)において、シリコン基板1の表面を熱酸
化法にて酸化し、シリコン基板1の表面上にシリコン酸
化膜2を形成する。その後、CVD法にて前記シリコン
酸化膜2上にシリコン窒化膜3を形成し、さらにシリコ
ン窒化膜3上にレジスト4を塗布する。その後、レジス
ト4をリソグラフィ技術を用いてパターニングし、この
パターニングされたレジストをマクスとしてエッチング
法にて開口部のシリコン窒化膜3を除去し、素子分離と
すべき領域を形成する。その後、この領域に電気的な反
転防止のためにシリコン基板1と同導電型のイオン、例
えば、p型の導電性を有するシリコン基板1の場合には
ボロンを、前記シリコン酸化膜2をマスクにしてシリコ
ン基板1に注入し、ボロンイオン注入層5を形成する。
なお、n型の導電性を有するシリコン基板1の場合には
リンや砒素を注入する。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a first embodiment of the present invention in the order of steps. However, only the step of forming an element isolation insulating film on a silicon substrate is shown here. First, in FIG. 1A, the surface of a silicon substrate 1 is oxidized by a thermal oxidation method to form a silicon oxide film 2 on the surface of the silicon substrate 1. Thereafter, a silicon nitride film 3 is formed on the silicon oxide film 2 by a CVD method, and a resist 4 is applied on the silicon nitride film 3. Thereafter, the resist 4 is patterned using a lithography technique, and the silicon nitride film 3 in the opening is removed by etching using the patterned resist as a mask, thereby forming a region for element isolation. Thereafter, ions of the same conductivity type as the silicon substrate 1, for example, boron in the case of the silicon substrate 1 having p-type conductivity, are used as masks for the silicon oxide film 2 to prevent electrical inversion in this region. To form a boron ion implanted layer 5.
In the case of a silicon substrate 1 having n-type conductivity, phosphorus or arsenic is implanted.

【0009】次いで、図1(b)に示すように、素子分
離とすべき領域のシリコン基板1中にシリコン酸化膜2
をマスクにして窒素7をイオン注入する。窒素7のイオ
ン注入条件は、その後に形成するフィールド酸化膜の厚
さに依存するが、前記した反転防止用のためのボロンイ
オン注入層5よりも浅くなるようにその加速エネルギを
設定する。因みに前記反転防止用のためのイオンの注入
は、その後に形成するフィールド酸化膜の底部でイオン
濃度が最大となるボロンイオン注入層5が形成されるよ
う加速エネルギが設定されている。このように窒素7の
イオン注入の飛程を反転防止用イオンの注入時の飛程よ
り浅くすることによって、その反転防止効果を損なうこ
となく、前記シリコン酸化膜2の開口両端部のシリコン
基板1中に窒素イオンを導入させることが可能となる。
Next, as shown in FIG. 1B, a silicon oxide film 2
Is used as a mask, and nitrogen 7 is ion-implanted. The ion implantation condition of nitrogen 7 depends on the thickness of a field oxide film to be formed later, but its acceleration energy is set to be shallower than that of the boron ion implantation layer 5 for preventing inversion. Incidentally, in the ion implantation for preventing the inversion, the acceleration energy is set so that the boron ion implantation layer 5 having the maximum ion concentration is formed at the bottom of the field oxide film formed thereafter. By making the range of the ion implantation of the nitrogen 7 shallower than the range of the implantation of the inversion preventing ions in this way, the silicon substrate 1 at both ends of the opening of the silicon oxide film 2 can be formed without impairing the inversion preventing effect. It becomes possible to introduce nitrogen ions therein.

【0010】次に、図1(c)に示すように、レジスト
4を剥離し、シリコン窒化膜3をマスクにして素子分離
とすべき領域のシリコン基板1の表面を熱酸化すること
によって、厚膜の素子分離用のシリコン酸化膜であるフ
ィールド酸化膜6を形成する。この熱酸化処理の際に、
フィールド酸化膜6の両端エッジ部とシリコン基板1と
の界面にシリコン窒化膜8が形成され、シリコン基板1
とシリコン窒化膜8とフィールド酸化膜6の積層構造が
形成される。
Next, as shown in FIG. 1C, the resist 4 is peeled off, and the silicon nitride film 3 is used as a mask to thermally oxidize the surface of the silicon substrate 1 in a region where element isolation is to be performed. A field oxide film 6, which is a silicon oxide film for element isolation of the film, is formed. During this thermal oxidation treatment,
A silicon nitride film 8 is formed at the interface between the edges of both ends of the field oxide film 6 and the silicon substrate 1.
And a stacked structure of silicon nitride film 8 and field oxide film 6 is formed.

【0011】このようにLOCOS法により、シリコン
基板1上の素子分離すべき領域を熱酸化してフィールド
酸化膜6を形成すると、シリコンとシリコン酸化膜との
熱膨張係数の違いにより応力が発生する。特に、フィー
ルド酸化膜6の両端エッジ部で大きな応力が発生する。
この場合の発生する応力の性質としては、フィールド酸
化膜6には圧縮応力、シリコン基板1には引っ張り応力
が作用する。しかしながら、このフィールド酸化膜6を
形成すると同時に、シリコン基板1にはフィールド酸化
膜6との界面にシリコン窒化膜8が形成され、このシリ
コン窒化膜8によってもシリコン基板1には応力が発生
される。この場合に発生する応力の性質としては、シリ
コン窒化膜8には引っ張り応力、シリコン基板1には圧
縮応力が発生し、シリコン基板1上にフィールド酸化膜
6が形成される場合と反対の性質である。したがって、
フィールド酸化膜6の両端部を窒化し、シリコン基板1
とシリコン窒化膜8とフィールド酸化膜6の積層構造を
形成することによって、フィールド酸化膜6とシリコン
基板1との異種界面で発生する応力を相殺することがで
き、その結果フィールド酸化膜6の両端エッジ部での応
力を緩和することが可能となる。
As described above, when the field oxide film 6 is formed by thermally oxidizing the region to be element-isolated on the silicon substrate 1 by the LOCOS method, stress is generated due to a difference in thermal expansion coefficient between silicon and the silicon oxide film. . In particular, a large stress is generated at both edges of the field oxide film 6.
As the nature of the stress generated in this case, a compressive stress acts on the field oxide film 6 and a tensile stress acts on the silicon substrate 1. However, at the same time as field oxide film 6 is formed, silicon nitride film 8 is formed on silicon substrate 1 at the interface with field oxide film 6, and stress is also generated on silicon substrate 1 by silicon nitride film 8. . The nature of the stress generated in this case is such that a tensile stress is generated in the silicon nitride film 8 and a compressive stress is generated in the silicon substrate 1, which is opposite to the case where the field oxide film 6 is formed on the silicon substrate 1. is there. Therefore,
Both ends of the field oxide film 6 are nitrided to form a silicon substrate 1
Forming a laminated structure of silicon oxide film 8 and silicon oxide film 8 and field oxide film 6 makes it possible to cancel the stress generated at the heterogeneous interface between field oxide film 6 and silicon substrate 1. It is possible to reduce the stress at the edge.

【0012】したがって、このように製造されたフィー
ルド酸化膜6、すなわち素子分離絶縁膜においては、そ
の両端エッジ部における応力が緩和されることになり、
その結果、フィールド酸化膜6の両端エッジ部に重金属
を集めることなく、半導体装置のデバイス活性層領域か
ら重金属が除去され、リーク特性が改善された高性能か
つ高歩留まりの半導体装置を製造することが可能とな
る。
Therefore, in the field oxide film 6 manufactured as described above, that is, in the element isolation insulating film, the stress at both edges is relaxed.
As a result, the heavy metal is removed from the device active layer region of the semiconductor device without collecting the heavy metal at both edge portions of the field oxide film 6, and a high-performance and high-yield semiconductor device with improved leakage characteristics can be manufactured. It becomes possible.

【0013】図2は本発明の第2の実施形態を製造工程
順に示す断面図である。先ず、図2(a)は、第1の実
施形態と同様に、シリコン基板1上にシリコン酸化膜
2、シリコン窒化膜3、レジスト4が形成され、かつこ
れらにおいて素子分離とすべき領域が開口され、電気的
な反転防止のためにシリコン基板1と同導電型のボロン
イオン5がシリコン基板1中に注入されている状態を表
している。次に、図2(b)に示すように、レジスト4
を剥離してシリコン窒化膜3をマスクにして素子分離と
すべき領域のシリコン基板1を熱酸化することによっ
て、厚膜の素子分離用のシリコン酸化膜であるフィール
ド酸化膜6を形成する。
FIG. 2 is a sectional view showing a second embodiment of the present invention in the order of manufacturing steps. First, FIG. 2A shows that a silicon oxide film 2, a silicon nitride film 3, and a resist 4 are formed on a silicon substrate 1 and a region where element isolation is to be performed is formed on the silicon substrate 1, similarly to the first embodiment. This shows a state in which boron ions 5 of the same conductivity type as the silicon substrate 1 are implanted into the silicon substrate 1 to prevent electrical inversion. Next, as shown in FIG.
Is peeled off and the silicon substrate 1 in a region to be element-isolated is thermally oxidized using the silicon nitride film 3 as a mask, thereby forming a field oxide film 6 which is a thick silicon oxide film for element isolation.

【0014】次に、図3(c)に示すように、フィール
ド酸化膜6をマスクにして窒素7をイオン注入する。こ
の窒素7のイオン注入条件は、フィールド酸化膜6の両
端エッジ部に飛程がくるように加速エネルギを設定す
る。これにより、前記反転防止用イオンによる反転防止
効果を損なうことなく、フィールド酸化膜6の両端エッ
ジ部のシリコン基板1中に窒素イオンを導入させる。そ
の後、RTP(Rapid Termal Processing )法にて熱処
理を施し、フィールド酸化膜6の両端エッジ部とシリコ
ン基板1との界面を窒化させ、シリコン基板1とシリコ
ン窒化膜8とフィールド酸化膜6からなる積層構造を形
成する。
Next, as shown in FIG. 3C, nitrogen 7 is ion-implanted using the field oxide film 6 as a mask. The conditions for the ion implantation of nitrogen 7 are such that the acceleration energy is set so that the range is reached at both edges of the field oxide film 6. As a result, nitrogen ions are introduced into the silicon substrate 1 at both edges of the field oxide film 6 without impairing the inversion prevention effect of the inversion prevention ions. Thereafter, a heat treatment is performed by a RTP (Rapid Termal Processing) method to nitride the interface between both edge portions of the field oxide film 6 and the silicon substrate 1, and to form a stack including the silicon substrate 1, the silicon nitride film 8, and the field oxide film 6. Form the structure.

【0015】この実施形態においても、フィールド酸化
膜6を形成する際に生じる応力と、これと同時にシリコ
ン窒化膜8が形成される際に生じる応力とが互いに逆方
向の応力であり、これらの応力が相殺されることで、フ
ィールド酸化膜6とシリコン基板1との異種界面で発生
する応力が相殺され、その結果フィールド酸化膜6の両
端エッジ部での応力を緩和することが可能となる。これ
により、フィールド酸化膜6の両端エッジ部における応
力が緩和されることになり、フィールド酸化膜6の両端
エッジ部に重金属を集めることなく、半導体装置のデバ
イス活性層領域から重金属が除去され、リーク特性が改
善された高性能かつ高歩留まりの半導体装置を製造する
ことが可能となる。
Also in this embodiment, the stress generated when forming the field oxide film 6 and the stress generated simultaneously when the silicon nitride film 8 is formed are mutually opposite stresses. Are canceled out, the stress generated at the heterogeneous interface between the field oxide film 6 and the silicon substrate 1 is cancelled, and as a result, the stress at both edges of the field oxide film 6 can be reduced. As a result, the stresses at the both edges of the field oxide film 6 are relieved, and the heavy metals are removed from the device active layer region of the semiconductor device without collecting the heavy metals at the both edges of the field oxide film 6, and the leakage current is reduced. A high-performance and high-yield semiconductor device having improved characteristics can be manufactured.

【0016】[0016]

【発明の効果】以上説明したように本発明によれば、シ
リコン基板の表面を選択酸化して厚いシリコン酸化膜か
らなるフィールド酸化膜を形成するに際し、その選択酸
化の前工程あるいは後工程において、少なくともフィー
ルド酸化膜の両端エッジ部のシリコン基板中に窒素を注
入し、かつこの窒素をシリコンと反応させてフィールド
酸化膜とシリコン基板との界面にシリコン窒化膜を形成
し、前記シリコン基板と前記シリコン窒化膜と前記シリ
コン酸化膜からなる積層構造を形成しているので、フィ
ールド酸化膜の両端エッジ部で応力が緩和された素子分
離構造を有する半導体装置を製造することが可能とな
る。その結果、フィールド酸化膜の両端エッジ部に重金
属を集めることなく、半導体装置のデバイス活性層領域
から重金属が除去され、リーク特性を改善した高性能
で、かつ高歩留まりの半導体装置を製造することが可能
となる。
As described above, according to the present invention, when a field oxide film made of a thick silicon oxide film is formed by selectively oxidizing the surface of a silicon substrate, a step before or after the selective oxidation is performed. Nitrogen is implanted into the silicon substrate at least at both edges of the field oxide film, and the nitrogen is reacted with silicon to form a silicon nitride film at the interface between the field oxide film and the silicon substrate.
The silicon substrate, the silicon nitride film, and the silicon
Since the laminated structure made of the con oxide film is formed, it is possible to manufacture a semiconductor device having an element isolation structure in which stress is relieved at both edges of the field oxide film. As a result, the heavy metal is removed from the device active layer region of the semiconductor device without collecting the heavy metal at both edge portions of the field oxide film, and a high-performance and high-yield semiconductor device with improved leakage characteristics can be manufactured. It becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態を製造工程順に示す断
面図である。
FIG. 1 is a cross-sectional view showing a first embodiment of the present invention in the order of manufacturing steps.

【図2】本発明の第2の実施形態を製造工程順に示す断
面図である。
FIG. 2 is a cross-sectional view showing a second embodiment of the present invention in the order of manufacturing steps.

【図3】従来の製造方法を製造工程順に示す断面図であ
る。
FIG. 3 is a sectional view showing a conventional manufacturing method in the order of manufacturing steps.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 シリコン酸化膜 3 シリコン窒化膜 4 レジスト 5 ボロンイオン注入層 6 フィールド酸化膜 7 窒素 8 シリコン窒化膜 Reference Signs List 1 silicon substrate 2 silicon oxide film 3 silicon nitride film 4 resist 5 boron ion implantation layer 6 field oxide film 7 nitrogen 8 silicon nitride film

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/316 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int. Cl. 7 , DB name) H01L 21/316

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン基板の表面を選択酸化して厚い
シリコン酸化膜からなるフィールド酸化膜を形成する工
程を含む半導体装置の製造方法において、前記選択酸化
の後工程において、少なくともフィールド酸化膜領域端
部のシリコン基板中に窒素を注入し、かつこの窒素をシ
リコンと反応させて、前記フィールド酸化膜とシリコン
基板との界面にシリコン窒化膜を形成し、前記シリコン
基板と前記シリコン窒化膜と前記シリコン酸化膜からな
る積層構造を形成する工程を含むことを特徴とする半導
体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising the step of forming a field oxide film made of a thick silicon oxide film by selectively oxidizing a surface of a silicon substrate, wherein at least a field oxide film region edge Nitrogen is injected into a portion of the silicon substrate, and the nitrogen is reacted with silicon to form a silicon nitride film at an interface between the field oxide film and the silicon substrate. The silicon substrate, the silicon nitride film, and the silicon A method for manufacturing a semiconductor device, comprising a step of forming a laminated structure made of an oxide film.
【請求項2】 シリコン基板の主表面にシリコン酸化膜
を形成する工程と、このシリコン酸化膜上にシリコン窒
化膜を形成する工程と、このシリコン窒化膜をパターニ
ングして素子分離領域を開口する工程と、この開口領域
の前記シリコン基板を熱酸化して厚いシリコン酸化膜か
らなるフィールド酸化膜を形成する工程と、このフィー
ルド酸化膜を通して前記シリコン基板に窒素をイオン注
入する工程と、熱処理して注入された窒素により前記フ
ィールド酸化膜とシリコン基板との界面にシリコン窒化
膜を形成し、前記シリコン基板と前記シリコン窒化膜と
前記シリコン酸化膜からなる積層構造を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
2. A step of forming a silicon oxide film on a main surface of a silicon substrate, a step of forming a silicon nitride film on the silicon oxide film, and a step of patterning the silicon nitride film to open an element isolation region. Forming a field oxide film made of a thick silicon oxide film by thermally oxidizing the silicon substrate in the opening region; ion-implanting nitrogen into the silicon substrate through the field oxide film; Forming a silicon nitride film at an interface between the field oxide film and the silicon substrate with the formed nitrogen, and forming a stacked structure including the silicon substrate, the silicon nitride film, and the silicon oxide film. Semiconductor device manufacturing method.
JP8150924A 1996-06-12 1996-06-12 Method for manufacturing semiconductor device Expired - Lifetime JP3055465B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8150924A JP3055465B2 (en) 1996-06-12 1996-06-12 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8150924A JP3055465B2 (en) 1996-06-12 1996-06-12 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH09330921A JPH09330921A (en) 1997-12-22
JP3055465B2 true JP3055465B2 (en) 2000-06-26

Family

ID=15507392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8150924A Expired - Lifetime JP3055465B2 (en) 1996-06-12 1996-06-12 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3055465B2 (en)

Also Published As

Publication number Publication date
JPH09330921A (en) 1997-12-22

Similar Documents

Publication Publication Date Title
US4912061A (en) Method of forming a salicided self-aligned metal oxide semiconductor device using a disposable silicon nitride spacer
JP4066574B2 (en) Manufacturing method of semiconductor device
JPH07221293A (en) Preparation of mosfet
US6221736B1 (en) Fabrication method for a shallow trench isolation structure
US6444532B2 (en) Process for fabricating MOS semiconductor transistor
JP2730535B2 (en) Method for manufacturing semiconductor device
JP3018993B2 (en) Method for manufacturing semiconductor device
JP3055465B2 (en) Method for manufacturing semiconductor device
JP3141446B2 (en) Method for manufacturing semiconductor device
JP3061025B2 (en) Method for manufacturing semiconductor device
JP2782781B2 (en) Method for manufacturing semiconductor device
JPH07161728A (en) Semiconductor device and its manufacture
JP2004214440A (en) Method for manufacturing semiconductor device
JPH06140410A (en) Manufacture of semiconductor device
US6281065B1 (en) Semiconductor device fabrication method
JP3093615B2 (en) Method for manufacturing semiconductor device
JPH08186252A (en) Semiconductor device
JP3235091B2 (en) Method for manufacturing MIS type semiconductor device
JPH11274486A (en) Semiconductor device and its manufacturing method
JP3363675B2 (en) Method for manufacturing semiconductor device
JPH0349236A (en) Manufacture of mos transistor
JPH05326497A (en) Manufacture of semiconductor device
JP3277561B2 (en) Semiconductor device
JP4807310B2 (en) Manufacturing method of semiconductor device
JPH10189952A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000314