JP3054491B2 - The liquid crystal display device - Google Patents

The liquid crystal display device

Info

Publication number
JP3054491B2
JP3054491B2 JP10771292A JP10771292A JP3054491B2 JP 3054491 B2 JP3054491 B2 JP 3054491B2 JP 10771292 A JP10771292 A JP 10771292A JP 10771292 A JP10771292 A JP 10771292A JP 3054491 B2 JP3054491 B2 JP 3054491B2
Authority
JP
Japan
Prior art keywords
gate
terminal
drain
electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10771292A
Other languages
Japanese (ja)
Other versions
JPH05303115A (en
Inventor
龍司 西川
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP10771292A priority Critical patent/JP3054491B2/en
Publication of JPH05303115A publication Critical patent/JPH05303115A/en
Application granted granted Critical
Publication of JP3054491B2 publication Critical patent/JP3054491B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、液晶表示装置に関し、 The present invention relates to relates to a liquid crystal display device,
特に端子エッジに発生する静電気放電による表示不良を防止した液晶表示装置に関するものである。 In particular the present invention relates to a liquid crystal display device that prevents display defects caused by electrostatic discharge occurring in the terminal edge.

【0002】 [0002]

【従来の技術】液晶ディスプレイの画面が大きくなり、 BACKGROUND OF THE INVENTION of a liquid crystal display screen is increased,
画素数が多くなると、欠陥の増大による歩留まり低下が問題となる。 When the number of pixels increases, the yield decreases due to the increase of defects is a problem. この対策として冗長構造の採用がある。 There is an adoption of the redundant structure as a countermeasure. 例えばこの例として、日経BP社発行の「フラットディスプレイ1991」第105頁からには、やむなく使う冗長構成の説明がされてある。 For example, as this example, Nikkei from 105th page "flat display 1991" of BP published by, are the descriptions of forced use redundancy.

【0003】例えば1つの画素(例えばスイッチング素子と表示電極を1組とした1セル)に対して更にもう1 For example 1 still further for one pixel (e.g., switching element and the display electrode pair and the one cell)
つのTFTを設け、TFT不良による点欠陥を防止したものや予備ラインを設けて、ラインが断線した時にこの予備ラインを介して断線を救済するものがある。 One of the TFT is provided, provided and backup lines that prevent point defects due to TFT failure, there is to remedy the break through the backup line when the line is disconnected. また本発明のテーマとして以下述べてゆくが、作業者や製造装置に保持されている静電気が、端子エッジに発生し易いために、特にマトリックス状に配置された画素郡の一番外側に設けられた画素が、この静電気放電により表示不良を発生する。 Although Yuku described below as the theme of the present invention, the static electricity retained in the operator or manufacturing equipment, in order easily generated in the terminal edge, it is formed in particular in the outermost pixels arranged gun in a matrix pixel is to generate a display defect by the electrostatic discharge. このために、この一番外側の更に外側にダミー画素を設けていた。 To this was further provided dummy pixels outside the outermost.

【0004】図4は、その概略図であり、縦方向に交互に延在されているのが、ガラス基板(1)の上に形成されているゲートと一体のゲートライン(2)である。 [0004] Figure 4 is a schematic diagram thereof, the longitudinally are extended alternately, a gate line of the gate integral formed on a glass substrate (1) (2). また横方向に交互に延在されているのが、TFTのドレインからゲート絶縁膜上を延在されているドレインライン(3)である。 Also are extended alternately in the horizontal direction, a drain line (3) which extends over the gate insulating film from the drain of the TFT. またこのゲートライン(2)とドレインライン(3)には夫々ゲート端子(4)およびドレイン端子(5)が、例えばTABを接続するために表面が露出されている。 The respective gate terminals (4) and the drain terminal to the drain line (3) and the gate line (2) (5), for example, a surface in order to connect the TAB is exposed.

【0005】また図4の画素領域の一番外側に○印で配置されているものが、ダミー画素(6)であり、静電気放電が発生してもダミー画素のみが破壊するだけで本来の画素が保護できるようになっている。 [0005] those which are arranged in a ○ mark outermost pixel region of FIG. 4, a dummy pixel (6), the original pixel just only dummy pixel even electrostatic discharge occurs is destroyed There has been to be able to protect. ここで長い端子と若干短い端子が設けてあるが、長い方が本来の端子であり、短い方は、ライン検査を目的として設けたものである。 Here it is provided with a long pin and slightly shorter terminal, but it is longer the original terminal, the shorter are those provided for the purpose of line inspection.

【0006】 [0006]

【発明が解決しようとする課題】前述のように、製造工程において、どうしても静電気放電が、絶縁性基板(1)の角部に発生しやすく、特に上または下に設けられたゲート端子群の一番左または右側のゲート端子、右または左に設けられたドレイン端子群の一番上または下側のドレイン端子に発生しやすい。 As described above [0006], in the manufacturing process, is absolutely electrostatic discharge, the corner portions likely to occur in the insulating substrate (1), one in particular in or on a gate terminal group provided below Ban left or right side of the gate terminal tends to occur to the drain terminal of the top or bottom side of the right or the drain terminal group provided on the left. 前述したようにダミー画素で保護できればよいが、このダミー画素だけでは保護できず、本来の画素が破壊されたり、画素内のTF It is sufficient protection in the dummy pixel as described above, but can not this protection only dummy pixel, or the original pixel is destroyed, TF in the pixel
Tが破壊しないまでも、スレッショルド電圧V THがずれたりして、ライン欠陥を発生する問題があった。 T even does not destroy, and or shift the threshold voltage V TH, there has been a problem that generates a line defect.

【0007】 [0007]

【課題を解決するための手段】本発明は前述の課題に鑑みて成され、第1に透明な絶縁性基板の角部に接した一番外側のアドレス端子とデータ端子との間に、前記スイッチング素子の一構成である絶縁膜を誘電体層としたサージ吸収用のコンデンサを設けることで解決するものである。 The present invention SUMMARY OF] is made in view of the foregoing problems, between the outermost address terminals and data terminals in contact with the corner portions of the transparent insulating substrate to the first, the an insulating film which is one configuration of a switching device solves by providing a capacitor for surge absorption and dielectric layer.

【0008】第2に、ゲートラインと電気的に接続されたゲート端子群の外側に、このゲート端子と同一工程で成る第1の端子を設け、ドレインラインと電気的に接続されたドレイン端子群の外側に、このドレイン端子と同一工程で成る第2の端子を設け、前記第1の端子は、前記ゲートラインと同一工程で成るラインと一体で容量の下層電極とし、前記第2の端子は、前記ドレインラインと同一工程で成るラインと一体で容量の上層電極とし、 [0008] Second, the outside of the gate line electrically connected to a gate terminal group, a first terminal made of the gate terminal and the same process is provided, the drain line and electrically connected to the drain terminals on the outside of the second terminal made of the drain terminal and the same process is provided, wherein the first terminal, the and the line integral formed of gate lines in the same step as the lower electrode of the capacitor, the second terminal , the upper electrode of the capacitor in the line integral made in the drain line and the same process,
この上層電極と下層電極で成る容量でサージを吸収することで解決するものである。 It solves by absorbing a surge in volume made in this upper electrode and the lower electrode.

【0009】 [0009]

【作用】スイッチング素子、例えばTFTやMIMは、 [Action] switching element, for example TFT and MIM is,
構成として絶縁膜が設けてある。 Insulating a structure layer is provided. a−Siやp−Siを使った逆スタガー型のトランジスターでは、ゲート絶縁膜、p−Siを使ったスタガー型のトランジスターでは、ゲート電極とソース電極の間に設けられた絶縁膜をコンデンサの誘電体層として構成とし、角部に接した一番外側のアドレス端子とデータ端子の間にコンデンサを設けることができる。 The transistor of inverted staggered using a-Si or p-Si, the gate insulating film, with transistors of stagger type using p-Si is an insulating film provided between the gate electrode and the source electrode of the capacitor dielectric a structure as the body layer may be provided a capacitor between the most contact with the corner portion outward of the address terminals and data terminals. 従って一番静電気放電し易い角部に、コンデンサを設けることで、画素領域にこの静電気を流すことなく、このコンデンサを介して吸収できる。 Therefore the most electrostatic discharge is easily corners, by providing the capacitor, without flowing the static electricity in the pixel region, it can be absorbed through the capacitor.
従ってライン欠陥を防止できる。 Thus the line defects can be prevented.

【0010】第2に逆スタガー型のTFTは、ゲート電極と半導体層の間にゲート絶縁膜を設けてある。 [0010] the second reversed stagger type TFT is provided with a gate insulating film between the gate electrode and the semiconductor layer. 従ってゲート絶縁膜の下層に設けてあるゲート電極またはゲートラインと同一工程で、静電気吸収用のコンデンサの下層電極が設けられ、ゲート絶縁膜の上層に設けられるドレイン電極またはドレインラインと同一工程で、前記コンデンサの上層電極が設けられる。 Thus the gate electrode or the gate lines and the same process is provided below the gate insulating film, the lower electrode of the capacitor for static absorption is provided, the drain electrode or the drain line and the same process is provided on an upper layer of the gate insulating film, upper electrode of the capacitor is provided. この上および下層の電極を、ドレインラインおよびゲートラインと電気的に絶縁し、上および下層の電極を角部の一番外側の端子(例えば図4の左側辺の一番上のドレイン端子および上側辺の一番左側のゲート端子)と電気的に接続すれば、 The upper and lower electrodes, the drain lines and gate lines and electrically insulated, the top of the drain terminal and the upper left side of the upper and outermost terminals of the corners of the lower electrode (e.g., FIG. 4 if electrically connected to the leftmost gate terminal) of the sides,
一番放電しやすい角部に静電気吸収用のコンデンサを設けることができる。 It can be provided a capacitor for static absorption in most discharge easily corners. 従って一番静電気放電し易い角部に、コンデンサを設けることで、画素領域にこの静電気を流すことなく、このコンデンサを介して吸収できる。 Therefore the most electrostatic discharge is easily corners, by providing the capacitor, without flowing the static electricity in the pixel region, it can be absorbed through the capacitor.
従ってライン欠陥を防止できる。 Thus the line defects can be prevented.

【0011】 [0011]

【実施例】以下に本発明の実施例を説明する。 The embodiment of the present invention PREFERRED EMBODIMENTS Hereinafter will be described. 本発明は、例えばアクティブマトリックス型液晶表示装置に有効である。 The present invention is, for example, effective in an active matrix type liquid crystal display device. 理由は、TFTでもMIMでも一構成として絶縁層があり、この絶縁層の下層および上層に電極材料が設けてあるので、この工程を利用すれば工程数を増加することなく静電気吸収用のコンデンサを設けることができる。 Reason, there is an insulating layer as MIM any one configuration even TFT, the electrode material in the lower layer and upper layer of the insulating layer is provided, a capacitor for static absorption without increasing the number of steps by utilizing this process it can be provided. 当然単純マトリックス型の液晶表示装置でも可能であるが、この場合アクティブマトリックス型と比べて構成が少ないため工程を増加すれば可能である。 Although it is possible in course simple matrix type liquid crystal display device, it is possible by this increase process for small construction as compared with an active matrix type. 基本的には、一方の基板には、平行な複数本の第1ライン郡があり、他方の基板には前記第1ラインと交差する平行な複数本の第2ライン郡があるだけである。 Basically, the one substrate, there is a first line gun parallel plural, but only the other substrate has a second line County plurality of parallel intersecting the first line. 従ってどちらの基板に設けてもよいが、ライン郡をコンデンサの上層または下層電極とすると残りの構成のために工程を増加する必要がある。 Thus it may be provided on either the substrate, but it is necessary to increase the process for the rest of the configuration when the line gun and upper or lower electrode of the capacitor.

【0012】以上、どちらにおいても図5のような概略構成を有することになる。 [0012] above, it will have the general configuration shown in Figure 5 in both. 以下詳細なa−Siを使用した逆スタガー型トランジスタを説明する前に、簡単にp Before describing the reverse stagger-type transistor using a detailed a-Si hereinafter, simply p
−Siのスタガー型トランジスタおよびMIMを採用した液晶表示装置で説明してゆく。 Slide into described liquid crystal display device employing a staggered transistors and MIM of -Si. 一般にp−Siを採用したスタガー型トランジスタは、図6に示すように、透明な絶縁性基板(10)に半導体層となるp−Si(1 Generally staggered transistor employing the p-Si, as shown in FIG. 6, a semiconductor layer on a transparent insulating substrate (10) p-Si (1
1)が設けられ、この上には第1の絶縁膜(12)が覆われている。 1) is provided, a first insulating film on the can (12) is covered. この上にはp−Siで成るゲート(13) Gates on the composed of p-Si (13)
が設けられ、ゲートを覆うように第2の絶縁膜(14) Is provided, the second insulating film to cover the gate (14)
が設けられている。 It is provided. 前記第2の絶縁膜は、ソース及びドレイン領域に対応する領域にコンタクトホールが設けられ、表示電極(15)と電気的に接続されたソース電極(16)およびドレイン電極(17)が設けられている。 The second insulating film, a contact hole is provided in a region corresponding to the source and drain regions, the display electrodes (15) and the source electrode (16) which is electrically connected and the drain electrode (17) is provided there. ここで下層電極は、ゲート電極と同一工程で、図5 Here the lower electrode, the gate electrode and the same step, FIG. 5
の角部に設けられ、第2の絶縁膜をコンデンサの誘電体層として設け、上層にはソースまたはドレイン電極と同一工程で設けられた上層電極が前記角部に設けられる。 It provided the corner, providing a second insulating film as a dielectric layer of the capacitor, the upper electrode provided on the source or drain electrode and the same process is provided in the corner portion in the upper layer.

【0013】次にMIM構造の代表例を図7を使って説明する。 [0013] Next, representative examples of the MIM structure will be described with reference to FIG. 透明な絶縁性基板(20)の上には、Ta電極(21)および透明電極材料より成る表示電極(22) On top of the transparent insulating substrate (20), Ta electrode (21) and made of a transparent electrode material display electrodes (22)
が設けられている。 It is provided. Ta電極(21)の表面には、例えば陽極酸化により形成されたTa 23より成る絶縁膜(23)が設けられ、この上には例えばCr電極(2 On the surface of the Ta electrode (21), for example, an insulating film made of Ta 2 O 3 formed (23) is provided by anodic oxidation, are on the example Cr electrode (2
4)が表示電極(22)まで延在されている。 4) is extended displayed to the electrode (22). 従ってコンデンサの下層電極は、Ta電極(21)と同一工程で達成でき、絶縁膜(23)を介してCr電極(24)が上層電極として達成できる。 Thus the lower electrode of the capacitor may be accomplished in the same step as the Ta electrode (21), Cr electrode through the insulating film (23) (24) can be achieved as an upper electrode. 従って工程の増加もなく前記角部に静電気吸収用のコンデンサが形成できる。 Thus forming a capacitor for static absorption in the corner without increasing the steps.

【0014】続いて、逆スタガー型のa−Siトランジスタを採用した液晶表示装置を図8を参照しながら具体的に説明してゆく。 [0014] Then, it slides into specifically described with reference to FIG. 8 of the liquid crystal display device adopting an a-Si transistor in inverse stagger type. まず、透明な絶縁性基板(30)上に形成されたゲート(31)、およびこのゲート(3 First, formed on a transparent insulating substrate (30) a gate (31), and the gate (3
1)と一体で形成された複数本のゲートライン(32) 1) and a plurality of gate lines formed integrally (32)
と、このゲートライン(32)と離間して形成された補助容量電極(33)、およびこの補助容量電極と一体で形成された補助容量ライン(34)と、実質的に前記絶縁性基板(30)の全面に形成されたゲート絶縁膜(3 When the auxiliary capacitor electrode (33) formed apart from the gate line (32), and this auxiliary capacitance electrode and the auxiliary capacitance line formed integrally (34), substantially the insulating substrate (30 the entire surface is formed a gate insulating film) (3
5)がある。 5) there is. 特に補助容量は、図5に於ては省略してある。 Particularly auxiliary capacitance are omitted in At a FIG.

【0015】透明な絶縁性基板(30)は、例えばガラスより成る。 [0015] a transparent insulating substrate (30), for example made of glass. このガラス基板(30)上には、図5のように、ゲート(31)と一体のゲートライン(32)が上下に平行に延在されており、ゲート(31)は、ゲートライン(32)より突出しても、ゲートライン(3 On this glass substrate (30), as in FIG. 5, the gate (31) and integral with the gate lines (32) are extended in parallel to the upper and lower, the gate (31), gate lines (32) even more projects, the gate line (3
2)の一部として形成されてもよい。 2) it may be formed as part. また補助容量電極(33)およびこの電極と一体で成る補助容量ライン(34)もゲートライン(32)と平行に延在されている。 And it is also parallel to extend the storage capacitor electrode (33) and the auxiliary capacitor lines consisting of the electrode and integrally (34) even if the gate line (32). またこの両電極は、例えばCrやAl材料、またT Also, this two electrodes, for example, Cr or Al material, also T
a,Ta−Mo,Cr−Cu等でも良い。 a, Ta-Mo, may be a Cr-Cu and the like. ここではゲートラインと補助容量ラインは、同一工程で形成されるので、ゲートライン(32)と補助容量ライン(34) Here the gate line and the auxiliary capacitance line is because it is formed in the same step, the gate line (32) and the auxiliary capacitance line (34)
は、例えば約1500ÅのCrより形成される。 It is formed of, for example, about 1500 Å Cr. またゲート(31)、ゲートライン(32)、補助容量電極(33)および補助容量ライン(34)を覆う第1のゲート絶縁膜(35)は、プラズマCVD法で形成された約3000ÅのSiNx膜である。 The gate (31), a gate line (32), an auxiliary capacitor electrode (33) and the first gate insulating film covering the storage capacitor lines (34) (35), SiNx film of about 3000Å ​​was formed by a plasma CVD method it is. ここでは、SiNx Here, SiNx
膜の代りにSiO 2膜を使用しても良いし、この2つの膜を2層にしても良い。 It instead of the film may be used an SiO 2 film, the two films may be two layers. またSiNx膜やSiO 2膜を単独で使う場合、成膜工程を2工程に分け、2層構造としても良い。 Also when using SiNx film or SiO 2 film alone, divided deposition step 2 step may be a two-layer structure. 特に2層構造の時は、上層を後述の表示電極上へ延在させている。 Especially when the two-layer structure, thereby extending the upper to the display electrodes to be described later.

【0016】次に、ITOより成る表示電極(36)が設けられ、ゲート(31)を一構成とするTFTの活性領域に、順次積層されたノンドープの第1の非単結晶シリコン層(37)、半導体保護膜(38)、およびN + [0016] Next, the display electrode made of ITO (36) is provided, the gate (31) in the active region of the TFT to one configuration, sequentially first non-single-crystal silicon layer of the laminated non-doped (37) , semiconductor protective film (38), and N +
型にドープされた第2の非単結晶シリコン層(39) The second non-single-crystal silicon layer doped with the mold (39)
と、このソース領域に対応する第2の非単結晶シリコン層(39)および表示電極(36)と電気的に接続するソース電極(40)と、前記ドレイン領域に対応する第2の非単結晶シリコン層(39)と電気的に接続したドレイン電極(41)と一体で延在されたドレインライン(42)がある。 When, a source electrode electrically connected to the second non-single-crystal silicon layer (39) and display electrodes corresponding to the source region (36) (40), a second non-single-crystal corresponding to the drain region silicon layer (39) and there is the extended drain line (42) integrally and electrically connected to the drain electrode (41).

【0017】TFTに対応する第1のゲート絶縁膜(3 [0017] The first gate insulating film corresponding to the TFT (3
5)上には、ノンドープのアモルファス・シリコン活性層(a−Si層)(37)およびN +型のアモルファス・シリコンコンタクト層(N + a−Si層)(39)が積層され、チャンネルに対応するa−Si層(37)とN + a−Si層(39)との間には、SiNxより成る半導体保護膜(38)が設けられている。 5) on the non-doped amorphous silicon active layer (a-Si layer) (37) and the N + -type amorphous silicon contact layer (N + a-Si layer) (39) is laminated, corresponding to the channel between the a-Si layer (37) N + a-Si layer (39) of a semiconductor protective film (38) is provided consisting of SiNx. ドレイン電極(41)は、ドレインラインと一体で、ソース電極(4 A drain electrode (41) is a drain line integral, the source electrode (4
0)は、表示電極(36)とコンタクトし、両者とも同一材料で形成されている。 0) is to contact the display electrodes (36) are formed of the same material both. ここでは例えば、MO,Al Here, for example, MO, Al
が積層されている。 There has been laminated. また表示電極(36)の上にゲート絶縁膜が延在されている場合は、コンタクトホールが形成され、これを介して接続されている。 In the case where the gate insulating film is extended over the display electrode (36), a contact hole is formed, and is connected via this.

【0018】以下は図示していないが上層には、パシベーション膜が設けられたり(省略してもよい。)して、 [0018] The following are not shown but the upper layer, or passivation film is provided (may be omitted.) To,
例えばポリイミド等から成る配向膜が設けられている。 For example alignment layer made of polyimide or the like is provided.
一方、ガラス基板(30)と対を成す対向ガラス基板が設けられ、この対向ガラス基板には、TFTと対応する位置に遮光膜が設けられ、対向電極が設けられる。 On the other hand, the counter glass substrate is provided that forms the glass substrate (30) a pair, this counter glass substrate, the position light shielding film is provided corresponding to the TFT, the counter electrode is provided. 更には、前述の配向膜が設けられる。 Furthermore, the alignment layer described above is provided.

【0019】更には、この一対のガラス基板間にスペーサが設けられ、周辺を封着材で封着し、注入孔より液晶が注入されて本装置が得られる。 [0019] Furthermore, the spacer is provided between the pair of glass substrates, and sealed to the peripheral in the sealing material, liquid crystal from the injection holes are injected the apparatus is obtained. ここでは半導体層としてa−Siを用いたが、代わりにp−Siを用いてもよい。 It is used here to a-Si as a semiconductor layer may use a p-Si instead. 本発明の特徴とする所は、図5に示すように、透明な絶縁性基板(30)の角部にコンデンサを設けた点にある。 Where the features of the present invention, as shown in FIG. 5, lies in having a capacitor at the corners of the transparent insulating substrate (30). この具体的構造を示したもの(左上の角部を拡大したもの)が図1である。 Illustrates this specific structure (an enlarged view of the upper left corner) is Fig. 図1の右下に一点鎖線示した領域が、表示領域である。 Region illustrated dashed line in the lower right of FIG. 1, a display area.

【0020】この表示領域から上方に延在されているラインがゲートライン(32)であり、このライン(3 [0020] It is this that the display area is extended upward line gate lines (32), the line (3
2)とゲート端子(50)が電気的に接続されている。 2) the gate terminal (50) are electrically connected.
ゲートラインは、図8からも判るように、ゲート絶縁膜(35)の下層に設けてあるので、例えば図1に示した×印に上層へ抜けるスルーホールを設ける必要がある。 Gate lines, as can be seen from FIG. 8, so is provided in the lower layer of the gate insulating film (35), for example, it is necessary to provide a through-hole passing the upper layer to the × mark shown in FIG.
この断面を示したものが図3であり、ゲート端子(5 It shows this cross-section is 3, the gate terminal (5
0)はゲート絶縁膜(35)上に設けてある。 0) is provided on the gate insulating film (35). また一番左のゲート端子の隣に設けられた第1の端子(51) The first terminal provided next to the leftmost gate terminal (51)
は、前記ゲート端子と同様の構成で、第1の端子とゲート端子、ゲートライン(32)と第1のライン(52) It is the same configuration as the gate terminal, a first terminal and a gate terminal, the gate line (32) and the first line (52)
はそれぞれ同一の工程で形成されている。 They are respectively formed in the same step. また第1のライン(52)は、非表示領域(端子やラインが設けられていない角部)でサージ吸収用のコンデンサの下層電極(53)となる。 The first line (52) is a lower electrode of the capacitor for surge absorption in the non-display area (corner where the terminals and lines are not provided) (53).

【0021】また表示領域から左方に延在されているラインがドレインライン(42)であり、このライン(4 [0021] a line drain line that extends to the left from the display area (42), this line (4
2)とドレイン端子(54)が電気的に接続されている。 2) a drain terminal (54) are electrically connected. ドレインラインは、図8からも判るように、ゲート絶縁膜(35)の上層にあるので、図1に示した×印のスルーホールは不要である。 Drain lines, as can be seen from FIG. 8, since the upper layer of the gate insulating film (35), × mark through holes shown in FIG. 1 is not required. この断面を示したものが図2であり、ドレイン端子(54)はゲート絶縁膜(3 Shows this cross-section is 2, the drain terminal (54) is a gate insulating film (3
5)上に設けてある。 5) is provided on. また一番上のゲート端子の隣に設けられた第2の端子(55)は、前記ドレイン端子と同様の構成で、第2の端子とドレイン端子、ドレインライン(42)と第2のライン(56)はそれぞれ同一の工程で形成されている。 The second terminal provided next to the top of the gate terminal (55), the same configuration as the drain terminal, a second terminal and a drain terminal, the drain line (42) and a second line ( 56) are respectively formed in the same step. また第2のライン(56)は、非表示領域(端子やラインが設けられていない角部)でサージ吸収用のコンデンサの上層電極(57)となる。 The second line (56) is a top electrode of the capacitor for surge absorption in the non-display area (corner where the terminals and lines are not provided) (57).

【0022】図1に示すコンデンサは、ゲートラインと同一工程で形成された下層電極、ゲート絶縁膜およびドレインラインと同一工程で形成された上層電極でなる。 The capacitor shown in FIG. 1, the lower electrode is formed by the gate lines and the same step, the upper layer electrode formed in the gate insulating film and the drain line and the same step.
また静電気放電しやすい角部、特にゲートラインと電気的に接続されたゲート端子群の左外側に、ドレインラインと電気的に接続されたドレイン端子群の上側に、第1 The electrostatic discharge tends corners, particularly in the left outer side of the gate lines and electrically connected to the gate terminals, the upper drain line and electrically connected to the drain terminals, the first
および第2の端子が設けられているため、この2つの端子(51)、(55)を介したコンデンサを介して、静電気が一番流れやすい。 And since the second terminals are provided, the two terminals (51), (55) via a capacitor through, easily flows electrostatic best. 従って画素領域のTFTに静電気が流れ込まずV THの変化によるライン欠陥の発生を防止できる。 Thus the occurrence of a line defect due to a change in V TH not flow static electricity can be prevented in the TFT of the pixel region.

【0023】またこのコンデンサは、端子ブロック毎、 [0023] This capacitor, each terminal block,
つまりゲート端子群が2つ或る場合は、この間に設けてもよいし、ドレイン端子群が2つあればこの間に設けてもよい。 That is, when the gate terminal group are two certain instances, may be provided during this time, the drain terminal groups may be provided during this time if two.

【0024】 [0024]

【発明の効果】以上の説明からも明らかなとおり、第1 As it is clear from the foregoing description, the first
に特にアクティブマトリックス型の液晶表示装置では、 In the liquid crystal display device, especially an active matrix type, the
スイッチング素子は、絶縁層を介して上層および下層に電極が形成されているので、これらを活用して絶縁性基板の角部にコンデンサを設けることができる。 Switching element, the electrode on the upper layer and the lower layer through an insulating layer is formed, it is possible to utilize these provide a capacitor at the corners of the insulating substrate. また角部の一番放電しやすい部分、つまり角部の端子が形成されていないスペース領域と接した領域に、このコンデンサの上層および下層電極と電気的に接続された端子が設けてあるので、大きな確率で静電気放電によるサージを吸収できる。 The most discharge tends portion of the corner portion, i.e. in the region in contact with the space region in which terminals of the corner portion is not formed, since the upper and lower electrodes that are electrically connected to the terminals of the capacitor is provided, It can absorb the surge caused by static electricity discharge a large probability.

【0025】第2にa−Siまたはp−Siを用いた逆スタガー型トランジスタを用いた液晶表示装置においても、前述した第1の効果と同様に角部にコンデンサが設けられるため、静電気放電を効率よく吸収できる。 [0025] Since in the liquid crystal display device using an inverted staggered type transistor using an a-Si or p-Si in the second capacitor is provided in the corner portion as in the first effect described above, the electrostatic discharge It can be efficiently absorbed. また下層電極は、ゲートラインと同一工程、上層電極は、ドレインラインと同一工程および誘電体層はゲート絶縁膜と同一工程で形成できるので、何ら工程を付加することなく実現できる。 The lower electrode, the gate line and the same step, the upper electrode, the drain line and the same step and the dielectric layer can be formed in the gate insulating film and the same process can be realized without adding any steps.

【0026】またこのコンデンサは、表示領域以外、特に端子が形成されていないスペース領域に形成できるので、表示領域を狭くしたりすることがなく達成できる。 [0026] The capacitor other than the display area, in particular can be formed in the space area not terminals are formed, can be achieved without or narrowing the display area.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の液晶表示装置の角部を示す平面図である。 1 is a plan view showing a corner of the liquid crystal display device of the present invention.

【図2】図1の第2のラインに沿った断面図である。 2 is a cross-sectional view taken along a second line of FIG.

【図3】図1の第1のラインに沿った断面図である。 3 is a sectional view taken along a first line of FIG.

【図4】従来の液晶表示装置の概略平面図である。 4 is a schematic plan view of a conventional liquid crystal display device.

【図5】本発明の液晶表示装置の概略平面図である。 5 is a schematic plan view of a liquid crystal display device of the present invention.

【図6】スタガー型のp−SiTFTの断面図である。 6 is a cross-sectional view of a p-SiTFT in staggered.

【図7】MIMの断面図である。 FIG. 7 is a cross-sectional view of the MIM.

【図8】逆スタガー型のa−SiTFTの断面図である。 8 is a cross-sectional view of a-SiTFT reverse stagger type.

【符号の説明】 DESCRIPTION OF SYMBOLS

(30) 透明な絶縁性基板 (31) ゲート (32) ゲートライン (36) 表示電極 (37) 第1の非単結晶シリコン膜 (39) 第2の非単結晶シリコン膜 (40) ソース電極 (41) ドレイン電極 (42) ドレインライン (51) 第1の端子 (52) 第1のライン (55) 第2の端子 (56) 第2のライン (30) a transparent insulating substrate (31) a gate (32) gate lines (36) display electrodes (37) the first non-single-crystal silicon film (39) a second non-single-crystal silicon film (40) a source electrode ( 41) a drain electrode (42) the drain line (51) first terminal (52) the first line (55) second terminal (56) a second line

Claims (2)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 透明な絶縁性基板の一側辺に設けられたアドレス端子群と、この一側辺と角部を共通にした他側辺に設けられたデータ端子群と、このアドレス端子およびデータ端子と電気的に接続されるスイッチング素子と、このスイッチング素子と電気的に接続された表示電極とを有する液晶表示装置に於て、 前記角部に接した一番外側のアドレス端子とデータ端子との間には、前記スイッチング素子の一構成である絶縁膜を誘電体層としたサージ吸収用のコンデンサが設けられることを特徴とした液晶表示装置。 And 1. A clear address terminals provided on one side of the insulating substrate, and a data terminal group provided on the other side that the one side and the corner portion in the common, the address terminal and a switching element connected data terminals and electrically, a liquid crystal display device at a, outermost address terminals and data terminals in contact with the corner portion and a switching element electrically connected to the display electrode the liquid crystal display device between, which is characterized in that the capacitor for surge absorption and dielectric layer insulating film which is an arrangement of the switching elements are provided with.
  2. 【請求項2】 透明な絶縁性基板上に形成されたゲートと一体のゲートラインと、このゲートラインを含む前記基板全面に形成されたゲート絶縁膜と、前記ゲートを一構成とするTFTの半導体領域およびコンタクト領域となるノンドープの第1の非単結晶シリコン膜および高濃度にドープされたN +型の第2の非単結晶シリコン膜と、このTFTの近傍に形成された透明電極材料より成る表示電極と、前記TFTのソースに対応する前記第2 2. A transparent insulating formed gate integrated on a substrate a gate line, and the entire surface of the substrate to the formed gate insulating film including the gate line, a semiconductor of a TFT according to one configuration of the gate a second non-single-crystal silicon film in the region and the first non-single-crystal silicon film and heavily doped N + type doped to be the contact region, made of a transparent electrode material formed in the vicinity of the TFT a display electrode, the second corresponding to the source of the TFT
    の非単結晶シリコン膜と前記表示電極とを電気的に接続するソース電極と、前記TFTのドレインに対応する前記第2の非単結晶シリコン膜から延在されるドレイン電極およびこれと一体のドレインラインとを少なくとも有する液晶表示装置に於て、 前記ゲートラインと電気的に接続されたゲート端子群の外側には、このゲート端子と同一工程で成る第1の端子が設けられ、前記ドレインラインと電気的に接続されたドレイン端子群の外側には、このドレイン端子と同一工程で成る第2の端子が設けられ、前記第1の端子は、前記ゲートラインと同一工程で成るラインと一体で容量の下層電極となり、前記第2の端子は、前記ドレインラインと同一工程で成るラインと一体で容量の上層電極となり、この上層電極と下層電極で成る容量でサー Non-single crystal silicon film and said display electrodes and source electrodes for electrically connecting said second and drain electrode is extended from the non-single crystal silicon film of this integral drain corresponding to the drain of the TFT of at a liquid crystal display device having a line at least on the outside of the gate line electrically connected to a gate terminal group, the first terminal is provided consisting of the gate terminal and the same process, and the drain line outside the drain electrically coupled terminals, the second terminal is provided consisting of the drain terminal and the same step, the first terminal capacity line integral made by the gate lines and the same process of becomes lower electrode, said second terminal, said become upper electrode of the drain lines and capacity lines integrally made in one step, Sir a volume consisting of the upper electrode and the lower electrode ジを吸収することを特徴とした液晶表示装置。 The liquid crystal display device, characterized in that to absorb the di.
JP10771292A 1992-04-27 1992-04-27 The liquid crystal display device Expired - Lifetime JP3054491B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10771292A JP3054491B2 (en) 1992-04-27 1992-04-27 The liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10771292A JP3054491B2 (en) 1992-04-27 1992-04-27 The liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH05303115A JPH05303115A (en) 1993-11-16
JP3054491B2 true JP3054491B2 (en) 2000-06-19

Family

ID=14466037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10771292A Expired - Lifetime JP3054491B2 (en) 1992-04-27 1992-04-27 The liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3054491B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179483B2 (en) 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 The method for manufacturing a display device
US20010043175A1 (en) 1996-10-22 2001-11-22 Masahiro Yasukawa Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
JP5043072B2 (en) * 1997-10-14 2012-10-10 三星電子株式会社Samsung Electronics Co.,Ltd. Substrate for liquid crystal display device, liquid crystal display device and method for manufacturing the same
JP2001053283A (en) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JP4410912B2 (en) 2000-06-07 2010-02-10 Nec液晶テクノロジー株式会社 Electrostatic protection circuit
JP4739868B2 (en) * 2005-08-31 2011-08-03 オプトレックス株式会社 Display panel
JP5084898B2 (en) * 2010-11-29 2012-11-28 株式会社半導体エネルギー研究所 Manufacturing method of TFT substrate
JP5228126B2 (en) * 2012-04-23 2013-07-03 株式会社半導体エネルギー研究所 Manufacturing method of TFT substrate
JP2015173266A (en) * 2015-03-25 2015-10-01 株式会社半導体エネルギー研究所 semiconductor device

Also Published As

Publication number Publication date
JPH05303115A (en) 1993-11-16

Similar Documents

Publication Publication Date Title
KR100408793B1 (en) Active matrix type display device
US5982460A (en) Electro-optical display
KR0139346B1 (en) Manufacturing method of tft lcd
CN1145838C (en) Active matrix substrate, electro-optic convertion device, method of manufacturing active matrix substrate, and electric device
CN100460965C (en) Liquid crystal display device with colour filter array substrate and producing method thereof
KR0156766B1 (en) Thin film transistor and display device using the same
US20010046027A1 (en) Liquid crystal display having stripe-shaped common electrodes formed above plate-shaped pixel electrodes
JP3307181B2 (en) Transmission-type display device
US5459595A (en) Active matrix liquid crystal display
US7211827B2 (en) Thin film transistor array panel and liquid crystal display including the panel
JP4612539B2 (en) The liquid crystal display device and manufacturing method thereof
US5504348A (en) Thin-film transistor array and liquid crystal display device using the thin-film transistor array
JP2720862B2 (en) A thin film transistor and the thin film transistor array
US7355206B2 (en) Thin film transistor array panel and manufacturing method thereof
JP3658849B2 (en) The liquid crystal display device and a manufacturing method thereof
JP2924506B2 (en) Pixel structure of an active matrix type liquid crystal display device
CN1185530C (en) Film semiconductor device and liquid crystal display unit and manufacture thereof
US5659375A (en) Active matrix LCD device having two equal coupling capacitances
JP2963529B2 (en) Active matrix display device
EP0668526B1 (en) A liquid crystal display device
US6268895B1 (en) Liquid crystal display device having light shield in periphery of display
JP4527615B2 (en) Thin film transistor array substrate and a fabrication method thereof
US7259820B2 (en) Active matrix type liquid crystal display device and method of manufacturing the same
JP4402197B2 (en) Active matrix display device
JP3401589B2 (en) Tft array substrate and a liquid crystal display device