JP3053809B1 - Linear amplifier circuit - Google Patents

Linear amplifier circuit

Info

Publication number
JP3053809B1
JP3053809B1 JP11062974A JP6297499A JP3053809B1 JP 3053809 B1 JP3053809 B1 JP 3053809B1 JP 11062974 A JP11062974 A JP 11062974A JP 6297499 A JP6297499 A JP 6297499A JP 3053809 B1 JP3053809 B1 JP 3053809B1
Authority
JP
Japan
Prior art keywords
transistor
input signal
current
level shift
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11062974A
Other languages
Japanese (ja)
Other versions
JP2000261262A (en
Inventor
圭一 北村
Original Assignee
株式会社ワイ・アール・ピー高機能移動体通信研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ワイ・アール・ピー高機能移動体通信研究所 filed Critical 株式会社ワイ・アール・ピー高機能移動体通信研究所
Priority to JP11062974A priority Critical patent/JP3053809B1/en
Application granted granted Critical
Publication of JP3053809B1 publication Critical patent/JP3053809B1/en
Publication of JP2000261262A publication Critical patent/JP2000261262A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

【要約】 【課題】 広範囲な入力信号電圧で線形化できると共
に、任意の利得とできるようにする。 【解決手段】 正電流供給用Ｎ型電界効果トランジスタ
１１および負電流供給用Ｎ型電界効果トランジスタ１２
により構成される第１のプッシュプル回路と、正補償電
流供給用Ｎ型電界効果トランジスタ１７および負補償電
流供給用Ｎ型電界効果トランジスタ１８により構成され
る第２のプッシュプル回路より負荷回路１０に負荷電流
ＩLを供給する。第１のプッシュプル回路で供給される
非線形の電流が、第２のプッシュプル回路で供給される
補償電流により線形化される。第１のレベルシフト回路
３０のレベルシフト量と第２のレベルシフト回路３１の
レベルシフト量とを、互いに絶対値が略等しく正負の極
性が反転する量ずつ可変することにより、利得を調整す
ることができる。An object of the present invention is to enable linearization with a wide range of input signal voltages and an arbitrary gain. An N-type field effect transistor for supplying a positive current and an N-type field effect transistor for supplying a negative current are provided.
And a second push-pull circuit composed of an N-type field effect transistor 17 for supplying a positive compensation current and an N-type field effect transistor 18 for supplying a negative compensation current to the load circuit 10. It supplies a load current I L. The non-linear current supplied by the first push-pull circuit is linearized by the compensation current supplied by the second push-pull circuit. Adjusting the gain by varying the level shift amount of the first level shift circuit 30 and the level shift amount of the second level shift circuit 31 by an amount that has substantially the same absolute value as each other and inverts the positive and negative polarities. Can be.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、汎用の増幅回路に
係り、特に大出力かつ高線形増幅が要求される音声や無
線通信用の電力増幅器における出力段の増幅回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a general-purpose amplifier circuit, and more particularly to an amplifier circuit at an output stage in a power amplifier for voice or wireless communication requiring high output and high linear amplification.

【０００２】[0002]

【従来の技術】無線通信用の電力増幅器には隣接するチ
ャネルに妨害を与えないために高い線形性が求められ
る。また、業務用の無線システムでは通信エリアが広い
ため出力電力の大きい増幅器が必要となる。このような
背景の基で従来の電力増幅器の出力段として、特公平７
−２８１８５号公報、特公平７−１０１８２２号公報、
トランジスタ技術ＳＰＥＣＩＡＬ Ｎｏ．３２ 第１１
頁 図９等に開示されるようなプッシュプル増幅回路が
用いられていた。図５に従来のプッシュプル増幅回路の
基本構成を示すが、このプッシュプル増幅回路は、正電
流供給用Ｎ型電界効果トランジスタ１１のドレインが正
電源供給端子１０１に、ゲートが入力端子１０３に、ソ
ースが負電流供給用Ｎ型電界効果トランジスタ１２のド
レインに接続され、負電流供給用Ｎ型電界効果トランジ
スタ１２のドレインが正電流供給用Ｎ型電界効果トラン
ジスタ１１のソースに、ゲートがレベルシフト回路１４
の出力端子に、ソースが負電源供給端子１０２に接続さ
れている。さらに、正電流供給用Ｎ型電界効果トランジ
スタ１１のソースと負電流供給用Ｎ型電界効果トランジ
スタ１２のドレインの接続部と、接地端子２００間には
負荷回路１０が接続され、入力端子１０３とレベルシフ
ト回路１４の入力端子間には増幅度１の反転増幅器１３
が接続されている。2. Description of the Related Art A power amplifier for wireless communication is required to have high linearity so as not to disturb adjacent channels. Further, in a commercial wireless system, an amplifier having a large output power is required because the communication area is wide. Against this background, the output stage of a conventional power amplifier has been
No. 28185, Japanese Patent Publication No. Hei 7-101822,
Transistor technology SPECIAL No. 32 eleventh
A push-pull amplifier circuit as disclosed in FIG. 9 and the like has been used. FIG. 5 shows a basic configuration of a conventional push-pull amplifier circuit. In this push-pull amplifier circuit, the drain of a positive current supply N-type field effect transistor 11 is connected to a positive power supply terminal 101, the gate is connected to an input terminal 103, and The source is connected to the drain of the negative current supply N-type field effect transistor 12, the drain of the negative current supply N-type field effect transistor 12 is the source of the positive current supply N-type field effect transistor 11, and the gate is a level shift circuit. 14
And the source is connected to the negative power supply terminal 102. Further, the load circuit 10 is connected between the connection between the source of the N-type field effect transistor 11 for supplying a positive current and the drain of the N-type field effect transistor 12 for supplying a negative current, and the ground terminal 200. Between the input terminals of the shift circuit 14, an inverting amplifier 13 having an amplification degree of 1
Is connected.

【０００３】図５に示すプッシュプル増幅器の動作を説
明すると、入力端子１０３より入力された電圧信号は負
荷回路１０に正電流を供給する正電流供給用Ｎ型電界効
果トランジスタ１１のゲートに印加されると共に、増幅
度１の反転増幅器１３に入力されて正負の極性が反転さ
れた電圧信号とされる。正電流供給用Ｎ型電界効果トラ
ンジスタ１１は、印加された電圧信号が正電圧領域にお
いて能動状態となり、電圧信号をその値に応じたドレイ
ン電流に変換して、正電流供給用Ｎ型電界効果トランジ
スタ１１のソースに接続された負荷回路１０に供給す
る。The operation of the push-pull amplifier shown in FIG. 5 will be described. A voltage signal inputted from an input terminal 103 is applied to the gate of a positive current supply N-type field effect transistor 11 for supplying a positive current to a load circuit 10. At the same time, the voltage signal is input to the inverting amplifier 13 having an amplification degree of 1 and is converted into a voltage signal having positive and negative polarities inverted. The positive current supply N-type field effect transistor 11 is such that the applied voltage signal becomes active in a positive voltage region, converts the voltage signal into a drain current corresponding to the value, and outputs the positive current supply N-type field effect transistor. 11 to the load circuit 10 connected to the source.

【０００４】一方、負荷回路１０に負電流を供給する負
電流供給用Ｎ型電界効果トランジスタ１２のゲートに
は、増幅度１の反転増幅器１３により正負の極性が反転
された電圧信号が、レベルシフト回路１４にてレベルシ
フトされて印加される。このレベルシフト回路１４のレ
ベルシフト量が、負電流供給用Ｎ型電界効果トランジス
タ１２のソースの電位すなわち負電源供給端子１０２の
電圧までのレベルシフト量とされると、入力端子１０３
に入力された電圧信号の負電圧領域において能動状態と
なり、電圧信号をその値に応じたドレイン電流に変換し
て、そのドレインに接続された負荷回路１０に供給す
る。以上の動作より、入力端子１０３に入力される正お
よび負の電圧信号が、その電圧値に応じた電流として負
荷回路１０に供給されることが分かる。なお、図５にお
ける正電流供給用Ｎ型電界効果トランジスタ１１および
負電流供給用Ｎ型電界効果トランジスタ１２のしきい値
電圧は０〔Ｖ〕としている。On the other hand, a voltage signal whose positive and negative polarities are inverted by an inverting amplifier 13 having a gain of 1 is level-shifted to the gate of a negative current supplying N-type field effect transistor 12 for supplying a negative current to a load circuit 10. The signal is level-shifted by the circuit 14 and applied. If the level shift amount of the level shift circuit 14 is the level of the source potential of the negative current supply N-type field effect transistor 12, that is, the voltage of the negative power supply terminal 102, the input terminal 103
Becomes active in a negative voltage region of the voltage signal inputted to the load circuit 10, converts the voltage signal into a drain current corresponding to the value, and supplies the drain current to the load circuit 10 connected to the drain. From the above operation, it can be understood that the positive and negative voltage signals input to the input terminal 103 are supplied to the load circuit 10 as currents according to the voltage values. The threshold voltage of the positive current supply N-type field effect transistor 11 and the negative current supply N-type field effect transistor 12 in FIG. 5 is 0 [V].

【０００５】また、図６に従来のプッシュプル増幅回路
の他の基本構成を示すが、このプッシュプル増幅回路
は、正電流供給用Ｎ型電界効果トランジスタ１１のドレ
インが正電源供給端子１０１に、ゲートが入力端子１０
３に、ソースが負電流供給用Ｐ型電界効果トランジスタ
２４のソースに接続され、負電流供給用Ｐ型電界効果ト
ランジスタ２４のソースが正電流供給用Ｎ型電界効果ト
ランジスタ１１のソースに、ゲートがレベルシフト回路
１４の出力端子に、ドレインが負電源供給端子１０２に
接続されている。正電流供給用Ｎ型電界効果トランジス
タ１１のソースと負電流供給用Ｐ型電界効果トランジス
タ２４のソースとの接続部と、接地端子２００間には負
荷回路１０が接続されており、入力端子１０３はレベル
シフト回路１４の入力端子に接続されている。FIG. 6 shows another basic configuration of a conventional push-pull amplifier circuit. In this push-pull amplifier circuit, the drain of a positive current supply N-type field effect transistor 11 is connected to a positive power supply terminal 101. Gate is input terminal 10
3, the source is connected to the source of the negative current supply P-type field effect transistor 24, the source of the negative current supply P-type field effect transistor 24 is the source of the positive current supply N-type field effect transistor 11, and the gate is The output terminal of the level shift circuit 14 has a drain connected to the negative power supply terminal 102. The load circuit 10 is connected between a connection between the source of the N-type field effect transistor 11 for supplying a positive current and the source of the P-type field effect transistor 24 for supplying a negative current, and the ground terminal 200. It is connected to the input terminal of the level shift circuit 14.

【０００６】このような図６に示すプッシュプル増幅回
路は、図５に示すプッシュプル増幅回路における負電流
供給用Ｎ型電界効果トランジスタ１２を負電流供給用Ｐ
型電界効果トランジスタ２４に置換すると共に、増幅度
１の反転増幅器１３を削除した簡単な構成とされてい
る。この回路では、負電流供給用Ｐ型電界効果トランジ
スタ２４のソースを負荷回路１０に接続することによ
り、入力信号の負領域の電圧信号の電圧値に応じた負荷
電流を取り出している。In the push-pull amplifier circuit shown in FIG. 6, the N-type field effect transistor 12 for supplying a negative current in the push-pull amplifier circuit shown in FIG.
It has a simple configuration in which the transistor is replaced with a field effect transistor 24 and the inverting amplifier 13 having a gain of 1 is omitted. In this circuit, by connecting the source of the P-type field effect transistor 24 for supplying a negative current to the load circuit 10, a load current corresponding to the voltage value of the voltage signal in the negative region of the input signal is taken out.

【０００７】図５および図６における以上の動作は入力
電圧が０〔Ｖ〕時に負荷電流が０〔Ａ〕となるＢ級動作
としているが、入力電圧が０〔Ｖ〕時に電流を流すＡＢ
級やＡ級などの動作も可能である。この場合、一つの方
法として正電流供給用Ｎ型電界効果トランジスタ１１の
ゲートと入力端子１０３間に新たにレベルシフト回路を
挿入して、正電流供給用Ｎ型電界効果トランジスタ１１
のゲート電圧を調整し、負電流供給用Ｎ型電界効果トラ
ンジスタ１２あるいは負電流供給用Ｐ型電界効果トラン
ジスタ２４については、既存のレベルシフト回路１４の
レベルシフト量を変更することでゲート電圧を調整し、
所望のバイアス電流が流れるようにすればよい。The above operation in FIGS. 5 and 6 is a class B operation in which the load current becomes 0 [A] when the input voltage is 0 [V].
Operations such as class and class A are also possible. In this case, as one method, a level shift circuit is newly inserted between the gate of the N-type field effect transistor 11 for supplying a positive current and the input terminal 103, and the N-type field effect transistor 11 for supplying a positive current is supplied.
Of the negative current supply N-type field effect transistor 12 or the negative current supply P-type field effect transistor 24, the gate voltage is adjusted by changing the level shift amount of the existing level shift circuit 14. And
What is necessary is just to make it flow a desired bias current.

【０００８】[0008]

【発明が解決しようとする課題】図５および図６に示し
た従来回路の動作を線形性の観点より詳細に述べる。な
お、図６に示すプッシュプル増幅回路の動作は図５に示
すプッシュプル増幅回路の動作に等価なため図５を用い
て説明することとする。正電流供給用Ｎ型電界効果トラ
ンジスタ１１および負電流供給用Ｎ型電界効果トランジ
スタ１２の相互コンダクタンス係数をＫ、しきい値電圧
（スレシホールド電圧）をVth、正電流供給用Ｎ型電界
効果トランジスタ１１および負電流供給用Ｎ型電界効果
トランジスタ１２のゲート・ソース間電圧をそれぞれVg
sa、Vgsbとすると、正電流供給用Ｎ型電界効果トランジ
スタ１１に流れるドレイン電流Ia、および、負電流供給
用Ｎ型電界効果トランジスタ１２に流れるドレイン電流
Ibは次式で示される。 Ia＝Ｋ（Vgsa−Vth）2 但し Vgsa＞Vth （１） Ia＝０ 但し Vgsa≦Vth （２） Ib＝−Ｋ（Vgsb−Vth）2 但し Vgsb＞Vth （３） Ib＝０ 但し Vgsb≦Vth （４）The operation of the conventional circuit shown in FIGS. 5 and 6 will be described in detail from the viewpoint of linearity. The operation of the push-pull amplifier shown in FIG. 6 is equivalent to the operation of the push-pull amplifier shown in FIG. 5 and will be described with reference to FIG. The mutual conductance coefficient of the N-type field effect transistor 11 for supplying a positive current and the N-type field effect transistor 12 for supplying a negative current is K, the threshold voltage (threshold voltage) is Vth, and the N-type field effect transistor for supplying a positive current. 11 and the gate-source voltage of the N-type field effect transistor 12
Let sa and Vgsb be the drain current Ia flowing through the N-type field effect transistor 11 for supplying a positive current and the drain current flowing through the N-type field effect transistor 12 for supplying a negative current.
Ib is represented by the following equation. Ia = K (Vgsa-Vth) 2 where Vgsa> Vth (1) Ia = 0 but Vgsa ≤ Vth (2) Ib = -K (Vgsb-Vth) 2 where Vgsb> Vth (3) Ib = 0 but Vgsb ≤ Vth (4)

【０００９】ここで、ドレイン電流Iaとドレイン電流Ib
が流れる負荷回路１０において、ドレイン電流Ibの向き
はドレイン電流Iaの向きとは逆向きに流れるためマイナ
スの符号を付けている。入力端子１０３に入力される入
力信号電圧をVin、負荷回路１０の抵抗値をＲLとする
と、正電流供給用Ｎ型電界効果トランジスタ１１のゲー
ト・ソース間電圧Vgsaは、 Vgsa＝Vin−ＲL・Ia （５） で与えられる。また、同じく入力端子１０３に入力され
る入力信号電圧をVin、レベルシフト回路１４のレベル
シフト量をVd、負電源供給端子１０２の負電源電圧をVs
sとすると、負電流供給用Ｎ型電界効果トランジスタ１
２のゲート・ソース間電圧Vgsbは、 Vgsb＝−Vin＋Vd−Vss （６） で与えられる。Here, the drain current Ia and the drain current Ib
, The direction of the drain current Ib flows in the opposite direction to the direction of the drain current Ia, so that the sign of the minus is added. Assuming that the input signal voltage input to the input terminal 103 is Vin and the resistance value of the load circuit 10 is RL , the gate-source voltage Vgsa of the positive current supply N-type field effect transistor 11 is Vgsa = Vin− RL・ Ia is given by (5). The input signal voltage input to the input terminal 103 is Vin, the level shift amount of the level shift circuit 14 is Vd, and the negative power supply voltage of the negative power supply terminal 102 is Vs.
s, N-type field effect transistor 1 for supplying a negative current
The gate-source voltage Vgsb of No. 2 is given by: Vgsb = −Vin + Vd−Vss (6)

【００１０】上記した（５）式を（１）式、（２）式に
代入し、上記した（６）式を（３）式、（４）式に代入
するとドレイン電流Ia、ドレイン電流Ibは、 Ia＝Ｋ（Vin−ＲL・Ia−Vth）2 但し Vin＞Vth＋ＲL・Ia （７） Ia＝０ 但し Vin≦Vth＋ＲL・Ia （８） Ib＝−Ｋ（−Vin＋Vd−Vss−Vth）2 （９） 但し Vin＜（−Vth＋Vd−Vss） Ib＝０ 但し Vin≧（−Vth＋Vd−Vss） （１０） となる。ここで、（７）式、（８）式において負荷回路
１０における電圧降下ＲL・Iaが小さいならばドレイン
電流Iaは、 Ia＝Ｋ（Vin−Vth）2 但し Vin＞Vth （７−２） Ia＝０ 但し Vin≦Vth （８−２） となる。By substituting equation (5) into equations (1) and (2) and substituting equation (6) into equations (3) and (4), the drain current Ia and the drain current Ib become , Ia = K (Vin− RL · Ia−Vth) 2 where Vin> Vth + RL · Ia (7) Ia = 0, but Vin ≦ Vth + RL · Ia (8) Ib = −K (−Vin + Vd−Vss−Vth) 2 (9) where Vin <(− Vth + Vd−Vss) Ib = 0 However, Vin ≧ (−Vth + Vd−Vss) (10) Here, if the voltage drop RL · Ia in the load circuit 10 is small in the equations (7) and (8), the drain current Ia is Ia = K (Vin−Vth) 2 where Vin> Vth (7-2) Ia = 0 However, Vin ≦ Vth (8-2).

【００１１】さらに、（７−２）式、（８−２）式、
（９）式、（１０）式において、例えばＫ＝１〔Ａ／Ｖ
2〕、Vth＝０〔Ｖ〕、Vd−Vss＝０〔Ｖ〕とした場合に
は、ドレイン電流Iaおよびドレイン電流Ibは、 Ia＝Vin2 但しVin＞０ （１１） Ia＝０ 但しVin≦０ （１２） Ib＝−（−Vin）2 但しVin＜０ （１３） Ib＝０ 但しVin≧０ （１４） となる。この場合、負荷回路１０に流れる負荷電流ＩL
はドレイン電流Iaとドレイン電流Ibを合成した合成電流
であるから、 ＩL＝Ia＋Ib （１５） である。Further, equations (7-2), (8-2),
In the equations (9) and (10), for example, K = 1 [A / V
2 ], Vth = 0 [V], Vd−Vss = 0 [V], the drain current Ia and the drain current Ib are Ia = Vin 2 where Vin> 0 (11) Ia = 0 where Vin ≦ 0 (12) Ib = − (− Vin) 2 where Vin <0 (13) Ib = 0 However, Vin ≧ 0 (14). In this case, the load current I L flowing through the load circuit 10
Since a synthesized composite current drain current Ia and the drain current Ib, a I L = Ia + Ib (15 ).

【００１２】ここで（１１）式、（１２）式よりドレイ
ン電流Iaは入力信号電圧Vinが０〔Ｖ〕を超える正電圧
の時のみに流れ、（１３）式、（１４）式よりドレイン
電流Ibは入力信号電圧Vinが０〔Ｖ〕未満の負電圧の時
のみに流れることが分かる。従ってドレイン電流Iaとド
レイン電流Ibの合成電流で得られる負荷電流ＩLの特性
はドレイン電流Iaとドレイン電流Ibの特性がそのまま現
れることになる。してみると、（１１）〜（１４）式よ
りドレイン電流Iaおよびドレイン電流Ibは共に、入力信
号電圧Vinの２次関数になっているため線形性は非常に
悪く大きな歪みを発生することになる。なお、上記した
ような動作点で動作する増幅器を一般にＢ級増幅器と呼
んでいる。Here, according to the equations (11) and (12), the drain current Ia flows only when the input signal voltage Vin is a positive voltage exceeding 0 [V], and according to the equations (13) and (14), the drain current Ia is obtained. It can be seen that Ib flows only when the input signal voltage Vin is a negative voltage less than 0 [V]. Therefore the characteristics of the load current I L obtained by the combined current of the drain current Ia and the drain current Ib will be characteristic of the drain current Ia and the drain current Ib appears intact. According to Equations (11) to (14), since both the drain current Ia and the drain current Ib are quadratic functions of the input signal voltage Vin, the linearity is very poor and large distortion occurs. Become. Note that an amplifier that operates at the operating point as described above is generally called a class B amplifier.

【００１３】このようなＢ級増幅器の線形性の改善に
は、レベルシフト回路１４のレベルシフト量Vdを負電源
電圧Vssより小さくし、（Vd−Vss）が正の電圧となるよ
うにする一方法がある。例えば、Ｋ＝１、Vth＝０
〔Ｖ〕、（Vd−Vss）＝５〔Ｖ〕とした場合、上記した
（９）式、（１０）式は、 Ib＝−（−Vin＋５）2 但し Vin＜５ （１６） Ib＝０ 但し Vin≧５ （１７） で表される。この場合、負荷電流ＩLは上記した（１
１）式、（１２）式、（１６）式、（１７）式より、 ＩL＝−（−Vin＋５）2 但し Vin＜０ （１８） ＩL＝Ia＋Ib＝１０・Vin−２５ 但し ０≦Vin≦５ （１９） ＩL＝Ia＝Vin2 但し Vin＞５ （２０） となる。In order to improve the linearity of the class B amplifier, the level shift amount Vd of the level shift circuit 14 is made smaller than the negative power supply voltage Vss so that (Vd-Vss) becomes a positive voltage. There is a way. For example, K = 1, Vth = 0
When [V] and (Vd−Vss) = 5 [V], the above equations (9) and (10) are expressed as follows: Ib = − (− Vin + 5) 2 where Vin <5 (16) Ib = 0 Vin ≧ 5 (17) In this case, the load current IL is as described above (1).
1), (12), (16) and (17), I L = - (- Vin + 5) 2 where Vin <0 (18) I L = Ia + Ib = 10 · Vin-25 where 0 ≦ Vin ≦ 5 (19) IL = Ia = Vin 2 where Vin> 5 (20)

【００１４】負荷電流ＩLの線形性を求めるために（１
８）式、（１９）式、（２０）式を入力信号電圧Vinで
微分すると、 ＩL’＝−２・Vin＋１０ 但し Vin＜０ （２１） ＩL’＝Ia＋Ib＝１０ 但し ０≦Vin≦５ （２２） ＩL’＝Ia＝２・Vin 但し Vin＞５ （２３） を得る。図７にドレイン電流Ia、ドレイン電流Ib、負荷
電流ＩLおよび負荷電流の傾きＩL’の特性を示す。（２
１）式〜（２３）式および図７より負荷電流ＩLの傾き
ＩL’が入力信号電圧Vinに依存しない入力信号電圧Vin
の範囲は０≦Vin≦５であることが分かる。従って、こ
の範囲では線形増幅が可能となるが、入力信号電圧Vin
がVin＜０またはVin＞５の範囲では負荷電流の傾き
ＩL’が入力信号電圧Vinに依存するようになる。すなわ
ち、入力信号電圧Vinの値によって負荷電流ＩLの傾きが
変化するため非線形となってしまうことになる。[0014] To determine the linearity of the load current I L (1
8), (19), (20) is differentiated by the input signal voltage Vin of formula, I L '= -2 · Vin + 10 where Vin <0 (21) I L ' = Ia + Ib = 10 where 0 ≦ Vin ≦ 5 (22) IL ′ = Ia = 2 · Vin where Vin> 5 (23) is obtained. Drain current Ia, the drain current Ib in FIG. 7 shows the characteristics of the load current I L and the load current of the slope I L '. (2
1) to (23) and from FIG. 7 the load current I L of the inclination I L 'is independent of the input signal voltage Vin input signal voltage Vin
It can be understood that the range of 0 ≦ Vin ≦ 5. Therefore, linear amplification is possible in this range, but the input signal voltage Vin
When Vin <0 or Vin> 5, the slope I L ′ of the load current depends on the input signal voltage Vin. That is, the slope of the load current I L by the value of the input signal voltage Vin becomes nonlinear for changes.

【００１５】この回路で入力信号電圧Vinに対する線形
増幅範囲を拡大するためには、（２２）式の範囲の上限
値を決めている（Vd−Vss）を大きくとるようにレベル
シフト量Vd を決めれば良いが、この場合には入力信号
電圧Vinの変化に対する負荷電流ＩLの傾きＩL’が大き
くなる。この負荷電流ＩLの傾きＩL’は、変化の割合で
あってプッシュプル増幅器の利得になる。すなわち、線
形領域が決まると利得Ｉ L’が一意的に決定されてしま
うため、設計の柔軟性に欠けるという問題が発生する。
なお、上記の非線形特性の問題はバイポーラトランジス
タを用いた場合にも同様に発生することになる。そこ
で、本発明は、入力された入力信号電圧Vinに対する広
範囲な線形化を行える線形増幅回路とできると共に、任
意の利得とすることのできる線形増幅回路を提供するこ
とを目的としている。In this circuit, the input signal voltage Vin is linear.
To expand the amplification range, the upper limit of the range of equation (22)
Level that determines the value (Vd-Vss) to be large
The shift amount Vd may be determined. In this case, the input signal
Load current I for change in voltage VinLSlope IL’Is big
It becomes. This load current ILSlope IL’Is the rate of change
Therefore, it becomes the gain of the push-pull amplifier. That is, the line
Once the shape region is determined, the gain I L’Is uniquely determined
As a result, there arises a problem of lack of design flexibility.
The problem of the nonlinear characteristics described above is due to the bipolar transistor.
This also occurs in the case where the data is used. There
Thus, the present invention provides a wide range of the input signal voltage Vin.
It can be a linear amplification circuit that can perform linearization over a wide range.
To provide a linear amplifier circuit capable of achieving a desired gain.
And for the purpose.

【００１６】[0016]

【課題を解決するための手段】上記目的を達成するため
に本発明の第１の線形増幅回路は、入力信号がゲート電
極あるいはベース電極に供給される第１のトランジスタ
のソース電極あるいはエミッタ電極と、反転された入力
信号が第１のレベルシフト回路でレベルシフトされてゲ
ート電極あるいはベース電極に供給される第２のトラン
ジスタのドレイン電極あるいはコレクタ電極とが接続さ
れることにより構成された第１のプッシュプル増幅回路
と、反転された入力信号がゲート電極あるいはベース電
極に供給される第３のトランジスタのソース電極あるい
はエミッタ電極と、入力信号が第２のレベルシフト回路
でレベルシフトされてゲート電極あるいはベース電極に
供給される第４のトランジスタのドレイン電極あるいは
コレクタ電極とが接続されることにより構成された第２
のプッシュプル増幅回路と、前記第１のトランジスタと
第２のトランジスタの接続点と、前記第３のトランジス
タと第４のトランジスタの接続点とを接続すると共に、
この接続点とアース間に接続された負荷回路とを備えて
いる。In order to achieve the above object, a first linear amplifier circuit according to the present invention comprises a source electrode or an emitter electrode of a first transistor in which an input signal is supplied to a gate electrode or a base electrode. A first transistor formed by connecting a drain electrode or a collector electrode of a second transistor supplied to a gate electrode or a base electrode after an inverted input signal is level-shifted by a first level shift circuit; A push-pull amplifier circuit, a source electrode or an emitter electrode of a third transistor to which an inverted input signal is supplied to a gate electrode or a base electrode, and an input signal whose level is shifted by a second level shift circuit to a gate electrode or The drain electrode or the collector electrode of the fourth transistor supplied to the base electrode is Second configured by being continued
A push-pull amplifier circuit, a connection point between the first transistor and the second transistor, and a connection point between the third transistor and the fourth transistor,
A load circuit is provided between the connection point and the ground.

【００１７】また、上記本発明の第１の線形増幅回路に
おいて、前記第１のトランジスタが非能動状態から能動
状態に移行する入力信号電圧値と、前記第３のトランジ
スタが非能動状態から能動状態に移行する入力信号電圧
値とが等しくされていると共に、前記第２のトランジス
タが非能動状態から能動状態に移行する入力信号電圧値
と、前記第４のトランジスタが非能動状態から能動状態
に移行する入力信号電圧値とが等しくなるように、前記
第１のレベルシフト回路におけるレベルシフト量と、前
記第２のレベルシフト回路におけるレベルシフト量とが
設定されていてもよい。さらに、上記本発明の第１の線
形増幅回路において、前記第１のレベルシフト回路にお
けるレベルシフト量と、前記第２のレベルシフト回路に
おけるレベルシフト量とを可変することにより、前記負
荷回路に流れる電流の変化の傾きを所望の傾きに設定す
るようにしてもよい。In the first linear amplifier circuit of the present invention, the input signal voltage value at which the first transistor shifts from the inactive state to the active state, and the third transistor changes from the inactive state to the active state. Input signal voltage to transition to
With the value being equal, the input to which the second transistor and an input signal voltage value <br/> to transition to the active state from the inactive state, the fourth transistor is shifted from the inactive state to the active state The level shift amount in the first level shift circuit and the level shift amount in the second level shift circuit may be set so that the signal voltage value becomes equal . Further, in the first linear amplifier circuit of the present invention, the level shift amount in the first level shift circuit and the level shift amount in the second level shift circuit are varied to flow to the load circuit. The slope of the current change may be set to a desired slope.

【００１８】上記目的を達成することのできる本発明の
第２の線形増幅回路は、入力信号がゲート電極あるいは
ベース電極に供給される一方型の第１のトランジスタの
ソース電極あるいはエミッタ電極と、入力信号がレベル
シフト回路でレベルシフトされてゲート電極あるいはベ
ース電極に供給される他方型の第２のトランジスタのソ
ース電極あるいはエミッタ電極とが接続されることによ
り構成された第１のプッシュプル増幅回路と、反転され
た入力信号がゲート電極あるいはベース電極に供給され
る一方型の第３のトランジスタのソース電極あるいはエ
ミッタ電極と、前記レベルシフト回路でレベルシフトさ
れた入力電圧が反転されてゲート電極あるいはベース電
極に供給される他方型の第４のトランジスタのソース電
極あるいはエミッタ電極とが接続されることにより構成
された第２のプッシュプル増幅回路と、前記第１のトラ
ンジスタと第２のトランジスタの接続点と、前記第３の
トランジスタと第４のトランジスタの接続点とを接続す
ると共に、この接続点とアース間に接続された負荷回路
とを備えている。According to the second linear amplifier circuit of the present invention, which can achieve the above object, a source electrode or an emitter electrode of a one-type first transistor in which an input signal is supplied to a gate electrode or a base electrode; A first push-pull amplifier circuit configured by connecting a source electrode or an emitter electrode of a second transistor of the other type to which a signal is level-shifted by a level shift circuit and supplied to a gate electrode or a base electrode; A source electrode or an emitter electrode of a third type transistor in which an inverted input signal is supplied to a gate electrode or a base electrode; and a gate electrode or a base electrode obtained by inverting the input voltage level-shifted by the level shift circuit. The source electrode or emitter electrode of the other type of fourth transistor supplied to the electrode. A second push-pull amplifier circuit configured by connecting the electrodes, a connection point between the first transistor and the second transistor, and a connection point between the third transistor and the fourth transistor. And a load circuit connected between the connection point and the ground.

【００１９】また、上記本発明の第２の線形増幅回路に
おいて、前記レベルシフト回路におけるレベルシフト量
を可変することにより、前記負荷回路に流れる電流の変
化の傾きを所望の傾きに設定するようにしてもよい。さ
らに、上記本発明の第２の線形増幅回路において、前記
第１のトランジスタが非能動状態から能動状態に移行す
る入力信号電圧値と、前記第３のトランジスタが非能動
状態から能動状態に移行する入力信号電圧値とが等しく
されていると共に、前記第２のトランジスタが非能動状
態から能動状態に移行する入力信号電圧値と、前記第４
のトランジスタが非能動状態から能動状態に移行する入
力信号電圧値とが等しくされていてもよい。Further, in the second linear amplifier circuit according to the present invention, by changing the level shift amount in the level shift circuit, the slope of the change in the current flowing through the load circuit is set to a desired slope. You may. Further, in the second linear amplifier circuit according to the present invention, the input signal voltage value at which the first transistor shifts from the inactive state to the active state, and the third transistor shifts from the inactive state to the active state. with the input signal voltage value is equal <br/>, the input signal voltage value the second transistor is shifted from the inactive state to the active state, the fourth
ON the transistor shifts from the inactive state to the active state
The force signal voltage value may be made equal .

【００２０】さらにまた、上記本発明の第１および第２
の線形増幅回路において、前記入力信号電圧がＶｏから
一方向へ変化した際には、前記第１のトランジスタに流
れる出力電流が変化すると共に、前記第３のトランジス
タに流れる出力電流は変化せず、前記入力信号電圧がＶ
ｏから他方向へ変化した際には、前記第３のトランジス
タに流れる出力電流が変化すると共に、前記第１のトラ
ンジスタに流れる出力電流は変化せず、前記入力信号電
圧が（Ｖｏ＋Ｖａ）から一方向へ変化した際には、前記
第４のトランジスタに流れる出力電流が変化すると共
に、前記第２のトランジスタに流れる出力電流は変化せ
ず、前記入力信号電圧が（Ｖｏ＋Ｖａ）から他方向へ変
化した際には、前記第２のトランジスタに流れる出力電
流が変化すると共に、前記第４のトランジスタに流れる
出力電流は変化しないようにされていてもよい。Further, the first and second embodiments of the present invention are described.
When the input signal voltage changes in one direction from Vo, the output current flowing through the first transistor changes, and the output current flowing through the third transistor does not change. The input signal voltage is V
When the input signal voltage changes from o to the other direction, the output current flowing to the third transistor changes, and the output current flowing to the first transistor does not change, and the input signal voltage changes from (Vo + Va) in one direction. When the input signal voltage changes from (Vo + Va) to the other direction, the output current flowing through the fourth transistor changes while the output current flowing through the second transistor does not change. The output current flowing through the second transistor may be changed while the output current flowing through the fourth transistor does not change.

【００２１】このような本発明によれば、正電流を負荷
回路に供給するトランジスタと負電流を負荷に供給する
トランジスタとを縦続接続した第１のプッシュプル増幅
回路に加えて、正電流を補償するトランジスタと負電流
を補償するトランジスタとを縦続接続した第２のプッシ
ュプル増幅回路を設けて、第１のプッシュプル増幅回路
の出力電流を第２のプッシュプル増幅回路の出力電流に
より補償するようにしたので、全ての入力信号電圧の範
囲において線形性を確保することができるようになる。
また、負電流を負荷回路に供給するトランジスタと正電
流を補償するトランジスタに、レベルシフト回路を介し
て入力信号電圧を供給するようにしており、そのレベル
シフト量を変更することにより、線形増幅器の利得を任
意の利得になるように調整することができる。According to the present invention, the positive current is compensated for in addition to the first push-pull amplifier in which the transistor for supplying the positive current to the load circuit and the transistor for supplying the negative current to the load are cascaded. A second push-pull amplifying circuit in which a transistor for performing the operation and a transistor for compensating the negative current are cascaded, and the output current of the first push-pull amplifying circuit is compensated by the output current of the second push-pull amplifying circuit. As a result, linearity can be ensured in all input signal voltage ranges.
In addition, an input signal voltage is supplied to a transistor for supplying a negative current to a load circuit and a transistor for compensating for a positive current through a level shift circuit. The gain can be adjusted to any gain.

【００２２】[0022]

【発明の実施の形態】本発明の線形増幅回路の実施の形
態における第１の回路構成を図１に示す。図１に示す線
形増幅回路において、正電流供給用Ｎ型電界効果トラン
ジスタ１１のドレインは正電源供給端子１０１に接続さ
れ、そのゲートは入力端子１０３に接続され、そのソー
スは負電流供給用Ｎ型電界効果トランジスタ１２のドレ
インに接続されている。また、負電流供給用Ｎ型電界効
果トランジスタ１２のドレインは正電流供給用Ｎ型電界
効果トランジスタ１１のソースに接続され、ゲートは第
１のレベルシフト回路３０の出力端子に接続され、ソー
スは負電源供給端子１０２に接続されている。このよう
に、正電流供給用Ｎ型電界効果トランジスタ１１と負電
流供給用Ｎ型電界効果トランジスタ１２とが縦続に接続
されて第１のプッシュプル増幅回路が構成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a first circuit configuration of a linear amplifier circuit according to an embodiment of the present invention. In the linear amplifier circuit shown in FIG. 1, the drain of a positive current supply N-type field effect transistor 11 is connected to a positive power supply terminal 101, the gate is connected to an input terminal 103, and the source is a negative current supply N-type. It is connected to the drain of the field effect transistor 12. The drain of the N-type field effect transistor 12 for supplying negative current is connected to the source of the N-type field effect transistor 11 for supplying positive current, the gate is connected to the output terminal of the first level shift circuit 30, and the source is negative. The power supply terminal 102 is connected. In this manner, the first push-pull amplifier circuit is configured by cascade-connecting the positive current supply N-type field effect transistor 11 and the negative current supply N-type field effect transistor 12.

【００２３】また、正補償電流供給用Ｎ型電界効果トラ
ンジスタ１７のドレインは正電源供給端子１０１に接続
され、そのゲートは増幅度１の反転増幅器１３の出力端
子に接続され、そのソースが負補償電流供給用Ｎ型電界
効果トランジスタ１８のドレインに接続されている。さ
らに、負補償電流供給用Ｎ型電界効果トランジスタ１８
のドレインは正補償電流供給用Ｎ型電界効果トランジス
タ１７のソースに接続され、そのゲートは第２のレベル
シフト回路３１の出力端子に接続され、ソースは負電源
供給端子１０２に接続されている。このように、正補償
電流供給用Ｎ型電界効果トランジスタ１７と負補償電流
供給用Ｎ型電界効果トランジスタ１８とが縦続に接続さ
れて第２のプッシュプル増幅回路が構成されている。さ
らにまた、正電流供給用Ｎ型電界効果トランジスタ１１
のソースと負電流供給用Ｎ型電界効果トランジスタ１２
のドレインとの接続部と、正補償電流供給用Ｎ型電界効
果トランジスタ１７のソースと負補償電流供給用Ｎ型電
界効果トランジスタ１８のドレインとの接続部とが接続
され、この接続点と接地端子２００間に負荷回路１０が
接続されている。なお、増幅度１の反転増幅器１３およ
び第２レベルシフト回路３１には入力端子１０３から入
力された電圧信号が印加され、増幅度１の反転増幅器１
３の出力は第１のレベルシフト回路３０に印加される。The drain of the N-type field effect transistor 17 for supplying a positive compensation current is connected to the positive power supply terminal 101, the gate is connected to the output terminal of the inverting amplifier 13 having an amplification factor of 1, and the source is connected to the negative compensation terminal. It is connected to the drain of the current supply N-type field effect transistor 18. Further, an N-type field effect transistor 18 for supplying a negative compensation current
Is connected to the source of the N-type field effect transistor 17 for supplying a positive compensation current, its gate is connected to the output terminal of the second level shift circuit 31, and its source is connected to the negative power supply terminal 102. As described above, the N-type field effect transistor 17 for supplying the positive compensation current and the N-type field effect transistor 18 for supplying the negative compensation current are connected in cascade to form a second push-pull amplifier circuit. Furthermore, the N-type field effect transistor 11 for supplying a positive current
Source and N-type field effect transistor 12 for supplying negative current
Is connected to the connection between the source of the N-type field effect transistor 17 for supplying a positive compensation current and the drain of the N-type field effect transistor 18 for supplying a negative compensation current. The load circuit 10 is connected between 200. The voltage signal input from the input terminal 103 is applied to the inverting amplifier 13 having the amplification factor of 1 and the second level shift circuit 31, and the inverting amplifier 1 having the amplification factor of 1 is applied.
The output of 3 is applied to the first level shift circuit 30.

【００２４】次に、図１に示す本発明の線形増幅器の動
作を説明する。図５および図６に示す従来の増幅回路で
は、正電流供給用Ｎ型電界効果トランジスタ１１に流れ
るドレイン電流Iaと負電流供給用Ｎ型電界効果トランジ
スタ１２に流れるドレイン電流Ibを合成することによ
り、図７に示すように入力される入力信号電圧Vinに対
して線形となる負荷電流ＩLの領域を確保していた。こ
の場合、ドレイン電流Iaまたはドレイン電流Ibが０にな
る点、すなわち前述したように０≦Vin≦（Vd−Vss）の
領域では正電流供給用Ｎ型電界効果トランジスタ１１と
負電流供給用Ｎ型電界効果トランジスタ１２の両者にド
レイン電流が流れているため合成された電流として供給
される負荷電流ＩLは線形性が確保できる。しかし、Vin
＜０およびVin＞（Vd−Vss）の領域では正電流供給用Ｎ
型電界効果トランジスタ１１あるいは負電流供給用Ｎ型
電界効果トランジスタ１２の一方のみにドレイン電流が
流れる。このため、使用している電界トランジスタの出
力特性（２次関数特性）がそのままＩLの特性として現
れ非線形になってしまうことになっていた。Next, the operation of the linear amplifier of the present invention shown in FIG. 1 will be described. In the conventional amplifier circuits shown in FIGS. 5 and 6, the drain current Ia flowing through the N-type field effect transistor 11 for supplying a positive current and the drain current Ib flowing through the N-type field effect transistor 12 for supplying a negative current are combined. It had secure an area of the load current I L to be linear with respect to the input signal voltage Vin input, as shown in FIG. In this case, at the point where the drain current Ia or the drain current Ib becomes 0, that is, at the region of 0 ≦ Vin ≦ (Vd−Vss) as described above, the N-type field effect transistor 11 for supplying a positive current and the N-type load current I L supplied as synthesized current since the drain current flows to both of the field effect transistor 12 is linearity can be ensured. But Vin
In the region of <0 and Vin> (Vd−Vss), the positive current supply N
The drain current flows through only one of the field-effect transistor 11 or the N-type field-effect transistor 12 for supplying a negative current. Therefore, the output characteristic (quadratic function characteristic) of the field transistor using had it supposed to become nonlinear appears as a characteristic of I L.

【００２５】そこで、本発明にかかる第１の線形増幅回
路では、入力信号電圧Vinの値によらず負荷電流ＩLを線
形にするために、補償用電流源として正補償電流供給用
Ｎ型電界効果トランジスタ１７と負補償電流供給用Ｎ型
電界効果トランジスタ１８を設けている。これらのトラ
ンジスタ１７，１８に流れる負電流を補償する補償ドレ
イン電流Ia’、および、正電流を補償するドレイン電流
Ib’と、正電流供給用Ｎ型電界効果トランジスタ１１お
よび負電流供給用Ｎ型電界効果トランジスタ１２に流れ
るドレイン電流Iaおよびドレイン電流Ibとの関係の一例
を図２に示す。ここでドレイン電流Iaおよびドレイン電
流Ibは、第１のレベルシフト回路３０のレベルシフト量
をVdとし、図７で示した従来例と同じ（Vd−Vss）＝５
〔Ｖ〕、Ｋ＝１、Vth＝０〔Ｖ〕を与えた時の特性であ
る。ドレイン電流Ia’はドレイン電流Iaが０となる点
（Vin＝０）を基準にして縦軸に対して線対称としてい
る。また、第２のレベルシフト回路３１のレベルシフト
量をVdiとし、（Vdi−Vss）＝−５〔Ｖ〕とすること
で、ドレイン電流Ib’をドレイン電流Ibが０となる点
（Vin＝５〔Ｖ〕）を基準にして同じく縦軸に対して線
対称としている。すなわち、（Vd−Vss）の電圧値と、
（Vdi−Vss）の電圧値とは絶対値が等しく正負の極性が
逆極性となる。[0025] Therefore, in the first linear amplifier circuit according to the present invention, the load current I L regardless of the value of the input signal voltage Vin to a linear, positive compensation current supply N type field as a compensation current source An effect transistor 17 and an N-type field effect transistor 18 for supplying a negative compensation current are provided. A compensation drain current Ia 'for compensating for a negative current flowing through these transistors 17 and 18, and a drain current for compensating for a positive current
FIG. 2 shows an example of the relationship between Ib ′ and the drain current Ia and the drain current Ib flowing through the positive current supply N-type field effect transistor 11 and the negative current supply N-type field effect transistor 12. Here, the drain current Ia and the drain current Ib are the same as the conventional example shown in FIG. 7 (Vd−Vss) = 5, where Vd is the level shift amount of the first level shift circuit 30.
[V], K = 1, Vth = 0 [V]. The drain current Ia ′ is line-symmetric with respect to the vertical axis with respect to the point where the drain current Ia becomes 0 (Vin = 0). Further, by setting the level shift amount of the second level shift circuit 31 to Vdi and (Vdi−Vss) = − 5 [V], the drain current Ib ′ is reduced to a point (Vin = 5) where the drain current Ib becomes zero. [V]) as a reference, and is also line-symmetric with respect to the vertical axis. That is, the voltage value of (Vd−Vss),
The absolute value is equal to the voltage value of (Vdi−Vss), and the positive and negative polarities are opposite polarities.

【００２６】負荷電流ＩLは、それぞれの電界効果トラ
ンジスタ１１，１２，１７，１８に流れる電流の総和で
あるから、 ＩL＝Ia＋Ia’＋Ib＋Ib’ （２４） で表される。Ia＋Ia’およびIb＋Ib’は、図２に示すよ
うにVin＝０を基準にして縦軸に対して線対称となるの
で、 Ia＋Ia’＝Vin2 （２５） Ib＋Ib’＝−（Vin−５）2 （２６） となる。従って、（２５）式および（２６）式を（２
４）式に代入すると、 ＩL＝Vin2−（Vin−５）2＝１０・Vin−２５ （２７） となる。ここで、（２７）式をVinで微分すると、 ＩL’＝１０ （２８） となり、負荷電流ＩLは傾き１０の直線となることが分
かる。このことから、本発明にかかる第１の線形増幅回
路は、図２に示すように入力信号電圧Vinに依存せず全
ての入力信号電圧値に対して線形であることが分かる。Since the load current I L is the sum of the currents flowing through the respective field effect transistors 11, 12, 17, and 18, it is expressed by I L = Ia + Ia '+ Ib + Ib' (24). Since Ia + Ia ′ and Ib + Ib ′ are line-symmetric with respect to the vertical axis with respect to Vin = 0 as shown in FIG. 2, Ia + Ia ′ = Vin 2 (25) Ib + Ib ′ = − (Vin−5) 2 ( 26) Therefore, the equations (25) and (26) are
4) is substituted into formula, I L = Vin 2 - a (Vin-5) 2 = 10 · Vin-25 (27). Here, when the equation (27) is differentiated by Vin, I L ′ = 10 (28), and it can be seen that the load current I L becomes a straight line with a slope of 10. From this, it can be seen that the first linear amplification circuit according to the present invention is linear with respect to all input signal voltage values without depending on the input signal voltage Vin as shown in FIG.

【００２７】また、本発明にかかる第１の線形増幅回路
は、第１のレベルシフト回路３０のレベルシフト量Vdと
第２のレベルシフト回路３１のレベルシフト量Vdiを変
更することにより、負荷電流ＩLの傾きを変更すること
が可能となる。負荷電流ＩLの傾きＩL’は入力信号電圧
Vinの変化に対する負荷電流ＩLの変化の割合であるから
利得であり、レベルシフト量Vdとレベルシフト量Vdiを
変更することにより、利得ＩL’を調整することができ
る。すなわち、（Vd−Vss）および（Vdi−Vss）の電圧
値を選択する（ドレイン電流Ibとドレイン電流Ib’が０
〔Ａ〕となる入力信号電圧Vinを変える）ことにより利
得ＩL’を変更することができる。利得ＩL’を調整する
ことができることを図３に示す例を参照しながら説明す
る。Further, the first linear amplifier circuit according to the present invention changes the level shift amount Vd of the first level shift circuit 30 and the level shift amount Vdi of the second level shift circuit 31 to thereby reduce the load current. it is possible to change the slope of I L. Gradient I L 'is the input signal voltage of the load current I L
Vin is the load current I gain from the ratio of the change in L with respect to a change in, by changing the level shift amount Vd and the level shift amount Vdi, it is possible to adjust the gain I L '. That is, the voltage values of (Vd−Vss) and (Vdi−Vss) are selected (the drain current Ib and the drain current Ib ′ are set to 0).
By changing the input signal voltage Vin that becomes [A]), the gain I L ′ can be changed. The ability to adjust the gain IL 'will be described with reference to the example shown in FIG.

【００２８】図３（ａ）は、（Vd−Vss）を１０〔Ｖ〕
とし、（Vdi−Vss）を−１０〔Ｖ〕とした場合であり、
この場合はドレイン電流（Ia＋Ia’）の特性曲線はａに
示すようになり、ドレイン電流（Ib＋Ib’）の特性曲線
はｂに示すようになる。この場合は、負荷電流ＩL1の傾
きである利得ＩL1’は２０となる。また、図３（ｂ）に
示すように（Vd−Vss）を変更して２０〔Ｖ〕、（Vdi−
Vss）を−２０〔Ｖ〕とすると、ドレイン電流（Ia＋I
a’）の特性曲線はａに示すようになり、ドレイン電流
（Ib＋Ib’）の特性曲線はｂに示すように離れるように
なる。この場合は、負荷電流ＩL2の傾きである利得
ＩL2’は４０に上昇する。さらに、（Vd−Vss）を変更
して４〔Ｖ〕、（Vdi−Vss）を−４〔Ｖ〕とすると、ド
レイン電流（Ia＋Ia’）の特性曲線はａに示すようにな
り、ドレイン電流（Ib＋Ib’）の特性曲線はｂに示すよ
うに近づくようになる。この場合は、負荷電流ＩL3の傾
きである利得ＩL3’は８と低下する。FIG. 3A shows that (Vd-Vss) is 10 [V].
And (Vdi−Vss) is set to −10 [V].
In this case, the characteristic curve of the drain current (Ia + Ia ') becomes as shown by a, and the characteristic curve of the drain current (Ib + Ib') becomes as shown by b. In this case, the gain I L1 ′ which is the slope of the load current I L1 is 20. Also, as shown in FIG. 3B, (Vd−Vss) is changed to 20 [V] and (Vdi−Vss).
Vss) is -20 [V], the drain current (Ia + I
The characteristic curve of a ′) becomes as shown by a, and the characteristic curve of the drain current (Ib + Ib ′) becomes distant as shown by b. In this case, the gain I L2 ′, which is the slope of the load current I L2 , increases to 40. Further, if (Vd-Vss) is changed to 4 [V] and (Vdi-Vss) is set to -4 [V], the characteristic curve of the drain current (Ia + Ia ') becomes as shown in a, and the drain current ( The characteristic curve of (Ib + Ib ′) approaches as shown by b. In this case, the gain IL3 ', which is the slope of the load current IL3 , decreases to 8.

【００２９】このように、（Vd−Vss）と（Vdi−Vss）
の絶対値を大きくすると、特性曲線ａと特性曲線ｂとが
離れるようになり、利得ＩL’を大きくすることがで
き、逆に（Vd−Vss）と（Vdi−Vss）の絶対値を小さく
すると、特性曲線ａと特性曲線ｂとが近づくようにな
り、利得ＩL’を小さくすることができる。さらに、（V
d−Vss）と（Vdi−Vss）の値を０〔Ｖ〕とすると利得Ｉ
L’は０となり、（Vd−Vss）を負電圧とし、（Vdi−Vs
s）を正電圧とすると利得ＩL’は傾きが負となることか
ら、利得ＩL’も負とすることができる。すなわち、正
の利得から負の利得までの任意の利得とすることができ
る。この場合、レベルシフト量Vd、Vdiまたは負電源電
圧Vssの電圧値を外部より制御し、（Vd−Vss）と（Vdi
−Vss）の電圧値を変えることにより、本発明にかかる
第１の線形増幅器を可変利得増幅回路として使用するこ
ともできる。なお、（Vd−Vss）と（Vdi−Vss）の電圧
値とは絶対値がほぼ等しく正負の極性が逆極性となるよ
うに可変する。Thus, (Vd-Vss) and (Vdi-Vss)
Is increased, the characteristic curve a and the characteristic curve b are separated from each other, and the gain I L ′ can be increased. On the contrary, the absolute values of (Vd−Vss) and (Vdi−Vss) can be reduced. Then, the characteristic curve a and the characteristic curve b come closer, and the gain I L ′ can be reduced. In addition, (V
When the values of (d−Vss) and (Vdi−Vss) are set to 0 [V], the gain I
L ′ becomes 0, (Vd−Vss) is a negative voltage, and (Vdi−Vss)
If s) is a positive voltage, the gain IL 'has a negative slope, so that the gain IL ' can also be negative. That is, any gain from a positive gain to a negative gain can be set. In this case, the level shift amount Vd, Vdi or the voltage value of the negative power supply voltage Vss is externally controlled, and (Vd−Vss) and (Vdi
-Vss), the first linear amplifier according to the present invention can be used as a variable gain amplifier circuit. The voltage values of (Vd-Vss) and (Vdi-Vss) are varied so that the absolute values are substantially equal and the positive and negative polarities are opposite.

【００３０】なお、上記した本発明にかかる第１の線形
増幅器では、Ｎ型電界効果トランジスタにより回路を構
成したが、正電源Vddと負電源Vssの正負の極性を逆極性
とすることにより、Ｐ型の電界効果トランジスタで回路
を構成することができる。上記した本発明にかかる第１
の線形増幅器における電界効果トランジスタはしきい値
電圧を０〔Ｖ〕としたが、エンハンスメント型でもデプ
レッション型であってもよい。このようにしきい値電圧
が０〔Ｖ〕でない場合は、図２に示す電流関係を満足す
るように第１のレベルシフト回路３０および第２のレベ
ルシフト回路３１のレベルシフト量を調整すると共に、
正補償電流供給用電界効果トランジスタ１７のゲートに
しきい値電圧に応じたレベルシフト量のレベルシフト回
路を設ければよい。また、電界効果トランジスタは、Ｍ
ＯＳ（Metal Oxide Semiconductor）、ＭＩＳ（Metal I
nsulator Semiconductor）等の絶縁ゲート型、ＭＥＳ
（Metal Semiconductor ）、ＳＩＴ（Static induction
Transistor）等のジャンクション型のいずれでもよ
い。In the above-described first linear amplifier according to the present invention, the circuit is constituted by the N-type field-effect transistor. However, by setting the positive and negative polarities of the positive power supply Vdd and the negative power supply Vss to the opposite polarities, A circuit can be formed with a field-effect transistor of the type. The first aspect of the present invention described above.
Although the threshold voltage of the field effect transistor in the linear amplifier of the above is set to 0 [V], it may be an enhancement type or a depletion type. When the threshold voltage is not 0 [V], the level shift amounts of the first level shift circuit 30 and the second level shift circuit 31 are adjusted so as to satisfy the current relationship shown in FIG.
A level shift circuit having a level shift amount corresponding to the threshold voltage may be provided at the gate of the field effect transistor 17 for supplying the positive compensation current. Also, the field effect transistor is M
OS (Metal Oxide Semiconductor), MIS (Metal I
nsulator Semiconductor), insulated gate type, MES
(Metal Semiconductor), SIT (Static induction)
Transistor) or any other junction type.

【００３１】また、Ｎ型電界効果トランジスタをＮＰＮ
型バイポーラトランジスタに置換することもできる。こ
の場合は、ドレインをコレクタに、ゲートをベースに、
ソースをエミッタに置き換え、図２に示す電流関係を満
足するように第１のレベルシフト回路３０および第２の
レベルシフト回路３１のレベルシフト量を調整すること
により同様の効果を得ることができる。但し、使用する
ＮＰＮ型バイポーラトランジスタのコレクタ電流が流れ
始めるベース・エミッタ間電圧Vbe（シリコントランジ
スタの場合には０．８〔Ｖ〕程度）に相当するレベルシ
フト量を持つレベルシフト回路をそれぞれのＮＰＮ型バ
イポーラトランジスタのベースに挿入する必要がある。
また、正電源と負電源の正負の極性を反転させることに
より、ＮＰＮ型バイポーラトランジスタに替えてＰＮＰ
型バイポーラトランジスタを用いることもできる。さら
に、電界効果トランジスタに替えてＨＥＭＴ（High Ele
ctron Mobility Transistor）やＨＢＴ（Heterojunctio
n Bipolar Transistor）を使用してもよい。Further, the N-type field effect transistor is
It can be replaced with a bipolar transistor. In this case, drain to collector, gate to base,
The same effect can be obtained by replacing the source with the emitter and adjusting the level shift amounts of the first level shift circuit 30 and the second level shift circuit 31 so as to satisfy the current relationship shown in FIG. However, a level shift circuit having a level shift amount corresponding to the base-emitter voltage Vbe (about 0.8 [V] in the case of a silicon transistor) at which the collector current of the NPN bipolar transistor to be used starts to flow is provided for each NPN. It must be inserted into the base of a bipolar transistor.
Also, by inverting the positive and negative polarities of the positive power supply and the negative power supply, PNP can be used instead of the NPN type bipolar transistor.
A bipolar transistor can also be used. Furthermore, HEMTs (High Ele
ctron Mobility Transistor) and HBT (Heterojunctio)
n Bipolar Transistor) may be used.

【００３２】次に、本発明にかかる第２の線形増幅回路
の回路構成を図４に示す。図４に示すように、正電流供
給用Ｎ型電界効果トランジスタ１１のドレインが正電源
供給端子１０１に接続され、そのゲートが入力端子１０
３に接続され、そのソースが負電流供給用Ｐ型電界効果
トランジスタ２０のソースに接続されており、負電流供
給用Ｐ型電界効果トランジスタ２０のソースが正電流供
給用Ｎ型電界効果トランジスタ１１のソースに接続さ
れ、そのゲートがレベルシフト回路１６の出力端子に接
続され、そのドレインが負電源供給端子１０２に接続さ
れて、第１のプッシュプル増幅回路が構成されている。
また、正補償電流供給用Ｎ型電界効果トランジスタ１７
のドレインが正電源供給端子１０２に接続され、そのゲ
ートが増幅度１の第１の反転増幅器１３−１の出力端子
に接続され、そのソースが負補償電流供給用Ｐ型電界効
果トランジスタ２２のソースに接続されており、負補償
電流供給用Ｐ型電界効果トランジスタ２２のソースが正
補償電流供給用Ｎ型電界効果トランジスタ１７のソース
に接続され、そのゲートが増幅度１の第２の反転増幅器
１３−２の出力端子に接続され、そのドレインが負電源
供給端子１０３に接続されて第２のプッシュプル増幅回
路が構成されている。Next, FIG. 4 shows a circuit configuration of the second linear amplifier circuit according to the present invention. As shown in FIG. 4, the drain of a positive current supply N-type field effect transistor 11 is connected to a positive power supply terminal 101 and the gate thereof is connected to an input terminal 10.
3, the source of which is connected to the source of the P-type field effect transistor 20 for supplying a negative current, and the source of the P-type field effect transistor 20 for supplying a negative current is connected to the source of the N-type field effect transistor 11 for supplying a positive current. The source is connected, the gate is connected to the output terminal of the level shift circuit 16, and the drain is connected to the negative power supply terminal 102, thereby forming a first push-pull amplifier circuit.
The N-type field effect transistor 17 for supplying a positive compensation current
Is connected to the positive power supply terminal 102, its gate is connected to the output terminal of the first inverting amplifier 13-1 having an amplification factor of 1, and its source is connected to the source of the P-type field effect transistor 22 for supplying a negative compensation current. The source of the P-type field effect transistor 22 for supplying the negative compensation current is connected to the source of the N-type field effect transistor 17 for supplying the positive compensation current, and the gate thereof is connected to the second inverting amplifier 13 having the amplification factor of 1. -2, and the drain thereof is connected to the negative power supply terminal 103 to form a second push-pull amplifier circuit.

【００３３】また、正電流供給用Ｎ型電界効果トランジ
スタ１１のソースと負電流供給用Ｐ型電界効果トランジ
スタ２０のソースの接続部と、正補償電流供給用Ｎ型電
界効果トランジスタ１７のソースと負補償電流供給用Ｐ
型電界効果トランジスタ２２のソースの接続部とが接続
され、この接続部と接地端子２００間に負荷回路１０が
接続されている。さらに、入力端子１０３から入力され
る入力信号電圧Vinは、レベルシフト回路１６および増
幅度１の第１の反転増幅器１３−１にも印加され、レベ
ルシフト回路１６の出力は増幅度１の第２の反転増幅器
１３−２にも印加されている。The connection between the source of the N-type field effect transistor 11 for supplying a positive current and the source of the P-type field effect transistor 20 for supplying a negative current, and the connection between the source of the N-type field effect transistor 17 for supplying a positive compensation current and P for compensation current supply
The connection of the source of the field effect transistor 22 is connected, and the load circuit 10 is connected between the connection and the ground terminal 200. Further, the input signal voltage Vin input from the input terminal 103 is also applied to the level shift circuit 16 and the first inverting amplifier 13-1 having an amplification degree of 1, and the output of the level shift circuit 16 is applied to the second inversion amplifier having the amplification degree of Are also applied to the inverting amplifier 13-2.

【００３４】図４に示す本発明にかかる第２の線形増幅
回路は、図１に示す前記した本発明にかかる第１の線形
増幅回路の負電流供給用Ｎ型電界効果トランジスタ１２
および負補償電流供給用Ｎ型電界効果トランジスタ１８
を、それぞれ負電流供給用Ｐ型電界効果トランジスタ２
０と負補償電流供給用Ｐ型電界効果トランジスタ２２に
置き換えることにより、本発明にかかる第１の線形増幅
回路と同様の作用効果を得ている。The second linear amplifier circuit according to the present invention shown in FIG. 4 is similar to the first linear amplifier circuit according to the present invention shown in FIG.
And N-type field effect transistor 18 for supplying a negative compensation current
Are respectively connected to a P-type field effect transistor 2 for supplying a negative current.
The same operation and effect as those of the first linear amplifier circuit according to the present invention are obtained by substituting 0 and the P-type field effect transistor 22 for supplying a negative compensation current.

【００３５】すなわち、図４に示す本発明にかかる線形
増幅回路では、正補償電流供給用Ｎ型電界効果トランジ
スタ１７のゲートには増幅度１の第１の反転増幅器１３
−１を挿入して、入力信号電圧VinがVin＜０の領域でド
レイン電流Ia’が流れるようにしている。また、負荷回
路１０での電圧効果が小さいと仮定し、レベルシフト回
路１６のレベルシフト量をVdとすれば、負電流供給用Ｐ
型電界効果トランジスタ２０のゲート・ソース間電圧Vg
scは、 Vgsc＝Vin＋Vd−０＝Vin＋Vd （２９） となる。一方、負補償電流供給用Ｐ型電界効果トランジ
スタ２２のゲート・ソース間電圧Vgsdは、そのトランジ
スタ２２のゲートに増幅度１の第２の反転増幅器１３−
２が挿入されているため、Vgsdの極性は反転されて、 Vgsd＝−（Vin＋Vd）−０＝−（Vin＋Vd） （３０） となる。That is, in the linear amplifier circuit according to the present invention shown in FIG. 4, the gate of the N-type field effect transistor 17 for supplying the positive compensation current is connected to the first inverting amplifier 13 having the amplification factor of 1.
By inserting −1, the drain current Ia ′ flows in the region where the input signal voltage Vin is Vin <0. Also, assuming that the voltage effect in the load circuit 10 is small and the level shift amount of the level shift circuit 16 is Vd, the negative current supply P
-Source voltage Vg of p-type field effect transistor 20
sc is given by: Vgsc = Vin + Vd-0 = Vin + Vd (29) On the other hand, the gate-source voltage Vgsd of the P-type field effect transistor 22 for supplying a negative compensation current is supplied to the gate of the transistor 22 by the second inverting amplifier 13-
Since 2 is inserted, the polarity of Vgsd is inverted, and Vgsd = − (Vin + Vd) −0 = − (Vin + Vd) (30)

【００３６】ここで、しきい電圧Vth＝０とすると、Vgs
c＝Vgsd＝０においてドレイン電流Ibおよびドレイン電
流Ib’が流れ始める。この場合、ドレイン電流Ibおよび
ドレイン電流Ib’が流れ始める入力信号電圧Vinは（２
９）式および（３０）式のゲート・ソース間電圧Vgscと
ゲート・ソース間電圧Vgsdに０を代入すればよいから、 Vin＝−Vd （３１） となる。この（３１）式より入力信号電圧VinはVin＝−
Vdの時に、ドレイン電流Ibおよびドレイン電流Ib’が共
に０となり、Vin＜−Vdの電圧範囲ではゲート・ソース
間電圧VgscがVgsc＜０となるため、ドレイン電流Ibが流
れるようになる。さらに、入力信号電圧VinがVin＞−Vd
の電圧範囲ではゲート・ソース間電圧VgsdがVgsd＜０と
なるため、ドレイン電流Ib’が流れるようになる。この
ように、図２に示す電流特性に一致させるにはレベルシ
フト量VdをVd＝−５〔Ｖ〕にすればよく、ドレイン電流
Ibとドレイン電流Ib’について図２示す電流特性に一致
するようになる。以上の構成により、本発明の第２の線
形増幅回路は、本発明の第１の線形増幅回路と同様の効
果を得ることができる。Here, assuming that the threshold voltage Vth = 0, Vgs
At c = Vgsd = 0, the drain current Ib and the drain current Ib ′ start flowing. In this case, the input signal voltage Vin at which the drain current Ib and the drain current Ib ′ start flowing is (2
Since it suffices to substitute 0 for the gate-source voltage Vgsc and the gate-source voltage Vgsd in the expressions 9) and (30), Vin = −Vd (31) From this equation (31), the input signal voltage Vin is Vin = −
At the time of Vd, both the drain current Ib and the drain current Ib ′ become 0, and the gate-source voltage Vgsc becomes Vgsc <0 in the voltage range of Vin <−Vd, so that the drain current Ib flows. Further, when the input signal voltage Vin is Vin> −Vd
In this voltage range, the gate-source voltage Vgsd becomes Vgsd <0, so that the drain current Ib ′ flows. As described above, the level shift amount Vd may be set to Vd = −5 [V] in order to match the current characteristics shown in FIG.
The Ib and the drain current Ib 'match the current characteristics shown in FIG. With the above configuration, the second linear amplifier of the present invention can obtain the same effects as those of the first linear amplifier of the present invention.

【００３７】なお、上記本発明の第２の線形増幅器にお
いて、電界効果トランジスタに替えてバイポーラトラン
ジスタを用いることもできる。すなわち、正電流供給用
Ｎ型電界効果トランジスタ１１および正補償電流供給用
Ｎ型電界効果トランジスタ１７のそれぞれを、第１およ
び第３のＮＰＮ型バイポーラトランジスタに置換すると
共に、負電流供給用Ｐ型電界効果トランジスタ２０およ
び負補償電流供給用Ｐ型電界効果トランジスタ２２のそ
れぞれを、第２および第４のＰＮＰ型バイポーラトラン
ジスタに置換する。さらに、正電流供給用Ｎ型電界効果
トランジスタ１１および正補償電流供給用Ｎ型電界効果
トランジスタ１７の各々のドレイン、ゲートおよびソー
スに対応して、第１および第３のＮＰＮ型バイポーラト
ランジスタのコレクタ、ベースおよびエミッタを接続
し、負電流供給用Ｐ型電界効果トランジスタ２０および
負補償電流供給用Ｐ型電界効果トランジスタ２２の各々
のドレイン、ゲートおよびソースに対応して第２および
第４のＰＮＰ型バイポーラトランジスタのコレクタ、ベ
ースおよびエミッタを接続する。そして、レベルシフト
回路１６のレベルシフト量を調整することにより図２に
示す電流関係の線形増幅回路とすることができる。但
し、使用するＮＰＮ型バイポーラトランジスタもしくは
ＰＮＰ型バイポーラトランジスタのコレクタ電流が流れ
始めるベース・エミッタ間電圧Vbe（シリコントランジ
スタの場合には０．８〔Ｖ〕程度）に相当するレベルシ
フト量を持つレベルシフト回路をそれぞれのＮＰＮ型バ
イポーラトランジスタもしくはＰＮＰ型バイポーラトラ
ンジスタのベースに挿入する必要がある。In the second linear amplifier of the present invention, a bipolar transistor can be used instead of a field effect transistor. That is, each of the positive current supply N-type field effect transistor 11 and the positive compensation current supply N-type field effect transistor 17 is replaced with first and third NPN-type bipolar transistors, and the negative current supply P-type Each of the effect transistor 20 and the P-type field effect transistor 22 for supplying a negative compensation current is replaced with second and fourth PNP bipolar transistors. Further, the collectors of the first and third NPN bipolar transistors correspond to the drain, gate and source of the positive current supply N-type field effect transistor 11 and the positive compensation current supply N-type field effect transistor 17, respectively. A base and an emitter are connected, and second and fourth PNP bipolar transistors corresponding to the drain, gate and source of each of the negative current supply P-type field effect transistor 20 and the negative compensation current supply P-type field effect transistor 22 Connect the collector, base and emitter of the transistor. Then, by adjusting the level shift amount of the level shift circuit 16, a linear amplifier circuit having a current relationship shown in FIG. 2 can be obtained. However, a level shift having a level shift amount corresponding to the base-emitter voltage Vbe (about 0.8 [V] in the case of a silicon transistor) at which the collector current of the NPN bipolar transistor or the PNP bipolar transistor to be used starts to flow. It is necessary to insert the circuit into the base of each NPN-type bipolar transistor or PNP-type bipolar transistor.

【００３８】また、上記した本発明にかかる第２の線形
増幅器における電界効果トランジスタはしきい値電圧を
０〔Ｖ〕としたが、エンハンスメント型でもデプレッシ
ョン型であってもよい。このようにしきい値電圧が０
〔Ｖ〕でない場合は、図２に示す電流関係を満足するよ
うにレベルシフト回路１６のレベルシフト量を調整する
と共に、正補償電流供給用電界効果トランジスタ１７お
よび負補償電流供給用電界効果トランジスタ２２のゲー
トにしきい値電圧に応じてレベルシフト量が設定された
レベルシフト回路を設ければよい。さらに、図４に示す
Ｎ型電界効果トランジスタおよびＰ型電界効果トランジ
スタは、ＭＯＳ（Metal Oxide Semiconductor）、ＭＩ
Ｓ（Metal Insulator Semiconductor）等の絶縁ゲート
型、ＭＥＳ（Metal Semiconductor ）、ＳＩＴ（Static
induction Transistor）等のジャンクション型のいず
れでもよい。Although the threshold voltage of the field effect transistor in the second linear amplifier according to the present invention is set to 0 [V], it may be an enhancement type or a depletion type. Thus, the threshold voltage is 0
If not [V], the level shift amount of the level shift circuit 16 is adjusted so as to satisfy the current relationship shown in FIG. 2, and the positive compensation current supply field effect transistor 17 and the negative compensation current supply field effect transistor 22 are adjusted. May be provided with a level shift circuit in which the level shift amount is set according to the threshold voltage. Further, the N-type field effect transistor and the P-type field effect transistor shown in FIG.
Insulated gate type such as S (Metal Insulator Semiconductor), MES (Metal Semiconductor), SIT (Static
Any type of junction type such as induction transistor may be used.

【００３９】なお、本書においてＮ型電界効果トランジ
スタ（あるいはＰ型電界効果トランジスタ）を一方型の
トランジスタと表した場合は、他方型のトランジスタは
Ｐ型電界効果トランジスタ（あるいはＮ型電界効果トラ
ンジスタ）であり、ＮＰＮ型バイポーラトランジスタ
（あるいはＰＮＰ型バイポーラトランジスタ）を一方型
のトランジスタと表した場合は、他方型のトランジスタ
はＰＮＰ型バイポーラトランジスタ（あるいはＮＰＮ型
バイポーラトランジスタ）である。さらにまた、電界効
果トランジスタに替えてＨＥＭＴ（High Electron Mobi
lity Transistor）やＨＢＴ（Heterojunction Bipolar
Transistor）を使用することもできる。When an N-type field-effect transistor (or P-type field-effect transistor) is referred to as a one-type transistor in this document, the other transistor is a P-type field-effect transistor (or N-type field-effect transistor). When an NPN-type bipolar transistor (or a PNP-type bipolar transistor) is expressed as a one-type transistor, the other-type transistor is a PNP-type bipolar transistor (or an NPN-type bipolar transistor). Furthermore, instead of a field effect transistor, HEMT (High Electron Mobi)
lity Transistor) and HBT (Heterojunction Bipolar)
Transistor) can also be used.

【００４０】[0040]

【発明の効果】本発明は以上説明したように、正電流を
負荷回路に供給するトランジスタと負電流を負荷に供給
するトランジスタとを縦続接続した第１のプッシュプル
増幅回路に加えて、正電流を補償するトランジスタと負
電流を補償するトランジスタとを縦続接続した第２のプ
ッシュプル増幅回路を設けて、第１のプッシュプル増幅
回路の出力電流を第２のプッシュプル増幅回路の出力電
流により補償するようにしたので、全ての入力信号電圧
の範囲において線形性を確保することができるようにな
る。また、負電流を負荷回路に供給するトランジスタと
正電流を補償するトランジスタに、レベルシフト回路を
介して入力信号電圧を供給するようにしており、そのレ
ベルシフト量を変更することにより、線形増幅器の利得
を任意の利得になるように調整することができる。As described above, according to the present invention, in addition to the first push-pull amplifier circuit in which a transistor for supplying a positive current to a load circuit and a transistor for supplying a negative current to a load are cascaded, a positive current A second push-pull amplifier circuit in which a transistor for compensating for the negative current and a transistor for compensating for the negative current are cascaded, and the output current of the first push-pull amplifier circuit is compensated by the output current of the second push-pull amplifier circuit As a result, linearity can be ensured in all input signal voltage ranges. In addition, an input signal voltage is supplied to a transistor for supplying a negative current to a load circuit and a transistor for compensating for a positive current through a level shift circuit. The gain can be adjusted to any gain.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の線形増幅回路の実施の形態における第
１の回路構成を示す回路図である。FIG. 1 is a circuit diagram showing a first circuit configuration in a linear amplifier circuit according to an embodiment of the present invention.

【図２】本発明の実施の形態の線形増幅回路における負
電流補償用の補償ドレイン電流Ia’、正電流補償用のド
レイン電流Ib’と、正電流供給用のドレイン電流Ia、負
電流供給用のドレイン電流Ibとの関係を示す図である。FIG. 2 shows a compensation drain current Ia ′ for negative current compensation, a drain current Ib ′ for positive current compensation, a drain current Ia for positive current supply, and a negative current supply for the linear amplifier circuit according to the embodiment of the present invention. FIG. 6 is a diagram showing a relationship between the drain current Ib and the drain current Ib.

【図３】本発明の実施の形態の線形増幅回路におけるレ
ベルシフト量と利得との関係を説明する図である。FIG. 3 is a diagram illustrating a relationship between a level shift amount and a gain in the linear amplifier circuit according to the embodiment of the present invention.

【図４】本発明の線形増幅回路の実施の形態における第
２の回路構成を示す回路図である。FIG. 4 is a circuit diagram showing a second circuit configuration in the embodiment of the linear amplification circuit of the present invention.

【図５】従来のプッシュプル増幅回路の回路構成を示す
回路図である。FIG. 5 is a circuit diagram showing a circuit configuration of a conventional push-pull amplifier circuit.

【図６】従来のプッシュプル増幅回路の他の回路構成を
示す回路図である。FIG. 6 is a circuit diagram showing another circuit configuration of a conventional push-pull amplifier circuit.

【図７】従来のプッシュプル増幅回路の電流の線形性を
説明する図である。FIG. 7 is a diagram illustrating current linearity of a conventional push-pull amplifier circuit.

【符号の説明】[Explanation of symbols]

１０：負荷回路 １１：正電流供給用Ｎ型電界効果トランジスタ １２：負電流供給用Ｎ型電界効果トランジスタ １３，１３−１，１３−２：増幅度１の反転増幅器 １４，１６：レベルシフト回路 １７：正補償電流供給用Ｎ型電界効果トランジスタ １８：負補償電流供給用Ｎ型電界効果トランジスタ ２０：負電流供給用Ｐ型電界効果トランジスタ ２２：負補償電流供給用Ｐ型電界効果トランジスタ ２４：負電流供給用Ｐ型電界効果トランジスタ ３０：第１のレベルシフト回路 ３１：第２のレベルシフト回路 １０１：正電源供給端子 １０２：負電源供給端子 １０３：入力端子 ２００：接地端子 10: Load circuit 11: N-type field-effect transistor for supplying a positive current 12: N-type field-effect transistor for supplying a negative current 13, 13-1, 13-2: Inverting amplifier with an amplification of 1 14, 16: Level shift circuit 17 : N-type field effect transistor for supplying a positive compensation current 18: N-type field effect transistor for supplying a negative compensation current 20: P-type field effect transistor for supplying a negative current 22: P-type field effect transistor for supplying a negative compensation current 24: Negative current Supply P-type field effect transistor 30: First level shift circuit 31: Second level shift circuit 101: Positive power supply terminal 102: Negative power supply terminal 103: Input terminal 200: Ground terminal

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 入力信号がゲート電極あるいはベース電
極に供給される第１のトランジスタのソース電極あるい
はエミッタ電極と、反転された入力信号が第１のレベル
シフト回路でレベルシフトされてゲート電極あるいはベ
ース電極に供給される第２のトランジスタのドレイン電
極あるいはコレクタ電極とが接続されることにより構成
された第１のプッシュプル増幅回路と、 反転された入力信号がゲート電極あるいはベース電極に
供給される第３のトランジスタのソース電極あるいはエ
ミッタ電極と、入力信号が第２のレベルシフト回路でレ
ベルシフトされてゲート電極あるいはベース電極に供給
される第４のトランジスタのドレイン電極あるいはコレ
クタ電極とが接続されることにより構成された第２のプ
ッシュプル増幅回路と、 前記第１のトランジスタと第２のトランジスタの接続点
と、前記第３のトランジスタと第４のトランジスタの接
続点とを接続すると共に、この接続点とアース間に接続
された負荷回路と、 を備えるようにしたことを特徴とする線形増幅回路。An input signal is supplied to a gate electrode or a base electrode of a first transistor, and an inverted input signal is level-shifted by a first level shift circuit to provide a gate electrode or a base electrode. A first push-pull amplifier circuit configured by connecting a drain electrode or a collector electrode of a second transistor supplied to an electrode; and a second push-pull amplifier circuit configured to supply an inverted input signal to a gate electrode or a base electrode. The source electrode or the emitter electrode of the third transistor is connected to the drain electrode or the collector electrode of the fourth transistor whose input signal is level-shifted by the second level shift circuit and supplied to the gate electrode or the base electrode. A second push-pull amplifier circuit configured by: A connection point between the transistor and the second transistor, a connection point between the third transistor and the fourth transistor, and a load circuit connected between the connection point and the ground. A linear amplifier circuit. 【請求項２】 前記第１のトランジスタが非能動状態か
ら能動状態に移行する入力信号電圧値と、前記第３のト
ランジスタが非能動状態から能動状態に移行する入力信
号電圧値とが等しくされていると共に、前記第２のトラ
ンジスタが非能動状態から能動状態に移行する入力信号
電圧値と、前記第４のトランジスタが非能動状態から能
動状態に移行する入力信号電圧値とが等しくなるよう
に、前記第１のレベルシフト回路におけるレベルシフト
量と、前記第２のレベルシフト回路におけるレベルシフ
ト量とが設定されていることを特徴とする請求項１記載
の線形増幅回路。Wherein the input signal to the input signal voltage value of the first transistor is changed from the inactive state to the active state, the third transistor is shifted to the active state from the inactive state
No. together and a voltage value is equal to the input signal, wherein the second transistor is shifted from the inactive state to the active state
And the voltage value, the fourth transistor so that the input signal voltage value to transition to the active state from the inactive state equal, and the level shift amount in the first level shift circuit, the second level shift circuit 2. The linear amplifier circuit according to claim 1, wherein the level shift amount is set in the linear amplifier. 【請求項３】 前記第１のレベルシフト回路におけるレ
ベルシフト量と、前記第２のレベルシフト回路における
レベルシフト量とを可変することにより、前記負荷回路
に流れる電流の変化の傾きを所望の傾きに設定するよう
にしたことを特徴とする請求項１記載の線形増幅回路。3. A variable level shift amount of the first level shift circuit and a level shift amount of the second level shift circuit are varied, so that a gradient of a change in a current flowing through the load circuit is changed to a desired gradient. 2. The linear amplifier circuit according to claim 1, wherein the linear amplifier is set to: 【請求項４】 入力信号がゲート電極あるいはベース電
極に供給される一方型の第１のトランジスタのソース電
極あるいはエミッタ電極と、入力信号がレベルシフト回
路でレベルシフトされてゲート電極あるいはベース電極
に供給される他方型の第２のトランジスタのソース電極
あるいはエミッタ電極とが接続されることにより構成さ
れた第１のプッシュプル増幅回路と、 反転された入力信号がゲート電極あるいはベース電極に
供給される一方型の第３のトランジスタのソース電極あ
るいはエミッタ電極と、前記レベルシフト回路でレベル
シフトされた入力電圧が反転されてゲート電極あるいは
ベース電極に供給される他方型の第４のトランジスタの
ソース電極あるいはエミッタ電極とが接続されることに
より構成された第２のプッシュプル増幅回路と、 前記第１のトランジスタと第２のトランジスタの接続点
と、前記第３のトランジスタと第４のトランジスタの接
続点とを接続すると共に、この接続点とアース間に接続
された負荷回路と、 を備えるようにしたことを特徴とする線形増幅回路。4. A source electrode or an emitter electrode of a first type transistor in which an input signal is supplied to a gate electrode or a base electrode, and an input signal is level-shifted by a level shift circuit and supplied to a gate electrode or a base electrode. A first push-pull amplifier configured by connecting a source electrode or an emitter electrode of a second transistor of the other type, and an inverted input signal supplied to a gate electrode or a base electrode. A source electrode or an emitter electrode of a third type transistor, and a source electrode or an emitter of a fourth type transistor which is supplied to a gate electrode or a base electrode after an input voltage level-shifted by the level shift circuit is inverted. Second push-pull constituted by connection with electrodes A width circuit, a connection point between the first transistor and the second transistor, a connection point between the third transistor and the fourth transistor, and a load circuit connected between the connection point and ground. And a linear amplifier circuit characterized by comprising: 【請求項５】 前記レベルシフト回路におけるレベルシ
フト量を可変することにより、前記負荷回路に流れる電
流の変化の傾きを所望の傾きに設定するようにしたこと
を特徴とする請求項４記載の線形増幅回路。5. The linearity according to claim 4, wherein the level shift amount in said level shift circuit is varied to set a gradient of a change in a current flowing through said load circuit to a desired gradient. Amplifier circuit. 【請求項６】 前記第１のトランジスタが非能動状態か
ら能動状態に移行する入力信号電圧値と、前記第３のト
ランジスタが非能動状態から能動状態に移行する入力信
号電圧値とが等しくされていると共に、前記第２のトラ
ンジスタが非能動状態から能動状態に移行する入力信号
電圧値と、前記第４のトランジスタが非能動状態から能
動状態に移行する入力信号電圧値とが等しくされている
ことを特徴とする請求項４記載の線形増幅回路。6. The input signal to the input signal voltage value of the first transistor is changed from the inactive state to the active state, the third transistor is shifted to the active state from the inactive state
No. together and a voltage value is equal to the input signal, wherein the second transistor is shifted from the inactive state to the active state
Voltage value and a linear amplifier circuit according to claim 4, wherein said fourth transistor is characterized in that the input signal voltage value to transition to the active state is equal to the inactive state. 【請求項７】 前記入力信号電圧がＶｏから一方向へ変
化した際には、前記第１のトランジスタに流れる出力電
流が変化すると共に、前記第３のトランジスタに流れる
出力電流は変化せず、前記入力信号電圧がＶｏから他方
向へ変化した際には、前記第３のトランジスタに流れる
出力電流が変化すると共に、前記第１のトランジスタに
流れる出力電流は変化せず、 前記入力信号電圧が（Ｖｏ＋Ｖａ）から一方向へ変化し
た際には、前記第４のトランジスタに流れる出力電流が
変化すると共に、前記第２のトランジスタに流れる出力
電流は変化せず、前記入力信号電圧が（Ｖｏ＋Ｖａ）か
ら他方向へ変化した際には、前記第２のトランジスタに
流れる出力電流が変化すると共に、前記第４のトランジ
スタに流れる出力電流は変化しないようにされているこ
とを特徴とする請求項１あるいは４記載の線形増幅回
路。7. When the input signal voltage changes from Vo to one direction, the output current flowing through the first transistor changes, and the output current flowing through the third transistor does not change. When the input signal voltage changes from Vo to the other direction, the output current flowing to the third transistor changes, and the output current flowing to the first transistor does not change, and the input signal voltage becomes (Vo + Va). ), The output current flowing through the fourth transistor changes, the output current flowing through the second transistor does not change, and the input signal voltage changes from (Vo + Va) to the other direction. when changes to, the together with the output current flowing through the second transistor is changed, so that the output current flowing in the fourth transistor does not change Linear amplifier circuit according to claim 1 or 4, wherein a is.
JP11062974A 1999-03-10 1999-03-10 Linear amplifier circuit Expired - Lifetime JP3053809B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11062974A JP3053809B1 (en) 1999-03-10 1999-03-10 Linear amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11062974A JP3053809B1 (en) 1999-03-10 1999-03-10 Linear amplifier circuit

Publications (2)

Publication Number Publication Date
JP3053809B1 true JP3053809B1 (en) 2000-06-19
JP2000261262A JP2000261262A (en) 2000-09-22

Family

ID=13215847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11062974A Expired - Lifetime JP3053809B1 (en) 1999-03-10 1999-03-10 Linear amplifier circuit

Country Status (1)

Country Link
JP (1) JP3053809B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110829984A (en) * 2018-08-14 2020-02-21 武汉芯泰科技有限公司 High-linearity power amplifier

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298365A (en) * 2002-03-29 2003-10-17 New Japan Radio Co Ltd High frequency amplification circuit
US7724088B2 (en) 2007-09-11 2010-05-25 Asahi Kasei Emd Corporation Push-pull amplifier
JP5190103B2 (en) * 2010-12-03 2013-04-24 株式会社エーディーシー Voltage generator, current generator
JP2012155195A (en) * 2011-01-27 2012-08-16 Yazaki Corp Buzzer driving circuit
WO2018186776A1 (en) * 2017-04-06 2018-10-11 Telefonaktiebolaget Lm Ericsson (Publ) Wideband power amplifier arrangement
KR102453661B1 (en) * 2020-01-10 2022-10-12 이엠코어텍 주식회사 Current compensation device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110829984A (en) * 2018-08-14 2020-02-21 武汉芯泰科技有限公司 High-linearity power amplifier
CN110829984B (en) * 2018-08-14 2023-10-17 武汉芯泰科技有限公司 High-linearity power amplifier

Also Published As

Publication number Publication date
JP2000261262A (en) 2000-09-22

Similar Documents

Publication Publication Date Title
US7339402B2 (en) Differential amplifier with over-voltage protection and method
US7245189B2 (en) High linearity digital variable gain amplifier
CN108599728B (en) Error amplifier with current limiting and clamping functions
US3953807A (en) Current amplifier
US8797100B2 (en) Circuit unit, bias circuit with circuit unit and differential amplifier circuit with first and second circuit unit
JPH1022750A (en) Input stage of low voltage operational amplifier and its method
JP3088262B2 (en) Low distortion differential amplifier circuit
US5910748A (en) Power amplifier in bicmos technology having an output stage in MOS technology
US6127892A (en) Amplification circuit
US20020089377A1 (en) Constant transconductance differential amplifier
JP2002359531A (en) High-frequency variable gain amplifier
JP3053809B1 (en) Linear amplifier circuit
JPH09260968A (en) Amplifier and semiconductor device
US6545502B1 (en) High frequency MOS fixed and variable gain amplifiers
JPH1188065A (en) Semiconductor amplifier circuit
CN112448684B (en) Operational amplifier
JP2008219283A (en) Differential current mode transmission circuit
JPS6282704A (en) Amplifier circuit
JP6859168B2 (en) Differential amplifier circuit
CN114629456A (en) Output stage circuit and AB class amplifier
US7312658B2 (en) Differential amplifier with two outputs and a single input of improved linearity
US20240088850A1 (en) Transmission circuit
JPS61131606A (en) Differential amplifier circuit
JP7306218B2 (en) Variable gain differential amplifier circuit
US20210250006A1 (en) Output pole-compensated operational amplifier

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000321