JP3046161B2 - Semiconductor device including undoped layer - Google Patents
Semiconductor device including undoped layerInfo
- Publication number
- JP3046161B2 JP3046161B2 JP29478492A JP29478492A JP3046161B2 JP 3046161 B2 JP3046161 B2 JP 3046161B2 JP 29478492 A JP29478492 A JP 29478492A JP 29478492 A JP29478492 A JP 29478492A JP 3046161 B2 JP3046161 B2 JP 3046161B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- conductivity type
- undoped
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、アンドープ層及び電
流阻止層を有し、該電流阻止層は有機金属気相結晶成長
法によって形成されている半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having an undoped layer and a current blocking layer, wherein the current blocking layer is formed by metal organic chemical vapor deposition.
【0002】[0002]
【従来の技術】従来、半導体材料を結晶成長させて積層
して得られた構造体を用いて種々の素子構造が形成され
ている。例えば、半導体レーザおよび発光ダイオードの
場合には、電流から光への変換効率を向上させるため、
電流阻止層を有する素子構造が形成されている。従来の
電流阻止層の形成方法として、例えば、文献:「沖研究
開発、第138 号、Vol.55、No.2、pp15 〜20」に開示された
方法がある。この開示された方法によれば、液晶成長法
(以下、「LPE」と略称することもある。)を用いて
発光ダイオードの電流阻止層を形成しており、この電流
阻止層は、2種類の接合即ちPN接合およびNP接合を
有する。電流阻止層に素子の駆動電流が注入されると、
NP接合に逆バイアスがかかるため、駆動電流が阻止さ
れる。2. Description of the Related Art Conventionally, various element structures have been formed by using structures obtained by laminating semiconductor materials by crystal growth. For example, in the case of a semiconductor laser and a light emitting diode, in order to improve the conversion efficiency from current to light,
An element structure having a current blocking layer is formed. As a conventional method of forming a current blocking layer, for example, there is a method disclosed in the literature: “Oki R & D, No. 138, Vol. 55, No. 2, pp. 15-20”. According to the disclosed method, the current blocking layer of the light emitting diode is formed by using a liquid crystal growth method (hereinafter sometimes abbreviated as “LPE”). It has a junction, ie, a PN junction and an NP junction. When the device driving current is injected into the current blocking layer,
Since a reverse bias is applied to the NP junction, the drive current is blocked.
【0003】さらに、電流阻止層に囲まれた微小な領域
に活性領域(発光層)を設けると、活性領域にのみ駆動
電流を制限するので、高い電流−光変換効率を達成する
ことができる。Further, when an active region (light emitting layer) is provided in a minute region surrounded by a current blocking layer, a drive current is limited only to the active region, so that high current-light conversion efficiency can be achieved.
【0004】以下、図面を参照して上記文献記載のLP
Eを用いて電流阻止層を具えた発光ダイオードの形成す
る方法について説明する。図2の(A)および(B)
は、発光ダイオードの形成工程の主要段階を示した断面
図である。Hereinafter, the LP described in the above-mentioned document will be described with reference to the drawings.
A method for forming a light emitting diode having a current blocking layer using E will be described. (A) and (B) of FIG.
FIG. 2 is a cross-sectional view showing a main stage of a light emitting diode forming process.
【0005】先ず、P−InP基板10(ドープZn濃
度5×1018cm-3)上に電流阻止層26を形成する。
この電流阻止層は、P−InPバッファ層(ドープZn
濃度7×1017cm-3)12、N−InPブロック層
(ドープSn濃度4×1017cm-3)14およびP−I
nP層ブロック(ドープZn濃度4×1017cm-3)1
6を以って構成し、これらの層をLPEを用いて順次成
長させる(図2の(A))。[0005] First, a current blocking layer 26 is formed on a P-InP substrate 10 (doped Zn concentration 5 × 10 18 cm -3 ).
This current blocking layer is composed of a P-InP buffer layer (doped Zn).
7 × 10 17 cm −3 ) 12, N-InP block layer (doped Sn concentration 4 × 10 17 cm −3 ) 14 and PI
nP layer block (doped Zn concentration: 4 × 10 17 cm −3 ) 1
6, and these layers are sequentially grown using LPE (FIG. 2A).
【0006】次に、電流阻止層26を成長させた積層体
に塩酸系エッチャントを用いてV溝18を選択的に形成
する。その後、V溝18にP−InPクラッド層(ドー
プZn6×1017cm-3)20、P−InGaAsP活
性層22、N−InPクラッド層(Snドープ)24、
N−InGaAsPキャップ層28を順次成長させるこ
とによって電流阻止層を具えた発光ダイオードの主要構
造を形成する(図2の(B))。P−InGaAs活性
層22は、面方位依存性により図中に示した三日月形状
が得られる。尚、図中、上側および下側の電極の図示を
省略してある。Next, a V-groove 18 is selectively formed on the laminated body on which the current blocking layer 26 has been grown, using a hydrochloric acid-based etchant. Then, a P-InP cladding layer (doped Zn 6 × 10 17 cm −3 ) 20, a P-InGaAsP active layer 22, an N-InP cladding layer (Sn-doped) 24,
The main structure of the light emitting diode having the current blocking layer is formed by sequentially growing the N-InGaAsP cap layer 28 (FIG. 2B). The P-InGaAs active layer 22 has the crescent shape shown in the figure due to the plane orientation dependence. In the drawings, illustration of upper and lower electrodes is omitted.
【0007】ところで、LPEを用いて結晶成長させた
場合、薄膜層の厚みおよび組成の再現性、および、成長
層の厚みおよび組成の面内均一性に問題があった。When crystal growth is performed using LPE, there are problems in the reproducibility of the thickness and composition of the thin film layer and the in-plane uniformity of the thickness and composition of the growth layer.
【0008】しかしながら、結晶成長にMO−CVD法
(有機金属気相成長法)を用いれば、分子オーダーの厚
さで薄膜の成長を制御することができ、成長させた層の
厚み、組成およびキャリア濃度等の均一性が優れてい
る。However, when MO-CVD (metal organic chemical vapor deposition) is used for crystal growth, the growth of a thin film can be controlled with a thickness on the order of molecules, and the thickness, composition, and carrier of the grown layer can be controlled. Excellent in uniformity such as concentration.
【0009】従って、MO−CVD法を用いて結晶成長
を行えば、LPEを用いた場合と比べて、より均一化
し、高い歩留で、素子特性の均一化が実現できる。Therefore, when the crystal is grown by using the MO-CVD method, the device characteristics can be made more uniform, and the device characteristics can be made more uniform with a higher yield than when LPE is used.
【0010】[0010]
【発明が解決しようとする課題】しかしながら、P型の
III−V族化合物半導体のドーパントは、例えば、亜
鉛(Zn)が用いられる。しかしながら、キャリア濃度
の高い層の上に成長層をMO−CVD法で成長させる場
合、活性化していないZnが、この層または既に形成さ
れている他の層中へ拡散してしまう。例えば、Znをド
ープしたP型のIII−V族化合物半導体基板上にN型
層をMO−CVD法で成長させると、この層の成長中に
基板中のZnが成膜しつつあるN型層へ拡散してしま
う。その結果、N型層中のZnの拡散領域では、N型か
らP型に反転してしまう。However, for example, zinc (Zn) is used as a dopant for a P-type III-V compound semiconductor. However, when a growth layer is grown by MO-CVD on a layer having a high carrier concentration, unactivated Zn diffuses into this layer or another layer already formed. For example, when an N-type layer is grown by MO-CVD on a P-type III-V compound semiconductor substrate doped with Zn, an N-type layer in which Zn in the substrate is growing during the growth of this layer. Will spread to. As a result, in the diffusion region of Zn in the N-type layer, it is inverted from N-type to P-type.
【0011】従って、この発明の目的は、第1導電型不
純物をドープした第1導電型のIII−V族化合物半導体
基板上に第2導電型層をMO−CVD法で成長させる
際、第2導電型層への第1導電型不純物の拡散を防いで
形成されて、電流を阻止する性能を高めた半導体装置を
提供することにある。Therefore, an object of the present invention is to provide a method of growing a second conductive type layer on a first conductive type III-V compound semiconductor substrate doped with a first conductive type impurity by MO-CVD. It is an object of the present invention to provide a semiconductor device which is formed while preventing diffusion of a first conductivity type impurity into a conductivity type layer, and has an improved current blocking performance.
【0012】[0012]
【課題を解決するための手段】この発明の半導体装置
は、第1導電型基板の上面側にアンドープ層を具え、こ
のアンドープ層の上面側に電流阻止層を具え、また、こ
の電流阻止層は、第1導電型層の第1層と、この第1導
電型層の第1層の上面側に形成された第2導電型層と、
この第2導電型層の上面側に第1の導電型層の第2層と
を具えており、また、前記電流阻止層は、有機金属気相
結晶成長法によって形成されている。A semiconductor device according to the present invention includes an undoped layer on the upper surface side of the first conductivity type substrate, a current blocking layer on the upper surface side of the undoped layer, and the current blocking layer is A first layer of the first conductivity type layer, a second conductivity type layer formed on the upper surface side of the first layer of the first conductivity type layer,
A second conductive type layer is provided on the upper surface side of the second conductive type layer, and the current blocking layer is formed by metal organic chemical vapor deposition.
【0013】[0013]
【作用】上述したこの発明の構成によれば、アンドープ
層を成長させるときにはドーパントガスを導入する必要
がないので、アンドープ層はN型でキャリア濃度の低い
層となる。このアンドープ層へP型層からZnが拡散し
てくると、アンドープ層はN型からP型へ転換する。従
って、アンドープ層がP型層から拡散してきたZnをア
ンドープ層で捕らえて一種の緩衝領域として作用するの
で、ZnのN型層への拡散を防ぐことができる。According to the structure of the present invention described above, it is not necessary to introduce a dopant gas when growing an undoped layer, so that the undoped layer is an N-type layer having a low carrier concentration. When Zn diffuses from the P-type layer into the undoped layer, the undoped layer changes from N-type to P-type. Therefore, since the undoped layer captures Zn diffused from the P-type layer by the undoped layer and acts as a kind of buffer region, it is possible to prevent Zn from diffusing into the N-type layer.
【0014】[0014]
【実施例】以下、図面を参照し、この発明の有機気相成
長法を用いた薄膜積層体の形成方法の実施例について説
明する。尚、以下に参照する図は、この発明が理解でき
る程度に各構成成分の大きさ、形状および配置関係を概
略的に示してあるにすぎない。従って、この発明は図示
例にのみ限定されるものでないことは明らかである。DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the drawings, an embodiment of a method for forming a thin film laminate using an organic vapor deposition method according to the present invention will be described below. It should be noted that the figures referred to below merely schematically show the size, shape and arrangement of each component so that the present invention can be understood. Therefore, it is clear that the present invention is not limited to the illustrated example.
【0015】図1の(A)〜(C)は、この発明の実施
例を説明する工程図である。各図は、主要工程段階で得
られた構造体の状態を断面で概略的に示す図である。
尚、図は、断面を表すハッチングを一部省略して示して
ある。FIGS. 1A to 1C are process diagrams for explaining an embodiment of the present invention. Each figure is a diagram schematically showing a state of a structure obtained in a main process step in a cross section.
In the drawing, hatching indicating a cross section is partially omitted.
【0016】この実施例では、亜鉛(Zn)をドープし
たIII −V族の化合物半導体である第1導電型層として
のP型基板30上に、アンドープ層(不純物をドープし
ない)32をMO−CVD法を用いて成長させ、その
後、このアンドープ層32の上側に、第2導電型層とし
てのN型層34を含むP−N−P電流阻止層36をMO
−CVD法を用いて成長させる例につき説明する。In this embodiment, an undoped layer (not doped with impurities) 32 is formed on a P-type substrate 30 as a first conductivity type layer which is a group III-V compound semiconductor doped with zinc (Zn). The P-N-P current blocking layer 36 including the N-type layer 34 as the second conductivity type layer is formed on the undoped layer 32 by MO growth.
-An example of growing using a CVD method will be described.
【0017】先ず、図1の(A)に示すP−InP基板
(ドープZn濃度5×1018cm-3)30を成長室内に
設置し、この基板30上に以下に述べる条件でアンドー
プ層32を0.2μmの厚さに成長させる(図1の
(B))。First, a P-InP substrate (doped Zn concentration: 5 × 10 18 cm −3 ) 30 shown in FIG. 1A is set in a growth chamber, and an undoped layer 32 is formed on the substrate 30 under the following conditions. Is grown to a thickness of 0.2 μm (FIG. 1B).
【0018】この実施例における成長条件は以下の通り
である。III 族材料は、トリメチルインジウム(TM
I)を水素でバブリングして用いる。また、V族材料
は、ホスフィン(PH3 )を用いる。成長室を減圧し、
基板30を550〜650℃の範囲内の適当な温度に加
熱しておく。続いて、上述したガスを減圧の成長室に導
入し、基板上にInP層を成長させる。また、成長室に
導入するTMIとPH3 のモル比(VIII 比)を50〜
200の範囲の好適な値とするのが好適である。アンド
ープ層を成長させる場合、ドーパントガスは導入しな
い。The growth conditions in this embodiment are as follows. Group III materials are trimethylindium (TM
I) is used after bubbling with hydrogen. Also, phosphine (PH 3 ) is used as the group V material. Decompress the growth chamber,
The substrate 30 is heated to an appropriate temperature in the range of 550 to 650C. Subsequently, the above-described gas is introduced into a growth chamber under reduced pressure, and an InP layer is grown on the substrate. Also, 50 molar ratio of TMI and PH 3 to be introduced into the growth chamber (VIII ratio)
A preferred value in the range of 200 is preferred. When growing an undoped layer, no dopant gas is introduced.
【0019】次に、アンドープ層32上に、第1導電型
層の第1層である膜厚0.7μmのP−InP層(ドー
プZn濃度5×1017cm-3)38、第2導電型層であ
る膜厚0.5μmのN−InP層(ドープ錫濃度7×1
017cm-3)34及び第1導電型層の第2層である膜厚
1.5μmのP−InP層(ドープZn濃度2×1017
cm-3)40を、以下に述べる成長条件で順次成長さ
せ、電流阻止層36を形成する(図1の(C))。Next, on the undoped layer 32, a 0.7 μm-thick P-InP layer (doped Zn concentration: 5 × 10 17 cm −3 ) 38, which is the first layer of the first conductivity type layer, 0.5 μm-thick N—InP layer (doped tin concentration: 7 × 1)
0 17 cm −3 ) 34 and a 1.5 μm-thick P-InP layer (doped Zn concentration 2 × 10 17 ) which is the second layer of the first conductivity type layer
cm −3 ) 40 are sequentially grown under the growth conditions described below to form the current blocking layer 36 (FIG. 1C).
【0020】電流阻止層36の形成時の各層、第1導電
型層の第1層38、第2導電型層34及び第1導電型層
の第2層40の成長条件はアンドープ層を成長させたと
きと同じInPの成長条件で、P型のドーパントガスと
してジメチル亜鉛(DMZn)およびN型のドーパント
ガスとしてシラン(SH4)をそれぞれ用いる。成長層
中のキャリア濃度の制御は、ドーパントガスの流量を制
御することによって行う。ドーパントガスの流量及び圧
力は、それぞれマスフローラ・コントローラおよびプレ
ッシャ・コントローラを用いて制御する。The conditions for forming the current blocking layer 36, the first layer 38 of the first conductivity type, the second layer 34, and the second layer 40 of the first conductivity type are such that an undoped layer is grown. Dimethyl zinc (DMZn) as a P-type dopant gas and silane (SH 4 ) as an N-type dopant gas under the same InP growth conditions as those used in the above. The carrier concentration in the growth layer is controlled by controlling the flow rate of the dopant gas. The flow rate and pressure of the dopant gas are controlled using a mass flora controller and a pressure controller, respectively.
【0021】尚、電流阻止層36中の第1導電型層の第
1層38および第1導電型層の第2層40からのZnの
N型層への拡散は、電流阻止層36中のZnの濃度が低
いので実用上問題にはならない。The diffusion of Zn from the first layer 38 of the first conductivity type layer and the second layer 40 of the first conductivity type layer into the N-type layer in the current blocking layer 36 Since the concentration of Zn is low, there is no practical problem.
【0022】また、上述した電流阻止層を形成した積層
体に従来例と同様のV溝を形成し、クラッド層および発
光層、さらに必要に応じてキャップ層を形成すれば、従
来例と同様の発光ダイオードを得ることができる。If the same V-groove as in the conventional example is formed in the laminate on which the above-described current blocking layer is formed, and the cladding layer and the light emitting layer, and if necessary, the cap layer are formed, the same as in the conventional example is obtained. Light emitting diodes can be obtained.
【0023】上述した実施例では、この発明において、
特定の材料を使用し、また、特定の条件で形成した例に
つき説明したが、他の材料を用いても良い。また、アン
ドープ層の膜厚は0.2μmに限定されるものではな
い。In the embodiment described above, in the present invention,
Although an example in which a specific material is used and formed under specific conditions has been described, other materials may be used. Further, the thickness of the undoped layer is not limited to 0.2 μm.
【0024】[0024]
【発明の効果】この発明の半導体装置の構成によれば、
第1導電型基板上にアンドープ層を設け、このアンドー
プ層上に2種類の接合すなわちPN接合およびNP接合
を有し、かつ有機金属気相結晶成長法で形成された電流
阻止層を具えているため、第2導電型層であるN型層は
基板から拡散された不純物すなわち亜鉛を含まない層と
なっている。このため、この発明の半導体装置は、第2
導電型層を消失することなく、及びキャリア濃度を再現
性良く成長させて形成されているため、高い電流阻止能
力を有すると共に半導体素子特性が安定している。According to the structure of the semiconductor device of the present invention,
An undoped layer is provided on the first conductivity type substrate. The undoped layer has two types of junctions, ie, a PN junction and an NP junction, and has a current blocking layer formed by metal organic chemical vapor deposition. Therefore, the N-type layer serving as the second conductivity type layer does not contain impurities diffused from the substrate, that is, zinc. For this reason, the semiconductor device of the present invention
Since it is formed without losing the conductivity type layer and by growing the carrier concentration with good reproducibility, it has high current blocking ability and stable semiconductor element characteristics.
【図1】(A)〜(C)は、この発明の有機金属結晶成
長法を用いた結晶成長方法の実施例の説明に供する工程
図である。FIGS. 1A to 1C are process diagrams for explaining an embodiment of a crystal growth method using an organometallic crystal growth method of the present invention.
【図2】(A)および(B)は、従来の、電流阻止層を
具えた発光ダイオードの製造方法の説明に供する工程図
である。FIGS. 2A and 2B are process diagrams for explaining a conventional method of manufacturing a light emitting diode having a current blocking layer.
10:P−InP層 12:P−InPバッファ層 14:N−InPブロック層 16:P−InPブロック層 18:V溝 20:P−InPクラッド層 22:P−InGaAsP層 24:N−InPクラッド層 26:電流阻止層 28:N−InGaAsPキャップ層 30:P−InP基板 32:アンドープ層 34:N型層(N−InP層) 36:電流阻止層 38:P−InP層 40:P−InP層 10: P-InP layer 12: P-InP buffer layer 14: N-InP block layer 16: P-InP block layer 18: V groove 20: P-InP cladding layer 22: P-InGaAsP layer 24: N-InP cladding Layer 26: Current blocking layer 28: N-InGaAsP cap layer 30: P-InP substrate 32: Undoped layer 34: N-type layer (N-InP layer) 36: Current blocking layer 38: P-InP layer 40: P-InP layer
Claims (1)
を具え、該アンドープ層の上面側に電流阻止層を具え、 該電流阻止層は、第1導電型層の第1層と、該第1層の
上面側に形成された第2導電型層と、該第2導電型層の
上面側に形成された第1導電型層の第2層とを具えてお
り、 前記電流阻止層は、有機金属気相結晶成長法によって形
成されていることを特徴とするアンドープ層を含む半導
体装置。An undoped layer is provided on an upper surface side of a first conductivity type substrate, and a current blocking layer is provided on an upper surface side of the undoped layer. The current blocking layer includes a first layer of a first conductivity type layer, A second conductivity type layer formed on the upper surface side of the first layer; and a second layer of the first conductivity type layer formed on the upper surface side of the second conductivity type layer. A semiconductor device comprising an undoped layer formed by a metalorganic vapor phase crystal growth method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29478492A JP3046161B2 (en) | 1992-11-04 | 1992-11-04 | Semiconductor device including undoped layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29478492A JP3046161B2 (en) | 1992-11-04 | 1992-11-04 | Semiconductor device including undoped layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06151318A JPH06151318A (en) | 1994-05-31 |
JP3046161B2 true JP3046161B2 (en) | 2000-05-29 |
Family
ID=17812241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29478492A Expired - Fee Related JP3046161B2 (en) | 1992-11-04 | 1992-11-04 | Semiconductor device including undoped layer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3046161B2 (en) |
-
1992
- 1992-11-04 JP JP29478492A patent/JP3046161B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06151318A (en) | 1994-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3682938B2 (en) | Method for forming a semiconductor light emitting device | |
KR100433039B1 (en) | Epitaxial wafer and manufacturing method thereof | |
JP3046161B2 (en) | Semiconductor device including undoped layer | |
JPH0897466A (en) | Light emitting device | |
JPH11121860A (en) | Compound semiconductor light emitting device and its forming method | |
JPH05218585A (en) | Semiconductor light emitting device | |
JP2945464B2 (en) | Method for manufacturing semiconductor device | |
JP3187279B2 (en) | Infrared light emitting diode and method of manufacturing the same | |
JPH02202085A (en) | Manufacture of semiconductor laser device | |
JPS6352479B2 (en) | ||
JPS61228684A (en) | Semiconductor light emitting element | |
JPS6216583A (en) | Mesa type monolithic light-emitting diode array | |
JP2503263B2 (en) | Method for manufacturing semiconductor light emitting device | |
JPS63213378A (en) | Manufacture of semiconductor light emitting element | |
KR19990004355A (en) | How to improve doping concentration of laser diode contact layer | |
JPH04260386A (en) | Manufacture of optical semiconductor device | |
JPS584833B2 (en) | Method for manufacturing G↓aA↓s light emitting diode | |
JP3703927B2 (en) | Semiconductor laser element | |
KR100242789B1 (en) | Fabricating method of current blocking structure for optical device | |
KR100366697B1 (en) | Semiconductor laser diode and manufacturing method thereof | |
JPS61168986A (en) | Manufacture of semiconductor light-emitting element | |
JPH0384985A (en) | Variable wavelength semiconductor laser | |
JPH07154031A (en) | Semiconductor laser | |
JPS6243191A (en) | Semiconductor laser device | |
JPH01143383A (en) | Optoelectronic integrated circuit and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080317 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |