JPS6216583A - Mesa type monolithic light-emitting diode array - Google Patents

Mesa type monolithic light-emitting diode array

Info

Publication number
JPS6216583A
JPS6216583A JP59249350A JP24935084A JPS6216583A JP S6216583 A JPS6216583 A JP S6216583A JP 59249350 A JP59249350 A JP 59249350A JP 24935084 A JP24935084 A JP 24935084A JP S6216583 A JPS6216583 A JP S6216583A
Authority
JP
Japan
Prior art keywords
emitting diode
mesa
light emitting
type
etching groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59249350A
Other languages
Japanese (ja)
Other versions
JPH0363830B2 (en
Inventor
Kazuhiro Kurata
倉田 一宏
Toshio Sagawa
佐川 敏男
Takeshi Takahashi
健 高橋
Genta Koizumi
玄太 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP59249350A priority Critical patent/JPS6216583A/en
Priority to DE19853541790 priority patent/DE3541790C2/en
Publication of JPS6216583A publication Critical patent/JPS6216583A/en
Priority to US07/178,648 priority patent/US4984035A/en
Publication of JPH0363830B2 publication Critical patent/JPH0363830B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PURPOSE:To improve yield, and to reduce the dispersion of the luminous characteristics of each light-emitting diode section by forming an etching groove in the inverted mesa direction and an etching groove in the forward mesa direction orthogonal to the etching groove between the adjacent light-emitting diode sections and leading out metallic film wirings connected to electrode sections for several light-emitting diode section through the upper section of the etching groove in the forward mesa direction from the electrode sections. CONSTITUTION:An etching groove 25a in the inverted mesa direction and an etching groove 25b in the forward mesa direction are each shaped in order to isolate into each light-emitting diode section 30. Discrete minus electrode 26 is lead out through the upper sections of the etching grooves 25b in the forward mesa direction from electrode sections 29, thus resulting in no disconnec tion at stepped sections and disconnection at the angle sections of mesas. When voltage is applied among discrete minus electrode 26 and a common plus elec trode 27 and forward currents are made to flow through the light-emitting diode sections 30, electrons are injected to a P-type Ga1-xAlxAs layer 22 from an N-type Ga1-yAlyAs layer 23 and radiative recombination is generated, thus emitting beams upward from the mesa sections.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップの裏面に共通電極、表面に複数
個の個別電極を有するモノシリツク発光ダイオードプレ
イに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a monolithic light emitting diode display having a common electrode on the back side of a semiconductor chip and a plurality of individual electrodes on the front side.

〔従来の技術〕[Conventional technology]

従来、モノシリツク発光ダイオードとしては、単結晶基
板の上に成長させたエピタキシャル成長層に不純物を拡
散させた構造が知られている。
Conventionally, monolithic light emitting diodes have a structure in which impurities are diffused into an epitaxial growth layer grown on a single crystal substrate.

第5図は、従来のモノシリツク発光ダイオードアレイの
上面図、第6図は第5図におけるA−A’断面の斜視図
である。
FIG. 5 is a top view of a conventional monolithic light emitting diode array, and FIG. 6 is a perspective view taken along the line AA' in FIG.

図中、1はn型GaAs基板、2および6はそれぞれエ
ピタキシャル成長させたn型GaAs 1−XPx層お
よびn型G a A 5層である。4および5は、n型
G a A 8層6の表面からZnを選択拡散させるこ
とによって形成したp型領域であって、4は発光再結合
部、5は各発光再結合部4よりなる個々の発光ダイオー
ド部間のアイソレーションストライプである。6は各発
光ダイオニド部のn型G a A s層3の電極部9上
に設けられた通電用の個別プラス電極、7はn型G a
 A S基板の裏面に設けられた各発光ダイオード部共
通のマイナス電極である。
In the figure, 1 is an n-type GaAs substrate, 2 and 6 are epitaxially grown n-type GaAs 1-XPx layer and n-type GaA 5 layer, respectively. 4 and 5 are p-type regions formed by selectively diffusing Zn from the surface of the n-type Ga A 8 layer 6; This is an isolation stripe between the light emitting diode sections of the . Reference numeral 6 denotes an individual positive electrode for energization provided on the electrode portion 9 of the n-type Ga As layer 3 of each light emitting diode portion, and 7 denotes an n-type Ga As layer 3.
This is a negative electrode common to each light emitting diode section provided on the back surface of the AS substrate.

プラス電$j、6、マイナス電極7間に正バイヤスを加
えると、n型GaAs1−)(Px層2からの電子はp
型頭域である発光再結合部4に注入され、発光再結合に
よる光は、個別プラス電極6およびn型G a A s
層6に設けられた光取り出し孔8を通って矢印Cの示す
如く外部に放出される。
When a positive bias is applied between the positive electrode $j, 6 and the negative electrode 7, the electrons from the n-type GaAs1-) (Px layer 2 become p
The light is injected into the luminescent recombination section 4, which is the mold head region, and the light resulting from the luminescent recombination is transferred to the individual positive electrode 6 and the n-type Ga As
The light passes through a light extraction hole 8 provided in the layer 6 and is emitted to the outside as shown by an arrow C.

〔発明が解決しようとする問題点」 しかし、従来の波数型発光ダイオードアレイは上記した
ような構成であるため、次のような問題点をもっている
[Problems to be Solved by the Invention] However, since the conventional wave number type light emitting diode array has the above-described configuration, it has the following problems.

(1)Znの選択拡散を必要とするため、拡散マスクの
形成工程を含め工程が複雑である。
(1) Since selective diffusion of Zn is required, the process including the process of forming a diffusion mask is complicated.

(2)Znの選択拡散はアンプル内拡散であり、製造コ
ストが高くなる。
(2) Selective diffusion of Zn is in-ampule diffusion, which increases manufacturing cost.

(3)  Znの選択拡散は、インタースティシャルな
部分を含むため、特に結晶欠陥部で異常拡散を生じ易く
、歩留りを低下するおそれがある。
(3) Since the selective diffusion of Zn includes interstitial parts, abnormal diffusion is likely to occur particularly in crystal defect areas, which may reduce the yield.

(4)駆動用集積回路としてはプラス電極を共通、マイ
ナス電極を個別に設けることが望ましいが、m−v族化
合物半導体では、実用的なドナー拡散源がないだめn型
基板しか用いられず、従ってマイナス電極を共通べした
アレイしか得られない。
(4) For a driving integrated circuit, it is desirable to have a common positive electrode and separate negative electrodes, but in m-v group compound semiconductors, only n-type substrates are used because there is no practical donor diffusion source. Therefore, only an array with a common negative electrode can be obtained.

(5)各発光ダイオード部の個別電極はリードワイヤで
配線すれているため、ボンディング等の工数がかかり、
微細構造にはむかない。
(5) Since the individual electrodes of each light emitting diode part are wired with lead wires, bonding etc. are time-consuming.
Not suitable for fine structures.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、前記した従来技術の問題点を解消し、
Znの選択拡散工程を必要とせず、従っ簡単な工程で低
コストの製造ができ、結晶欠陥の存在もあまり歩留りに
影響することなく、更にはワイヤボンディング不用の新
規な構造のメサ型モノシリツク発光ダイオ−ドアレイを
提供することにある。
The purpose of the present invention is to solve the problems of the prior art described above,
A mesa-type monosilicon light-emitting diode that does not require a selective Zn diffusion process, can be manufactured in a simple process at low cost, has no significant effect on yield due to the presence of crystal defects, and has a novel structure that does not require wire bonding. - To provide door arrays.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

すなわち、本発明の要旨は、GaAs基板上にp −1
1接合面が形成されるよう少なくとも一層の混晶系エピ
タキシャル層が成長され、前記p−n接合接合相直交す
るメサ・エッチング溝により一列に並ぶ複数個の発光タ
゛イオード部に分割されてなる発光ダイオードアレイに
おいて、各隣接する前記発光ダイオード部間に設けられ
ている前記メサ・エッチング溝は逆メサ方向のエツチン
グ溝であり、それに直交し前記発光ダイオードアレイを
縦断する前記メサ・エッチング溝は順メサ方向のエツチ
ング溝であり、前記名発光ダイオード部の電極部に接続
される金属膜配線が前記電極部から前記順メサ方向のエ
ツチング溝上を通って引き出されていることにある。
That is, the gist of the present invention is to provide p −1 on a GaAs substrate.
A light emitting diode in which at least one mixed crystal epitaxial layer is grown so as to form one junction surface, and the light emitting diode is divided into a plurality of light emitting diode parts arranged in a line by mesa etching grooves perpendicular to the p-n junction junction. In the array, the mesa-etched grooves provided between adjacent light emitting diode parts are etched grooves in a reverse mesa direction, and the mesa-etched grooves that are perpendicular thereto and traverse the light emitting diode array are etched grooves in a forward mesa direction. The metal film wiring connected to the electrode part of the light emitting diode part is drawn out from the electrode part passing over the etching groove in the forward mesa direction.

〔要旨の補足説明〕[Supplementary explanation of the abstract]

一般に、セン亜鉛鉱型のm−v族化合物半導体結晶にあ
っては、化学エツチングの速度や 開方向に異方性が強
く存在し、そのため、素子形成用単結晶ウェハとしては
、(100)面ないしこれに近い面方位をもったものが
用いられる。
In general, zincite-type m-v group compound semiconductor crystals have strong anisotropy in chemical etching speed and opening direction, and therefore, (100)-oriented single crystal wafers are suitable for device formation. A material with a surface orientation at or close to this is used.

例えば、第6図に示す如く、(100)面をく011〉
方向およびこれと直角なく011>方向にメサ・エッチ
ングすれば、それぞれのメサの 角は<Llll>方向
のものでは鋭角になるだめこれを逆メサと叶び、くUl
l〉方向ないしこれに近い方向を逆メサ方向と呼んでい
る。反対に、 角が鈍角になる<Llll>方向ないし
これに近い方向を順メサ方向と呼んでいる。
For example, as shown in Figure 6, the (100) plane is
If the mesa is etched in the 011> direction and not perpendicular to this direction, the corners of each mesa will be acute angles in the <Lllll> direction, so this will become a reverse mesa, and
l> direction or a direction close to this direction is called the reverse mesa direction. On the other hand, the <Lllll> direction where the angle becomes obtuse or a direction close to this is called the forward mesa direction.

ところで、第4図(a)、 (b)にそれぞれのメサの
断面図を示した如く、第4図(a)、において逆メサ方
向のエツチング部では蒸着金属膜16がメサ 部で段切
れを起こし、反対に第4図(b)において順メサ方向の
エツチング部では蒸着金属膜160段切れは起こらない
。なお、第6図および第4図中、12は結晶基板、16
は絶縁膜である。
By the way, as shown in the cross-sectional views of each mesa in FIGS. 4(a) and 4(b), in the etched area in the reverse mesa direction in FIG. On the other hand, in the etched portion in the forward mesa direction in FIG. 4(b), the vapor-deposited metal film 160 does not break. In addition, in FIG. 6 and FIG. 4, 12 is a crystal substrate, 16
is an insulating film.

〔実施例〕〔Example〕

以下、本発明の実施例を図面に基づき詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第1図に本発明のメサ型モノシリツク発光ダイオードア
レイの上面図、第2図に第1図の]:l −B’断面の
斜視図を示す。
FIG. 1 shows a top view of a mesa-type monolithic light emitting diode array of the present invention, and FIG. 2 shows a perspective view of the cross section taken along the line ]:l-B' in FIG.

図中、21はp型GaAS基板、 22はエピタキシャ
ル成長させたp型Ga’1− XAtxAs層であリ、
その混晶比Xの値はx=0.10〜0.65程度の範囲
内で、これは希望する発光波長によって適宜定められる
。26はn型Ga 1− X AtXA s層22上に
エピタキシャル成長させたn型G a 1− y A 
l yAs層であり、この混晶比yは、上記混晶比Xよ
りも高くすることによって、pnGal−>(AzxA
s層22からの発光波長に対する光透過性と、このn型
Ga 1−fLyA1層26からの電子)注入効率の増
加およびP mGa1−xAtXAs層2XAs性入さ
れた少数キャリアめ閉じ込めを図っている。
In the figure, 21 is a p-type GaAS substrate, 22 is an epitaxially grown p-type Ga'1-XAtxAs layer,
The value of the mixed crystal ratio X is within the range of approximately 0.10 to 0.65, and this is appropriately determined depending on the desired emission wavelength. 26 is an n-type Ga 1-y A layer epitaxially grown on the n-type Ga 1-x AtXAs layer 22;
lyAs layer, and by making the mixed crystal ratio y higher than the above mixed crystal ratio X, pnGal->(AzxA
This is aimed at increasing the light transmittance for the emission wavelength from the s layer 22, increasing the injection efficiency of electrons from the n-type Ga1-fLyA1 layer 26, and confining the minority carriers inserted into the PmGa1-xAtXAs layer 2XAs.

26は、n W Ga 1−yAtyAs層26の電極
部29に接続される配線用の個別マイナス電極であり、
金属膜が蒸着されている。
26 is an individual negative electrode for wiring connected to the electrode part 29 of the n W Ga 1-yAtyAs layer 26;
A metal film is deposited.

24は、個別マイナス電極26と電極部29以外のn型
Ga 1−yAzyAs層26とを層線6るために設け
られたフォスホ・シリケート・ガラス(PSG)膜であ
る。
Reference numeral 24 denotes a phosphosilicate glass (PSG) film provided to form a layer line 6 between the individual negative electrode 26 and the n-type Ga 1-yAzyAs layer 26 other than the electrode section 29 .

25はメサ・エッチング溝で、25aは逆メサ方向のエ
ツチング溝、25bは順メサ方向のエツチング溝であり
、それぞれ各発光ダイオード部が60をアイソレートす
るために設けられている。
25 is a mesa etching groove, 25a is an etching groove in the reverse mesa direction, and 25b is an etching groove in the forward mesa direction, each of which is provided to isolate each light emitting diode portion 60.

なお、各隣接する発光ダイオード部60間には逆メサ方
向のエツチング溝が設けられ、素子を縦断するように順
メサ方向のエツチング溝が設けられるようにしなければ
ならない。
Note that etching grooves in the reverse mesa direction must be provided between adjacent light emitting diode portions 60, and etching grooves in the forward mesa direction must be provided so as to traverse the device.

よって、各個別マイナス電極26は、電極部29から順
メサ方向のエツチング溝25b上を通って引き出される
ため、メサの 部で段切れを起こして断線することがな
い。
Therefore, since each individual negative electrode 26 is drawn out from the electrode portion 29 by passing over the etched groove 25b in the forward mesa direction, there is no possibility of breakage and disconnection at the mesa portion.

27はn型GaAs基板21の裏面に金属膜を全面蒸着
させて形成した共通プラス電極である。
A common positive electrode 27 is formed by depositing a metal film on the entire back surface of the n-type GaAs substrate 21.

この構造において、個別マイナス電極26と共通プラス
電極27との間に電圧を印加して発光ダイオード部60
に順方向電流を流せば、nmGa1 + y A ty
 A s層26から電子がn型Ga 1− >HAtx
As層22に注入されて発光再結合を起こし、光はメサ
部から上方に放出される。
In this structure, by applying a voltage between the individual negative electrodes 26 and the common positive electrode 27, the light emitting diode section 60
If a forward current is applied to , nmGa1 + y A ty
Electrons from the As layer 26 become n-type Ga 1- >HAtx
The light is injected into the As layer 22 to cause radiative recombination, and the light is emitted upward from the mesa portion.

なお、個別マイナス電極26が引き出し部でL字型にな
っているのは、ワイヤポンディングが容易に行えるよう
にするためである。
Note that the reason why the individual negative electrode 26 is L-shaped at the lead-out portion is to facilitate wire bonding.

実施例1゜ Znドープ、キャリア濃度2 x 1018cm−3で
ある厚さ350 pmのpWGaAs基板の(100)
表面に液相エピタキシャル成長により、キャリア濃度5
X10  csx  のn型Ga(19At(11As
層を20 pmおよびキャリア濃度2X1017cm−
’のn型Ga(17AtO,3AS層を3μm順次成長
させた。
Example 1 A (100) Zn-doped pWGaAs substrate of 350 pm thickness with a carrier concentration of 2 x 1018 cm-3
The carrier concentration is 5 by liquid phase epitaxial growth on the surface.
X10 csx of n-type Ga (19At(11As
layer at 20 pm and carrier concentration 2X1017 cm-
' n-type Ga (17AtO, 3AS layers) were sequentially grown to a thickness of 3 μm.

この表面をメサ・エッチングして、(100)面に対し
て順メサ方向である<OTl>方向のエツチング溝を2
本設け、その<011>方向に垂直な逆メサ方向である
<011>方向のエツチング溝を2本の順メサエッチン
グ溝間に設けた。よって、これらメサ・エッチング溝に
より、<011>方向に一列に並ぶ発光ダイオード部が
形成されたことになる。なお、それぞれのメサ・エッチ
ング溝の深さを5μmとした。
This surface is mesa-etched to form two etching grooves in the <OTl> direction, which is the forward mesa direction with respect to the (100) plane.
In this process, an etching groove in the <011> direction, which is a reverse mesa direction perpendicular to the <011> direction, was provided between two forward mesa etching grooves. Therefore, these mesa etching grooves form light emitting diode portions aligned in a row in the <011> direction. Note that the depth of each mesa etching groove was 5 μm.

次に、全表面を覆うようにPSG膜を0.2μm成長さ
せ、その後各発光ダイオード部の電極部上のPSG膜を
フッ酸により除去した。
Next, a PSG film was grown to a thickness of 0.2 μm so as to cover the entire surface, and then the PSG film on the electrode portion of each light emitting diode portion was removed using hydrofluoric acid.

PSG膜上には、個別マイナス電極として各発ダイオー
ド部の電極部から順メサ方向のエツチング溝上を通って
引き出されるよう金−ゲルマニウム合金/ニッケル/金
の金属膜を蒸着し、その厚さをそれぞれ0.1 pm/
 0.2 pm/ Ll、5 pmとした。
On the PSG film, a metal film of gold-germanium alloy/nickel/gold is deposited as an individual negative electrode so that it is drawn out from the electrode part of each light emitting diode part through the etching groove in the forward mesa direction, and its thickness is 0.1pm/
0.2 pm/Ll, 5 pm.

基板の裏面全体には共通プラス電極として厚さがそれぞ
れ0.1 p m/ tJ、2 p m/ tJ、5 
p mである金−亜鉛/ニッケル/金の金属膜を蒸着し
た。
A common positive electrode with a thickness of 0.1 pm/tJ, 2 pm/tJ, and 5 pm is placed on the entire back side of the substrate, respectively.
A gold-zinc/nickel/gold metal film of pm was deposited.

発光ダイオード部は、1mm当り16個の割り合で形成
され、1.6mnx8rrrnのチップ中に128個の
発光ダイオード部を形成することができた。
The light emitting diode sections were formed at a rate of 16 per 1 mm, and 128 light emitting diode sections could be formed in a chip of 1.6 mm x 8 rrrn.

このメサ型モノミリツク発光ダイオードアレイの立上り
電圧は0.4Vで、順方向1.6vにおいて10mA以
上、逆耐圧が7V以上、発光波長は800 nmであっ
た。
The rise voltage of this mesa-type monolithic light emitting diode array was 0.4 V, the forward voltage of 1.6 V was 10 mA or more, the reverse breakdown voltage was 7 V or more, and the emission wavelength was 800 nm.

又、順メサ方向のエツチング上に金属膜が蒸着されてい
るため、第4図(b)に示したように段切れが生ずるこ
とがなく、歩留り100%で2000時間使用後も断線
することのないメサ型モノシリツク発光ダイオードを得
ることができた。
In addition, since the metal film is deposited on the etching in the forward mesa direction, there will be no disconnection as shown in Figure 4(b), and there will be no breakage even after 2000 hours of use with a yield of 100%. We were able to obtain a mesa-type monolithic light-emitting diode.

このように、本発明の実施例であれば、従来のような工
程の複雑なZn選択拡散技術を必要とせず、簡単な工程
で製造可能であり、各発光ダイオード部60の特性のば
らつきが少ないものである。
As described above, the embodiment of the present invention does not require the Zn selective diffusion technology with complicated steps as in the past, and can be manufactured through simple steps, and there is little variation in the characteristics of each light emitting diode section 60. It is something.

上記実施例では、基板結晶としてpmG a A sを
用いていたが、n型GaAsを用いることも可能で、n
型G a A sを用いた場合、共通電極側がマイナス
電極、個別電極側がプラス電極としてもよい。
In the above embodiment, pmGaAs was used as the substrate crystal, but it is also possible to use n-type GaAs.
When type G a As is used, the common electrode side may be a negative electrode and the individual electrode side may be a positive electrode.

また、各発光ダイオード部60に設けられる個別毎、極
が、発光面の中心部に位置するいわゆる中心1極型のも
のについて記載したが、本発明はこれに限られるもので
はなく、第1図および第2図に示した光透過孔を有する
いわゆる周辺電極型などあらゆる電極形状について適用
可能である。
Further, although the so-called central single pole type in which each individual pole provided in each light emitting diode section 60 is located at the center of the light emitting surface has been described, the present invention is not limited to this. It is also applicable to any electrode shape, such as the so-called peripheral electrode type having a light transmission hole as shown in FIG.

また、GaAs基板上に形成される混晶系もGaAzA
sに限られるものではなく、その他の混晶系を用いてよ
い。
In addition, the mixed crystal system formed on the GaAs substrate is also GaAzA.
It is not limited to s, and other mixed crystal systems may be used.

〔発明の効果〕〔Effect of the invention〕

以上に説明した如く、本発明のメサ型モノシリツク発光
ダイオードアレイは次のような顕著な効果を奏する。
As explained above, the mesa type monolithic light emitting diode array of the present invention has the following remarkable effects.

(1)Znの選択拡散を必要とせず工程が簡単でかつ異
常拡散等による発光不良を生じないだめ、歩留り高く生
産でき、かつ各発光ダイオード部の発光特性にばらつき
が少ないものである。
(1) The process is simple without requiring selective diffusion of Zn, and production can be performed at a high yield without causing defective light emission due to abnormal diffusion, etc., and there is little variation in the light emission characteristics of each light emitting diode section.

(2)基板結晶として、n型あるいはp型のどちらのG
aAS基板をも用いることができるため、共通電極をプ
ラスあるいはマイナスのどちらの電極にも設計可能であ
り、駆動回路の選択自由度が大きい。
(2) Either n-type or p-type G is used as the substrate crystal.
Since an aAS substrate can also be used, the common electrode can be designed to be either a positive or negative electrode, providing a high degree of freedom in selecting the drive circuit.

(6)順メサ方向のエツチング溝を通って蒸着金属膜で
配線引出しができるため、ワイヤボンディング工程を省
くことが可能であり、生産性に優れている。
(6) Since wiring can be drawn out using the vapor-deposited metal film through the etched groove in the forward mesa direction, the wire bonding process can be omitted, resulting in excellent productivity.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示す上面図、第2図は第1図
におけるB −B’断面の斜視図、第6はエツチングに
よるメサ形状を示す説明図、第4図はメサ断面を示す断
面図、第5図は従来例を示す上面図、第6図は第5図に
おけるA −A’断面の斜視図である。 1;n型GaAs基板、2;n型GaAs1−XPX層
。 6:n型GaAS層 、4:発光再結合部。 5;アイソレーションストライプ、6;個別プラス電極
。 7;共通マイナス電極、 8;光取り出し孔。 9;29;電極部、   12;結晶基板。 16:絶縁膜、  16:蒸着金属膜。 21;n型GaAs基板、22;p型Ga1−xAtX
As層。 26;n型Ga 1−yAtyA s層、24;PSG
膜。 25;メサ・エッチング溝、26:個別マイナス電極。 27:共通プラス電極、60;発光ダイオード部′!l
 1 の 見 21fl 第 3日 八 第 4旧 第 SI!I 第 61 1事件の表示 昭和 59 年 特   許 願第 249350  
号2発明の名称 メサ型モノシリツク発光ダイオードアレイ3 補正をす
る者 事件との関係 特   許 出願人 (f”b         東京都千代田区丸の内二丁
目1番2号名称(512)   日立電線株式会社代表
者      呆 〒 i 5、補  正  の  対  象 (1)明細口の全文。 6、補  正  の  内  容 、(1)  明細書の全文を別紙の通りに訂正する。 7、添付書類の目録 (1)訂正明細書  1通 以  上 訂    正    明    細    よ1、発明
の名称 メサ型モノリシック発光ダイオードアレイ 2、特許請求の範囲 (1)GaAs基板上にp−n接合面が形成されるよう
少なくとも一層の混晶系エピタキシャル層が成長され、
前記p−n接合面が相直交するメサ・エッチング溝によ
り一列に並ぶ複数個の発光ダイオード部に分割されてな
る発光ダイオードアレイにおいて、各隣接する前記発光
ダイオード部門に設けられている前記メサ・エッチング
溝は逆メサ方向のエツチング溝であり、それに直交しか
つ前記発光ダイオードアレイを縦断する前記メサ・エッ
チング溝は順メサ方向のエツチング溝であり、前記各発
光ダイオード部の電極部に接続される金属膜配線が前記
電極部から前記順メサ方向のエツチング溝上を通って引
ぎ出されているものであることを特徴とするメサ型モノ
リシック発光ダイオードアレイ。 3、発明の詳細な説明 [産業上の利用分野] 本発明は、半導体チップの裏面に共通電極、表面に複数
個の個別電極を右するモノリシック発光ダイオードアレ
イに関するものである。 [従来の技術] 従来、モノリシック発光ダイオードとしては、単結晶基
板の上に成長させたエピタキシャル成長層に不純物を拡
散させた構造が知られている。 第5図は、従来のモノリシック発光ダイオードアレイの
上面図、第6図は第5図におけるA−A′所面の斜視図
である。 図中、1はn型QaAsl板、2および3はそれぞれエ
ピタキシャル成長させたn型G a A s 1−xP
X層およびn型GaAS層である。4および5は、n型
GaAS層3の表面からZnを選択拡散させることによ
って形成したp壁領域であって、4は発光再結合部、5
は各発光再結合部4よりなる個々の発光ダイオード部門
のアイソレーションストライプである。6は各発光ダイ
オード部のn型GaAS層3の電極部9上に設けられた
通電用の個別プラス電極、7はn型G a A S基板
の裏面に設けられた各発光ダイオード部共通のマイナス
電極である。 プラス電極6、マイナス電極7間に正バイヤスを加える
と、n型GaAs   P  12からの電−x  X 子はp壁領域である発光再結合部4に注入され、発光再
結合による光は、個別プラス電極6およびn型G a 
A S m 3に設けられた光取り出し孔8を通って矢
印Cの示す如く外部に放出される。 し発明が解決しようとする問題点] しかし、従来の拡散型発光ダイオードアレイは上記した
ような構成であるため、次のような問題点をもっている
。 [1)Znの選択拡散を必要とするため、拡散マスクの
形成工程を含め工程が複雑である。 +2)Znの選択拡散はアンプル内拡散であり、製造コ
ストが高くなる。 (3)Znの選択拡散はインタースティシャルな部分を
含むため、特に結晶欠陥部で異常拡散を生じ易く、歩留
りを低下するおそれがある。 (4)駆動用集積回路としてはプラス電極を共通、マイ
ナス電極を個別に設けることが望ましいが、■−■族化
合物半導体では、実用的なドナー拡散源がないためn型
基板しか用いられず、従ってマイナス電極を共通にした
アレイしか得られない。 (5)各発光ダイオード部の個別電極はリードワイヤで
配線されているため、ボンディング等の工数がかかり、
微細構造にはむかない。 [発明の目的] 本発明の目的は、前記した従来技術の問題点を解消し、
Znの選択拡散工程を必要とせず、従って簡単な工程で
低コストの¥J造ができ、結晶欠陥の存在もあまり歩留
りに影響することなく、更にはワイヤボンディング不用
の新規な構造のメサ型モノリシック発光ダイオードアレ
イを提供することにある。 [問題点を解決するため手段〕 すなわち、本発明の要旨は、GaAs基板上にp−n接
合面が形成されるよう少なくとも一層の温晶系エピタキ
シャル層が成長され、前記p−n接合面が相直交するメ
サ・エッチング溝により一列に並ぶ複数個の発光ダイオ
ード部に分割されてなる発光ダイオードアレイにおいて
、各隣接する前記発光ダイオード部門に設けられている
前記メサ・エッチング溝は逆メサ方向のエツチング溝で
あり、それに直交し前記発光ダイオードアレイを縦断す
る+m記メ勺・エツチング溝は順メサ方向のエツチング
溝であり、前記各発光ダイオード部の電極部に接続され
る金属膜配線が前記電極部から前記順メサ方向のエツチ
ング溝上を通って引き出されていることにある。 [要旨の補足説明」 一般に、セン亜鉛鉱型の■−v族化合物半導体結晶にあ
っては、化学エツチングの速度や男開方向に異方性が強
く存在し、そのため、素子形成用単結晶ウェハとしては
、(100)面ないしこれに近い面方位をもったものが
用いられる。 例えば、第3図に示す如く、(100)面をく011〉
方向およびこれと直角なくOTl>方向にメサ・エッチ
ングすれば、それぞれのメサの稜角は<oii>方向の
ものでは鋭角になるためこれを逆メサと呼び、<011
>方向ないしこれに近い方向を逆メサ方向と呼んでいる
。反対に、稜角が鈍角になる<oTl>方向ないしこれ
に近い方向を順メサ方向と呼んでいる。 ところで、第4図(a)、(b)にそれぞれのメサ断面
図を示した如く、第4図(a)、において逆メサ方向の
エツチング法では融着金属膜16がメサ稜部で段切れを
起こし、反対に第4図(b)において順メサ方向のエツ
チング溝では蒸着金属膜16の段切れは起こらない。な
お、第3図および第4図中、12は結晶基板、13は絶
縁膜である。 [実施例] 以下、本発明の実施例を図面に基づき詳細に説明する。 第1図に本発明のメサ型モノリシック発光ダイオードア
レイの上面図、第2図に第1図のB−B′断面の斜視図
を示す。 図中、21はP型GaAS基板、22はエピタキシャル
成長さVたp型Ga  AlxAs層で−x あり、その混晶比Xの値はx=0.10〜0.35程度
の範囲内で、これは希望する発光波長によって適宜室め
られる。23はn型Ga1−xA1xAS層22上にエ
ピタキシャル成長させたn型Ga1−y Af yAs
aであり、コ(7) ’14 Q 比’/ ハ、上記混
晶比Xよりも高くすることによって、n型Ga1−xΔ
1xAS層22からの発光波長に対する光透過性と、こ
のn型GaAJAf層231−V   V からの電子の注入効率の増加およびn型Ga1−xAI
XAS層22内に注入された少数キャリアの閉じ込めを
図っている。 26は、n型Ga1−yAJ yAsa23の電極部2
9に接続される配線用の個別マイナス電極であり、金属
膜が蒸着されている。 24は、個別マイナス電極26と電極部2つ以外のn型
GaAj!As層23とを絶縁するi−y   y ために設けられたフォスホ・シリケート・ガラス(PS
G)膜である。 25はメサ・エッチング溝で、25aは逆メサ方向のエ
ツチング溝、25bは順メサ方向のエツチング溝であり
、それぞれ各発光ダイオード部30をアイソレートする
ために設けられている。 なお、各隣接する発光ダイオード部30間には逆メナ方
向のエツチング溝が設けられ、素子を縦断するように順
メサ方向のエツチング溝が設けられるようにしなければ
ならない。 よって、各個別マイナス電極26は、電極部29から順
メサ方向のエツチング溝25b上を通?て引き出される
ため、メサの稜部で段切れを起こして断線することがな
い。 27はp型GaAs基板21の裏面に金属膜を全面蒸着
させて形成した共通プラス電極である。 この構造において、個別マイナス電極26と共通プラス
電極27との間に電圧を印加して発光ダイオード部30
に順方向電流を流せば、n型Ga1−yAf  As1
12.3から電子がp型Ga   AV       
        1−xfxASI522に注入されて
発光再結合を起こし、光はメサ部から上方に放出される
。 なお、個別マイナス電極26が引き出し部でL字型にな
っているのは、ワイヤボンディングが容易に行えるよう
にするためである。 実施例1゜ Z n ト−7、キv IJ 7濃度2×1018CI
I°3テする厚さ350μmのP型GaAS&!板の(
100)表面に液相エピタキシャル成長により、キャリ
ア濃度5X10cm−xのn型Ga   Ail   
As0.9  0.1 層を20μmおよびキャリア濃度2 x 1017cm
4のn型Ga o、7A1’  。、3AS15jを3
μm順次成長させた。 この表面をメサ・エッチングして、(100)面に対し
て順メサ方向である<OTl >方向のエツチング溝を
2本設け、その<OTl>方向に垂直な逆メサ方向であ
る<011>方向のエツチング溝を2本の順メサエッチ
ングWIIWA&:設けた。よって、これらメサ・エッ
チング溝により、<OTl〉方向に一列に並ぶ発光ダイ
オード部が形成されたことになる。なお、それぞれのメ
サ−エツチング溝の深さを5μmとした。 次に、全表面を覆うようにPSG膜を0.2μm成長さ
せ、その後各発光ダイオード部の電極部上のPSG膜を
フッ酸により除去した。 PSG膜上には、個別マイナス電極として各発光ダイオ
ード部の電極部から順メサ方向のエツチング溝上を通っ
て引き出されるよう金−ゲルマニウム合金/ニッケル/
金の金属膜を蒸着し、その厚さをそれぞれ0.1μm1
0.2μm10.5μmとした。 基板の裏面全体には共通プラス電極として厚さがそれぞ
れ0.1μm10.2um10.5umである金−亜鉛
/ニッケル/金の金属膜を蒸着した。 発光ダイオード部は、11111I当り16WAの割合
で形成され、1.6s+X8amのチップ中に128個
の発光ダイオード部を形成することができた。 このメサ型モノミリツク発光ダイオードアレイの立上り
電圧は0.4Vで、順方向1.6vにおいて10mA以
上、逆耐圧が7V以上、発光波長は800履であった。 又、順メサ方向のエツチング上に金属膜が蒸着されてい
るため、第4図(b)に示したように段切れが生ずるこ
とがなく、歩留り100%で2000時間使用後も断線
することのないメサ型モノリシック発光ダイオードを得
ることができた。 このように、本発明の実施例であれば、従来のような工
程の複雑なZn選択拡散技術を必要とせず、簡単な工程
で製造可能であり、各発光ダイオード部30の特性のば
らつきが少ないものである。 上記実施例では、基板結晶としてn型GaAsを用いて
いたが、n型GaAsを用いることも可能で、n型Ga
Asを用いた場合、共通電極側をマイナス電極、個別電
極側をプラス電極としてもよい。 また、各発光ダイオード部30に設けられる個別電極が
、発光面の中心部に位置するいわゆる中心電極型のもの
について記載したが、本発明はこれに限られるものでは
なく、第1図および第2図に示した光透過孔を有するい
わゆる周辺電極型などあらゆる電極形状について適用可
能である。 また、GaAS基板上に形成される混晶系もGa八へA
Sに限られるものではなく、その他の混晶系を用いても
よい。 [発明の効果] 以上に説明した如く、本発明のメサ型モノリシック発光
ダイオードアレイは次のような顕著な効果を奏する。 (1)Znの選択拡散を必要とせず工程が簡単でかつ異
常拡散等による発光不良を生じないた゛め11歩留り高
く生産でき、かつ各発光ダイオード部の発光特性にばら
つきが少ないものである。 (2)基板結晶として、p型あるいはp型のどちらのG
aAS基板をも用いることができるため、共通電極をプ
ラスあるいはマイナスのどちらのN極にも設計可能であ
り、駆動回路の選択自由度が大きい。 (3順メサ方向のエツチング溝を通って蒸着金属膜で配
線引出しができるため、ワイヤボンディング工程を省く
ことが可能であり、生産性に優れている。 4、図面の簡単な説明 第1図は本発明の実施例を示す上面図、第2図は第1図
におけるB−B−断面の斜視図、第3はエツチングによ
るメサ形状を示す説明図、第4図はメサ断面を示す断面
図、第5図は従来例を示す上面図、第6図は第5図にお
けるA−A−断面の斜視図である。 1 ・n型GaAS基板。 2 ・n型GaAs   P  Pi。 −x  x 3 ・n型GaAS層。 4・−・発光再結合部。 5・・・アイソレーションストライプ。 6・・・個別プラス電極。 7・・・共通マイナス電極。 8・・・光取り出し孔。 9、29・・・電  極  部。 12・・・結晶基板。 13・・・絶 縁 膜。 16・・・蒸着金a膜。 21−p型GaAS基板。 22 ・l)型Ga  A1XAS層。 1−× 23−n型Ga   Af  Asff1゜1−V  
   V 24・・・PSG膜。 25・・・メサ・エッチング溝。 26・・・個別マイナス電極。 27・・・共通プラス電極。 30・・・発光ダイオード部。 代理人 弁理士 佐 藤 不二雄 ニラ 1事件の表示 昭和 59 年 特   許 願第 249350  
号2発明の名称 メサ型モノリシック発光ダイオードアレイ3補正をする
者 事件との関係 特   許 田麩 住 所         東京都:I!d請区虻のt二
丁目1番2号代表者      ¥ T i 7、補正の内容 訂正明細書第13頁第2行目の「第3は」を「第3璽は
」に訂正する。
FIG. 1 is a top view showing an embodiment of the present invention, FIG. 2 is a perspective view of the B-B' cross section in FIG. 5 is a top view showing a conventional example, and FIG. 6 is a perspective view taken along the line AA' in FIG. 5. 1: n-type GaAs substrate, 2: n-type GaAs1-XPX layer. 6: n-type GaAS layer, 4: emission recombination part. 5; isolation stripe, 6; individual positive electrode. 7; Common negative electrode; 8; Light extraction hole. 9; 29; electrode part; 12; crystal substrate. 16: Insulating film, 16: Vapor deposited metal film. 21; n-type GaAs substrate, 22; p-type Ga1-xAtX
As layer. 26; n-type Ga 1-yAtyAs layer, 24; PSG
film. 25; mesa etching groove, 26: individual negative electrode. 27: Common positive electrode, 60; Light emitting diode part'! l
1 nomi 21fl 3rd day 8th 4th old SI! I No. 61 Case No. 1 Showa 59 Patent Application No. 249350
No. 2 Name of the invention Mesa-type monolithic light emitting diode array 3 Relationship with the case of the person making the amendment Patent Applicant (f”b Name (512) 2-1-2 Marunouchi, Chiyoda-ku, Tokyo) Representative of Hitachi Cable Co., Ltd. 〒i 5. Subject of the amendment (1) Full text of the specification entry. 6. Contents of the amendment, (1) The entire text of the specification is corrected as shown in the attached sheet. 7. List of attached documents (1) Correction Description 1 or more amendments Description 1. Title of the invention Mesa type monolithic light emitting diode array 2. Claims (1) At least one layer of mixed crystal so that a p-n junction is formed on a GaAs substrate. A system epitaxial layer is grown,
In a light emitting diode array in which the p-n junction surface is divided into a plurality of light emitting diode sections arranged in a row by mutually orthogonal mesa etching grooves, the mesa etching provided in each adjacent light emitting diode section The groove is an etching groove in the reverse mesa direction, and the mesa etching groove that is perpendicular to the etching groove and extending longitudinally through the light emitting diode array is an etching groove in the forward mesa direction. A mesa-type monolithic light emitting diode array, characterized in that the film wiring is drawn out from the electrode section through the etched groove in the forward mesa direction. 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a monolithic light emitting diode array having a common electrode on the back surface of a semiconductor chip and a plurality of individual electrodes on the front surface. [Prior Art] Conventionally, monolithic light emitting diodes have a structure in which impurities are diffused into an epitaxial growth layer grown on a single crystal substrate. FIG. 5 is a top view of a conventional monolithic light emitting diode array, and FIG. 6 is a perspective view taken along line A-A' in FIG. In the figure, 1 is an n-type QaAsl board, 2 and 3 are epitaxially grown n-type GaAs 1-xP, respectively.
They are an X layer and an n-type GaAS layer. 4 and 5 are p-wall regions formed by selectively diffusing Zn from the surface of the n-type GaAS layer 3; 4 is a luminescent recombination region;
is the isolation stripe of the individual light emitting diode section consisting of each light emitting recombiner 4. Reference numeral 6 denotes an individual positive electrode for power supply provided on the electrode portion 9 of the n-type GaAS layer 3 of each light emitting diode portion, and 7 a negative electrode common to each light emitting diode portion provided on the back surface of the n-type GaAS substrate. It is an electrode. When a positive bias is applied between the positive electrode 6 and the negative electrode 7, the electrons from the n-type GaAs P 12 are injected into the luminescent recombination region 4, which is the p-wall region, and the light due to the luminescent recombination is transmitted individually. Positive electrode 6 and n-type Ga
The light passes through the light extraction hole 8 provided in the A S m 3 and is emitted to the outside as shown by the arrow C. Problems to be Solved by the Invention] However, since the conventional diffused light emitting diode array has the above-described configuration, it has the following problems. [1] Since selective diffusion of Zn is required, the process including the process of forming a diffusion mask is complicated. +2) Selective diffusion of Zn is in-ampule diffusion, which increases manufacturing cost. (3) Since the selective diffusion of Zn includes interstitial portions, abnormal diffusion is likely to occur particularly in crystal defect areas, which may reduce the yield. (4) For a driving integrated circuit, it is desirable to have a common positive electrode and separate negative electrodes, but in ■-■ group compound semiconductors, only n-type substrates are used because there is no practical donor diffusion source. Therefore, only an array with a common negative electrode can be obtained. (5) Since the individual electrodes of each light emitting diode part are wired with lead wires, it takes a lot of work for bonding etc.
Not suitable for fine structures. [Object of the invention] The object of the present invention is to solve the problems of the prior art described above,
It does not require a selective diffusion process of Zn, so it can be manufactured in a simple process at a low cost, and the presence of crystal defects does not affect the yield much. Furthermore, it is a mesa-type monolithic structure with a novel structure that does not require wire bonding. The purpose of the present invention is to provide a light emitting diode array. [Means for Solving the Problems] That is, the gist of the present invention is that at least one warm-crystalline epitaxial layer is grown on a GaAs substrate so that a p-n junction is formed, and the p-n junction is formed on a GaAs substrate. In a light emitting diode array that is divided into a plurality of light emitting diode sections arranged in a row by mutually orthogonal mesa etching grooves, the mesa etching grooves provided in each adjacent light emitting diode section are etched in a reverse mesa direction. The +m etching grooves perpendicular to the grooves and extending longitudinally through the light emitting diode array are etching grooves in the forward mesa direction, and the metal film wiring connected to the electrode portion of each light emitting diode portion is connected to the electrode portion. It is drawn out from above through the etched groove in the forward mesa direction. [Additional Explanation to the Abstract] In general, there is strong anisotropy in chemical etching speed and opening direction in zincite-type ■-V group compound semiconductor crystals, and as a result, single-crystal wafers for device formation are For this purpose, a material having a (100) plane or a plane orientation close to this is used. For example, as shown in Figure 3, the (100) plane is
If mesa etching is performed in the OTl> direction without being perpendicular to this direction, the edge angle of each mesa becomes an acute angle in the <oii> direction, which is called an inverted mesa.
> direction or a direction close to this direction is called the reverse mesa direction. On the other hand, the <oTl> direction in which the edge angle becomes obtuse or a direction close to this is called the forward mesa direction. By the way, as shown in FIGS. 4(a) and 4(b), the fused metal film 16 is cut off at the mesa ridge by the etching method in the reverse mesa direction in FIG. 4(a). On the other hand, in the etched groove in the forward mesa direction in FIG. 4(b), the vapor-deposited metal film 16 does not break. Note that in FIGS. 3 and 4, 12 is a crystal substrate, and 13 is an insulating film. [Example] Hereinafter, an example of the present invention will be described in detail based on the drawings. FIG. 1 shows a top view of a mesa-type monolithic light emitting diode array of the present invention, and FIG. 2 shows a perspective view taken along the line B-B' in FIG. In the figure, 21 is a P-type GaAS substrate, 22 is an epitaxially grown p-type GaAlxAs layer, and the value of the mixed crystal ratio X is within the range of x = 0.10 to 0.35. is adjusted appropriately depending on the desired emission wavelength. 23 is n-type Ga1-yAf yAs epitaxially grown on the n-type Ga1-xA1xAS layer 22;
a, and (7) '14 Q ratio'/c, by making it higher than the above mixed crystal ratio X, n-type Ga1-xΔ
1xAS layer 22 for the emission wavelength, an increase in electron injection efficiency from this n-type GaAJAf layer 231-V V , and n-type Ga1-xAI
Minority carriers injected into the XAS layer 22 are intended to be confined. 26 is the electrode part 2 of n-type Ga1-yAJ yAsa23
This is an individual negative electrode for wiring connected to 9, and a metal film is deposited thereon. 24 is n-type GaAj except for the individual negative electrode 26 and the two electrode parts! Phosphosilicate glass (PS) provided for insulating the As layer 23
G) It is a membrane. 25 is a mesa etching groove, 25a is an etching groove in the reverse mesa direction, and 25b is an etching groove in the forward mesa direction, each of which is provided to isolate each light emitting diode section 30. Note that etching grooves in the reverse mena direction must be provided between adjacent light emitting diode sections 30, and etching grooves in the forward mesa direction must be provided so as to traverse the device. Therefore, each individual negative electrode 26 passes over the etching groove 25b in the forward mesa direction from the electrode portion 29? Since the wire is pulled out at the edge of the mesa, there is no chance of breakage or wire breakage at the ridge of the mesa. Reference numeral 27 denotes a common positive electrode formed by depositing a metal film on the entire surface of the back surface of the p-type GaAs substrate 21. In this structure, by applying a voltage between the individual negative electrodes 26 and the common positive electrode 27, the light emitting diode section 30
If a forward current is applied to the n-type Ga1-yAf As1
From 12.3, electrons are p-type Ga AV
The light is injected into the 1-xfx ASI 522 to cause radiative recombination, and the light is emitted upward from the mesa. Note that the reason why the individual negative electrodes 26 are L-shaped at the lead-out portion is to facilitate wire bonding. Example 1゜Z n To-7, Kiv IJ 7 concentration 2 x 1018 CI
350 μm thick P-type GaAS &! of the board (
100) N-type Ga Ail with a carrier concentration of 5 x 10 cm-x was grown on the surface by liquid phase epitaxial growth.
As0.9 0.1 layer 20 μm and carrier concentration 2 x 1017 cm
4 n-type Ga o, 7A1'. , 3AS15j 3
The micrometers were grown sequentially. This surface is mesa-etched to form two etching grooves in the <OTl> direction, which is the forward mesa direction, with respect to the (100) plane, and in the <011> direction, which is the reverse mesa direction perpendicular to the <OTl> direction. Two etching grooves were formed by sequential mesa etching WIIWA&:. Therefore, these mesa etching grooves form light emitting diode portions aligned in a row in the <OTl> direction. Note that the depth of each mesa-etched groove was 5 μm. Next, a PSG film was grown to a thickness of 0.2 μm so as to cover the entire surface, and then the PSG film on the electrode portion of each light emitting diode portion was removed using hydrofluoric acid. On the PSG film, gold-germanium alloy/nickel/gold-germanium alloy/nickel is applied as an individual negative electrode to be drawn out from the electrode part of each light emitting diode part through the etching groove in the forward mesa direction.
A gold metal film was evaporated to a thickness of 0.1 μm.
The thickness was 0.2 μm and 10.5 μm. A gold-zinc/nickel/gold metal film having a thickness of 0.1 μm, 10.2 μm, and 10.5 μm, respectively, was deposited as a common positive electrode on the entire back surface of the substrate. The light emitting diode sections were formed at a rate of 16 WA per 11111I, and 128 light emitting diode sections could be formed in a chip of 1.6s+X8am. The rise voltage of this mesa-type monolithic light emitting diode array was 0.4 V, the forward voltage of 1.6 V was 10 mA or more, the reverse breakdown voltage was 7 V or more, and the emission wavelength was 800 V. In addition, since the metal film is deposited on the etching in the forward mesa direction, there will be no disconnection as shown in Figure 4(b), and there will be no breakage even after 2000 hours of use with a yield of 100%. We were able to obtain a mesa-type monolithic light-emitting diode. As described above, the embodiment of the present invention does not require the Zn selective diffusion technology with complicated steps as in the past, and can be manufactured through simple steps, and there is little variation in the characteristics of each light emitting diode section 30. It is something. In the above embodiment, n-type GaAs was used as the substrate crystal, but it is also possible to use n-type GaAs, and n-type GaAs
When As is used, the common electrode side may be used as a negative electrode, and the individual electrode side may be used as a positive electrode. Further, although the description has been made of a so-called center electrode type in which the individual electrode provided in each light emitting diode section 30 is located at the center of the light emitting surface, the present invention is not limited to this. The present invention can be applied to any electrode shape, such as the so-called peripheral electrode type having a light transmission hole shown in the figure. In addition, the mixed crystal system formed on the GaAS substrate also changes to Ga8A.
It is not limited to S, and other mixed crystal systems may be used. [Effects of the Invention] As explained above, the mesa-type monolithic light emitting diode array of the present invention has the following remarkable effects. (1) The process is simple without the need for selective diffusion of Zn, and since no light emission defects occur due to abnormal diffusion, etc., it can be produced at a high yield, and there is little variation in the light emission characteristics of each light emitting diode section. (2) Whether p-type or p-type G is used as the substrate crystal.
Since an aAS substrate can also be used, the common electrode can be designed to be either a positive or negative N pole, providing a high degree of freedom in selecting the drive circuit. (Since wiring can be drawn out using the vapor-deposited metal film through the etched grooves in the three-order mesa direction, it is possible to omit the wire bonding process, resulting in excellent productivity. 4. Brief explanation of the drawings Figure 1 is A top view showing an embodiment of the present invention, FIG. 2 is a perspective view of the B-B cross section in FIG. 1, FIG. 3 is an explanatory view showing a mesa shape by etching, and FIG. Fig. 5 is a top view showing a conventional example, and Fig. 6 is a perspective view of the A-A section in Fig. 5. 1. N-type GaAS substrate. 2. N-type GaAs P Pi. -x x 3. N-type GaAS layer. 4... Light emission recombination part. 5... Isolation stripe. 6... Individual positive electrode. 7... Common negative electrode. 8... Light extraction hole. 9, 29. ... Electrode part. 12 ... Crystal substrate. 13 ... Insulating film. 16 ... Vapor-deposited gold a film. 21 - P-type GaAS substrate. 22 - l) type Ga A1XAS layer. 1-× 23-n type Ga Af Asff1゜1-V
V24...PSG film. 25...Mesa etching groove. 26...Individual negative electrode. 27...Common positive electrode. 30... Light emitting diode section. Agent: Patent Attorney Fujio Sato Display of Chive 1 Case 1982 Patent Application No. 249350
No. 2 Name of the invention Mesa-type monolithic light emitting diode array 3 Relationship with the person making the correction Patent Address Tokyo: I! Representative of No. 2-1-2, T-2-chome, Uki-ku ¥ T i 7, ``Third wa'' in the second line of page 13 of the amended specification is corrected to ``Third Seal wa''.

Claims (1)

【特許請求の範囲】[Claims] (1)GaAs基板上にp−n接合面が形成されるよう
少なくとも一層の混晶系エピタキシャル層が成長され、
前記p−n接合面が相直交するメサ・エッチング溝によ
り一列に並ぶ複数個の発光ダイオード部に分割されてな
る発光ダイオードアレイにおいて、各隣接する前記発光
ダイオード部間に設けられている前記メサ・エッチング
溝は逆メサ方向のエッチング溝であり、それに直交しか
つ前記発光ダイオードアレイを縦断する前記メサ・エッ
チング溝は順メサ方向のエッチング溝であり、前記各発
光ダイオード部の電極部に接続される金属膜配線が前記
電極部から前記順メサ方向のエッチング溝上を通って引
き出されているものであることを特徴とするメサ型モノ
シリック発光ダイオードアレイ。
(1) At least one mixed crystal epitaxial layer is grown on the GaAs substrate so that a p-n junction is formed,
In a light emitting diode array in which the p-n junction surface is divided into a plurality of light emitting diode parts arranged in a row by mesa etching grooves that are perpendicular to each other, the mesa etching groove provided between each adjacent light emitting diode part. The etching groove is an etching groove in a reverse mesa direction, and the mesa etching groove that is perpendicular to the etching groove and extending longitudinally through the light emitting diode array is an etching groove in a forward mesa direction, and is connected to the electrode part of each light emitting diode part. A mesa-type monolithic light emitting diode array, characterized in that a metal film wiring is drawn out from the electrode section through the etching groove in the forward mesa direction.
JP59249350A 1984-11-26 1984-11-26 Mesa type monolithic light-emitting diode array Granted JPS6216583A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59249350A JPS6216583A (en) 1984-11-26 1984-11-26 Mesa type monolithic light-emitting diode array
DE19853541790 DE3541790C2 (en) 1984-11-26 1985-11-26 Solid state light emitting diode array
US07/178,648 US4984035A (en) 1984-11-26 1988-04-07 Monolithic light emitting diode array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59249350A JPS6216583A (en) 1984-11-26 1984-11-26 Mesa type monolithic light-emitting diode array

Publications (2)

Publication Number Publication Date
JPS6216583A true JPS6216583A (en) 1987-01-24
JPH0363830B2 JPH0363830B2 (en) 1991-10-02

Family

ID=17191715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59249350A Granted JPS6216583A (en) 1984-11-26 1984-11-26 Mesa type monolithic light-emitting diode array

Country Status (1)

Country Link
JP (1) JPS6216583A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01151275A (en) * 1987-12-09 1989-06-14 Hitachi Cable Ltd Light emitting diode array
US5406095A (en) * 1992-08-27 1995-04-11 Victor Company Of Japan, Ltd. Light emitting diode array and production method of the light emitting diode
US6191438B1 (en) 1997-05-30 2001-02-20 Sharp Kabushiki Kaisha Light emitting diode array
US7195998B2 (en) 2002-01-16 2007-03-27 Sharp Kabushiki Kaisha Compound semiconductor device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01151275A (en) * 1987-12-09 1989-06-14 Hitachi Cable Ltd Light emitting diode array
US5406095A (en) * 1992-08-27 1995-04-11 Victor Company Of Japan, Ltd. Light emitting diode array and production method of the light emitting diode
US6191438B1 (en) 1997-05-30 2001-02-20 Sharp Kabushiki Kaisha Light emitting diode array
US7195998B2 (en) 2002-01-16 2007-03-27 Sharp Kabushiki Kaisha Compound semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0363830B2 (en) 1991-10-02

Similar Documents

Publication Publication Date Title
US5739552A (en) Semiconductor light emitting diode producing visible light
KR100298205B1 (en) Integrated tri-color light emitting diode and method for fabricating the same
JP4126749B2 (en) Manufacturing method of semiconductor device
US6846686B2 (en) Semiconductor light-emitting device and method of manufacturing the same
US4241281A (en) Light emitting diode display device
US4122486A (en) Semiconductor light-emitting element
US3998672A (en) Method of producing infrared luminescent diodes
US20060237741A1 (en) Light-emitting diode and method for production thereof
JPS6216583A (en) Mesa type monolithic light-emitting diode array
JPS5943836B2 (en) semiconductor light emitting device
JP3602929B2 (en) Group III nitride semiconductor light emitting device
JPS59225580A (en) Semiconductor light emitting diode and manufacture thereof
JPH0897466A (en) Light emitting device
JP2000516768A (en) Method for manufacturing light emitting diode emitting infrared light
JPH03190287A (en) Light-emitting diode array
JP2948967B2 (en) Semiconductor light emitting device
JP3140123B2 (en) Semiconductor light emitting device
JP2958182B2 (en) Semiconductor light emitting device
JP3638413B2 (en) Semiconductor light emitting device and manufacturing method thereof
JPH01296687A (en) Visible ray emitting semiconductor laser device
JP3420417B2 (en) Light emitting diode array
JP3046161B2 (en) Semiconductor device including undoped layer
JP3426834B2 (en) Method for manufacturing light emitting diode array
JPH0458714B2 (en)
JPH01296678A (en) Manufacture of semiconductor heterojunction

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees