JP3045739B2 - 電子積算電力計 - Google Patents
電子積算電力計Info
- Publication number
- JP3045739B2 JP3045739B2 JP1314111A JP31411189A JP3045739B2 JP 3045739 B2 JP3045739 B2 JP 3045739B2 JP 1314111 A JP1314111 A JP 1314111A JP 31411189 A JP31411189 A JP 31411189A JP 3045739 B2 JP3045739 B2 JP 3045739B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- timing
- current
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R11/00—Electromechanical arrangements for measuring time integral of electric power or current, e.g. of consumption
- G01R11/30—Dynamo-electric motor meters
- G01R11/32—Watt-hour meters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
- Measuring Phase Differences (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル信号を利用する電子積算電力計に
関し、更に詳細には、電圧および電流の信号の位相の望
ましくない位相差、あるいは誤差を補償することによっ
て積算電力計の精度を改善する簡潔化された手段に関す
る。
関し、更に詳細には、電圧および電流の信号の位相の望
ましくない位相差、あるいは誤差を補償することによっ
て積算電力計の精度を改善する簡潔化された手段に関す
る。
積算電力計は、例えば、米国特許第4,533,287号−ミ
ルコビック（Milkovic）；同第4,556,843号−ミルコビ
ック（Milkovic）およびボガッキ（Bogacki）；同第4,6
82,102号−ミルコビック（Milkovic）；および同第4,76
1,605号−ジョカム（Jochum）；に記載され、本発明と
同一の譲受人に譲渡されている。本発明において積算電
力計は、計測される回路の電流および電圧に比例するア
ナログ信号をディジタル信号処理用のディジタル信号に
変換する。電流信号は、まず、電流電圧入力信号の抽出
に基づくディジタル信号を提供するアナログ−ディジタ
ル変換器と両立するための電流−電圧変換器によって電
圧信号に変換される。その信号の２進−２進フォームへ
の変換は、電流電圧信号の振幅に基づく。そのディジタ
ル信号はそれから乗算され、その乗算の積は電力が積算
される電力ラインの電力使用に比例するパルスを発生す
るアキュムレータに付加される。積算電力計の精度は、
電圧電流信号がそれぞれそのアナログ−ディジタル変換
器に提供される前に正確な位相関係にあることを要求す
る。即ち、その位相関係は電力ラインの位相関係を正確
に表すべきである。しかし、電圧および電流の変倍と分
離は、それらの間に位相差、あるいは誤差をもたらす計
器用変成器および他の回路素子を含む回路によって実現
される。
ルコビック（Milkovic）；同第4,556,843号−ミルコビ
ック（Milkovic）およびボガッキ（Bogacki）；同第4,6
82,102号−ミルコビック（Milkovic）；および同第4,76
1,605号−ジョカム（Jochum）；に記載され、本発明と
同一の譲受人に譲渡されている。本発明において積算電
力計は、計測される回路の電流および電圧に比例するア
ナログ信号をディジタル信号処理用のディジタル信号に
変換する。電流信号は、まず、電流電圧入力信号の抽出
に基づくディジタル信号を提供するアナログ−ディジタ
ル変換器と両立するための電流−電圧変換器によって電
圧信号に変換される。その信号の２進−２進フォームへ
の変換は、電流電圧信号の振幅に基づく。そのディジタ
ル信号はそれから乗算され、その乗算の積は電力が積算
される電力ラインの電力使用に比例するパルスを発生す
るアキュムレータに付加される。積算電力計の精度は、
電圧電流信号がそれぞれそのアナログ−ディジタル変換
器に提供される前に正確な位相関係にあることを要求す
る。即ち、その位相関係は電力ラインの位相関係を正確
に表すべきである。しかし、電圧および電流の変倍と分
離は、それらの間に位相差、あるいは誤差をもたらす計
器用変成器および他の回路素子を含む回路によって実現
される。
要求される精度を得るため、かつ、製造上の誤差、計
器用変成器の誤差および時間、環境による回路素子の変
化を補償するため、積算電力計に位相調整、あるいは補
償手段を提供することが必要になる。しかし、そのよう
な補償手段は簡潔、安価、安定、信頼性を有することが
重要である。電力会社，電気事業者のような電力計の使
用者は、ねじ用ドライバーよりも複雑でない道具だけを
必要とする現在の回転素子磁気型積算電力計の簡単な調
整に慣れている。位相調整は、電流センサーからの電流
信号に対して電圧変成器の二次巻線からの電圧信号を有
効に補償するか、あるいはその位相をシフトさせること
を必要とする。しかし、３相積算電力計においては、別
々の電流と電圧の分離と３相各相の変倍変成器が必要で
ある。従来の可変抵抗と可変コンデンサーを３相各相に
おいて利用する移相器は、材料費と複雑さを増し（従っ
て、信頼性を低下する）、顧客によって使用されると
き、作業者が個々に特に現場で調整を行うために、費用
と複雑さが生じる。更に、可変のRCネットワーク移相手
段は、３相積算電力計の多重信号に適用できない。
器用変成器の誤差および時間、環境による回路素子の変
化を補償するため、積算電力計に位相調整、あるいは補
償手段を提供することが必要になる。しかし、そのよう
な補償手段は簡潔、安価、安定、信頼性を有することが
重要である。電力会社，電気事業者のような電力計の使
用者は、ねじ用ドライバーよりも複雑でない道具だけを
必要とする現在の回転素子磁気型積算電力計の簡単な調
整に慣れている。位相調整は、電流センサーからの電流
信号に対して電圧変成器の二次巻線からの電圧信号を有
効に補償するか、あるいはその位相をシフトさせること
を必要とする。しかし、３相積算電力計においては、別
々の電流と電圧の分離と３相各相の変倍変成器が必要で
ある。従来の可変抵抗と可変コンデンサーを３相各相に
おいて利用する移相器は、材料費と複雑さを増し（従っ
て、信頼性を低下する）、顧客によって使用されると
き、作業者が個々に特に現場で調整を行うために、費用
と複雑さが生じる。更に、可変のRCネットワーク移相手
段は、３相積算電力計の多重信号に適用できない。
本発明の目的は、積算電力計の簡略された位相調整を
提供することである。
提供することである。
本発明の他の目的は、多相電力回路にとって単一の調
整だけを必要とする積算電力計の位相調整を提供するこ
とである。
整だけを必要とする積算電力計の位相調整を提供するこ
とである。
本発明の他の目的は、安価で信頼性が高く、安定した
積算電力計の位相調整を提供することである。
積算電力計の位相調整を提供することである。
本発明の実施において、固体積算電力計が多相電力ラ
インにとって提供され、各相において個々のライン電流
からの信号を結合する電流マルチプレクサと、各相の個
々のラインの電圧信号を結合する電圧マルチプレクサ
と、それぞれ多重化された信号をディジタル信号に変換
する電流電圧アナログ−ディジタル変換器と、多相電力
ラインの電力使用を示すためにディジタル信号を乗算す
る乗算器を利用する。移相補償手段は、システムの移相
を補償するために乗算信号相互の抽出タイミングを調整
するために提供され、電力ラインの電力使用のより正確
な指示を提供する。移相補償は、位相の進み、あるいは
遅れの誤差の調整を可能にする。本発明はまた単相電力
ラインシステムに適用でき、その場合、多重化は不必要
である。
インにとって提供され、各相において個々のライン電流
からの信号を結合する電流マルチプレクサと、各相の個
々のラインの電圧信号を結合する電圧マルチプレクサ
と、それぞれ多重化された信号をディジタル信号に変換
する電流電圧アナログ−ディジタル変換器と、多相電力
ラインの電力使用を示すためにディジタル信号を乗算す
る乗算器を利用する。移相補償手段は、システムの移相
を補償するために乗算信号相互の抽出タイミングを調整
するために提供され、電力ラインの電力使用のより正確
な指示を提供する。移相補償は、位相の進み、あるいは
遅れの誤差の調整を可能にする。本発明はまた単相電力
ラインシステムに適用でき、その場合、多重化は不必要
である。
第１図を参照すると、３相積算電力計が示されてお
り、３つの電流変倍分離手段１、２、３が出力電流信号
４、５、６をそれぞれ提供し、その信号は電力ライン1
1、12、13のライン電流にそれぞれ比例する。所望の変
倍と分離（絶縁）を得るため、電流変倍分離回路１、
２、３は電流変成器（図示せず）を含み、その変成器は
一次および二次巻線の間に適当な巻線比を有し、各部に
おいて所望の変倍を提供する。加えて、変成器は電力ラ
インから電力計の固体回路を分離する。電流変倍分離手
段１、２、３の構造および操作は、本発明と同一の譲受
人に譲渡された特願平１−268312号（発明の名称：電流
センサ）にもっと詳しく記述されている。100,000:1お
よび10,000:1の電流変倍比が、最大目盛200アンペアお
よび20アンペア（変成器定格）のメーターを有する自己
内蔵形電力計にとってそれぞれ選択されている。最大目
盛の二次電流、あるいは出力信号４、５、６は、そのと
き2.0ミリアンペア平均二乗（rms:実効値）である。電
子回路の複雑さを最小にするため、変倍出力信号４、
５、６は、それらが電流信号４、５、６のそれぞれに比
例する時間的に分離された抽出信号を提供するため、経
時的に抽出される場合に、電流マルチプレクサ15に提供
される。マルチプレクサは、多重電流信号16として多重
化され、時間的に分離された電流信号４、５、６の３つ
のすべてを時分割するため、信号データ処理チャンネル
（後述）の使用を可能にする。多重電流信号16は、電流
−電圧変換器17の入力に提供され、その変換器は多重電
流信号16を電流−電圧変換器18に通し、後述されるアナ
ログ−ディジタル変換器24と両立する多重電流信号16に
比例する電圧信号18を発生する。電流−電圧変換器17の
信号は、１ミリアンペアの入力信号16につき１ボルトの
出力信号18である。電圧信号18は、利得調整制御、ある
いは電位差計20を利用する利得調整回路19に導かれ、利
得調整電流アナログ信号23が電流アナログ−ディジタル
変換器、あるいは電流A/D変換器24に供給される前に演
算増幅器（図示せず）の利得を変え、信号18の所望の振
幅を提供する。A/D変換器24は、更に電流、あるいはＩ
クロック信号25と電圧基準信号26を受ける。Ｉクロック
信号25は位相調整手段33を含む移相抽出時間回路32を通
して供給され、第２図、第３図、第４図、および第５図
に関連して後で詳細に述べられる水晶制御発振器あるい
はクロック30によって提供される精度の高いタイミング
信号である。電圧基準信号26は、精度の高い電圧基準回
路36の温度保証されたツェナーダイオードによって提供
される安定した精度の高い電圧基準であり、その電圧基
準回路26はナショナルセミコンダクターによって製造さ
れ、タイプLM 129によって識別される型の集積回路であ
っても良い。
り、３つの電流変倍分離手段１、２、３が出力電流信号
４、５、６をそれぞれ提供し、その信号は電力ライン1
1、12、13のライン電流にそれぞれ比例する。所望の変
倍と分離（絶縁）を得るため、電流変倍分離回路１、
２、３は電流変成器（図示せず）を含み、その変成器は
一次および二次巻線の間に適当な巻線比を有し、各部に
おいて所望の変倍を提供する。加えて、変成器は電力ラ
インから電力計の固体回路を分離する。電流変倍分離手
段１、２、３の構造および操作は、本発明と同一の譲受
人に譲渡された特願平１−268312号（発明の名称：電流
センサ）にもっと詳しく記述されている。100,000:1お
よび10,000:1の電流変倍比が、最大目盛200アンペアお
よび20アンペア（変成器定格）のメーターを有する自己
内蔵形電力計にとってそれぞれ選択されている。最大目
盛の二次電流、あるいは出力信号４、５、６は、そのと
き2.0ミリアンペア平均二乗（rms:実効値）である。電
子回路の複雑さを最小にするため、変倍出力信号４、
５、６は、それらが電流信号４、５、６のそれぞれに比
例する時間的に分離された抽出信号を提供するため、経
時的に抽出される場合に、電流マルチプレクサ15に提供
される。マルチプレクサは、多重電流信号16として多重
化され、時間的に分離された電流信号４、５、６の３つ
のすべてを時分割するため、信号データ処理チャンネル
（後述）の使用を可能にする。多重電流信号16は、電流
−電圧変換器17の入力に提供され、その変換器は多重電
流信号16を電流−電圧変換器18に通し、後述されるアナ
ログ−ディジタル変換器24と両立する多重電流信号16に
比例する電圧信号18を発生する。電流−電圧変換器17の
信号は、１ミリアンペアの入力信号16につき１ボルトの
出力信号18である。電圧信号18は、利得調整制御、ある
いは電位差計20を利用する利得調整回路19に導かれ、利
得調整電流アナログ信号23が電流アナログ−ディジタル
変換器、あるいは電流A/D変換器24に供給される前に演
算増幅器（図示せず）の利得を変え、信号18の所望の振
幅を提供する。A/D変換器24は、更に電流、あるいはＩ
クロック信号25と電圧基準信号26を受ける。Ｉクロック
信号25は位相調整手段33を含む移相抽出時間回路32を通
して供給され、第２図、第３図、第４図、および第５図
に関連して後で詳細に述べられる水晶制御発振器あるい
はクロック30によって提供される精度の高いタイミング
信号である。電圧基準信号26は、精度の高い電圧基準回
路36の温度保証されたツェナーダイオードによって提供
される安定した精度の高い電圧基準であり、その電圧基
準回路26はナショナルセミコンダクターによって製造さ
れ、タイプLM 129によって識別される型の集積回路であ
っても良い。
位相１電圧41、位相２電圧42および位相３電圧43は、
電圧変倍分離回路、あるいは変成器回路44、45、46を介
してそれぞれ供給され、電圧アナログ−ディジタル変換
器、あるいは電圧A/D変換器58に電圧多重アナログ信号
を提供する電圧マルチプレクサ56に電圧変倍分離信号5
1、52、53を提供する。電圧変倍分離回路44、45、46
は、それらの位相遅延特性が等しくなるように整合させ
られることが重要である。同様に、電流変倍分離回路
１、２、３は、それらの位相遅延特性が等しくなるよう
に相互に整合させられる。電圧A/D変換器58は、また精
度の高い電圧基準回路36から電圧基準信号26を受けると
共に移相抽出時間回路32によって提供される電圧クロッ
ク、あるいはＶクロック信号60を受ける。第１図の実施
例において、A/D変換器24、58は電圧基準信号26によっ
て決められる約±3.45ボルト（直流）の最大目盛範囲を
有する。クロック30はA/D変換器24、58の機能を制御す
るため、精度の高い時間基準クロック信号27を提供し、
移相時間抽出クロック信号25および60は、第４図に関連
して後述されるクロック信号27の周波数の1/12である速
度である。信号25および60は、一定の抽出速度を確立
し、その速度でA/D変換器24、58は電流電圧入力23、57
を“抽出”し、それらの振幅を２進ワードに変換する。
電流電圧信号23および57は、クロック信号27の各12サイ
クルで抽出される。数KHzより大きい抽出速度は、入力
信号23、57の調波にとって優れた性能を得ることが望ま
しい。電流A/D変換器24および電圧A/D変換器58は、出力
信号、即ち、それらのアナログ入力、即ち、利得調整回
路電流信号23および電圧多重信号57を表し、それらに比
例するディジタルワードであるディジタル電流信号63お
よびディジタル電圧信号64を提供する。電流電圧A/D変
換器24、58において、Ｉクロックあるいはタイミング信
号25、およびＶクロックあるいはタイミング信号60をA/
D変換器にそれぞれ印加すると、アナログ入力信号23お
よび57はそれぞれ抽出され、電流電圧信号23、57の２進
値を定義する電圧基準信号26により２進の形へ変換され
た大きさで保持される。
電圧変倍分離回路、あるいは変成器回路44、45、46を介
してそれぞれ供給され、電圧アナログ−ディジタル変換
器、あるいは電圧A/D変換器58に電圧多重アナログ信号
を提供する電圧マルチプレクサ56に電圧変倍分離信号5
1、52、53を提供する。電圧変倍分離回路44、45、46
は、それらの位相遅延特性が等しくなるように整合させ
られることが重要である。同様に、電流変倍分離回路
１、２、３は、それらの位相遅延特性が等しくなるよう
に相互に整合させられる。電圧A/D変換器58は、また精
度の高い電圧基準回路36から電圧基準信号26を受けると
共に移相抽出時間回路32によって提供される電圧クロッ
ク、あるいはＶクロック信号60を受ける。第１図の実施
例において、A/D変換器24、58は電圧基準信号26によっ
て決められる約±3.45ボルト（直流）の最大目盛範囲を
有する。クロック30はA/D変換器24、58の機能を制御す
るため、精度の高い時間基準クロック信号27を提供し、
移相時間抽出クロック信号25および60は、第４図に関連
して後述されるクロック信号27の周波数の1/12である速
度である。信号25および60は、一定の抽出速度を確立
し、その速度でA/D変換器24、58は電流電圧入力23、57
を“抽出”し、それらの振幅を２進ワードに変換する。
電流電圧信号23および57は、クロック信号27の各12サイ
クルで抽出される。数KHzより大きい抽出速度は、入力
信号23、57の調波にとって優れた性能を得ることが望ま
しい。電流A/D変換器24および電圧A/D変換器58は、出力
信号、即ち、それらのアナログ入力、即ち、利得調整回
路電流信号23および電圧多重信号57を表し、それらに比
例するディジタルワードであるディジタル電流信号63お
よびディジタル電圧信号64を提供する。電流電圧A/D変
換器24、58において、Ｉクロックあるいはタイミング信
号25、およびＶクロックあるいはタイミング信号60をA/
D変換器にそれぞれ印加すると、アナログ入力信号23お
よび57はそれぞれ抽出され、電流電圧信号23、57の２進
値を定義する電圧基準信号26により２進の形へ変換され
た大きさで保持される。
ディジタル電流信号63およびディジタル電圧信号64
は、２進コード信号、あるいはワードの形であり、ディ
ジタル論理、あるいはディジタル信号処理技術が残りの
計測機能を実現するために、使用可能である。ディジタ
ル電流信号63とディジタル電圧信号64は、入力がそれら
の積を表し、電力に比例するアキュムレータ69へディジ
タル入力信号68を提供するため、その対応する電圧抽出
の値により各２進コード電流抽出を乗算する乗算器65へ
入力を提供する。多重電流信号16によって搬送されるラ
イン１のライン電流11の抽出と、ライン１で測定される
電力の多重電圧信号57によって搬送される相１の相電圧
41の抽出とが、乗算される。ライン２および３の電流電
圧抽出も同じように行われる。ライン２の場合、それは
乗算されるライン電流12および電圧42の抽出であり、ラ
イン３の場合、乗算されるライン電流13および電圧43の
抽出である。
は、２進コード信号、あるいはワードの形であり、ディ
ジタル論理、あるいはディジタル信号処理技術が残りの
計測機能を実現するために、使用可能である。ディジタ
ル電流信号63とディジタル電圧信号64は、入力がそれら
の積を表し、電力に比例するアキュムレータ69へディジ
タル入力信号68を提供するため、その対応する電圧抽出
の値により各２進コード電流抽出を乗算する乗算器65へ
入力を提供する。多重電流信号16によって搬送されるラ
イン１のライン電流11の抽出と、ライン１で測定される
電力の多重電圧信号57によって搬送される相１の相電圧
41の抽出とが、乗算される。ライン２および３の電流電
圧抽出も同じように行われる。ライン２の場合、それは
乗算されるライン電流12および電圧42の抽出であり、ラ
イン３の場合、乗算されるライン電流13および電圧43の
抽出である。
多重電圧および電流抽出、あるいは入力68の蓄積和値
は、予め定められた閾値に達する度毎に出力パルスがア
キュムレータ69によって発生させられ、その閾値は積算
電力計の定数に比例する。本発明の一実施例において、
出力パルス70の速度は等価な電子機械的な積算電力計の
ディスクの１回転の12倍の速度になるように選択された
典型的な閾値は、２線単相用の１素子メータにとって14
4（10-6）ボルト−アンペア−秒であり、３相用にとっ
て864（10-6）ボルト−アンペア−秒である。レジスタ
ー71は、それが受信するパルス70の数に基づくエネルギ
ー情報を計数し、記憶し、表示する。レジスター71は、
キロワット時でライン電力消費を表示するため、液晶表
示（図示せず）のようなディジタルディスプレイを含ん
でも良い。
は、予め定められた閾値に達する度毎に出力パルスがア
キュムレータ69によって発生させられ、その閾値は積算
電力計の定数に比例する。本発明の一実施例において、
出力パルス70の速度は等価な電子機械的な積算電力計の
ディスクの１回転の12倍の速度になるように選択された
典型的な閾値は、２線単相用の１素子メータにとって14
4（10-6）ボルト−アンペア−秒であり、３相用にとっ
て864（10-6）ボルト−アンペア−秒である。レジスタ
ー71は、それが受信するパルス70の数に基づくエネルギ
ー情報を計数し、記憶し、表示する。レジスター71は、
キロワット時でライン電力消費を表示するため、液晶表
示（図示せず）のようなディジタルディスプレイを含ん
でも良い。
レジスター71によって提供されるエネルギーの読み取
りの精度は、乗算器65で乗算されるとき正確な位相とな
るアナログ電流電圧信号23、57から導かれる電流電圧信
号63、64に依存する。第２図を参照すると、理想的な位
相関係が示されており、電流信号23と電圧信号57は同相
である。従って、移相保証は必要でない。その結果、同
相の電流電圧信号23、57のA/D変換は変換器24、58によ
ってそれぞれ同時に行われる。この同時変換は第２図に
示されており、Ｉクロック25とＶクロック60は、信号2
3、57の同相成分と一致している。２つのA/D変換の終わ
りに変換器24、57からの２進出力63、64は、それぞれ同
相アナログ電流電圧信号23、57の真の位相表示である。
その結果、電流信号63および電圧信号64は、乗算器65に
よって乗算されるとき、電力ライン11、12、13によって
消費される電力の正確な表示が乗算器65からの２進ディ
ジタル68によって明らかになる。
りの精度は、乗算器65で乗算されるとき正確な位相とな
るアナログ電流電圧信号23、57から導かれる電流電圧信
号63、64に依存する。第２図を参照すると、理想的な位
相関係が示されており、電流信号23と電圧信号57は同相
である。従って、移相保証は必要でない。その結果、同
相の電流電圧信号23、57のA/D変換は変換器24、58によ
ってそれぞれ同時に行われる。この同時変換は第２図に
示されており、Ｉクロック25とＶクロック60は、信号2
3、57の同相成分と一致している。２つのA/D変換の終わ
りに変換器24、57からの２進出力63、64は、それぞれ同
相アナログ電流電圧信号23、57の真の位相表示である。
その結果、電流信号63および電圧信号64は、乗算器65に
よって乗算されるとき、電力ライン11、12、13によって
消費される電力の正確な表示が乗算器65からの２進ディ
ジタル68によって明らかになる。
第３図を参照すると、電流信号23が、例えば、電流変
倍分離回路１、２、３の電流センサの電流回路における
位相遅れに苦しんだことに注意すべきである。実際の使
用において遭遇する遅れは、若干第３図において誇張さ
れているけれども、時間遅れ、あるいはtd74が存在し、
ＩクロックおよびＶクロック信号25および60が同時に発
生したとすれば（第２図）、電流信号23は負になり、電
圧信号57が正になってライン11、12、13の真の電力の正
確な表示にならない乗算器出力信号68を提供する。移相
抽出時間回路32は、第４図および５図に関連して後述さ
れるように、調節でき、かつ、調節され、Ｉクロック25
がＶクロック60に対して時間遅延74に等しい量であるク
ロック遅延、あるいはtd75だけ遅延させられ、それらの
タイミングは電流電圧信号23、57の位相に対して補正さ
せられる。このようにして時間移相Ｉクロック25および
Ｖクロック信号60は、例えば、電流信号23および電圧信
号57が正になったときそれぞれの信号を抽出し始める。
このようにして抽出時限は、電流電圧信号23、57が同相
のときに正確な点で始まるように調整される。移相抽出
時間回路の動作と詳細は、第４図および５図に関して最
も詳細に検討されている。
倍分離回路１、２、３の電流センサの電流回路における
位相遅れに苦しんだことに注意すべきである。実際の使
用において遭遇する遅れは、若干第３図において誇張さ
れているけれども、時間遅れ、あるいはtd74が存在し、
ＩクロックおよびＶクロック信号25および60が同時に発
生したとすれば（第２図）、電流信号23は負になり、電
圧信号57が正になってライン11、12、13の真の電力の正
確な表示にならない乗算器出力信号68を提供する。移相
抽出時間回路32は、第４図および５図に関連して後述さ
れるように、調節でき、かつ、調節され、Ｉクロック25
がＶクロック60に対して時間遅延74に等しい量であるク
ロック遅延、あるいはtd75だけ遅延させられ、それらの
タイミングは電流電圧信号23、57の位相に対して補正さ
せられる。このようにして時間移相Ｉクロック25および
Ｖクロック信号60は、例えば、電流信号23および電圧信
号57が正になったときそれぞれの信号を抽出し始める。
このようにして抽出時限は、電流電圧信号23、57が同相
のときに正確な点で始まるように調整される。移相抽出
時間回路の動作と詳細は、第４図および５図に関して最
も詳細に検討されている。
第４図はディジタル位相調整回路の詳細を示す。第４
図を参照すると、クロック30はカウンタ、あるいは約3
4.5KHzである出力信号84を提供しながら信号31を12で除
算する移相抽出時間32の分割器83へ414.6KHzのクロック
信号31を提供する。信号84は電圧アナログ−ディジタル
変換器58へ約34.5KHzで電圧クロック信号60を提供するA
ND/OR選択論理回路106を駆動し、また、電流アナログ−
ディジタル変換器24へ約34.5KHzで電流クロック信号25
を提供する。電圧クロック信号60および電流クロック信
号25は、アナログ−ディジタル変換器58、24がそれぞれ
多重アナログ入力信号57、23を抽出するとき制御し、変
換器アナログ入力信号57、23の大きさを２進コード出力
64、63に変換する制御信号である。基本的に電圧クロッ
ク信号60および電流クロック信号25は、抽出速度を決定
し、アナログ−ディジタル変換器58、24の各変換プロセ
スは、次の電圧クロック信号60および電流クロック信号
25の前に割り当てられた12のクロック時間、あるいはパ
ルス内に終了するように計時される。
図を参照すると、クロック30はカウンタ、あるいは約3
4.5KHzである出力信号84を提供しながら信号31を12で除
算する移相抽出時間32の分割器83へ414.6KHzのクロック
信号31を提供する。信号84は電圧アナログ−ディジタル
変換器58へ約34.5KHzで電圧クロック信号60を提供するA
ND/OR選択論理回路106を駆動し、また、電流アナログ−
ディジタル変換器24へ約34.5KHzで電流クロック信号25
を提供する。電圧クロック信号60および電流クロック信
号25は、アナログ−ディジタル変換器58、24がそれぞれ
多重アナログ入力信号57、23を抽出するとき制御し、変
換器アナログ入力信号57、23の大きさを２進コード出力
64、63に変換する制御信号である。基本的に電圧クロッ
ク信号60および電流クロック信号25は、抽出速度を決定
し、アナログ−ディジタル変換器58、24の各変換プロセ
スは、次の電圧クロック信号60および電流クロック信号
25の前に割り当てられた12のクロック時間、あるいはパ
ルス内に終了するように計時される。
電圧クロック信号60と電流クロック信号25の間の位
相、あるいはタイミング移相は、移相抽出時間回路32に
よって設定される。このタイミング移相は、好ましくは
EECO,INC.,によって販売されるモデル330035GSとして知
られるような16位置２進コードスイッチである移相制御
器88によって制御される。BIT 0,BIT 1,BIT 2,BIT 3と
して示される４ビット２進入力は、入力90、91、92、93
を経て復号論理回路95へ４ビットの信号を提供する。第
５図はBIT 0−３にとって可能な入力状態（16進コード
および２進コード）を示す。第５図はBIT 0−３の状態
が電圧電流クロック信号60、25の間の位相遅れの決めら
れら程度（TAUとして与えられる）を提供する割り当て
を示している。状態０（16進）はクロック信号60と20の
間に遅れを提供せず、それはこれらの信号がその状態で
時間、あるいは位相において一致しているということに
注意すべきである。復号論理回路95の４ビットの出力
は、出力97、98、99、100を経て比較回路103に提供され
る。復号論理回路95は２進スイッチ88の入力からのBIT
0−３を復号し、第５図に示される遅延を表示する97−1
00の復号出力を提供する。即ち、出力97、98、99、100
は、位相分離（度において）が０（16進）から如何に多
くのステップ、あるいは状態を取るべきであるかについ
て定義する。復号論理95はまたBIT 0−３を復号し、第
５図に示される復号器からLate信号107を発生させる。L
ate信号107は位相補正、あるいは補償の方向を決める
（電流信号23が電圧信号57より進んでいるか、遅れてい
るかを決める）。カウンタ83が97、98、99、100によっ
て定義される状態に達すると、出力IN1 105が比較器103
から発生する。カウンタ83が全計数値に達すると、出力
IN2が発生する。出力IN1あるいはクロック信号105、お
よび出力IN2あるいはクロック信号84は両立とも約34.5K
Hzである。出力信号105および84は、更にLate信号107を
受信するAND/OR選択論理回路106の入力信号である。Lat
e信号107はスイッチング信号として働き、変換器24、57
の抽出開始時間を制御するためにAND/OR論理106の出力2
5、60でIN1信号、IN2信号をクロススイッチする。２つ
のクロック信号84、105は論理的にAND/OR選択論理回路1
06において、Late信号107と組合わせられる。Late信号1
07は１に等しいとき、IN1信号105は電流、あるいはＩク
ロック信号25を制御し、IN2信号84は電圧、あるいはＶ
クロック信号60を制御する。Ｖクロック信号は第５図に
示されるように、BIT 0−３スイッチのセットによって
決められる量だけ遅延させられる。Late信号107は０に
等しいとき、IN1信号105は論理回路106においてスイッ
チされ、電圧、あるいはＶクロック信号60を制御し、IN
2信号84がスイッチされてＩクロック25を制御する。こ
のようにして変換器24の電流信号25の抽出は電圧変換器
57に現在加えられるIN1信号の発生時間によって決めら
れる量（度において）だけ遅延させられる（第５図のLa
te＝０を参照）。
相、あるいはタイミング移相は、移相抽出時間回路32に
よって設定される。このタイミング移相は、好ましくは
EECO,INC.,によって販売されるモデル330035GSとして知
られるような16位置２進コードスイッチである移相制御
器88によって制御される。BIT 0,BIT 1,BIT 2,BIT 3と
して示される４ビット２進入力は、入力90、91、92、93
を経て復号論理回路95へ４ビットの信号を提供する。第
５図はBIT 0−３にとって可能な入力状態（16進コード
および２進コード）を示す。第５図はBIT 0−３の状態
が電圧電流クロック信号60、25の間の位相遅れの決めら
れら程度（TAUとして与えられる）を提供する割り当て
を示している。状態０（16進）はクロック信号60と20の
間に遅れを提供せず、それはこれらの信号がその状態で
時間、あるいは位相において一致しているということに
注意すべきである。復号論理回路95の４ビットの出力
は、出力97、98、99、100を経て比較回路103に提供され
る。復号論理回路95は２進スイッチ88の入力からのBIT
0−３を復号し、第５図に示される遅延を表示する97−1
00の復号出力を提供する。即ち、出力97、98、99、100
は、位相分離（度において）が０（16進）から如何に多
くのステップ、あるいは状態を取るべきであるかについ
て定義する。復号論理95はまたBIT 0−３を復号し、第
５図に示される復号器からLate信号107を発生させる。L
ate信号107は位相補正、あるいは補償の方向を決める
（電流信号23が電圧信号57より進んでいるか、遅れてい
るかを決める）。カウンタ83が97、98、99、100によっ
て定義される状態に達すると、出力IN1 105が比較器103
から発生する。カウンタ83が全計数値に達すると、出力
IN2が発生する。出力IN1あるいはクロック信号105、お
よび出力IN2あるいはクロック信号84は両立とも約34.5K
Hzである。出力信号105および84は、更にLate信号107を
受信するAND/OR選択論理回路106の入力信号である。Lat
e信号107はスイッチング信号として働き、変換器24、57
の抽出開始時間を制御するためにAND/OR論理106の出力2
5、60でIN1信号、IN2信号をクロススイッチする。２つ
のクロック信号84、105は論理的にAND/OR選択論理回路1
06において、Late信号107と組合わせられる。Late信号1
07は１に等しいとき、IN1信号105は電流、あるいはＩク
ロック信号25を制御し、IN2信号84は電圧、あるいはＶ
クロック信号60を制御する。Ｖクロック信号は第５図に
示されるように、BIT 0−３スイッチのセットによって
決められる量だけ遅延させられる。Late信号107は０に
等しいとき、IN1信号105は論理回路106においてスイッ
チされ、電圧、あるいはＶクロック信号60を制御し、IN
2信号84がスイッチされてＩクロック25を制御する。こ
のようにして変換器24の電流信号25の抽出は電圧変換器
57に現在加えられるIN1信号の発生時間によって決めら
れる量（度において）だけ遅延させられる（第５図のLa
te＝０を参照）。
移相抽出時間回路32によって提供される時間遅延、あ
るいは移相の詳細は、第５図に関連して更に詳細に説明
される。
るいは移相の詳細は、第５図に関連して更に詳細に説明
される。
第５図を参照すると、表は16段階の４ビット16進コー
ド回転スイッチ88の２進コードを示している。０遅延
は、変換器24、58へのアナログ入力電流電圧信号23、57
の間に遅延がないときの状態を規定する。０遅延の上の
11のスイッチの位置は、変換器24への電流アナログ入力
23が変換器58へのアナログ電圧信号57より遅れる場合の
段階を表わしている。０遅延より下の４つのスイッチの
位置は、入力電流23が入力電圧57より進んでいる場合の
段階を示している。回転スイッチ88は、約3/4度の全調
節範囲に対して１段階について約0.052度の遅延を、電
圧A/D変換器へクロックタイミング信号60、25の間で提
供するように動作させられる都合の良いねじ用ドライバ
ーである。小さなステップは水晶制御クロック30からの
クロック信号31の周波数に基づく非常に正確に制御され
た段階であることが可能である。第５図の遅延がない点
の下のこれらの４つの段階は、電流タイミング、あるい
はクロック信号25が電圧タイミング、あるいはクロック
信号60に先行するタイミング、あるいはクロック信号を
提供する。即ち、電流クロック信号25によって開始させ
られる入力電流の抽出は、電圧クロック信号60によって
開始させられる入力電圧の抽出より進む。従って、ロー
タリースイッチ88は進みあるいは遅れタイミングあるい
は位相調整を可能にし、測定に誤差をもたらす位相差を
補償する。ねじ用ドライバーで動作させられる位相調整
は、製造中および顧客のサービスマンによって行われる
修理等の間に簡単に実現される。更に、この１つの調整
だけが多相電力系の位相調整に必要なものである。
ド回転スイッチ88の２進コードを示している。０遅延
は、変換器24、58へのアナログ入力電流電圧信号23、57
の間に遅延がないときの状態を規定する。０遅延の上の
11のスイッチの位置は、変換器24への電流アナログ入力
23が変換器58へのアナログ電圧信号57より遅れる場合の
段階を表わしている。０遅延より下の４つのスイッチの
位置は、入力電流23が入力電圧57より進んでいる場合の
段階を示している。回転スイッチ88は、約3/4度の全調
節範囲に対して１段階について約0.052度の遅延を、電
圧A/D変換器へクロックタイミング信号60、25の間で提
供するように動作させられる都合の良いねじ用ドライバ
ーである。小さなステップは水晶制御クロック30からの
クロック信号31の周波数に基づく非常に正確に制御され
た段階であることが可能である。第５図の遅延がない点
の下のこれらの４つの段階は、電流タイミング、あるい
はクロック信号25が電圧タイミング、あるいはクロック
信号60に先行するタイミング、あるいはクロック信号を
提供する。即ち、電流クロック信号25によって開始させ
られる入力電流の抽出は、電圧クロック信号60によって
開始させられる入力電圧の抽出より進む。従って、ロー
タリースイッチ88は進みあるいは遅れタイミングあるい
は位相調整を可能にし、測定に誤差をもたらす位相差を
補償する。ねじ用ドライバーで動作させられる位相調整
は、製造中および顧客のサービスマンによって行われる
修理等の間に簡単に実現される。更に、この１つの調整
だけが多相電力系の位相調整に必要なものである。
従って、本発明は製造誤差、時間および／あるいは環
境の変化による回路部品の交換等を含む電力系へ誤差を
導入する多くの状況を補償し、電流変倍分離回路１、
２、３の中に含まれる電流変成器（図示せず）のような
他のシステム部品の誤差を補償するために、有効で簡単
な調整を提供する。加えて、調整は異なった試験条件お
よび／あるいは異なった基準規格に適用させられても良
い。更に、ねじ用ドライバーの調整だけによって多相電
力系の全３相の誤差の補償と同様に単相電力系の位相誤
差を補償する。
境の変化による回路部品の交換等を含む電力系へ誤差を
導入する多くの状況を補償し、電流変倍分離回路１、
２、３の中に含まれる電流変成器（図示せず）のような
他のシステム部品の誤差を補償するために、有効で簡単
な調整を提供する。加えて、調整は異なった試験条件お
よび／あるいは異なった基準規格に適用させられても良
い。更に、ねじ用ドライバーの調整だけによって多相電
力系の全３相の誤差の補償と同様に単相電力系の位相誤
差を補償する。
最も商業的な電力システムの電力ライン11、12、13の
周波数は、クロックおよび他のタイミング装置がその精
度に依存するので非常に安定しており、そのため電力ラ
インの周波数の変動の補償を提供することは必要でな
い。本発明では、入力信号の位相のアナログ−ディジタ
ル変換器24、58に対する整合は、電流信号23に対して電
圧信号57の抽出時間を移動させることによって、実現さ
れる。電力ラインの周波数が変化すると、第５図に示さ
れる固定量は、異なった移相量を表す。最悪の場合で
も、ラインの周波数変化は、0.02％をめったに越えな
い。これは電気事業が高使用時限に失われるサイクルに
追いついた状態にあるとき、夜間、あるいは週末のよう
な低電力使用時限に典型的に発生する。米国国家規格協
会（ANSI）の規格C12.1は、ラインの周波数変動試験を
規定しており、その中で周波数は力率が1.0のとき、±
５％の変化を規定している。最悪の試験状態において
も、力率1.0における積算電力計の変動はたぶん無視で
きる。本発明では、ライン周波数の変動による誤差は、
電力ラインの周波数の変動により時間遅延を変化させる
ときに含まれる複雑さを正当化するように表れない。し
かし、そのように増加された精度が要求される程度に本
発明によって実現される位相補償は、クロック30を位相
固定ループの使用によりライン周波数に従属（Slavin
g）させることによってライン周波数の変動に感応しな
いようにできる。
周波数は、クロックおよび他のタイミング装置がその精
度に依存するので非常に安定しており、そのため電力ラ
インの周波数の変動の補償を提供することは必要でな
い。本発明では、入力信号の位相のアナログ−ディジタ
ル変換器24、58に対する整合は、電流信号23に対して電
圧信号57の抽出時間を移動させることによって、実現さ
れる。電力ラインの周波数が変化すると、第５図に示さ
れる固定量は、異なった移相量を表す。最悪の場合で
も、ラインの周波数変化は、0.02％をめったに越えな
い。これは電気事業が高使用時限に失われるサイクルに
追いついた状態にあるとき、夜間、あるいは週末のよう
な低電力使用時限に典型的に発生する。米国国家規格協
会（ANSI）の規格C12.1は、ラインの周波数変動試験を
規定しており、その中で周波数は力率が1.0のとき、±
５％の変化を規定している。最悪の試験状態において
も、力率1.0における積算電力計の変動はたぶん無視で
きる。本発明では、ライン周波数の変動による誤差は、
電力ラインの周波数の変動により時間遅延を変化させる
ときに含まれる複雑さを正当化するように表れない。し
かし、そのように増加された精度が要求される程度に本
発明によって実現される位相補償は、クロック30を位相
固定ループの使用によりライン周波数に従属（Slavin
g）させることによってライン周波数の変動に感応しな
いようにできる。
第６図は更に精度が要求、あるいは望まれるときに本
発明により使用可能な位相固定ループ回路を示す。適当
な位相固定ループは、本発明と同一の譲受人に譲渡され
た米国特許第4,682,102号−ミルコビック（Milkovic）
に記載されている。第６図を参照すると、発振器あるい
はクロック30は位相固定ループ108を含む。位相固定ル
ープ108はカウンタあるいはＮ分割器109を制御回路111
に直列に有する。電力ラインからのアナログライン電圧
112は、帰還信号113と共に制御回路111の入力である。
分割器119の分割割合Ｎとクロック30の周波数は分割割
合Ｎによって分割された周波数がライン電圧112の周波
数と等しくなるように選択される。それはクロック周波
数であり、カウンタ速度Ｎ＝電力ライン周波数である。
制御回路111はライン電圧112の位相と帰還信号113を比
較し、電力ライン周波数の所望の倍数Ｎにクロック30の
周波数を有効に固定するため、クロック30に制御信号を
印加し、クロック30の周波数精度を電力ライン周波数11
2の精度に等しくする。出力パルス速度上に生じるジッ
タを防ぐため、測定毎の出力パルスの数が十分大にるな
ようにすることがディジタル電力計で望まれるので、Ｎ
は7000あるいはそれ以上の大きな数であることが望まし
い。
発明により使用可能な位相固定ループ回路を示す。適当
な位相固定ループは、本発明と同一の譲受人に譲渡され
た米国特許第4,682,102号−ミルコビック（Milkovic）
に記載されている。第６図を参照すると、発振器あるい
はクロック30は位相固定ループ108を含む。位相固定ル
ープ108はカウンタあるいはＮ分割器109を制御回路111
に直列に有する。電力ラインからのアナログライン電圧
112は、帰還信号113と共に制御回路111の入力である。
分割器119の分割割合Ｎとクロック30の周波数は分割割
合Ｎによって分割された周波数がライン電圧112の周波
数と等しくなるように選択される。それはクロック周波
数であり、カウンタ速度Ｎ＝電力ライン周波数である。
制御回路111はライン電圧112の位相と帰還信号113を比
較し、電力ライン周波数の所望の倍数Ｎにクロック30の
周波数を有効に固定するため、クロック30に制御信号を
印加し、クロック30の周波数精度を電力ライン周波数11
2の精度に等しくする。出力パルス速度上に生じるジッ
タを防ぐため、測定毎の出力パルスの数が十分大にるな
ようにすることがディジタル電力計で望まれるので、Ｎ
は7000あるいはそれ以上の大きな数であることが望まし
い。
本発明は実施例に基づいて説明されたけれども、構成
の詳細における多くの変形、部品の配置と組み合わせ、
使用される材料の型は、本発明の精神および範囲から外
れることなく変更可能である。
の詳細における多くの変形、部品の配置と組み合わせ、
使用される材料の型は、本発明の精神および範囲から外
れることなく変更可能である。
第１図は本発明に基づく積算電力計のブロック図であ
る。 第２図は同相の電流電圧信号のプロット図である。 第３図は本発明に基づく遅延電流信号および位相補償を
示す電流電圧信号のプロット図である。 第４図は本発明に基づく移相ネットワークの説明図であ
る。 第５図は位相補償における２進コードスイッチの効果を
示す表である。 第６図は本発明の一実施例の有用な位相固定ループの構
成の説明図である。 符号の説明 １、２、３……電流変倍分離回路 ４、５、６……電流信号 11、12、13……電力ライン 15……電流多重回路、16……電流多重信号 17……電流−電圧変換器 18……電圧信号、19……利得調整回路 20……利得制御回路 24……電流A/D変換器 30……クロック回路 32……移相抽出時間回路 36……精密電圧基準源 44、45、46……電圧変倍分離回路 56……電圧多重回路 58……電圧A/D変換器 65……乗算器 69……アキュムレータ 71……レジスタ
る。 第２図は同相の電流電圧信号のプロット図である。 第３図は本発明に基づく遅延電流信号および位相補償を
示す電流電圧信号のプロット図である。 第４図は本発明に基づく移相ネットワークの説明図であ
る。 第５図は位相補償における２進コードスイッチの効果を
示す表である。 第６図は本発明の一実施例の有用な位相固定ループの構
成の説明図である。 符号の説明 １、２、３……電流変倍分離回路 ４、５、６……電流信号 11、12、13……電力ライン 15……電流多重回路、16……電流多重信号 17……電流−電圧変換器 18……電圧信号、19……利得調整回路 20……利得制御回路 24……電流A/D変換器 30……クロック回路 32……移相抽出時間回路 36……精密電圧基準源 44、45、46……電圧変倍分離回路 56……電圧多重回路 58……電圧A/D変換器 65……乗算器 69……アキュムレータ 71……レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 メールダッド・ネガーバン―ハー アメリカ合衆国、カリフォルニア州 92714、アーヴィン、モンテレグロ 12 (56)参考文献 特開 昭60−205377（ＪＰ，Ａ) 特開 昭62−8061（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 21/133
Claims (25)
- 【請求項１】多相電力ラインにおいて、電気エネルギー
の消費を計測する電子積算電力計において、 前記電力ラインの各相において、電流に応答して第１の
デジタル信号を提供する第１のアナログ−ディジタル変
換器と、 前記電力ラインの各ラインに加えられる電圧に応答して
第２のディジタル信号を提供する第２のアナログ−ディ
ジタル変換器と、 前記電力ライン上の電気エネルギーの消費の表示を導く
ために前記第１のディジタル信号と前記第２のディジタ
ル信号とを乗算する乗算器と、 前記第１のアナログ−ディジタル変換器に第１のタイミ
ング信号を提供し、前記第２のアナログ−ディジタル変
換器に第２のタイミング信号を提供する補償手段を含
み、 前記補償手段は、進み又は遅れ位相誤差がある場合に、
前記第２のタイミング信号に対して前記第１のタイミン
グ信号のタイミングの方向および大きさをシフトして、
単一の調整により前記多相電力ラインの全ての電流およ
び電圧位相にとって実質的に同相である前記第１および
第２のディジタル信号を前記乗算器に提供させる移相手
段を含んでいることを特徴とする電子積算電力計。 - 【請求項２】多相電力ラインにおいて、電気エネルギー
の消費を計測する電子積算電力計において、 前記電力ラインの各相において、電流に応答して第１の
デジタル信号を提供する第１のアナログ−ディジタル変
換器と、 前記電力ラインの各ラインに加えられる電圧に応答して
第２のディジタル信号を提供する第２のアナログ−ディ
ジタル変換器と、 前記電力ライン上の電気エネルギーの消費の表示を導く
ために前記第１のディジタル信号と前記第２のディジタ
ル信号とを乗算する乗算器と、 前記第１のアナログ−ディジタル変換器に第１のタイミ
ング信号を提供し、前記第２のアナログ−ディジタル変
換器に第２のタイミング信号を提供する第１の補償手段
であって、進み又は遅れ位相誤差がある場合に、前記第
２のタイミング信号に対して前記第１のタイミング信号
のタイミングの方向および大きさをシフトして、単一の
調整により前記多相電力ラインの全ての電流および電圧
位相にとって実質的に同相である前記第１および第２の
ディジタル信号を前記乗算器に提供させる移相手段を含
んでいる第１の補償手段と、 当該電子積算電力計が電力ライン周波数の変動に感応し
ないようにする第２の補償手段とを含み、 これにより、電力ラインおよび当該電子積算電力計の回
路における位相差に対して位相補償が提供され、且つ電
力ライン周波数の変動に対して追加の補償が提供される
ことを特徴とする電子積算電力計。 - 【請求項３】前記移相手段が、固定のタイミング・オフ
セットを提供する手段と、前記電力ラインの電流と電圧
の何れか１つの移相量に対応するように前記第１および
第２のタイミング信号の１つのタイミングをシフトする
ための手段とを含み、前記第２の補償手段が位相固定ル
ープを含んでいる請求項第１項記載の電子積算電力計。 - 【請求項４】前記第１の補償手段が更に、前記アナログ
−ディジタル変換器に提供されるタイミング信号をクロ
ススィッチングするための手段を含み、前記第１および
第２のタイミング信号の周波数が前記電力ラインの周波
数に比べて非常に高い請求項３記載の電子積算電力計。 - 【請求項５】電流変倍および絶縁回路が、前記電力ライ
ンの各相に接続されるように構成され、電流マルチプレ
クサが、前記第１のアナログ−ディジタル変換器に多重
化されたアナログ電流信号を提供するため、各電流変倍
および絶縁回路の出力を結合するように設けられてお
り、また、電圧変倍および絶縁回路が、前記電力ライン
の各相に接続されるように構成され、電圧マルチプレク
サが、前記第２のアナログ−ディジタル変換器に多重化
されたアナログ電圧信号を提供するため、各電圧変倍お
よび絶縁回路の出力を結合するように設けられている請
求項第４項記載の電子積算電力計。 - 【請求項６】電流一電圧変換器が、前記多重化されたア
ナログ電流信号をそれに比例する電圧信号に変換して、
前記第１アナログ−ディジタル変換器に印加する講求項
第５項記載の電子積算電力計。 - 【請求項７】利得調整回路が、前記第１のアナログ−デ
ィジタル変換器に加える前に比例電圧信号の振幅を調整
するために設けられている請求項第６項記載の電子積算
電力計。 - 【請求項８】精密電圧基準源が、前記第１アナログ−デ
ィジタル変換器と前記第２のアナログ−ディジクル変換
器に電圧基準信号を提供する請求項第７項記載の電子積
算電力計。 - 【請求項９】前記精密電圧基準源が、ツェナーダィオー
ドを含む請求項第８項記載の電子積算電力計。 - 【請求項１０】前記第１および第２のタイミング信号
が、発振器から導かれる講求項第８項記載の電子積算電
力計。 - 【請求項１１】多相電力ラインの電気エネルギーの消費
を計測する電子積算電力計において、 前記電力ラインの各ラインの電流に応答して多重電流信
号を提供する手段と、 前記電力ラインの各ラインに加えられる電圧に応答して
多重電圧信号を提供する手段と、 前記多相電力ラインの電気エネルギー消費に比例する信
号を提供するため、前記多重電流信号と前記多重電圧信
号を乗算する乗算器と、 前記乗算器による乗算の前に前記多重電流信号と前記多
重電圧信号を抽出する手段と、 前記多重電流および電圧信号の抽出タイミングを調整す
ることによって前記多重電流信号と前記多重電圧信号の
間の位相差の誤差を補償する補償手段を含み、 前記抽出手段が、前記乗算器による乗算の前に前記多重
電流信号を第１のディジタル信号に変換するための電流
アナログ−ディジタル変換器と、前記乗算器による乗算
の前に前記多重電圧信号を第２の電圧信号に変換するた
めの電圧アナログ−ディジタル変換器を含んでおり、 前記補償手段が、前記第１および第２のアナログ−ディ
ジタル変換器のそれぞれに別々のタイミング信号を提供
するための手段と、前記タイミング信号のうちの１つの
タイミング信号のタイミングを他のタイミング信号に対
して調節するための手段とを含んでおり、 前記タイミング信号が、発振器から導かれ、 前記発振器が位相固定ループを含み、これにより前記発
振器の精度が前記電力ラィンの周波数の精度に等しくさ
せられ、 前記電流アナログ−ディジタル変換器に提供されるタイ
ミング信号が、前記電圧アナログ−ディジタル変換器に
提供されるタィミング信号に対して調節され、 前記補償手段が、更に前記アナログ−ディジタル変換器
に提供されるタイミング信号をクロススィッチングする
ための手段を含んでいること、を特徴とする電子積算電
力計。 - 【請求項１２】前記発振器が、高周波発振器である請求
項第11項記載の電子積算電力計。 - 【請求項１３】前記電流アナログ−ディジタル変換器に
提供されるタイミング信号の調節が、２進コードスイッ
チによって行われる請求項第12項記載の電子積算電力
計。 - 【請求項１４】固定のタイミングのオフセットが前記タ
イミング信号間に提供され、そのタィミングのオフセッ
トが前記２進コードスイッチの調節によって修正される
請求項第13項記載の電子積算電力計。 - 【請求項１５】前記２進コードスイッチが、少なくとも
４ビットの２進コードを提供する請求項第14記載の電子
積算電力計。 - 【請求項１６】前記発振器の周波数は、前記電力ライン
上の周波数に比較して極めて高く、タイミング信号が、
前記電流および電圧アナログ−ディジタル変換器に提供
される時限にわたって多重電流および電圧信号の高周波
抽出を提供するため、前記電流および電圧アナログ−デ
ィジタル変換器のそれぞれに高周波パルスを提供する手
段を合む請求項第15項記載の電子積算電力計。 - 【請求項１７】前記補償手段は、前記多重電流信号が前
記多重電圧信号より進み、あるいは遅れであるかを指示
するため、前記２進コードスィッチからの出力に応答す
る手段を含む講求項第16項記載の電子積算電力計。 - 【請求項１８】前記２進コードスィッチが、位相差の誤
差を補償するため、前記多重電圧信号に対して前記多重
電流信号の抽出タイミングを変えるように作動させられ
る請求項第17項記載の電子積算電力計。 - 【請求項１９】固定オフセットが、前記タイミング信号
のタイミングに提供され、そのタイミングを調節する前
記手段が進みおよび遅れの位相差を調節するために、２
進コード化される請求項第11項記載の電子積算電力計。 - 【請求項２０】固定オフセットが、前記タィミング信号
の１つのタイミングに提供され、そのタイミングを調節
するための前記手段が進みおよび遅れの位相差を調節す
るために、２進コードスイッチである請求項第19項記載
の電子積算電力計。 - 【請求項２１】前記発振器の周波数が、前記発振器の分
数倍の周波数を持つ前記タイミング信号を提供するよう
にカウンター回路によって分周され、該分数倍の周波数
は前記電力ラインのライン周波数よりずっと高い請求項
第11項記載の電子積算電力計。 - 【請求項２２】復号論理回路が、前記電流電圧アナログ
−ディジタル変換器に前記タイミング信号の印加を選択
的に制御する信号を提供する請求項第21項記載の電子積
算電力計。 - 【請求項２３】多相電力ラインの電気エネルギーの消費
を計測する電子積算電力計において、 前記電力ラインの各ラインの電流に応答して多重電流信
号を提供する手段と、 前記電力ラインの各ラインに加えられる電圧に応答して
多重電圧信号を提供する手段と、 前記多相電力ラインの電気エネルギー消費に比例する信
号を提供するため、前記多重電流信号と前記多重電圧信
号を乗算する乗算器と、 前記乗算器による乗算の前に前記多重電流信号と前記多
重電圧信号を抽出する手段と、 前記多重電流および電圧信号の抽出タイミングを調整す
ることによって前記多重電流信号と前記多重電圧信号の
間の位相差の誤差を補償する補償手段を含み、 前記抽出手段が、前記乗算器による乗算の前に前記多重
電流信号を第１のディジタル信号に変換するための電流
アナログ−ディジタル変換器と、前記乗算器による乗算
の前に前記多重電圧信号を第２の電圧信号に変換するた
めの電圧アナログ−ディジタル変換器を含んでおり、 前記補償手段が、前記第１および第２のアナログ−ディ
ジタル変換器のそれぞれに別々のタイミング信号を提供
するための手段と、前記タイミング信号のうちの１つの
タイミング信号のタイミングを他のタイミング信号に対
して調節するための手段とを含んでおり、 前記タイミング信号が、発振器から導かれ、 前記発振器の周波数が、前記発振器の分数倍の周波数を
持つ前記タイミング信号を提供するようにカウンター回
路によって分周され、該分数倍の周波数は前記電力ライ
ンのライン周波数よりずっと高く、 復号論理回路が、前記電流電圧アナログ−ディジタル変
換器に前記タイミング信号の印加を選択的に制御する信
号を提供するために設けられ、 前記カウンター回路のカウンターの内容が、前記復号論
理回路からの２進コード出力と比較され、多重電流電圧
信号問の位相差を補償するために前記タイミング信号の
少なくとも１つの遅れの量と変化の方向を提供するこ
と、を特徴とする電子積算電力計。 - 【請求項２４】前記発振器の周波数が、400KHzより大で
あり、前記カウンター回路ば、前記発振周波数を12で除
算する請求項第22項記載の電子積算電力計。 - 【請求項２５】前記タィミング信号の速度が、前記固定
のタイミングのオフセットにおいて等しい講求項第14項
記載の電子積算電力計
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US27917888A | 1988-12-02 | 1988-12-02 | |
| US279,178 | 1988-12-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02189471A JPH02189471A (ja) | 1990-07-25 |
| JP3045739B2 true JP3045739B2 (ja) | 2000-05-29 |
Family
ID=23067959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1314111A Expired - Lifetime JP3045739B2 (ja) | 1988-12-02 | 1989-12-02 | 電子積算電力計 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP0377282B1 (ja) |
| JP (1) | JP3045739B2 (ja) |
| KR (1) | KR0134770B1 (ja) |
| BR (1) | BR8906150A (ja) |
| DE (1) | DE68920984T2 (ja) |
| IL (1) | IL92412A0 (ja) |
| MX (1) | MX172069B (ja) |
| PH (1) | PH26790A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5122735A (en) * | 1990-06-14 | 1992-06-16 | Transdata, Inc. | Digital power metering |
| DE9213457U1 (ja) * | 1992-10-08 | 1993-01-28 | Abb Metrawatt Gmbh, 8500 Nuernberg, De | |
| DE19639410A1 (de) * | 1996-09-25 | 1998-04-02 | Siemens Ag | Meßeinrichtung für elektrische Leistung |
| DE10361664B4 (de) * | 2003-12-30 | 2009-08-13 | Austriamicrosystems Ag | Energiezähleranordnung |
| DE102004010707B4 (de) | 2004-03-04 | 2013-08-22 | Austriamicrosystems Ag | Energiezähleranordnung und Verfahren zum Kalibrieren |
| JP5100446B2 (ja) * | 2008-02-28 | 2012-12-19 | 東光東芝メーターシステムズ株式会社 | 電力量計 |
| TWI399564B (zh) * | 2011-01-14 | 2013-06-21 | Finetek Co Ltd | Phase difference correcting method of the power meter |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2550282C2 (de) * | 1975-11-08 | 1983-09-01 | Brown, Boveri & Cie Ag, 6800 Mannheim | Leistungs- und Arbeitsmeßverfahren |
| CA1290400C (en) * | 1987-04-24 | 1991-10-08 | Scott H. Hammond | Digital power metering |
-
1989
- 1989-11-23 IL IL92412A patent/IL92412A0/xx unknown
- 1989-11-28 DE DE68920984T patent/DE68920984T2/de not_active Expired - Lifetime
- 1989-11-28 EP EP89312320A patent/EP0377282B1/en not_active Expired - Lifetime
- 1989-12-01 MX MX018558A patent/MX172069B/es unknown
- 1989-12-02 KR KR1019890017955A patent/KR0134770B1/ko not_active IP Right Cessation
- 1989-12-02 JP JP1314111A patent/JP3045739B2/ja not_active Expired - Lifetime
- 1989-12-04 BR BR898906150A patent/BR8906150A/pt not_active IP Right Cessation
- 1989-12-08 PH PH39638A patent/PH26790A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP0377282B1 (en) | 1995-02-01 |
| JPH02189471A (ja) | 1990-07-25 |
| DE68920984T2 (de) | 1995-07-06 |
| DE68920984D1 (de) | 1995-03-16 |
| KR0134770B1 (ko) | 1998-04-30 |
| BR8906150A (pt) | 1990-07-31 |
| MX172069B (es) | 1993-12-01 |
| PH26790A (en) | 1992-10-13 |
| KR900010399A (ko) | 1990-07-07 |
| EP0377282A1 (en) | 1990-07-11 |
| IL92412A0 (en) | 1990-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5017860A (en) | Electronic meter digital phase compensation | |
| US6943714B2 (en) | Method and apparatus of obtaining power computation parameters | |
| US6377037B1 (en) | Watt-hour meter with digital per-phase power factor compensation | |
| CA1246156A (en) | Multiphase frequency selective phase locked loop with multiphase sinusoidal and digital outputs | |
| GB2408107A (en) | Electrical power meter with phase compensation | |
| JP3045739B2 (ja) | 電子積算電力計 | |
| US4972186A (en) | Resolver excitation circuit | |
| EP0104999B1 (en) | Gain switching device with reduced error for watt meter | |
| US4245183A (en) | RMS Circuit for voltage regulation | |
| US3947760A (en) | Integrating component measuring device | |
| JPS58500457A (ja) | 選択位相シフトを有する時分割乗算変換機 | |
| JPS5819068B2 (ja) | デンシシキデンリヨクリヨウケイ | |
| US4808998A (en) | Distortion reduction circuit for a D/A converter | |
| US6304202B1 (en) | Delay correction system and method for a voltage channel in a sampled data measurement system | |
| JPH05333067A (ja) | 電子式電力量計 | |
| CA2011227A1 (en) | Electronic meter digital phase compensation | |
| JP3026533B2 (ja) | 無効電力量計 | |
| JPH11211762A (ja) | 双方向電力量計量方法および装置 | |
| WO1985000711A1 (en) | Power metering system and method | |
| KR950000418B1 (ko) | 시간정보 검출장치 | |
| EP1038380B1 (en) | Phase digitizer for radio communications | |
| JP3411474B2 (ja) | 指示計器 | |
| CA1283451C (en) | Switched-capacitor watthour meter circuit having reduced capacitor ratio | |
| Simpson et al. | An innovative silicon solution for universal power measurement | |
| RU2039357C1 (ru) | Счетчик электроэнергии |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |