JP3044257B2 - Driving device for switching element - Google Patents

Driving device for switching element

Info

Publication number
JP3044257B2
JP3044257B2 JP2281872A JP28187290A JP3044257B2 JP 3044257 B2 JP3044257 B2 JP 3044257B2 JP 2281872 A JP2281872 A JP 2281872A JP 28187290 A JP28187290 A JP 28187290A JP 3044257 B2 JP3044257 B2 JP 3044257B2
Authority
JP
Japan
Prior art keywords
transistor
collector
resistor
transistors
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2281872A
Other languages
Japanese (ja)
Other versions
JPH04157811A (en
Inventor
正栄 菅原
恒男 池上
茂夫 高城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Ricoh Co Ltd
Rubycon Corp
Original Assignee
Tohoku Ricoh Co Ltd
Rubycon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Ricoh Co Ltd, Rubycon Corp filed Critical Tohoku Ricoh Co Ltd
Priority to JP2281872A priority Critical patent/JP3044257B2/en
Publication of JPH04157811A publication Critical patent/JPH04157811A/en
Application granted granted Critical
Publication of JP3044257B2 publication Critical patent/JP3044257B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイッチング電源装置やチョッパ回路に用い
られるスイッチング素子の駆動装置に関するものであ
る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device and a driving device for a switching element used in a chopper circuit.

〔従来の技術〕[Conventional technology]

例えば、駆動装置の1つに電力素子をマルチバイブレ
ータで駆動する方式ある。この方式では、通常、マルチ
バイブレータを信号出力回路とし、その出力信号に基づ
いて駆動回路を動作させ、この駆動回路によって電力素
子を駆動する構成がとられている。
For example, there is a method in which a power device is driven by a multivibrator in one of the driving devices. In this method, a configuration is usually adopted in which a multivibrator is used as a signal output circuit, a drive circuit is operated based on the output signal, and the power element is driven by the drive circuit.

このように、マルチバイブレータと電力素子の間に駆
動回路設けるのは、次の理由による。
The driving circuit is provided between the multivibrator and the power element for the following reason.

電子素子の入力インピーダンスが低く、容量性である
ため、マルチバイブレータの過渡特性が極端に悪くな
る。
Since the input impedance of the electronic element is low and capacitive, the transient characteristics of the multivibrator are extremely poor.

電子素子がバイポーラトランジスタの場合、ベース・
エミッタ間の電圧VBEの変化範囲が正方向で、通常、0.7
〜1.2V程度に限られている。したがって、マルチバイブ
レータの出力端のダイナミックレンジが制限され、他方
のマルチバイブレータ出力用素子に対する帰還量が小さ
くなる。このため、マルチバイブレータの過渡特性が劣
化するばかりでなく、動作不能の状態に陥る場合があ
る。
If the electronic device is a bipolar transistor, the base
In the variation range of the voltage V BE between the emitters positive direction, usually, 0.7
It is limited to about 1.2V. Therefore, the dynamic range of the output end of the multivibrator is limited, and the amount of feedback to the other multivibrator output element is reduced. For this reason, not only the transient characteristics of the multivibrator may deteriorate, but also the multivibrator may fall into an inoperable state.

このため、駆動回路としては、過渡特性が良く、入力
インピーダンスが高く、出力インピーダンスの低い特性
が望ましい。換言すれば、駆動回路は、周波数特性及び
応答特性に優れ、インピーダンス変換及び電流増幅回路
の機能を備えていることが要求される。
For this reason, it is desirable that the drive circuit has good transient characteristics, high input impedance, and low output impedance. In other words, the drive circuit is required to have excellent frequency characteristics and response characteristics, and to have the functions of an impedance conversion and current amplification circuit.

第5図は従来のスイッチング素子の駆動装置の一例を
示す回路図である。
FIG. 5 is a circuit diagram showing an example of a conventional driving device for a switching element.

スイッチング素子としての電力素子1には、通常、電
流制限用の抵抗2を介して駆動回路3が接続され、この
駆動回路3にマルチバイブレータ4が接続されている。
A drive circuit 3 is usually connected to a power element 1 as a switching element via a current limiting resistor 2, and a multivibrator 4 is connected to the drive circuit 3.

駆動回路3は、エミッタが+電源VSpに接続されたPNP
型のトランジスタ101とエミッタが−電源VSnに接続され
たNPN型のトランジスタ102とが出力段に用いられ、共通
接続されたコレクタが出力端になっている。トランジス
タ101のベースは、抵抗103とコンデンサ104の並列回路
を介して入力端に接続され、同様に、トランジスタ102
のベースは抵抗105とコンデンサ106の並列回路を介して
入力端に接続されている。
The drive circuit 3 is a PNP whose emitter is connected to the + power supply V Sp
A transistor 101 and an NPN transistor 102 whose emitter is connected to the -power supply V Sn are used in an output stage, and a commonly connected collector is an output terminal. The base of the transistor 101 is connected to the input terminal through a parallel circuit of a resistor 103 and a capacitor 104.
Is connected to the input terminal via a parallel circuit of a resistor 105 and a capacitor 106.

マルチバイブレータ4は、同一極性及び同一仕様の2
つのトランジスタ201,202を中心に構成され、各々のコ
レクタと+電源VSp間には抵抗203,204が接続されてい
る。また、各々のベースと+電源VSP間には抵抗209,210
が接続されている。トランジスタ201,202のエミッタは
共通接続されて−電源VSnに接続されている。トランジ
スタ201のベースとトランジスタ202のコレクタとの間に
は、抵抗205とコンデンサ206の並列回路が挿入され、ト
ランジスタ202のベースとトランジスタ201のコレクタと
の間には、抵抗207とコンデンサ208の並列回路が挿入さ
れている。
The multivibrator 4 has two polarities and the same specifications.
One of built around transistors 201 and 202, resistors 203 and 204 is connected between each collector and + supply V Sp. Further, the resistance between each of the base and + supply V SP 209 and 210
Is connected. The emitters of the transistors 201 and 202 are commonly connected and connected to the -power supply V Sn . A parallel circuit of a resistor 205 and a capacitor 206 is inserted between the base of the transistor 201 and the collector of the transistor 202.A parallel circuit of a resistor 207 and a capacitor 208 is inserted between the base of the transistor 202 and the collector of the transistor 201. Is inserted.

以上の構成において、トランジスタ201がオンになる
状態とトランジスタ202がオンになる状態とが交互に一
定周期で繰り返される。この回路では、抵抗203とコン
デンサ208及び抵抗204とコンデンサ206との組み合わせ
により充電時の時定数が決定され、コンデンサ206と抵
抗205と抵抗209及びコンデンサ208と抵抗207と抵抗210
との組み合わせにより放電時の時定数が決定される。そ
して、充電時の時定数が極めて短く、これに対し放電時
の時定数は長い。
In the above structure, a state in which the transistor 201 is turned on and a state in which the transistor 202 is turned on are alternately repeated at a constant cycle. In this circuit, the time constant at the time of charging is determined by the combination of the resistor 203 and the capacitor 208 and the combination of the resistor 204 and the capacitor 206, and the capacitor 206, the resistor 205 and the resistor 209 and the capacitor 208, the resistor 207 and the resistor 210
Determines the time constant at the time of discharge. The time constant at the time of charging is extremely short, while the time constant at the time of discharging is long.

例えば、トランジスタ201がオンでトランジスタ202が
オフの状態では、トランジスタ201ベースの電圧がほぼ
0状態であり、コンデンサ208の放電によってトランジ
スタ202のベース電圧は負電位から徐々にVSPまで上昇し
ようとする。その途中で0電位になるときにトランジス
タ202がオンに転じ、トランジスタ201はオフに転じる。
For example, the transistor 202 the transistor 201 is on is the off, the transistor 201 base voltage is substantially zero state, the base voltage of the transistor 202 by the discharge of the capacitor 208 attempts to rise gradually V SP from a negative potential . When the potential becomes 0 in the middle, the transistor 202 is turned on and the transistor 201 is turned off.

以後、トランジスタ201とトランジスタ202が交互にオ
ン/オフ動作を繰り返し、一定周期(抵抗205、抵抗20
9、コンデンサ206の時定数、及び抵抗207、抵抗210、コ
ンデンサ208の時定数で決まる周期)で発振する。
After that, the transistor 201 and the transistor 202 alternately repeat the on / off operation, and a fixed cycle (the resistor 205, the resistor 20)
9, a cycle determined by the time constant of the capacitor 206 and the time constants of the resistor 207, the resistor 210, and the capacitor 208).

マルチバイブレータ4の出力電圧は駆動回路3に印加
され、トランジスタ101,102によって増幅が行われ、抵
抗2を介して電力素子1のベースに印加される。電力素
子1は不図示の変圧器の一次側などの通電を制御する。
The output voltage of the multivibrator 4 is applied to the drive circuit 3, amplified by the transistors 101 and 102, and applied to the base of the power element 1 via the resistor 2. Power element 1 controls energization of a primary side of a transformer (not shown).

この種の回路は、高いスイッチング周波数でも良好な
効率が得られる特徴を有している。
This type of circuit has a characteristic that good efficiency can be obtained even at a high switching frequency.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、上記した従来技術にあっては、回路段数が多
くなるために部分点数が増し、マルチバイブレータと駆
動回路による消費電力が多いという問題がある。
However, in the above-described prior art, there is a problem that the number of circuit stages is increased, the number of partial points is increased, and the power consumption by the multivibrator and the drive circuit is large.

本発明の目的は、上記した従来技術の実情に鑑みてな
されたものであり、回路段数を少なくし、低消費電力に
よる駆動が可能なスイッチング素子の駆動装置を提供す
ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a driving device for a switching element which can reduce the number of circuit stages and can be driven with low power consumption.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するために、本発明は、同一極性の第
1、第2のトランジスタを用いてマルチバイブレータの
基本回路が構成されると共に、その一方のコレクタ出力
を用いて電力素子を駆動する駆動装置において、前記第
1のトランジスタに対してコレクタ同士を接続し共通の
コレクタ電流が流れるように接続される第3のトランジ
スタと、前記第2のトランジスタのコレクタと前記電力
素子の制御端子との間に接続される第1の誘導性素子
と、該誘導性素子の出力側に電圧的に同極性の巻端が接
続されると共に他の巻端がダイオードを介して前記第1,
第2のトランジスタの接続電源とは逆極性の電源に接続
され、かつ前記第1の誘導性素子の巻回された芯材を共
通使用する第2の誘導性素子と、前記第2のトランジス
タのコレクタから前記第1,第3のトランジスタのベース
への帰還量に対し、逆方向の帰還量を非対称にする第1
の帰還手段と、前記第1のトランジスタのコレクタ出力
を前記第2のトランジスタのベースへ供給する第2の帰
還手段とを設ける構成にしている。
In order to achieve the above object, according to the present invention, a basic circuit of a multivibrator is configured using first and second transistors having the same polarity, and a driving device that drives a power element using one of its collector outputs is provided. In the apparatus, a collector is connected to the first transistor so that a common collector current flows, and a third transistor is connected between a collector of the second transistor and a control terminal of the power element. A first inductive element connected to the first inductive element and a winding end having the same polarity in voltage connected to the output side of the inductive element, and the other winding end connected to the first and the second through a diode.
A second inductive element connected to a power supply having a polarity opposite to that of the connection power supply of the second transistor and commonly using the wound core material of the first inductive element; A first method for making the amount of feedback in the reverse direction asymmetric with respect to the amount of feedback from the collector to the bases of the first and third transistors.
And the second feedback means for supplying the collector output of the first transistor to the base of the second transistor.

〔作用〕[Action]

上記した手段によれば、エミッタ同士が接続(または
同等の構成)された一対の同一極性のトランジスタと、
その一方のトランジスタのコレクタに接続された第3の
トランジスタとによりマルチバイブレータが構成され
る。そして、第1,第3のトランジスタはオン−オフとオ
フ−オンの2つの準安定状態を有し、この状態が一定周
期で交互に繰り返されることにより発振し、その発振周
期は第1,第3のトランジスタのベースに接続されるコン
デンサの充・放電の時間によって決まる。さらに、第2
のトランジスタのコレクタに誘導性素子を接続し、その
接続点から第1,第3のトランジスタのベースへの帰還を
行うことにより、第2のトランジスタから見たインピー
ダンスが高められ、ダイナミックレンジが改善され、か
つ、誘導性素子は電力素子の出力電流を制限するように
機能する。したがって、駆動回路を介することなく、電
力素子をマルチバイブレータによって直接に駆動するこ
とが可能になる。このため、簡単かつ低損失のスイッチ
ング素子の駆動装置を得ることができる。
According to the above means, a pair of transistors of the same polarity, whose emitters are connected to each other (or equivalent configuration),
The third transistor connected to the collector of one of the transistors forms a multivibrator. The first and third transistors have two metastable states, on-off and off-on, and oscillate by alternately repeating this state at a constant cycle. The charge and discharge time of the capacitor connected to the base of the third transistor is determined. Furthermore, the second
By connecting an inductive element to the collector of the transistor and performing feedback from the connection point to the bases of the first and third transistors, the impedance seen from the second transistor is increased, and the dynamic range is improved. In addition, the inductive element functions to limit the output current of the power element. Therefore, the power element can be directly driven by the multivibrator without the intervention of the drive circuit. Therefore, a simple and low-loss drive device for the switching element can be obtained.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面に基づいて説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明によるスイッチング素子の駆動装置の
原理的構成を示す第1の回路図である。なお、第1図に
おいては、第5図に示したと同一であるものには同一引
用数字を用いたので、以下においては重複する説明を省
略する。
FIG. 1 is a first circuit diagram showing a principle configuration of a driving device for a switching element according to the present invention. In FIG. 1, the same components as those shown in FIG. 5 are denoted by the same reference numerals, and a duplicate description will be omitted below.

+電源にはPNP型のトランジスタ11(第1のトランジ
スタ)及びトランジスタ12(第2のトランジスタ)のエ
ミッタが接続され、トランジスタ11のコレクタにはNPN
型のトランジスタ13のコレクタが接続され、そのエミッ
タは−電源に接続され、このトランジスタ13とトランジ
スタ11とでトーテンポール型の回路を形成している。ト
ランジスタ12のコレクタには第1の誘導性素子であるト
ランジスタ14の一次巻線(LP)の一端が接続され、その
他端は電力素子1のベース(制御端子)に接続されてい
る。第2の誘導性素子であるトランス14の二次巻線
(LS)の一端は電力素子1のベース(そのエミッタは−
電源に接続)に接続され、その他端はダイオード15,16
を介して−電源に接続されている。
The emitter of a PNP transistor 11 (first transistor) and the emitter of a transistor 12 (second transistor) are connected to the + power supply, and the collector of the transistor 11 is connected to the NPN
The collector of the transistor 13 is connected, and the emitter is connected to the negative power supply. The transistor 13 and the transistor 11 form a totem-pole type circuit. One end of a primary winding (L P ) of a transistor 14 serving as a first inductive element is connected to a collector of the transistor 12, and the other end is connected to a base (control terminal) of the power element 1. One end base (an emitter of the power device 1 of the secondary winding (L S) of the transformer 14 is a second inductive element -
Power supply), and the other end is diode 15,16
Is connected to the power supply.

トランジスタ12のベースとトランジスタ11との間に
は、抵抗17とコンデンサ18の並列回路が接続されてい
る。また、トランジスタ11のベースには、抵抗19とコン
デンサ20の並列回路の一端が接続され、その他端はコン
デンサ21とツェナーダイオード22の並列回路の一端に接
続され、その他端はトランジスタ12のコレクタに接続さ
れている。さらに、抵抗59が接続され、その他端はVsn
(−)に接続されている。
A parallel circuit of a resistor 17 and a capacitor 18 is connected between the base of the transistor 12 and the transistor 11. One end of a parallel circuit of a resistor 19 and a capacitor 20 is connected to the base of the transistor 11, the other end is connected to one end of a parallel circuit of a capacitor 21 and a zener diode 22, and the other end is connected to the collector of the transistor 12. Have been. Furthermore, a resistor 59 is connected, and the other end is connected to V sn
(-).

さらに、トランジスタ13のベースには、抵抗23とコン
デンサ24からなる並列回路の一端が接続され、その他端
にはコンデンサ25とツェナーダイオード26からなる並列
回路の一端が接続され、その他端はトランジスタ12のコ
レクタに接続されている。さらに、抵抗58が接続され、
その他端はVSP(+)に接続されている。
Further, one end of a parallel circuit consisting of a resistor 23 and a capacitor 24 is connected to the base of the transistor 13, one end of a parallel circuit consisting of a capacitor 25 and a Zener diode 26 is connected to the other end, and the other end of the transistor 12 Connected to collector. Furthermore, a resistor 58 is connected,
The other end is connected to V SP (+).

次に、第1図に示した構成による実施例の動作につい
て説明する。
Next, the operation of the embodiment having the configuration shown in FIG. 1 will be described.

この実施例では、トランジスタ11,13が、抵抗19、抵
抗59、コンデンサ20及び抵抗23、抵抗58、コンデンサ24
で定まる時定数によって、交互にオン/オフ動作をして
発振する。そして、トランジスタ13はトランジスタ11と
対を成し、(13)オン/(11)オフと、(13)オフ/
(11)オンの2つの準安定状態を持つ動作をする。
In this embodiment, the transistors 11 and 13 are the resistors 19, 59, the capacitor 20 and the resistors 23, 58, and 24.
Oscillates by alternately turning on and off according to the time constant determined by The transistor 13 forms a pair with the transistor 11, and has (13) on / (11) off and (13) off /
(11) An operation having two metastable states of ON is performed.

ここで、例えばトランジスタ13,12がオンで、トラン
ジスタ11がオフであると、トランジスタ13のベース電圧
はほぼ0「(0.7)」である。コンデンサ20の放電によ
って、トランジスタ11のベース電圧は正電位から徐々に
VSn(−)まで降下しようとする。この過程では、コン
デンサ20→抵抗59→VSn(−)→VSP(+)→トランジス
タ12→コンデンサ20の経路で放電が行われる。
Here, for example, when the transistors 13 and 12 are on and the transistor 11 is off, the base voltage of the transistor 13 is almost 0 (“0.7”). Due to the discharge of the capacitor 20, the base voltage of the transistor 11 gradually increases from the positive potential.
Attempts to descend to V Sn (-). In this process, discharging is performed in the path of the capacitor 20 → the resistor 59 → V Sn (−) → V SP (+) → the transistor 12 → the capacitor 20.

この放電の途中でトランジスタ11のエミッタとベース
間電圧が0「ほぼ0(0.7)」になるとき、トランジス
タ11はオンになり、同時にトランジスタ12,13がオフに
なる。トランジスタ11のベース電圧は、トランジスタ11
のベース→ツェナーダイオード22→トランス14の一次巻
線→二次巻線→ダイオード15,16→電源VSnのルートで与
えられる。
When the voltage between the emitter and the base of the transistor 11 becomes 0 “substantially 0 (0.7)” during this discharging, the transistor 11 is turned on, and at the same time, the transistors 12 and 13 are turned off. The base voltage of the transistor 11 is
Base → Zener diode 22 → primary winding of transformer 14 → secondary winding → diodes 15, 16 → power supply V Sn .

一方、トランジスタ13がオンのときには、抵抗17を介
してトランジスタ12にベース電流が与えられるが、コン
デンサ18があるために、瞬時にベース電流が流れ、トラ
ンジスタ12がオンになる。トランジスタ12がオンになる
と、そのコレクタ電流がトランス14の一次巻線を介して
電力素子1にベース電流が供給され、電力素子1がオン
になる。このオン状態は、トランジスタ12がオフになる
まで接続される。
On the other hand, when the transistor 13 is on, a base current is supplied to the transistor 12 via the resistor 17, but the base current flows instantaneously due to the presence of the capacitor 18, and the transistor 12 is turned on. When the transistor 12 is turned on, its base current is supplied to the power element 1 via the primary winding of the transformer 14 by the collector current, and the power element 1 is turned on. This on state is connected until the transistor 12 is turned off.

なお、第1図においては、トランス14のフライバック
エネルギーの放出時にコンデンサ18,20のキックオフに
よる誤動作を防止するために、ツェナーダイオード22,2
6を設け、フィードバックが行われるようにしている。
In FIG. 1, in order to prevent malfunctions due to kick-off of the capacitors 18 and 20 when the transformer 14 emits flyback energy, the zener diodes 22 and 2 are used.
6 is provided to provide feedback.

以上のように、本実施例では、トランジスタ12のコレ
クタにトランス14の一次巻線を接続し、トランジスタ1
1,13への帰還をトランジスタ12のコレクタから行い、出
力を一時巻線及び二次巻線から取り出すようにしたの
で、マルチバイブレータと電力素子1とを直接接続する
ことが可能になり、部品点数を減らすことが可能にな
る。
As described above, in the present embodiment, the primary winding of the transformer 14 is connected to the collector of the transistor 12,
Since feedback to the transistors 13 and 13 is performed from the collector of the transistor 12 and the output is taken out from the temporary winding and the secondary winding, the multivibrator and the power element 1 can be directly connected. Can be reduced.

次に、第1図の構成の特徴ある動作について詳述す
る。
Next, the characteristic operation of the configuration shown in FIG. 1 will be described in detail.

まず、第1の特徴について説明する。一次巻線LPと二
次巻線LSの接続点pは、電力素子1のベースに直接接続
されているため、その電位は電力素子1のベース電位に
等しい。したがって、p点のダイナミックレンジは電力
素子1のベース・エミッタ間電圧からVSnを引いた値の
狭い範囲に限られる。また、電力素子1のベース・エミ
ッタ間のインピーダンスが低いため、p点からトランジ
ス11,13への帰還を行った場合、充分な帰還が得られな
い。そのため、トンランジスタ11,12によるマルチバイ
ブレータの過渡特性が極端に悪くなり、場合によっては
マルチバイブレータとしての動作が不可能になる。
First, the first feature will be described. Since the connection point p between the primary winding L P and the secondary winding L S is directly connected to the base of the power element 1, its potential is equal to the base potential of the power element 1. Therefore, the dynamic range at the point p is limited to a narrow range of a value obtained by subtracting V Sn from the voltage between the base and the emitter of the power element 1. Further, since the impedance between the base and the emitter of the power element 1 is low, sufficient feedback cannot be obtained when feedback is performed from the point p to the transistors 11 and 13. For this reason, the transient characteristics of the multivibrator due to the ton transistors 11, 12 become extremely poor, and in some cases, the operation as a multivibrator becomes impossible.

これに対し、トランジスタ12のコレクタのq点は、適
当な値の一時巻線LPを挿入することにより、トランジス
タ12のコレクタから見たインピーダンスが大きくなり、
更にダイナミックレンジは殆ど(VSP−VSn)になる。こ
のため、q点からトランジスタ11,13に対する帰還は、
係数、量共に十分な値になり、良好な特性のマルチバイ
ブレータが得られる。
In contrast, q point of the collector of the transistor 12, by inserting a temporary winding L P suitable value, the impedance seen from the collector of the transistor 12 is increased,
It becomes more dynamic range for most (V SP -V Sn). Therefore, the feedback from the point q to the transistors 11 and 13 is
Both the coefficient and the amount have sufficient values, and a multivibrator having good characteristics can be obtained.

次に、第2の特徴(一時巻線LPにより出力電流が制限
されること)について説明する。
Next, (the output current is limited by transient winding L P) second feature will be described.

ここで、電力素子1のベース電流をIB4、そのベース
・エミッタ間電圧をVBE4、トランジスタ12のコレクタ・
エミッタ間電圧をVCE2、電力素子1のオン時間をton
一次巻線LPのインダクタンスをLPとすると、電力素子1
の最大電流IB4(max)は、次式で表される。
Here, the base current of the power element 1 is I B4 , the base-emitter voltage is V BE4 , the collector-
The emitter-to-emitter voltage is V CE2 , the on time of power element 1 is t on ,
Assuming that the inductance of the primary winding L P is L P , the power element 1
Maximum current I B4 (max) is expressed by the following equation.

IB4(max)={(VSP−VPn)−VCE2−VBE4}ton/LP ・・・(1) ここで、VCE2は通常、無視できる程度に小さいため、
(1)式は次のようになる。
I B4 (max) = {(V SP −V Pn ) −V CE2 −V BE4 } t on / L P (1) Here, V CE2 is usually small enough to be ignored.
Equation (1) is as follows.

IB4(max)={(VSP−VPn)−VBE4}ton/LP ・・・(2) したがって、好ましい帰還条件を示す一次巻線LPの範
囲内で(2)式の(VSP−VPn)を加減することにより、
必要なIB4(max)を出力することが可能になる。
I B4 (max) = {( V SP -V Pn) -V BE4} t on / L P ··· (2) Thus, within the scope of the primary winding L P of a preferred feedback condition (2) of (V SP −V Pn )
The required I B4 (max) can be output.

ところで、トランジスタ12は電力素子1を駆動するの
に十分な電流を出力するためには、それる応じた電流容
量(IC)と電力容量(PC)を持たなければならない。こ
れに対し、トランジスタ11,13はトランジスタ12の入力
に必要な電流を出力するに必要な電流を出力するのみで
よい。トランジスタ12の最大出力電流(Icmax)及び最
大消費電力(Pcmax)は、夫々の動通状態における1/hfe
(但し、hfeは電流増幅率)で十分である。通常、小さ
なトランジスタほど高速で安価なものが入手し易いた
め、第1図に示すように回路を非対称化することによ
り、性能向上とコスト低減が同時に得られる利点を有す
るようになる。
By the way, in order to output a current sufficient to drive the power element 1, the transistor 12 must have a corresponding current capacity (I C ) and power capacity (P C ). On the other hand, the transistors 11 and 13 need only output the current required to output the current required for the input of the transistor 12. The maximum output current (I c max) and the maximum power consumption (P c max) of the transistor 12 are 1 / h fe in each operating state.
(However, h fe is the current amplification factor) is sufficient. Normally, smaller transistors are more readily available at higher speeds and are less expensive. Therefore, as shown in FIG. 1, asymmetrical circuits as shown in FIG. 1 have the advantage of improving performance and reducing costs at the same time.

なお、上記実施例ではトランジスタ12にPNP型を用い
る例を示したが、第6図に示すように、NPN型を用いる
ことも可能である。この場合、VSP側にトランス14に接
続し、電力素子1側にトランジスタ12(エミッタを電力
素子1のベースに接続し、コレクタをトランス14の低電
位側に接続する)に接続する。
Note that, in the above embodiment, an example in which a PNP type is used for the transistor 12 is shown. However, as shown in FIG. 6, an NPN type can be used. In this case, connected to the transformer 14 to V SP side, the transistor 12 to the power device 1 side (the emitter connected to the base of the power device 1, the collector is connected to the low potential side of the transformer 14) to connect to.

次に、本発明によるスイッチング素子の駆動装置の具
体的実施例について第2図、第3図及び第4図を参照し
て説明する。
Next, a specific embodiment of a driving device for a switching element according to the present invention will be described with reference to FIGS. 2, 3, and 4. FIG.

第2図は本発明の第1実施例を示す回路図である。な
お、第2図においては、第1図と同一であるものには同
一引用数字を用いたので、重複する説明は省略する。
FIG. 2 is a circuit diagram showing a first embodiment of the present invention. In FIG. 2, the same components as those in FIG. 1 are denoted by the same reference numerals, and a duplicate description will be omitted.

本実施例は、第1図の構成に対し、トランジスタ11及
びトランジスタ12の各々のコレクタと電源VSPとの間に
抵抗27及び抵抗28を挿入すると共に、トランジスタ11、
12,13の各ベースとエミッタ側との間に抵抗29,30,31を
接続し、双安定動作が確実に行われるようにしている。
また、抵抗27,28を小抵抗とし、抵抗17,19を適当な値に
選ぶことにより、トランジスタ11及びトランジスタ12の
各動通時の電流をやや浅い飽和状態にすることができ、
これにより、VSPとトランジスタ11,12のコレクタ間の2
端子インピーダンスを大きくすることができる。
This embodiment, with respect to configuration of FIG. 1, the resistor 27 and the resistor 28 is inserted between the collector and a power supply V SP of each of the transistors 11 and transistor 12, transistor 11,
Resistors 29, 30, and 31 are connected between the bases 12 and 13 and the emitter side to ensure the bistable operation.
In addition, by setting the resistors 27 and 28 to small resistances and selecting the resistors 17 and 19 to appropriate values, it is possible to make the current when each of the transistors 11 and 12 is in operation slightly saturated.
Thus, 2 of the collector of the V SP and transistors 11 and 12
The terminal impedance can be increased.

さらに、トランジスタ11のベースにはダイオード32の
アノードが接続され、このダイオード32のカソードと電
源VSPとの間にダイオード33が接続され、2つのダイオ
ードの接続点にはコンデンサ35を介してパルス信号が印
加される。同様に、トランジスタ13のベースにはダイオ
ード36のカソードが接続され、このダイオード36のアノ
ードと電源VSnとの間にはダイオード37が接続され、2
つのダイオードの接続点にはコンデンサ38を介してパル
ス信号が印加される。ダイオード32,33及びダイオード3
6,37の各々は、波形整形回路を形成している。
Further, the anode of a diode 32 is connected to the base of the transistor 11, a diode 33 is connected between the cathode of the diode 32 and the power supply VSP, and a connection point of the two diodes is a pulse signal via a capacitor 35. Is applied. Similarly, the cathode of a diode 36 is connected to the base of the transistor 13, and a diode 37 is connected between the anode of the diode 36 and the power supply V Sn.
A pulse signal is applied to a connection point of the two diodes via a capacitor 38. Diodes 32 and 33 and diode 3
Each of 6, 37 forms a waveform shaping circuit.

なお、第2図の実施例の全体動作は、第1図の基本回
路と同一であるので、ここでは説明を省略する。
Since the entire operation of the embodiment shown in FIG. 2 is the same as that of the basic circuit shown in FIG. 1, the description is omitted here.

第3図は本発明の第2実施例を示す回路図である。本
実施例は単安定マルチバイブレータとして動作させると
ころに特徴があり、安定状態を電力素子1の導通或いは
非導通のいずれかにおき、信号により反転させ、反転時
間(遅延時間をバイアス電流により変化させて使用す
る。なお、本実施例においても、第1図及び第2図と同
一であるものには同一引用数字を用いたので、重複する
説明は省略する。
FIG. 3 is a circuit diagram showing a second embodiment of the present invention. The present embodiment is characterized in that it operates as a monostable multivibrator. The stable state is set to either conduction or non-conduction of the power element 1, and the power element 1 is inverted by a signal, and the inversion time (the delay time is changed by the bias current). In this embodiment, the same reference numerals are used for the same components as those shown in FIGS.

この実施例では、電力素子1のエミッタ及びダイオー
ド16のカソードを抵抗39を介して電源VSPに接続する。
この抵抗39は電流検出用であり、電源VSPには基準電圧E
S1が接続され、この基準電圧ES1には抵抗40を介して演
算増幅器41の正相入力端子が接続され、逆相入力端子は
抵抗42を介して電力素子1のエミッタに接続されてい
る。また、逆相入力端子と出力端子間に抵抗43が接続さ
れている。演算増幅器41の出力端子には、アンドゲート
44の一方の入力端子が接続されている。
In this embodiment, connected to a power supply V SP cathode emitter and diode 16 of the power element 1 through a resistor 39.
This resistor 39 is for current detection, and the power supply VSP has a reference voltage E
S1 is connected, the positive-phase input terminal of the reference voltage the operational amplifier 41 via a resistor 40 to E S1 is connected, the reverse phase input terminal connected to the emitter of the power device 1 through a resistor 42. Further, a resistor 43 is connected between the negative-phase input terminal and the output terminal. The output terminal of the operational amplifier 41 has an AND gate
One input terminal of 44 is connected.

電源VSPには、基準電圧ES2が接続され、この電圧は抵
抗45を介して演算増幅器46の正相入力端子に接続され、
その逆相入力端子には抵抗47を介して外部制御信号が印
加される。さらに、逆相入力端子と出力端子間に抵抗48
が接続され、その出力端子の出力信号は抵抗49を介して
演算増幅器41の正相入力端子に印加される。また、演算
増幅器46の出力端子と電源VSP間には、抵抗50,51が直列
接続され、その中間接続点とトランジスタ13のベース間
には抵抗52が接続されている。さらに、アンドゲート44
の他方の入力端子とトランジスタ13のコレクタの間には
遅延回路53が挿入接続されている。また、トランジスタ
12のベースとVSn間には、抵抗54が接続されている。
A reference voltage ES2 is connected to the power supply VSP , and this voltage is connected to the positive-phase input terminal of the operational amplifier 46 via the resistor 45,
An external control signal is applied to the opposite-phase input terminal via a resistor 47. In addition, a resistor 48 between the negative-phase input terminal and the output terminal
The output signal of the output terminal is applied to the positive-phase input terminal of the operational amplifier 41 via the resistor 49. Furthermore, between the output terminal and the power supply V SP of the operational amplifier 46, resistors 50 and 51 are connected in series, the resistor 52 between the base of the intermediate connection point and the transistor 13 are connected. In addition, AND Gate 44
A delay circuit 53 is inserted and connected between the other input terminal and the collector of the transistor 13. Also transistors
A resistor 54 is connected between the base 12 and V Sn .

第3図の構成によれば、トランジスタ13のベースバイ
アス電流は、抵抗50,51の分圧による電圧によって変化
させることで、主としてトランジスタ13の非導通時間を
変化させることができ、出力信号のオンの幅を調整して
いる。また、演算増幅器46に印加される外部制御信号と
しては、トランス14の二次側の出力調整用誤差増幅器の
出力を接続すれば、出力の増加や過電流が生じても演算
増幅器41の基準電圧を低くするように働く。同時に、ト
ランジスタ12,13の非導通時間が長くなり、トランジス
タ11の導通時間を短くする制御が可能になる。
According to the configuration of FIG. 3, the base bias current of the transistor 13 is changed by the voltage obtained by the voltage division of the resistors 50 and 51, so that the non-conduction time of the transistor 13 can be mainly changed. The width of the is adjusted. Also, as the external control signal applied to the operational amplifier 46, if the output of the error amplifier for output adjustment on the secondary side of the transformer 14 is connected, the reference voltage of the operational amplifier 41 can be increased even if the output increases or an overcurrent occurs. Work to lower the At the same time, the non-conduction time of the transistors 12 and 13 becomes longer, and control to shorten the conduction time of the transistor 11 becomes possible.

第4図は本発明の第3実施例を示す回路図である。本
実施例においても、第1図、第2図及び第3図と同一で
あるものには同一引用数字を用いたので、重複する説明
は省略する。
FIG. 4 is a circuit diagram showing a third embodiment of the present invention. Also in the present embodiment, the same reference numerals are used for the same components as those in FIGS. 1, 2 and 3, and duplicate description will be omitted.

本実施例は、第3図の構成から演算増幅器41、アンド
ゲート44、遅延回路53、及びトランジスタ11の入力側の
波形整形回路を除去し、抵抗50と電源VPnとの間に抵抗5
5、抵抗56を直列に接続し、この抵抗55,56間の接続点と
トランジスタ11のベースとの間に抵抗57を接続する構成
にしたものである。
This embodiment, operational amplifier 41 from the configuration of FIG. 3, the AND gate 44, delay circuit 53, and to remove the waveform shaping circuit of the input side of the transistor 11, the resistance between the resistor 50 and the power source V Pn 5
5. A configuration is such that a resistor 56 is connected in series, and a resistor 57 is connected between a connection point between the resistors 55 and 56 and the base of the transistor 11.

この構成においても、抵抗51,52による分圧出力は、
トランジスタ11のベース電流を変化させ、電力信号のオ
ン幅を調整し、主として電力素子1の導通時間を制御す
る。一方、抵抗55,56による分圧出力は、抵抗57を流れ
るバイアス電流を変化させるバイアス回路として機能し
ており、出力信号のオフ幅を調整し、主として電力素子
1の非導通時間を制御する。この変化は、電力素子1の
デューティの或る範囲で定数を変化させることにより、
ほぼ差動的に変化させ得るが、限界を越えた場合には導
通時間或いは非導通時間のいずれか一方のみが拡がる傾
向になる。このことは、目的とする出力が得られるデュ
ーティで差動するように定数を設定すれば、出力を減少
させる必要(過電圧、過電流)を生じて導通時間の減少
限界を越えたとき、非導通時間が延びて周波数変調にな
り、出力を極端に絞ることが可能になることを意味す
る。
Also in this configuration, the divided voltage output by the resistors 51 and 52 is
By changing the base current of the transistor 11 and adjusting the ON width of the power signal, the conduction time of the power element 1 is mainly controlled. On the other hand, the divided voltage output by the resistors 55 and 56 functions as a bias circuit that changes the bias current flowing through the resistor 57, adjusts the off width of the output signal, and mainly controls the non-conduction time of the power element 1. This change is obtained by changing a constant within a certain range of the duty of the power element 1.
Although it can be changed almost differentially, when the limit is exceeded, only one of the conduction time and the non-conduction time tends to increase. This means that if the constant is set so as to be differential with the duty to obtain the desired output, it is necessary to reduce the output (overvoltage, overcurrent), and when the limit of the reduction of the conduction time is exceeded, This means that the time is extended and frequency modulation is performed, so that the output can be extremely narrowed.

なお、第4図において、抵抗57をVSnに接続し、第3
図に示したように、演算増幅器41、アンドゲート44、遅
延回路53、抵抗39を設けてトランジスタ11に導通化信号
(パルス)を与えることにより、電力素子1に対する導
通化信号時間が電力素子1の導通化が始まって、抵抗40
の出力電圧が基準電圧に達する時間より長い範囲におい
ては、この非安定化マルチバイブレータは単安定マルチ
バイブレータのように動作する。
In FIG. 4, the resistor 57 is connected to V Sn
As shown in the figure, by providing an operational amplifier 41, an AND gate 44, a delay circuit 53, and a resistor 39 and providing a conduction signal (pulse) to the transistor 11, the conduction signal time for the power element 1 is reduced. Of the resistor 40
In the range longer than the time when the output voltage reaches the reference voltage, the non-stabilized multivibrator operates like a monostable multivibrator.

〔発明の効果〕〔The invention's effect〕

以上より明らかな如く、本発明によれば、同一極性の
第1、第2のトラジスタを用いてマルチバイブレータの
基本回路が構成されると共に、その一方のコレクタ出力
を用いて電力素子を駆動する駆動装置において、前記第
1のトランジスタに対してコレクタ同士を接続し共通の
コレクタ電流が流れるように接続される第3のトランジ
スタと、前記第2のトランジスタのコレクタと前記電力
素子の制御端子との間にに接続される第1の誘導性素子
と、該誘導性素子の出力側に電圧的に同極性の巻端が接
続されると共に他の巻端がダイオードを介して前記第1,
第2のトランジスタの接続電源とは逆極性の電源に接続
され、かつ前記第1の誘導性端子の巻回された芯材を共
通使用する第2の誘導性素子と、前記第2のトランジス
タのコレクタから前記第1,第3のトランジスタのベース
への帰還量に対し、逆方向の帰還量を非対称にする第1
の帰還手段と、前記第1のトランジスタのコレクタ出力
を前記第2のトランジスタのベースへ供給する第2の帰
還手段とを設けるようにしたので、特性を損なうこと無
く、簡単かつ低損失の駆動装置を構成することが可能に
なる。
As is apparent from the above description, according to the present invention, a basic circuit of a multivibrator is constituted by using first and second transistors having the same polarity, and a driving device for driving a power element by using one of the collector outputs. In the apparatus, a collector is connected to the first transistor so that a common collector current flows, and a third transistor is connected between a collector of the second transistor and a control terminal of the power element. A first inductive element connected to the first inductive element, a winding end of the same voltage polarity is connected to the output side of the inductive element, and the other winding end is connected via a diode to the first inductive element.
A second inductive element connected to a power supply having a polarity opposite to that of the connection power supply of the second transistor, and commonly using the wound core material of the first inductive terminal; A first method for making the amount of feedback in the reverse direction asymmetric with respect to the amount of feedback from the collector to the bases of the first and third transistors.
And a second feedback means for supplying the collector output of the first transistor to the base of the second transistor, so that a simple and low-loss driving device can be provided without deteriorating the characteristics. Can be configured.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明によるスイッチング素子の駆動装置の原
理的構成を示す第1の回路図、第2図は本発明の第1実
施例を示す回路図、第3図は本発明の第2実施例を示す
回路図、第4図は本発明の第3実施例を示す回路図、第
5図は従来のスイッチング素子の駆動装置の一例を示す
回路図、第6図は本発明によるスイッチング素子の駆動
装置の原理的構成を示す第2の回路図である。 1……電力素子、11,12,12′,13,101,201,202……トラ
ンジスタ、14……トランス、15,16,32,33,36,37……ダ
イオード、17,19,23,27,28,29,30,31,39,50,51,52,55,5
6,57,58,59,103,105,203,204,205,207……抵抗、18,20,
21,24,25,35,38,104,106,206,208……コンデンサ、22,2
6……ツェナーダイオード、41,46……演算増幅器、44…
…アンドゲート、53……遅延回路、VSP,VSn,VPn……電
源、ES1,ES2……基準電圧。
FIG. 1 is a first circuit diagram showing a principle configuration of a switching device driving device according to the present invention, FIG. 2 is a circuit diagram showing a first embodiment of the present invention, and FIG. 3 is a second embodiment of the present invention. FIG. 4 is a circuit diagram showing a third embodiment of the present invention, FIG. 5 is a circuit diagram showing an example of a conventional driving device for a switching device, and FIG. 6 is a circuit diagram showing a switching device according to the present invention. FIG. 3 is a second circuit diagram illustrating a basic configuration of the driving device. 1 ... power element, 11, 12, 12 ', 13, 101, 201, 202 ... transistor, 14 ... transformer, 15, 16, 32, 33, 36, 37 ... diode, 17, 19, 23, 27, 28, 29, 30,31,39,50,51,52,55,5
6,57,58,59,103,105,203,204,205,207 …… resistance, 18,20,
21,24,25,35,38,104,106,206,208 …… Capacitor, 22,2
6… Zener diode, 41,46 …… Operational amplifier, 44…
... AND gate, 53 ... delay circuit, VSP , V Sn , V Pn ... power supply, E S1 , E S2 ... reference voltage.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅原 正栄 宮城県柴田郡柴田町大字中名生字神明堂 3番地の1 東北リコー株式会社内 (72)発明者 池上 恒男 宮城県仙台市青葉区一番町1丁目14―6 (72)発明者 高城 茂夫 栃木県栃木市平井町1110 (56)参考文献 特開 昭61−247275(JP,A) 実開 昭60−82986(JP,U) 実開 昭58−152032(JP,U) (58)調査した分野(Int.Cl.7,DB名) H03K 3/30 H02M 3/00 H02M 3/28 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Masae Sugawara Inventor Masamichi Sugawara, Shibata-cho, Miyagi Prefecture, 3rd name, Shinmei-do, Tomei Ricoh Co., Ltd. (72) Inventor Tsuneo Ikegami Ichibancho, Aoba-ku, Sendai City, Miyagi Prefecture 1-14-6 (72) Inventor Shigeo Takagi 1110 Hirai-cho, Tochigi-city, Tochigi Prefecture (56) References JP-A-61-247275 (JP, A) JP-A 60-82986 (JP, U) JP-A 58 -152032 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H03K 3/30 H02M 3/00 H02M 3/28

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】同一極性の第1、第2のトランジスタを用
いてマルチバイブレータの基本回路が構成されると共
に、その一方のコレクタ出力を用いて電力素子を駆動す
る駆動装置において、前記第1のトランジスタに対して
コレクタ同士が接続される第3のトランジスタと、前記
第2のトランジスタのコレクタと前記電子素子の制御端
子との間に接続される第1の誘導性素子と、該誘導性素
子の出力側に電圧的に同極性の巻端が接続されると共に
他の巻端がダイオードを介して前記第1,第2のトランジ
スタの接続電源とは逆極性の電源に接続され、かつ前記
第1の誘導性素子の巻回された芯材を共通使用する第2
の誘導性素子と、前記第2のトランジスタのコレクタか
ら前記第1,第3のトランジスタのベースへの帰還量に対
し、逆方向の帰還量を非対称にする第1の帰還手段と、
前記第1のトランジスタのコレクタ出力を前記第2のト
ランジスタのベースへ供給する第2の帰還手段とを具備
することを特徴とするスイッチング素子の駆動装置。
1. A driving device for forming a basic circuit of a multivibrator using first and second transistors having the same polarity, and driving a power element using one collector output of the multivibrator. A third transistor having a collector connected to the transistor, a first inductive element connected between a collector of the second transistor and a control terminal of the electronic element, A winding end having the same polarity in terms of voltage is connected to the output side, and the other winding end is connected via a diode to a power supply having a polarity opposite to that of the connection power supply of the first and second transistors, and Second using the wound core material of the inductive element of
An inductive element, and first feedback means for making the amount of feedback in the reverse direction asymmetric with respect to the amount of feedback from the collector of the second transistor to the bases of the first and third transistors;
And a second feedback means for supplying a collector output of the first transistor to a base of the second transistor.
JP2281872A 1990-10-22 1990-10-22 Driving device for switching element Expired - Fee Related JP3044257B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2281872A JP3044257B2 (en) 1990-10-22 1990-10-22 Driving device for switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2281872A JP3044257B2 (en) 1990-10-22 1990-10-22 Driving device for switching element

Publications (2)

Publication Number Publication Date
JPH04157811A JPH04157811A (en) 1992-05-29
JP3044257B2 true JP3044257B2 (en) 2000-05-22

Family

ID=17645153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2281872A Expired - Fee Related JP3044257B2 (en) 1990-10-22 1990-10-22 Driving device for switching element

Country Status (1)

Country Link
JP (1) JP3044257B2 (en)

Also Published As

Publication number Publication date
JPH04157811A (en) 1992-05-29

Similar Documents

Publication Publication Date Title
US4401954A (en) Power amplifier
US7015756B1 (en) Push-pull buffer/amplifier
JP3044257B2 (en) Driving device for switching element
JPS62176215A (en) Base driving circuit for large power switching transistor
JP3413281B2 (en) Power amplifier circuit
JP2509462Y2 (en) amplifier
US4347481A (en) Pulse width modulated signal amplifier
US4721922A (en) Electric signal amplifiers
JPS6119548Y2 (en)
US4476444A (en) Power amplifier circuit
US4280103A (en) Multistage transistor amplifier
JPH0233384Y2 (en)
JPH0210666Y2 (en)
JPH04407B2 (en)
JPH0233385Y2 (en)
JP2548419B2 (en) Amplifier circuit
EP0339480A2 (en) Variable frequency multivibrator
JPH0630556A (en) Switching power circuit
JP3360419B2 (en) Amplifier circuit
JPS6244574Y2 (en)
JPH0339941Y2 (en)
JPH0520010Y2 (en)
JPH04147305A (en) Constant current driving circuit
JPH0722255B2 (en) Multi vibrator
SU1270874A1 (en) Power amplifier

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080317

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees