JP3360419B2 - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JP3360419B2
JP3360419B2 JP12571594A JP12571594A JP3360419B2 JP 3360419 B2 JP3360419 B2 JP 3360419B2 JP 12571594 A JP12571594 A JP 12571594A JP 12571594 A JP12571594 A JP 12571594A JP 3360419 B2 JP3360419 B2 JP 3360419B2
Authority
JP
Japan
Prior art keywords
power supply
output stage
voltage
positive
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12571594A
Other languages
Japanese (ja)
Other versions
JPH07312524A (en
Inventor
代 孝 裕 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP12571594A priority Critical patent/JP3360419B2/en
Publication of JPH07312524A publication Critical patent/JPH07312524A/en
Application granted granted Critical
Publication of JP3360419B2 publication Critical patent/JP3360419B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、オーディオ信号等の
電力増幅に用いられる高効率増幅回路の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a high-efficiency amplifier circuit used for amplifying power of an audio signal or the like.

【0002】[0002]

【従来の技術】従来のオーディオ用電力増幅回路は、電
力増幅用の出力段素子を固定の電源電圧(最大出力に相
当する電圧)で駆動するものが一般的であった。ところ
が、このようなものでは、小レベル入力時に高い電圧が
出力段素子のコレクタ・エミッタ間に印加されるため、
電力損失(発熱量)が大きく、効率が悪い欠点があっ
た。
2. Description of the Related Art A conventional audio power amplifier circuit generally drives an output stage element for power amplification with a fixed power supply voltage (a voltage corresponding to a maximum output). However, in such a case, a high voltage is applied between the collector and the emitter of the output stage element at the time of a small level input.
There is a drawback that power loss (heat generation) is large and efficiency is poor.

【0003】そこで、このような問題を解決するものと
して、特開平4−372212号公報に記載のものが本
出願人により提案されていた。これは、入力信号波形の
各周期変化に追従して電源電圧をスイッチングして出力
段素子を駆動する電源電圧波形(コレクタ電圧波形)を
変化させることにより、出力段素子のコレクタ・エミッ
タ間電圧VCEを入力信号の変化にかかわらず略々一定に
保って駆動するようにしたものである。
In order to solve such a problem, the applicant of the present invention has proposed a device described in Japanese Patent Application Laid-Open No. Hei 4-372212. This is because the power supply voltage is switched according to each cycle change of the input signal waveform to change the power supply voltage waveform (collector voltage waveform) for driving the output stage element, so that the collector-emitter voltage V of the output stage element is changed. The CE is driven while being kept substantially constant regardless of changes in the input signal.

【0004】このような増幅回路では、電力損失が低減
されて効率が向上するということのほかに、同じ耐圧の
出力段素子を用いて通常の増幅回路に比べて大出力が取
り出せるという利点がある。すなわち、一般に増幅回路
では、電源レギュレーションの影響により、連続最大出
力に対して2〜3割増のダイナミックパワーが得られ
る。通常の増幅回路では、図2に示すように、入力信号
波形に応じて出力段素子の電源電圧供給端(コレクタ)
とその出力端(エミッタ)との間の印加電圧VCEが変化
する。このため、連続出力時に出力段素子のVCEが耐圧
ぎりぎりとなるようにその駆動用電源電圧を設定する
と、ダイナミックパワーにより耐圧を超えてしまう。こ
のため、電源電圧を出力段素子の耐圧より2〜3割低い
パワーに相当する電圧に設定しなければならず、連続出
力時の最大パワーは、耐圧の2〜3割低い電圧に相当す
る値に制限されていた。
[0004] In such an amplifier circuit, in addition to the power loss being reduced and the efficiency being improved, there is an advantage that a larger output can be taken out than an ordinary amplifier circuit by using an output stage element having the same withstand voltage. . That is, generally, in an amplifier circuit, a dynamic power of 20% to 30% higher than the continuous maximum output can be obtained due to the influence of power supply regulation. In a normal amplifier circuit, as shown in FIG. 2, a power supply voltage supply terminal (collector) of an output stage element according to an input signal waveform
And the applied voltage V CE between the output terminal (emitter) and the output terminal (emitter) changes. Therefore, when V CE of the output stage element during continuous output to set the breakdown voltage barely To become as its driving power source voltage, exceeds the breakdown voltage by the dynamic power. For this reason, the power supply voltage must be set to a voltage corresponding to a power 20 to 30% lower than the withstand voltage of the output stage element, and the maximum power during continuous output is a value corresponding to a voltage 20 to 30% lower than the withstand voltage. Was restricted to

【0005】これに対し、前記高効率増幅回路によれ
ば、図3に示すように、出力段素子のVCEが低い値に保
たれるので、電源電圧を通常の増幅回路の場合より高め
ても、ダイナミックパワーで出力段素子のVCEが耐圧を
越えることがない。したがって、電源電圧を通常の増幅
回路より高めて駆動することができ、その分最大パワー
を高めることができる。
[0005] In contrast, according to the high efficiency amplifier circuit, as shown in FIG. 3, the output since V CE of stage elements is maintained at a low value, and a power supply voltage higher than for normal amplifier circuit However, the dynamic power does not cause the VCE of the output stage element to exceed the withstand voltage. Accordingly, it is possible to drive the power supply voltage higher than that of a normal amplifier circuit, and to increase the maximum power accordingly.

【0006】[0006]

【発明が解決しようとする課題】前記高効率増幅回路で
は、実使用時に最大効率を得るためには、入力信号周波
数が低域から数kHz程度の中域までは、図4(a)に
示すように、スイッチング回路を入力信号に追従させ
(スイッチング周波数は例えば50〜100kHz)、
入力信号周波数が例えば10kHz以上の高域では、図
4(b)に示すように、出力段素子のコレクタ電圧VC
をピークホールドするのが望ましい。これは、高域の入
力信号周波数までスイッチング回路を追従させようとす
ると、スイッチング周波数を上げる必要があり、スイッ
チングロスが増大し、実使用での効率が低下するためで
ある。
In the high efficiency amplifier circuit, in order to obtain the maximum efficiency in actual use, the input signal frequency is shown in FIG. 4 (a) from a low band to a middle band of about several kHz. Thus, the switching circuit is made to follow the input signal (the switching frequency is, for example, 50 to 100 kHz),
The input signal frequency e.g. 10kHz or more high-frequency, as shown in FIG. 4 (b), the collector voltage V C of the output stage element
It is desirable to hold the peak. This is because, in order to make the switching circuit follow up to a high-frequency input signal frequency, it is necessary to increase the switching frequency, so that the switching loss increases and the efficiency in actual use decreases.

【0007】ところが、このように高域信号に対してピ
ークホールドすると、図4(b)に示すようにVCEが大
きくなるため、高域信号のダイナミックパワーに対して
出力段素子のVCEが耐圧を超えてしまう。
[0007] However, when such peak hold against high frequency signal, because the V CE as shown in FIG. 4 (b) increases, the V CE of the output stage element for dynamic power of the high frequency signal Exceeds withstand voltage.

【0008】この発明は、上述の点に鑑みてなされたも
ので、入力信号波形の各周期変化に追従して電源電圧を
スイッチングして出力段素子を駆動する電源電圧波形を
変化させることにより、出力段素子の電源電圧供給端と
その出力端との間の電圧を入力信号の変化にかかわらず
略々一定に保って駆動するようにした高効率増幅回路に
おいて、高域信号に対して出力段素子の電源電圧供給端
の電圧をピークホールドする場合に、高域信号のダイナ
ミックパワーによって出力段素子の電源電圧供給端と出
力端との間の電圧が耐圧を越えるのを防止した増幅回路
を提供しようとするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned point, and by changing a power supply voltage waveform for driving an output stage element by switching a power supply voltage in accordance with each period change of an input signal waveform, In a high-efficiency amplifier circuit that is driven while keeping the voltage between the power supply voltage supply terminal of the output stage element and its output terminal substantially constant irrespective of changes in the input signal, the output stage for the high-frequency signal Provided is an amplifier circuit that prevents the voltage between the power supply terminal and the output terminal of the output stage element from exceeding the withstand voltage due to the dynamic power of the high-frequency signal when the voltage at the power supply terminal of the device is peak-held. What you want to do.

【0009】[0009]

【課題を解決するための手段】請求項1記載の発明は、
音声信号を増幅して負荷に供給する正側および負側の
力段素子と、前記音声信号の比較的中低域の成分に対し
ては、当該信号波形の各周期内変化に追従して前記出力
段素子を駆動する電源電圧波形を変化させることによ
り、当該出力段素子の電源電圧供給端とその出力端との
間の印加電圧を略々一定に保つ波形追従形電源電圧制御
を行ない、前記音声信号の比較的高域の成分に対して
は、当該増幅すべき信号波形のピークホールド値に合わ
せて前記出力段素子を駆動する電源電圧波形を変化させ
るピークホールド形電源電圧制御を行なう正側および負
側の出力段素子電源電圧制御手段と、前記ピークホール
ド形電源電圧制御において、前記正側の出力段素子の信
号入力端と前記負側の出力段素子の電源電圧供給端との
間の印加電圧を監視して、当該印加電圧が当該負側の出
力段素子の定格耐圧値以内の所定値に相当する電圧より
大きくなろうとするときに、当該正側の出力段素子の入
力端に供給される増幅すべき信号のレベルを減少させる
負側の振幅制限手段と、前記ピークホールド形電源電圧
制御において、前記負側の出力段素子の信号入力端と前
記正側の出力段素子の電源電圧供給端との間の印加電圧
を監視して、当該印加電圧が当該正側の出力段素子の定
格耐圧値以内の所定値に相当する電圧より大きくなろう
とするときに、当該負側の出力段素子の入力端に供給さ
れる増幅すべき信号のレベルを減少させる正側の振幅制
限手段とを具備してなるものである。
According to the first aspect of the present invention,
A positive-side and a negative-side output stage element for amplifying an audio signal and supplying the amplified signal to a load, and a change in the signal waveform in each cycle with respect to a relatively middle and low frequency component of the audio signal. The power supply voltage waveform for driving the output stage element is changed so that the applied voltage between the power supply voltage supply end of the output stage element and the output end thereof is kept substantially constant. A peak hold type power supply voltage for performing control and changing a power supply voltage waveform for driving the output stage element in accordance with a peak hold value of a signal waveform to be amplified for a relatively high frequency component of the audio signal. Positive and negative to control
The output stage element power supply voltage control means on the positive side and the signal of the positive side output stage element in the peak hold type power supply voltage control.
Signal input terminal and the power supply voltage supply terminal of the negative side output stage element.
The applied voltage is monitored during the
From a voltage corresponding to a predetermined value within the rated withstand voltage value of the power stage element
When trying to increase, the input of the positive output stage element
Reduce the level of the signal to be amplified supplied to the force end
Negative side amplitude limiting means, and the peak hold type power supply voltage
In the control, the signal input terminal of the negative output stage element is
Applied voltage between the positive side output stage element and the power supply terminal
Is monitored, and the applied voltage is fixed to the positive output stage element.
Will be higher than the voltage corresponding to the specified value within the rated withstand voltage
Is supplied to the input terminal of the negative output stage element.
And positive-side amplitude limiting means for reducing the level of the signal to be amplified .

【0010】[0010]

【0011】請求項記載の発明は、入力される音声信
号に応じて負荷を駆動する正側および負側の出力段素子
と、これら各出力段素子に正、負の電源電圧を供給する
正側および負側の主電源路と、これら各主電源路に挿入
されて当該各主電源路をそれぞれオン、オフスイッチン
グする正側および負側のスイッチング素子と、前記各主
電源路に挿入されて前記各スイッチング素子の出力を平
滑して前記各出力段素子に供給する正側および負側の平
滑回路と、前記音声信号の各周期内の変化に応じて前記
各スイッチング素子をオン期間とオフ期間の比率を可変
にスイッチングして、前記負荷が必要とする電力を主に
前記主電源路から供給させる正側および負側のスイッチ
ング制御手段と、前記主電源路とは別に前記各出力段素
子に正、負の電源電圧を供給する電源路であって前記主
電源路よりも高速応答で前記音声信号の変化に追従して
電力供給を行なうことができる正側および負側の補助電
源路と、これら各補助電源路に挿入され当該各補助電源
路から前記負荷への電力供給量を調整する正側および負
側の補助電力供給量調整用素子と、入力信号をシフトし
た信号で前記各補助電力供給量調整用素子を制御するも
のであって、前記音声信号の比較的中低域の成分に対し
ては当該信号波形の各周期内変化に追従して前記各補助
電力供給量調整用素子を制御し、前記音声信号の比較的
高域の成分に対しては当該信号波形のピークホールド値
に合わせて当該各補助電力供給量調整用素子を制御して
前記各主電源路による前記負荷への電力供給量の不足分
を前記各補助電源路から供給させる正側および負側の補
助電力供給量制御手段と、前記正側の出力段素子の信号
入力端と前記負側の出力段素子の電源電圧供給端との間
の印加電圧を監視して、当該印加電圧が当該負側の出力
段素子の定格耐圧値以内の所定値に相当する電圧より大
きくなろうとするときに、当該正側の出力段素子の入力
端に供給される増幅すべき信号のレベルを減少させる負
側の振幅制限手段と、前記負側の出力段素子の信号入力
端と前記正側の出力段素子の電源電圧供給端との間の印
加電圧を監視して、当該印加電圧が当該正側の出力段素
子の定格耐圧値以内の所定値に相当する電圧より大きく
なろうとするときに、当該負側の出力段素子の入力端に
供給される増幅すべき信号のレベルを減少させる正側の
振幅制限手段とを具備してなり、前記各補助電源路は前
記各主電源路による前記負荷への電力供給量の不足分の
大小にかかわらず前記負荷に略々最大出力を供給し得る
電源電圧で駆動されてなるものである。
According to a second aspect of the present invention, there is provided a positive and negative output stage element for driving a load in accordance with an input audio signal, and a positive and negative power supply voltage for supplying each of the output stage elements. Side and negative side main power supply paths, positive and negative switching elements inserted into each of these main power supply paths to turn on and off each of the main power supply paths, respectively, and inserted into each of the main power supply paths. Positive-side and negative-side smoothing circuits for smoothing the output of the switching elements and supplying the output elements to the output stage elements; and turning on and off the switching elements in response to changes in each cycle of the audio signal. The switching ratio is variably switched, and the positive and negative switching control means for supplying the power required by the load mainly from the main power supply path, and to each of the output stage elements separately from the main power supply path. Positive and negative power supply Positive and negative auxiliary power supply paths for supplying a voltage, and capable of supplying power in response to a change in the audio signal with a faster response than the main power supply path; A positive-side and negative-side auxiliary power supply amount adjusting element inserted into the auxiliary power supply path to adjust the amount of power supply to the load, and the auxiliary power supply amount adjusting element with a signal obtained by shifting an input signal. And controls the auxiliary power supply amount adjusting elements for relatively middle and low frequency components of the audio signal by following changes in the signal waveform in each cycle, thereby controlling the audio signal. For a relatively high-frequency component of the signal, the respective auxiliary power supply amount adjusting elements are controlled in accordance with the peak hold value of the signal waveform, and the power supply amount to the load by the main power supply paths is insufficient. Supply from each auxiliary power supply path An auxiliary power supply amount control means side and the negative side, by monitoring the voltage applied between the power supply voltage supply terminal of the output stage elements of the positive side of the signal input terminal of the output stage element and the negative side, the applied When the voltage is going to be higher than a voltage corresponding to a predetermined value within the rated withstand voltage value of the negative output stage element, the level of the signal to be amplified supplied to the input terminal of the positive output stage element is changed. Monitoring the applied voltage between the signal input terminal of the negative output stage element and the power supply terminal of the positive output stage element, and When the voltage becomes higher than a voltage corresponding to a predetermined value within the rated withstand voltage of the positive output stage element, the level of the signal to be amplified supplied to the input terminal of the negative output stage element is reduced. Side auxiliary power supply path, It is driven by a power supply voltage capable of supplying a substantially maximum output to the load regardless of the amount of power supply to the load by the main power supply path.

【0012】[0012]

【作用】請求項1記載の発明によれば、ピークホールド
形電源電圧制御において、正側の出力段素子の信号入力
端と負側の出力段素子の電源電圧供給端との間の印加電
圧を監視して、当該印加電圧が当該負側の出力段素子の
定格耐圧値以内の所定値に相当する電圧より大きくなろ
うとするときに、当該正側の出力段素子の入力端に供給
される増幅すべき信号のレベルを減少させるとともに、
負側の出力段素子の信号入力端と正側の出力段素子の電
源電圧供給端との間の印加電圧を監視して、当該印加電
圧が当該正側の出力段素子の定格耐圧値以内の所定値に
相当する電圧より大きくなろうとするときに、当該負側
の出力段素子の入力端に供給される増幅すべき信号のレ
ベルを減少させるようにしたので、高域信号のダイナミ
ックパワーによって出力段素子の電源電圧供給端とその
出力端との間の印加電圧がその耐圧を超えるのを防止す
ることができる。したがって、その分電源電圧を上げて
最大パワーを高めることができる。
According to the first aspect of the present invention, in the peak hold power supply voltage control, the signal input of the positive side output stage element is controlled.
Voltage between the terminal and the power supply terminal of the negative output stage element.
The applied voltage is monitored for the negative side output stage element.
Should be greater than the voltage corresponding to the specified value within the rated withstand voltage
To the input terminal of the positive output stage element
While reducing the level of the signal to be amplified,
The signal input terminal of the negative output stage element and the power of the positive output stage element
Monitor the applied voltage between the power supply terminal and the
Pressure to a specified value within the rated withstand voltage of the positive output stage element.
When trying to become larger than the corresponding voltage,
Of the signal to be amplified supplied to the input terminals of the
Since the bell is reduced, it is possible to prevent the voltage applied between the power supply voltage supply terminal of the output stage element and the output terminal from exceeding the withstand voltage due to the dynamic power of the high band signal. Therefore, the maximum power can be increased by increasing the power supply voltage accordingly.

【0013】[0013]

【0014】請求項記載の発明によれば、正側の出力
段素子の信号入力端とその負側の出力段素子の電源電圧
供給端との間の印加電圧あるいは負側の出力段素子の信
号入力端と前記正側の出力段素子の電源電圧供給端との
間の印加電圧に応じて振幅制限することにより、高域信
号のダイナミックパワーによって出力段素子の電源電圧
供給端と出力端との間の印加電圧がその耐圧を超えるの
を防止することができる。
According to the second aspect of the present invention, an applied voltage between the signal input terminal of the positive-side output stage element and the power supply voltage supply end of the negative-side output stage element or the voltage applied to the negative-side output stage element. By limiting the amplitude according to the applied voltage between the signal input terminal and the power supply voltage supply terminal of the positive output stage element, the power supply voltage supply terminal and the output terminal of the output stage element can be controlled by the dynamic power of the high-frequency signal. Can be prevented from exceeding the withstand voltage.

【0015】[0015]

【実施例】この発明の一実施例を図1に示す。なお、図
1では+側の回路のみを示す。−側の回路12′(出力
段素子電源電圧制御手段)は+側と同様に構成されて、
電源46(電源電圧−B)により駆動される。以下の説
明は+側のみについて行なう。
FIG. 1 shows an embodiment of the present invention. FIG. 1 shows only the + side circuit. The negative side circuit 12 '(output stage element power supply voltage control means) is configured in the same manner as the positive side,
It is driven by a power supply 46 (power supply voltage -B). The following description is made only on the + side.

【0016】電圧増幅段から出力されるオーディオ入力
信号は、バイアス回路40を介してドライブ段のトラン
ジスタQd,Qd′に供給されて、出力段のトランジス
タQa,Qa′を駆動し、負荷(スピ−カ)10に必要
な電力を供給する。
The audio input signal output from the voltage amplifying stage is supplied to the drive stage transistors Qd and Qd 'via the bias circuit 40, and drives the output stage transistors Qa and Qa' to load the load (speed). F) Supply necessary power to 10.

【0017】出力段素子電源電圧制御手段12におい
て、負荷10への電力供給を主に行なう主電源路42
は、電源44(電源電圧+B)、スイッチングトランジ
スタQs(スイッチング素子)、平滑用コイルL1(平
滑回路)、出力段トランジスタQa、抵抗Ra(=R
a′)で構成される。主電源路42による電力供給の不
足分を供給する補助電源路48は、電源44、抵抗R
s、トランジスタQb(補助電力供給量調整用素子)、
出力段トランジスタQa、抵抗Raで構成される。
In the output stage element power supply voltage control means 12, a main power supply path 42 for mainly supplying power to the load 10 is provided.
Is a power supply 44 (power supply voltage + B), a switching transistor Qs (switching element), a smoothing coil L1 (smoothing circuit), an output transistor Qa, and a resistor Ra (= R
a '). The auxiliary power supply path 48 for supplying the power supply shortage by the main power supply path 42 includes a power supply 44 and a resistor R.
s, transistor Qb (element for adjusting auxiliary power supply),
The output stage transistor Qa includes a resistor Ra.

【0018】抵抗Rsは補助電源路48を流れる電流I
Qbを検出するための小抵抗である。電流IQbによってR
sの両端に発生した電圧VRsは、ヒステリシスコンパレ
ータ50に入力される。ヒステリシスコンパレータ50
は抵抗Rsとともにスイッチング制御手段を構成し、電
圧VRsが所定の上限値VHCH より高くなった時に“0”
を出力してトランジスタQsをオンし、一旦“0”にな
った後は電圧VRsが所定の下限値VHCL に低下するまで
は“0”を保持し、電圧VRsが下限値VHCL より低くな
ると“1”を出力してトランジスタQsをオフし、一旦
“1”になった後は電圧VRsが所定の上限値VHCH より
高くなるまで“1”を保持する。これにより、トランジ
スタQsはスイッチング動作をする。平滑用コイルL1
はこのスイッチング動作によるトランジスタQsの出力
波形を平滑化して負荷に供給するものである。また、ダ
イオードD3はトランジスタQsがオフした時に平滑用
コイルL1から流出する電流の電流路を形成するフライ
ホイール用ダイオードである。
The resistance Rs is a current I flowing through the auxiliary power supply path 48.
This is a small resistor for detecting Qb . R by the current I Qb
The voltage V Rs generated at both ends of s is input to the hysteresis comparator 50. Hysteresis comparator 50
Constitutes switching control means together with the resistor Rs, and when the voltage VRs becomes higher than a predetermined upper limit value V HCH , "0"
Turning the transistor Qs and output, once "0" after reaching the until the voltage V Rs drops to a predetermined lower limit value V HCL holds "0", the voltage V Rs than the lower limit value V HCL and outputs the composed and "1" low to turn off the transistor Qs, once the voltage V Rs once they become "1" holds "1" until becomes higher than a predetermined upper limit value V HCH. Thus, the transistor Qs performs a switching operation. Smoothing coil L1
Is to smooth the output waveform of the transistor Qs by this switching operation and supply it to the load. The diode D3 is a flywheel diode that forms a current path for a current flowing out of the smoothing coil L1 when the transistor Qs is turned off.

【0019】トランジスタQdのベースとトランジスタ
Qbのベースとの間には、直流電源52と高域ピークホ
ールド回路53が接続されている。この信号経路51が
補助電力供給量制御手段に相当する。直流電源52は、
トランジスタQdのベース電位をV1シフトした電位を
トランジスタQbのベースに与えるものである。これに
より、出力段トランジスタQaのコレクタ・エミッタ間
電圧VQaは、直流電圧V1の値によって定まる所定の低
い電圧(出力段トランジスタQaがリニアリティを確保
できる最低の電圧で通常2〜3V)に保たれる。
A DC power supply 52 and a high-frequency peak hold circuit 53 are connected between the base of the transistor Qd and the base of the transistor Qb. This signal path 51 corresponds to auxiliary power supply control means. DC power supply 52
A potential obtained by shifting the base potential of the transistor Qd by V1 is applied to the base of the transistor Qb. As a result, the collector-emitter voltage V Qa of the output stage transistor Qa is maintained at a predetermined low voltage determined by the value of the DC voltage V1 (the minimum voltage at which the output stage transistor Qa can ensure linearity, usually 2-3 V). It is.

【0020】高域ピークホールド回路53は、中低域
(例えば数kHz以下)の入力信号に対しては、入力信
号波形をそのまま出力し、高域(例えば10kHz以
上)の入力信号に対しては、入力信号波形をピークホー
ルドして出力する。
The high-frequency peak hold circuit 53 outputs the input signal waveform as it is for an input signal in the middle and low frequency (for example, several kHz or less), and outputs the input signal waveform for a high frequency (for example, 10 kHz or more). , And peak-holds and outputs the input signal waveform.

【0021】出力段トランジスタQaのコレクタと負側
のトランジスタQd′のベースとの間には、振幅制限手
段14が接続されている。出力段トランジスタQaのコ
レクタと負側のトランジスタQd′のベースとの間の電
圧は、出力段トランジスタQaのコレクタ・エミッタ間
電圧VQaに応じて変化し、振幅制限手段14はこの間
の電圧を監視して、それが出力段トランジスタQaのコ
レクタ・エミッタ間電圧の定格耐圧値に相当する電圧よ
り大きくなろうとするとき(入力信号の負のサイクル
時)、入力信号を振幅制限して、出力段トランジスタQ
aの定格耐圧値を超えないようにする。
The amplitude limiting means 14 is connected between the collector of the output transistor Qa and the base of the negative transistor Qd '. Voltage between the base of the output stage transistor Qa collector and the negative-side transistor Qd 'will vary depending on the collector-emitter voltage V Qa of the output stage transistor Qa, the amplitude limiting means 14 monitors the meantime the voltage Then, when it tries to become larger than the voltage corresponding to the rated withstand voltage of the collector-emitter voltage of the output stage transistor Qa (during a negative cycle of the input signal), the amplitude of the input signal is limited and Q
Do not exceed the rated withstand voltage of a.

【0022】図1の回路の動作を説明する。はじめに、
ヒステリシスコンパレータ50の出力が“1”でスイッ
チングトランジスタQsがオフ状態であったとする。オ
ーディオ入力信号はトランジスタQdを介して出力段ト
ランジスタQaに供給される。これにより、補助電源路
48を通ってトランジスタQaに電流IQbが流れ、負荷
10に供給される。この電流IQbにより抵抗Rsの両端
に電圧VRsが生じる。この電圧VRsが所定の上限値V
HCH に達すると、ヒステリシスコンパレータ50の出力
が“0”に反転し、トランジスタQsをオンさせる。こ
れにより、主電源路42から電流供給が行なわれる。
The operation of the circuit shown in FIG. 1 will be described. First,
It is assumed that the output of the hysteresis comparator 50 is “1” and the switching transistor Qs is off. The audio input signal is supplied to the output transistor Qa via the transistor Qd. As a result, the current I Qb flows through the auxiliary power supply path 48 to the transistor Qa and is supplied to the load 10. This current I Qb generates a voltage V Rs across the resistor Rs. This voltage VRs is a predetermined upper limit value V
When the signal reaches HCH , the output of the hysteresis comparator 50 is inverted to "0" to turn on the transistor Qs. Thus, current is supplied from the main power supply path 42.

【0023】トランジスタQsがオンした状態では主電
源路42の抵抗値は補助電源路48の抵抗値よりも小さ
いので、トランジスタQsが一旦オンすると、主電源路
42からの電流IL1は増大し、その分補助電源路48か
らの電流IQbは減少する。電流IL1,IQbは加算点49
で電流加算されて、トランジスタQaを介して負荷電流
RLとして負荷10に供給されて、負荷10に必要な電
力を供給する。
When the transistor Qs is turned on, the resistance of the main power supply path 42 is smaller than the resistance of the auxiliary power supply path 48. Therefore, once the transistor Qs is turned on, the current I L1 from the main power supply path 42 increases, The current I Qb from the auxiliary power supply path 48 decreases accordingly. The currents I L1 and I Qb are equal to the summation point 49.
Are supplied to the load 10 via the transistor Qa as the load current I RL , thereby supplying necessary electric power to the load 10.

【0024】補助電源路48の電流IQbが0になる寸前
に抵抗Rsの両端の電圧VRsが所定の下限値VHCL に達
し、コンパレータ50の出力が“1”に反転し、トラン
ジスタQsをオフさせる。トランジスタQsがオフする
と、平滑用コイルL1の電流IL1はダイオードD3を介
して流れる。この電流IL1がしだいに減少するにつれて
補助電源路48の電流IQbが増大し、電圧VRsが所定の
上限値VHCH に達すると、再びコンパレータ50の出力
が“0”に反転してトランジスタQsがオンし、以後同
じ動作を繰り返す。このようにトランジスタQsは入力
信号レベルに応じてオン期間、オフ期間の比率を可変に
自励発振によりスイッチングされる。
Shortly before the current I Qb of the auxiliary power supply path 48 becomes 0, the voltage V Rs across the resistor Rs reaches a predetermined lower limit V HCL , the output of the comparator 50 is inverted to “1”, and the transistor Qs is turned off. Turn off. When the transistor Qs is turned off, the current I L1 of the smoothing coil L1 flows through the diode D3. As the current I L1 gradually decreases, the current I Qb of the auxiliary power supply path 48 increases, and when the voltage V Rs reaches a predetermined upper limit value V HCH , the output of the comparator 50 is again inverted to “0” and the transistor Qs is turned on, and the same operation is repeated thereafter. As described above, the transistor Qs is switched by self-excited oscillation with the ratio of the ON period and the OFF period being variably set according to the input signal level.

【0025】このような動作によれば、トランジスタQ
bは常に能動状態にあり、トランジスタQaから負荷1
0に流れる電流IRLは主電源路42と補助電源路48の
双方から供給される。主電源路42のトランジスタQs
はスイッチング駆動なので損失は小さい。また、補助電
源路48はトランジスタQbで損失を生じることになる
が、抵抗Rsの値とヒステリシスコンパレータ50の基
準電圧VHCH ,VHCLのセッティングによりトランジス
タQbに流れる電流IQbは平滑用コイルL1の出力電流
L1のリップル電流とほぼ同じまで少くできるため、I
L1>>IQbとなって、トランジスタQbでの損失は小さく
できる。
According to such an operation, the transistor Q
b is always in an active state, and a load 1
The current I RL flowing to 0 is supplied from both the main power supply path 42 and the auxiliary power supply path 48. Transistor Qs of main power supply path 42
Is a switching drive, so the loss is small. Although the auxiliary power supply path 48 causes a loss in the transistor Qb, the current I Qb flowing through the transistor Qb depends on the value of the resistor Rs and the setting of the reference voltages V HCH and V HCL of the hysteresis comparator 50. Since it can be reduced to almost the same as the ripple current of the output current IL1 ,
L1 >> I Qb, and the loss in the transistor Qb can be reduced.

【0026】また、トランジスタQbは正のサイクル時
は常時オンしており、、出力段トランジスタQaのコレ
クタ・エミッタ間電圧VQaは常に低い電圧(例えば2〜
3V)に保たれる。したがって、出力段トランジスタQ
aの損失を最低の状態にできる。
The transistor Qb is always on during the positive cycle, and the collector-emitter voltage V Qa of the output stage transistor Qa is always low (for example, 2 to 2).
3V). Therefore, the output stage transistor Q
a can be minimized.

【0027】また、高域信号入力時は、高域ピークホー
ルド回路53が入力信号をピークホールドしてトランジ
スタQbのベースに印加する。また、このピークホール
ド時に、出力段トランジスタQaの耐圧を超えるような
大きな信号が入力された時には、振幅制限手段14が電
圧増幅段Qd′の出力を制限するので、ダイナミックパ
ワーによって出力段トランジスタQaがその耐圧を超え
て駆動されるのが防止される。したがって、電源電圧±
Bを、高域ピークホールド回路53を設けない場合と同
様に高くすることができ、最大出力を高く設定すること
ができる。なお、振幅を制限するのは例えば10kHz
以上の高域信号に対してだけであり、例えば数kHz以
下の中低域の信号に対しては通常の増幅回路において出
力段素子の耐圧を超えるようなダイナミックパワーを取
り出すことができる。実際の音楽信号で大振幅を必要と
するのは数100Hz以下の低い周波数であるため、数
k〜10kHz以上の帯域を振幅制限しても実用上全く
問題ない。
When a high-frequency signal is input, a high-frequency peak hold circuit 53 peak-holds the input signal and applies it to the base of the transistor Qb. When a large signal exceeding the withstand voltage of the output stage transistor Qa is input during the peak hold, the amplitude limiting means 14 limits the output of the voltage amplification stage Qd '. Driving beyond the withstand voltage is prevented. Therefore, the power supply voltage ±
B can be increased similarly to the case where the high-frequency peak hold circuit 53 is not provided, and the maximum output can be set high. The amplitude is limited to, for example, 10 kHz.
Only for the above high-frequency signals, for example, for a signal in the middle and low frequency range of several kHz or less, it is possible to extract dynamic power exceeding the withstand voltage of the output stage element in a normal amplifier circuit. Since an actual music signal requires a large amplitude at a low frequency of several hundred Hz or less, there is no practical problem at all even if the amplitude of a band of several kHz to 10 kHz or more is limited.

【0028】ここで、図1の振幅制限回路の具体例を図
5に示す。図1の各部と共通する部分には同一の符号を
用いる。図5では、振幅制限手段14′は負側の出力段
トランジスタQa′用のものを示している。正側の出力
段トランジスタQa用の振幅制限手段14もこれと同様
に構成される。
FIG. 5 shows a specific example of the amplitude limiting circuit of FIG. 1 are denoted by the same reference numerals. FIG. 5 shows the amplitude limiting means 14 'for the negative output stage transistor Qa'. The amplitude limiting means 14 for the positive-side output stage transistor Qa is similarly configured.

【0029】電圧出力段39から出力されるオーディオ
信号は、プリドライブ段のトランジスタQ1,Q1′に
入力されて、電圧増幅される。トランジスタQ1で電圧
増幅された信号は、ドライブ段トランジスタQdを介し
て出力段トランジスタQaを駆動する。
The audio signal output from the voltage output stage 39 is input to the transistors Q1 and Q1 'of the predrive stage, where the audio signal is amplified. The signal amplified by the transistor Q1 drives the output transistor Qa via the drive transistor Qd.

【0030】主電源路42はスイッチングトランジスタ
Qs→コイルL1→電流加算点49を介して出力段トラ
ンジスタQaに主電流を供給している。コンデンサC1
2はリップル吸収用である。また、補助電源路48は抵
抗Rs→トランジスタQbを介して出力段トランジスタ
Qaに補助電流を供給している。トランジスタQbのベ
ース電位を制御する図1の経路51は、図5では、トラ
ンジスタQdのベース→直流電源52→ダイオードD1
→トランジスタQ11のベース→同エミッタ→トランジ
スタQbのベースの経路に相当する。これにより、入力
が急俊に立上がると、トランジスタQbのベース電位が
即座に上昇して、補助電流を増大させてこれに追従し、
その後主電流が徐々に増大していって補助電流を減少さ
せていく。
The main power supply path 42 supplies the main current to the output stage transistor Qa via the switching transistor Qs → coil L1 → current addition point 49. Capacitor C1
2 is for ripple absorption. The auxiliary power supply path 48 supplies an auxiliary current to the output transistor Qa via the resistor Rs → the transistor Qb. The path 51 in FIG. 1 for controlling the base potential of the transistor Qb is shown in FIG. 5 as: the base of the transistor Qd → the DC power supply 52 → the diode D1
It corresponds to a path from the base of the transistor Q11 to the emitter to the base of the transistor Qb. As a result, when the input rises rapidly, the base potential of the transistor Qb immediately rises, and the auxiliary current increases to follow this.
Thereafter, the main current gradually increases, and the auxiliary current decreases.

【0031】入力信号の正のサイクルでの出力段トラン
ジスタQaのコレクタ電位VC は、トランジスタQdの
ベース電位をVすると、 VC =V+V1−0.6−0.6−0.6 となる。一方、このときの出力段コンデンサQaのエミ
ッタ電位VE は、 VE =V−0.6−0.6 となる。したがって、入力信号の正のサイクルでの出力
段トランジスタQaのコレクタ・エミッタ間電圧V
Qaは、 VQa=VC −VE =V1−0.6 となる。V1の値は、入力信号の正のサイクル時にVQa
が2〜3V(出力段トランジスタQaがリニアリティを
確保できる最低の電圧)となるような値に設定すること
ができる。
The collector potential V C of the output stage transistor Qa at the positive cycle of the input signal, V b Then the base potential of the transistor Qd, V C = V b + V1-0.6-0.6-0.6 Becomes On the other hand, the emitter potential V E at the output stage capacitors Qa at this time is V E = V b -0.6-0.6. Therefore, the collector-emitter voltage V of the output stage transistor Qa in the positive cycle of the input signal
Qa is given by V Qa = V C -V E = V1-0.6. The value of V1 is V Qa during the positive cycle of the input signal.
Is 2 to 3 V (the lowest voltage at which the output stage transistor Qa can ensure linearity).

【0032】高域ピークホールド回路53は、ダイオー
ドD1とコンデンサC11で構成される。コンデンサC
11はダイオードD1を流れる電流によって充電(ただ
し、コンデンサC11の両端の電圧は低下)され、コン
デンサC11からトランジスタQ11に流れるベース電
流によって放電(ただし、コンデンサC11の両端の電
圧は上昇)される。高域ピークホールド回路53は、例
えば数kHz以下の中低域の入力信号に対しては、コン
デンサC11の充放電が追従するので、入力波形の変化
に追従してトランジスタQ11のベース電圧が変化す
る。これに対し、例えば10kHz以上の高域の入力信
号に対しては、コンデンサの放電(コンデンサC11か
らトランジスタQ11のベースへの電流による)が追い
付かなくなり、ピークホールドされた値がトランジスタ
Q11のベースに印加される。このようにして、高域信
号に対するピークホールドが行なわれる。
The high-frequency peak hold circuit 53 includes a diode D1 and a capacitor C11. Capacitor C
11 is charged by the current flowing through the diode D1 (however, the voltage across the capacitor C11 decreases), and discharged by the base current flowing from the capacitor C11 to the transistor Q11 (however, the voltage across the capacitor C11 increases). In the high-frequency peak hold circuit 53, for example, the charge and discharge of the capacitor C11 follows an input signal in the middle and low frequency range of several kHz or less. . On the other hand, for a high frequency input signal of, for example, 10 kHz or more, the discharge of the capacitor (due to the current from the capacitor C11 to the base of the transistor Q11) cannot catch up, and the peak-held value is applied to the base of the transistor Q11. Is done. In this way, the peak hold for the high frequency signal is performed.

【0033】負側の出力段トランジスタQa′に対する
振幅制限手段14′は、トランジスタQdのベースと負
側出力段トランジスタQa′のコレクタとの間にダイオ
ードD2、トランジスタQL 、ツェナーダイオードZ
D、抵抗R1,R2で構成される定電圧回路16を接続
して構成されている。抵抗R3は、ツェナーダイオード
ZDのバイアス調整用である。定電圧回路16は、トラ
ンジスタQdのベースと負側出力段トランジスタQa′
のコレクタとの間の電圧がこの定電圧回路16で設定さ
れた電圧Vsよりも小さい時は非導通状態となる。これ
に対し、電圧Vsよりも大きくなろうとすると導通状態
となり(このとき入力は正のサイクルにあり、出力段ト
ランジスタQa′はオフしている。)、ドライブ段トラ
ンジスタQdの駆動電流Iiの一部をトランジスタ側に
吸い込み、それ以上出力段トランジスタQaを駆動でき
ないようにする。つまり、プリドライブ段Q1の出力が
制限されて、出力電圧V0 がクリップされる。これによ
り、ドライブ段トランジスタQdのベースと出力段トラ
ンジスタQa′のコレクタとの間の電圧がVsに保たれ
て、出力段トランジスタQa′のコレクタ・エミッタ間
電圧VQa′がその耐圧を超えるのが防止される。このよ
うな動作を実現するため、Vsの値は、出力段トランジ
スタQa′のコレクタ・エミッタ間電圧VQa′がその耐
圧を超える前に定電圧回路16が導通する値に設定す
る。
The 'amplitude limiting means 14 for' the negative side of the output stage transistor Qa is diode D2 between the base and the negative output stage the collector of the transistor Qa 'of the transistor Qd, the transistor Q L, zener diode Z
D and a constant voltage circuit 16 composed of resistors R1 and R2 are connected. The resistor R3 is for adjusting the bias of the Zener diode ZD. The constant voltage circuit 16 includes a base of the transistor Qd and a negative output stage transistor Qa ′.
When the voltage between the first and second collectors is smaller than the voltage Vs set by the constant voltage circuit 16, the transistor is turned off. On the other hand, when the voltage becomes higher than the voltage Vs, the transistor becomes conductive (at this time, the input is in a positive cycle and the output transistor Qa 'is off), and a part of the drive current Ii of the drive transistor Qd is turned off. Is sucked into the transistor side so that the output stage transistor Qa cannot be driven any more. That, is limited the output of the pre-drive stage Q1 is the output voltage V 0 is clipped. As a result, the voltage between the base of the drive stage transistor Qd and the collector of the output stage transistor Qa 'is maintained at Vs, and the voltage V Qa ' between the collector and the emitter of the output stage transistor Qa 'exceeds its breakdown voltage. Is prevented. To realize such an operation, the value of Vs is 'collector-emitter voltage V Qa' of the output stage transistor Qa is set to a value that the constant voltage circuit 16 becomes conductive before exceeding the breakdown voltage.

【0034】図5の増幅回路の動作を図6に示す。
(a)は中低域入力(1kHz)に対する動作で、出力
段トランジスタQa,Qa′のコレクタ電位は入力信号
波形に追従して変化する。(b)は高域入力(10kH
z)低レベル時の動作で、出力段トランジスタQa,Q
a′のコレクタ電位はピークホールドされている。
(c)は高域入力高レベル時の動作で、波形のピーク近
くで定電圧回路16が導通して、プリドライブ段Q1,
Q1′の出力を制限するため出力信号V0 そのものがク
リップされる。このようにして、低中域で大きなダイナ
ミックパワーを確保しつつ、高域でのピークホールド動
作によって出力段トランジスタQa,Qa′が耐圧を超
えて駆動されるのを防止することができる。
FIG. 6 shows the operation of the amplifier circuit of FIG.
(A) is an operation for a middle-low range input (1 kHz), and the collector potentials of the output stage transistors Qa and Qa 'change following the input signal waveform. (B) is a high-frequency input (10 kHz)
z) The operation at the time of the low level, the output stage transistors Qa, Q
The collector potential of a 'is peak-held.
(C) is an operation at the time of high-level input high level, in which the constant voltage circuit 16 conducts near the peak of the waveform and the pre-drive stage Q1,
The output signal V 0 for limiting the output of Q1 'itself is clipped. In this way, it is possible to prevent the output stage transistors Qa and Qa 'from being driven beyond the withstand voltage by the peak hold operation in the high band while securing a large dynamic power in the low and middle band.

【0035】[0035]

【発明の効果】以上説明したように、請求項1記載の発
明によれば、ピークホールド形電源電圧制御において、
正側の出力段素子の信号入力端と負側の出力段素子の電
源電圧供給端との間の印加電圧を監視して、当該印加電
圧が当該負側の出力段素子の定格耐圧値以内の所定値に
相当する電圧より大きくなろうとするときに、当該正側
の出力段素子の入力端に供給される増幅すべき信号のレ
ベルを減少させるとともに、負側の出力段素子の信号入
力端と正側の出力段素子の電源電圧供給端との間の印加
電圧を監視して、当該印加電圧が当該正側の出力段素子
の定格耐圧値以内の所定値に相当する電圧より大きくな
ろうとするときに、当該負側の出力段素子の入力端に供
給される増幅すべき信号のレベルを減少させるようにし
たので、高域信号のダイナミックパワーによって出力段
素子の電源電圧供給端とその出力端との間の印加電圧が
その耐圧を超えるのを防止することができる。したがっ
て、その分電源電圧を上げて最大パワーを高めることが
できる。
As described above, according to the first aspect of the present invention, in the peak hold type power supply voltage control,
The signal input terminal of the positive output stage element and the power of the negative output stage element
Monitor the applied voltage between the power supply terminal and the
To a specified value within the rated withstand voltage of the negative output stage element.
When trying to exceed the corresponding voltage, the positive side
Of the signal to be amplified supplied to the input terminals of the
Signal level of the negative output stage
Between the power terminal and the power supply terminal of the positive output stage element
The voltage is monitored, and the applied voltage is changed to the positive side output stage element.
Above the voltage corresponding to the specified value within the rated withstand voltage of
When trying to connect to the input terminal of the negative output stage element,
Since the level of the signal to be amplified is reduced, the dynamic voltage of the high-frequency signal prevents the applied voltage between the power supply voltage supply terminal of the output stage element and its output terminal from exceeding its withstand voltage. can do. Therefore, the maximum power can be increased by increasing the power supply voltage accordingly.

【0036】[0036]

【0037】請求項記載の発明によれば、正側の出力
段素子の信号入力端とその負側の出力段素子の電源電圧
供給端との間の印加電圧あるいは負側の出力段素子の信
号入力端と前記正側の出力段素子の電源電圧供給端との
間の印加電圧に応じて振幅制限することにより、高域信
号のダイナミックパワーによって出力段素子の電源電圧
供給端と出力端との間の印加電圧がその耐圧を超えるの
を防止することができる。
According to the second aspect of the present invention, the voltage applied between the signal input terminal of the positive output stage element and the power supply voltage supply terminal of the negative output stage element or the negative output stage element is applied. By limiting the amplitude according to the applied voltage between the signal input terminal and the power supply voltage supply terminal of the positive output stage element, the power supply voltage supply terminal and the output terminal of the output stage element can be controlled by the dynamic power of the high-frequency signal. Can be prevented from exceeding the withstand voltage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【図2】 一般的な増幅回路の動作を示す波形図であ
る。
FIG. 2 is a waveform diagram showing an operation of a general amplifier circuit.

【図3】 高効率増幅回路の動作を示す波形図である。FIG. 3 is a waveform diagram showing an operation of the high efficiency amplifier circuit.

【図4】 入力信号周波数の違いによる高効率増幅回路
の動作の違いを示す波形図である。
FIG. 4 is a waveform chart showing a difference in operation of the high efficiency amplifier circuit due to a difference in input signal frequency.

【図5】 図1の回路の具体例を示す回路図である。FIG. 5 is a circuit diagram showing a specific example of the circuit of FIG. 1;

【図6】 図5の回路の動作波形図である。FIG. 6 is an operation waveform diagram of the circuit of FIG. 5;

【符号の説明】[Explanation of symbols]

10 負荷 12,12′ 出力段素子電源電圧制御手段 14,14′ 振幅制限手段 42,42′ 主電源路 44,46 電源 48,48′ 補助電源路 49,51 加算点、信号経路(補助電力供給量制御手
段) 53,53′ 高域ピークホールド回路 Rs,Rs′,50,50′ 補助電流検出用抵抗、ヒ
ステリシスコンパレータ(スイッチング制御手段) L1,L1′ 平滑用コイル(平滑回路) 74 平滑回路 Qa,Qa′ 出力段トランジスタ(出力段素子) Qs,Qs′ スイッチングトランジスタ(スイッチン
グ素子) Qb,Qb′ トランジスタ(補助電力供給量調整用素
子)
10 Load 12, 12 'Output stage element power supply voltage control means 14, 14' Amplitude limiting means 42, 42 'Main power supply path 44, 46 Power supply 48, 48' Auxiliary power supply path 49, 51 Addition point, signal path (auxiliary power supply Amount control means) 53, 53 'High-frequency peak hold circuit Rs, Rs', 50, 50 'Auxiliary current detection resistor, hysteresis comparator (switching control means) L1, L1' Smoothing coil (smoothing circuit) 74 Smoothing circuit Qa , Qa 'Output stage transistor (output stage element) Qs, Qs' Switching transistor (switching element) Qb, Qb' Transistor (element for adjusting auxiliary power supply)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】音声信号を増幅して負荷に供給する正側お
よび負側の出力段素子と、 前記音声信号の比較的中低域の成分に対しては、当該信
号波形の各周期内変化に追従して前記出力段素子を駆動
する電源電圧波形を変化させることにより、当該出力段
素子の電源電圧供給端とその出力端との間の印加電圧を
略々一定に保つ波形追従形電源電圧制御を行ない、前記
音声信号の比較的高域の成分に対しては、当該増幅すべ
き信号波形のピークホールド値に合わせて前記出力段素
子を駆動する電源電圧波形を変化させるピークホールド
形電源電圧制御を行なう正側および負側の出力段素子電
源電圧制御手段と、 前記ピークホールド形電源電圧制御において、前記正側
の出力段素子の信号入力端と前記負側の出力段素子の電
源電圧供給端との間の印加電圧を監視して、当該印加電
圧が当該負側の出力段素子の定格耐圧値以内の所定値に
相当する電圧より大きくなろうとするときに、当該正側
の出力段素子の入力端に供給される増幅すべき信号のレ
ベルを減少させる負側の振幅制限手段と、 前記ピークホールド形電源電圧制御において、前記負側
の出力段素子の信号入力端と前記正側の出力段素子の電
源電圧供給端との間の印加電圧を監視して、当該印加電
圧が当該正側の出力段素子の定格耐圧値以内の所定値に
相当する電圧より大きくなろうとするときに、当該負側
の出力段素子の入力端に供給される増幅すべき信号のレ
ベルを減少させる正側の 振幅制限手段とを具備してなる
増幅回路。
1. A positive side for amplifying an audio signal and supplying it to a load .
And a negative-side output stage element, and for a relatively middle-low frequency component of the audio signal, change a power supply voltage waveform for driving the output stage element by following a change in each cycle of the signal waveform. By doing so, a waveform-following power supply voltage control that keeps the applied voltage between the power supply voltage supply end of the output stage element and the output end substantially constant is performed, and a relatively high-frequency component of the audio signal is controlled. Positive and negative output stage element power supply voltage control means for performing peak hold type power supply voltage control for changing a power supply voltage waveform for driving the output stage element in accordance with the peak hold value of the signal waveform to be amplified; and In the peak hold type power supply voltage control, the positive side
The signal input terminal of the output stage element and the power of the negative output stage element
Monitor the applied voltage between the power supply terminal and the
To a specified value within the rated withstand voltage of the negative output stage element.
When trying to exceed the corresponding voltage, the positive side
Of the signal to be amplified supplied to the input terminals of the
And amplitude limiting means of the negative side to reduce the level, in the peak-hold-type power supply voltage control, the negative side
The signal input terminal of the output stage element and the power supply of the positive side output stage element.
Monitor the applied voltage between the power supply terminal and the
Pressure to a specified value within the rated withstand voltage of the positive output stage element.
When trying to become larger than the corresponding voltage,
Of the signal to be amplified supplied to the input terminals of the
An amplifier circuit comprising: a positive-side amplitude limiter for reducing a bell .
【請求項2】入力される音声信号に応じて負荷を駆動す
る正側および負側の出力段素子と、これら各出力段素子
に正、負の電源電圧を供給する正側および負側の主電源
路と、 これら各主電源路に挿入されて当該各主電源路をそれぞ
れオン、オフスイッチングする正側および負側のスイッ
チング素子と、 前記各主電源路に挿入されて前記各スイッチング素子の
出力を平滑して前記各出力段素子に供給する正側および
負側の平滑回路と、 前記音声信号の各周期内の変化に応じて前記各スイッチ
ング素子をオン期間とオフ期間の比率を可変にスイッチ
ングして、前記負荷が必要とする電力を主に前記主電源
路から供給させる正側および負側のスイッチング制御手
段と、 前記主電源路とは別に前記各出力段素子に正、負の電源
電圧を供給する電源路であって前記主電源路よりも高速
応答で前記音声信号の変化に追従して電力供給を行なう
ことができる正側および負側の補助電源路と、 これら各補助電源路に挿入され当該各補助電源路から前
記負荷への電力供給量を調整する正側および負側の補助
電力供給量調整用素子と、 入力信号をシフトした信号で前記各補助電力供給量調整
用素子を制御するものであって、前記音声信号の比較的
中低域の成分に対しては当該信号波形の各周期内変化に
追従して前記各補助電力供給量調整用素子を制御し、前
記音声信号の比較的高域の成分に対しては当該信号波形
のピークホールド値に合わせて当該各補助電力供給量調
整用素子を制御して前記各主電源路による前記負荷への
電力供給量の不足分を前記各補助電源路から供給させる
正側および負側の補助電力供給量制御手段と、 前記正側の出力段素子の信号入力端と前記負側の出力段
素子の電源電圧供給端との間の印加電圧を監視して、当
該印加電圧が当該負側の出力段素子の定格耐圧値以内の
所定値に相当する電圧より大きくなろうとするときに、
当該正側の出力段素子の入力端に供給される増幅すべき
信号のレベルを減少させる負側の振幅制限手段と、 前記負側の出力段素子の信号入力端と前記正側の出力段
素子の電源電圧供給端との間の印加電圧を監視して、当
該印加電圧が当該正側の出力段素子の定格耐圧値以内の
所定値に相当する電圧より大きくなろうとするときに、
当該負側の出力段素子の入力端に供給される増幅すべき
信号のレベルを減少させる正側の振幅制限手段とを具備
してなり、 前記各補助電源路は前記各主電源路による前記負荷への
電力供給量の不足分の大小にかかわらず前記負荷に略々
最大出力を供給し得る電源電圧で駆動されてなる増幅回
路。
2. A positive-side and negative-side output stage element for driving a load in accordance with an input audio signal, and a positive-side and negative-side main unit for supplying a positive and negative power supply voltage to each of the output stage elements. A power path, a positive-side and a negative-side switching element that is inserted into each of the main power paths to switch on and off the respective main power path, and an output of each of the switching elements that is inserted into each of the main power paths. A positive side and a negative side smoothing circuit that supplies the output signal to each output stage element, and variably switches a ratio between an ON period and an OFF period of each switching element according to a change in each cycle of the audio signal. Positive-side and negative-side switching control means for supplying mainly the power required by the load from the main power supply path; and positive and negative power supply voltages for the output stage elements separately from the main power supply path. Power supply path A positive-side and a negative-side auxiliary power supply path that can supply power in response to a change in the audio signal with a higher speed response than the main power supply path; A positive-side and a negative-side auxiliary power supply amount adjusting element for adjusting the amount of power supply from the power supply path to the load, and controlling each of the auxiliary power supply amount adjusting elements with a signal obtained by shifting an input signal. For each of the relatively middle and low frequency components of the audio signal, the auxiliary power supply amount adjusting element is controlled by following a change in each cycle of the signal waveform, and the relatively high frequency component of the audio signal is controlled. For each component, the auxiliary power supply amount adjusting element is controlled in accordance with the peak hold value of the signal waveform, and the shortage of the power supply amount to the load by each of the main power supply paths is calculated by the auxiliary power supply. Positive and negative supplements supplied from the road Monitoring a power supply amount control means, the voltage applied between the power supply voltage supply terminal of the output stage elements of the positive side of the signal input terminal of the output stage element and the negative side, those
When the applied voltage is going to be higher than a voltage corresponding to a predetermined value within the rated withstand voltage value of the negative output stage element,
Negative-side amplitude limiting means for reducing the level of the signal to be amplified supplied to the input terminal of the positive-side output stage element; signal input terminal of the negative-side output stage element and the positive-side output stage element Monitor the applied voltage to the power supply
When the applied voltage is going to be higher than a voltage corresponding to a predetermined value within the rated withstand voltage value of the positive side output stage element,
Positive-side amplitude limiting means for reducing the level of a signal to be amplified supplied to the input terminal of the negative-side output stage element, wherein each of the auxiliary power paths is the load of each of the main power paths. An amplifier circuit driven by a power supply voltage capable of supplying substantially the maximum output to the load regardless of the amount of power supply to the load.
JP12571594A 1994-05-16 1994-05-16 Amplifier circuit Expired - Fee Related JP3360419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12571594A JP3360419B2 (en) 1994-05-16 1994-05-16 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12571594A JP3360419B2 (en) 1994-05-16 1994-05-16 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPH07312524A JPH07312524A (en) 1995-11-28
JP3360419B2 true JP3360419B2 (en) 2002-12-24

Family

ID=14916961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12571594A Expired - Fee Related JP3360419B2 (en) 1994-05-16 1994-05-16 Amplifier circuit

Country Status (1)

Country Link
JP (1) JP3360419B2 (en)

Also Published As

Publication number Publication date
JPH07312524A (en) 1995-11-28

Similar Documents

Publication Publication Date Title
JP2669199B2 (en) Amplifier circuit and audio signal amplifier circuit
US5554959A (en) Linear power amplifier with a pulse density modulated switching power supply
JP3712064B2 (en) Output overcurrent protection circuit and constant voltage switching power supply circuit having the output overcurrent protection circuit
JP3807841B2 (en) Apparatus and method for compensating variable load inductance for motor drive circuit
JPS5989573A (en) Electronic switch unit
US6016259A (en) Power supply circuit
JP3360419B2 (en) Amplifier circuit
JP3323998B2 (en) Power supply
JP4569040B2 (en) Electric load drive
US4472688A (en) Amplifier circuit
JP3413281B2 (en) Power amplifier circuit
US6801063B1 (en) Charge compensated bootstrap driving circuit
JP4049332B1 (en) Charge control device
JPH08149804A (en) Switching regulator power supply circuit
JPS61244271A (en) Switching regulator
JPS5935580A (en) Speed controller for dc motor
JP3092244B2 (en) Amplifier circuit
JP2600103Y2 (en) Power circuit
US6262898B1 (en) Circuit for driving a switching transistor
JP7174672B2 (en) switching power supply
JP3332797B2 (en) Positive and negative voltage power supply circuit
JP3575168B2 (en) MOSFET drive circuit
JP3552509B2 (en) Amplifier circuit
JP3101696B2 (en) Switching regulator
JPH0974740A (en) Dc power controlling device

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071018

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees