JP3332797B2 - Positive and negative voltage power supply circuit - Google Patents

Positive and negative voltage power supply circuit

Info

Publication number
JP3332797B2
JP3332797B2 JP13178697A JP13178697A JP3332797B2 JP 3332797 B2 JP3332797 B2 JP 3332797B2 JP 13178697 A JP13178697 A JP 13178697A JP 13178697 A JP13178697 A JP 13178697A JP 3332797 B2 JP3332797 B2 JP 3332797B2
Authority
JP
Japan
Prior art keywords
circuit
positive
voltage
power supply
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13178697A
Other languages
Japanese (ja)
Other versions
JPH10322900A (en
Inventor
賢治 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13178697A priority Critical patent/JP3332797B2/en
Priority to DE69819597T priority patent/DE69819597T2/en
Priority to EP98109228A priority patent/EP0880087B1/en
Priority to US09/082,581 priority patent/US7046293B1/en
Publication of JPH10322900A publication Critical patent/JPH10322900A/en
Application granted granted Critical
Publication of JP3332797B2 publication Critical patent/JP3332797B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は正負電圧電源回路に関
し、特にたとえばCCDイメージャを用いたカメラやL
CDパネルを用いたディスプレイ装置に正極性の電源電
圧および負極性の電源電圧を供給する、正負電圧電源回
路。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a positive / negative voltage power supply circuit, and more particularly to a camera using a CCD imager and an L-type power supply.
A positive / negative voltage power supply circuit for supplying a positive power supply voltage and a negative power supply voltage to a display device using a CD panel.

【0002】[0002]

【従来の技術】たとえばCCDイメージャを用いた動画
および/または静止画カメラでは、通常、3.3V,5
V,15Vおよび−7.5V等の4電源電圧を必要とす
るために、正負電圧電圧回路が用いられる。このように
正負電圧電源回路において、カメラの電源スイッチをオ
ンまたはオフするとき、CCDイメージャの各端子にお
いてCCDの絶対最大定格を満足する必要がある。特
に、電源スイッチをオフするときの15Vおよび−7.
5Vのような比較的高電圧の放電時間(電圧漸減時間)
が長く、上記要求を満たすことができなくなる場合があ
る。
2. Description of the Related Art For example, in a moving image and / or still image camera using a CCD imager, a 3.3 V, 5 V
To require four power supply voltages, such as V, 15V and -7.5V, a positive / negative voltage circuit is used. As described above, in the positive / negative voltage power supply circuit, when the power switch of the camera is turned on or off, each terminal of the CCD imager needs to satisfy the absolute maximum rating of the CCD. In particular, 15 V when the power switch is turned off and -7.
Discharge time of relatively high voltage such as 5V (voltage gradual decrease time)
May be too long to meet the above requirements.

【0003】[0003]

【発明が解決しようとする課題】他方、電源オフ時の放
電時間は、平滑コンデンサの容量と、負荷(CCDイメ
ージャ)側の入力インピーダンスとによって決定され
る。したがって、放電時間は、負荷に対して並列接続さ
れた放電抵抗と平滑コンデンサ容量とを調整することに
よって、最適に設定することができる。すなわち、平滑
コンデンサ容量を小さくするかおよび/または放電抵抗
を小さくすれば、放電時間を短縮させることが可能であ
る。
On the other hand, the discharge time when the power is turned off is determined by the capacity of the smoothing capacitor and the input impedance of the load (CCD imager). Therefore, the discharge time can be set optimally by adjusting the discharge resistance and the smoothing capacitor capacity connected in parallel to the load. That is, the discharge time can be shortened by reducing the capacitance of the smoothing capacitor and / or reducing the discharge resistance.

【0004】しかしながら、平滑コンデンサ容量を小さ
くすることは、ノイズの増加等、電源回路としての性能
確保に不都合を生じるために、限界がある。また、放電
抵抗を小さくすることは、定常的な消費電流(負荷電
流)を増加することになり、電源回路の効率低下等の別
の問題を生じる。それゆえに、この発明の主たる目的
は、平滑コンデンサや放電抵抗を小さくすることなく放
電時間を短縮することができる、正負電圧電源回路を提
供することである。
However, there is a limit to reducing the capacitance of the smoothing capacitor because it causes inconvenience in securing the performance as a power supply circuit, such as an increase in noise. In addition, reducing the discharge resistance increases steady-state current consumption (load current), causing another problem such as a reduction in efficiency of the power supply circuit. Therefore, a main object of the present invention is to provide a positive / negative voltage power supply circuit capable of shortening a discharge time without reducing a smoothing capacitor and a discharge resistance.

【0005】[0005]

【課題を解決するための手段】この発明は、整流回路と
コンデンサとを含み正値電圧を発生する第1回路、第1
回路からの正値電圧を出力する正値電圧出力端子、整流
回路とコンデンサとを含み負値電圧を発生する第2回
、第2回路からの負値電圧を出力する負値電圧出力
、および正値電圧と負値電圧との基準電位を与えるア
ース端子を備える正負電圧電源回路において、電源オフ
信号に応答して正値電圧出力端子および負値電圧出力
子を実質的に短絡する短絡回路をさらに備え、電源オフ
時コンデンサの残留電荷が短絡回路を通るようにしたこ
とを特徴とする、正負電圧電源回路である。
According to the present invention, there is provided a first circuit for generating a positive voltage including a rectifier circuit and a capacitor.
A positive voltage output terminal for outputting a positive voltage from the circuit ; a second circuit including a rectifier circuit and a capacitor for generating a negative voltage; a negative value for outputting a negative voltage from the second circuit Voltage output terminal and an electrode for applying a reference potential between a positive voltage and a negative voltage.
A positive-negative voltage power supply circuit having a source terminal, further comprising a short-circuit that substantially short-circuits the positive voltage output terminal and the negative voltage output terminal in response to a power-off signal; The positive / negative voltage power supply circuit is characterized in that the residual charges pass through a short circuit.

【0006】[0006]

【作用】たとえばカメラの電源スイッチがオフされたと
き、電源オフ信号がカメラのマイコンから出力される。
この電源オフ信号に応答して、たとえばPWMスイッチ
ングコントローラが不能化されるとともに、第1端子お
よび第2端子が短絡回路によって実質的に短絡される。
For example, when the power switch of the camera is turned off, a power off signal is output from the microcomputer of the camera.
In response to the power-off signal, for example, the PWM switching controller is disabled, and the first terminal and the second terminal are substantially short-circuited by the short-circuit.

【0007】短絡回路がスイッチング素子と限流素子と
の直列回路を含む場合、電源オフ信号によってスイッチ
ング素子がオンされ、したがって、第1端子および第2
端子に接続されたそれぞれの平滑コンデンサの残留電荷
によって限流素子に電流が流れ、その電流が限流素子に
おいて熱エネルギとして消費される。したがって、残留
電荷が速やかに放電され、正極性電圧および負極性電圧
の放電時間が短縮される。
When the short circuit includes a series circuit of a switching element and a current limiting element, the switching element is turned on by the power-off signal, and therefore the first terminal and the second terminal are turned off.
A current flows through the current limiting element due to residual charges of the respective smoothing capacitors connected to the terminals, and the current is consumed as heat energy in the current limiting element. Therefore, the residual charges are quickly discharged, and the discharge time of the positive voltage and the negative voltage is reduced.

【0008】短絡回路が限流素子を含まない場合でも、
上述の残留電荷による電流はスイッチング素子の内部抵
抗(オン抵抗)によって消費されるので、同様に、残留
電荷が速やかに放電され、正極性電圧および負極性電圧
の放電時間が短縮される。
[0008] Even when the short circuit does not include a current limiting element,
Since the current due to the residual charge is consumed by the internal resistance (on-resistance) of the switching element, the residual charge is similarly rapidly discharged, and the discharge time of the positive voltage and the negative voltage is reduced.

【0009】[0009]

【発明の効果】この発明によれば、平滑コンデンサ容量
や放電抵抗を小さくすることなしに、第1端子および第
2端子間に短絡回路を接続するだけで電流オフ時の放電
時間を短縮することができる。この発明の上述の目的,
その他の目的,特徴および利点は、図面を参照して行う
以下の実施例の詳細な説明から一層明らかとなろう。
According to the present invention, the discharge time when the current is turned off can be reduced only by connecting a short circuit between the first terminal and the second terminal without reducing the capacitance of the smoothing capacitor and the discharge resistance. Can be. The above object of the present invention,
Other objects, features and advantages will become more apparent from the following detailed description of embodiments, which proceeds with reference to the accompanying drawings.

【0010】[0010]

【実施例】図1を参照して、この実施例の正負電圧電源
回路10は、カメラ12の電源回路として利用される。
ただし、この発明の正負電圧電源回路はカメラの他にL
CDパネルを用いるディスプレイ装置の電源等としても
利用することができることを予め指摘しておく。
Referring to FIG. 1, a positive / negative voltage power supply circuit 10 of this embodiment is used as a power supply circuit of a camera 12.
However, the positive / negative voltage power supply circuit of the present invention has a
It should be pointed out in advance that it can be used as a power source of a display device using a CD panel.

【0011】カメラ12は、CCDイメージャ14とそ
のCCDイメージャ14に種々の駆動電圧を与えるため
のタイミングジェネレータ16とを含む。このCCDイ
メージャ14およびタイミングジェネレータ16に、こ
の実施例では、電源回路10からの15Vおよび−7.
5Vの2つの電源電圧が与えられる。カメラ12はさら
に、カメラ10の全体の動作を制御するためのマイコン
18を含み、このマイコン18が電源スイッチ20の操
作信号を受ける。マイコン18は、図示しないたとえば
5Vまたは3.3Vの電源電圧で動作する。そして、電
源スイッチ20がオンされると、マイコン18から電源
オン信号が出力され、電源スイッチ20がオフされる
と、マイコン18から電源オフ信号が出力される。電源
オン信号および電源オフ信号が電源制御信号として図1
に図示されている。
The camera 12 includes a CCD imager 14 and a timing generator 16 for applying various driving voltages to the CCD imager 14. In this embodiment, the CCD imager 14 and the timing generator 16 are supplied with 15 V from the power supply circuit 10 and -7.
Two power supply voltages of 5V are provided. The camera 12 further includes a microcomputer 18 for controlling the entire operation of the camera 10, and the microcomputer 18 receives an operation signal of a power switch 20. The microcomputer 18 operates at a power supply voltage of, for example, 5 V or 3.3 V (not shown). When the power switch 20 is turned on, the microcomputer 18 outputs a power on signal, and when the power switch 20 is turned off, the microcomputer 18 outputs a power off signal. The power-on signal and the power-off signal are used as power control signals in FIG.
Is shown in FIG.

【0012】電源回路10は、スイッチングコントロー
ラ22を含み、このスイッチングコントローラ22に上
述の電源制御信号が与えられる。したがって、スイッチ
ングコントローラ22は電源オン信号によって能動化さ
れ、電源オフ信号によって不能動化される。スイッチン
グコントローラ22は、たとえば電池(図示せず)から
の電源電圧VBを受け、能動化されているとき、たとえ
ばPWM方式に従ってpnpトランジスタQ1のベース
にスイッチング信号を出力する。トランジスタQ1のエ
ミッタ−コレクタは電池からの電源電圧とトランスTの
1次巻線の一方端子との間に接続され、トランスTの1
次巻線の他方端子は接地される。
The power supply circuit 10 includes a switching controller 22 to which the above-described power supply control signal is applied. Therefore, the switching controller 22 is activated by the power-on signal and deactivated by the power-off signal. Switching controller 22 receives power supply voltage VB from, for example, a battery (not shown), and outputs a switching signal to the base of pnp transistor Q1 according to, for example, a PWM method when activated. The emitter-collector of the transistor Q1 is connected between the power supply voltage from the battery and one terminal of the primary winding of the transformer T.
The other terminal of the next winding is grounded.

【0013】トランスTの2次巻線側に2つの回路24
および26が形成され、回路24は第1回路として機能
し、正極性の電圧たとえば15Vを発生する。回路26
は第2回路として機能し、負極性の電圧たとえば−7.
5Vを発生する。第1回路24で発生された15Vは、
第1端子24aから出力され、カメラ12のCCDイメ
ージャ14やタイミングジェネレータ16に与えられ
る。第2回路26で発生された−7.5Vは、第2端子
26aから出力され、CCDイメージャ14やタイミン
グジェネレータ16に与えられる。
Two circuits 24 are provided on the secondary winding side of the transformer T.
And 26 are formed, and circuit 24 functions as a first circuit, and generates a positive voltage, for example, 15V. Circuit 26
Functions as a second circuit, and has a negative voltage, for example, -7.
Generates 5V. 15V generated by the first circuit 24 is
The signal is output from the first terminal 24a and supplied to the CCD imager 14 and the timing generator 16 of the camera 12. The −7.5 V generated by the second circuit 26 is output from the second terminal 26 a and supplied to the CCD imager 14 and the timing generator 16.

【0014】第1回路24は、いわゆるフライバック回
路であり、トランスTの2次巻線の第1の端子に接続さ
れた整流ダイオードD1,ダイオードD1からの直流電
圧を受ける平滑コンデンサC11,および平滑コンデン
サC11に接続されたチョークコイルL1とコンデンサ
C12とで構成されるフィルタを含む。第2回路26も
フライバック回路であり、トランスTの2次巻線の第2
の端子に接続された整流ダイオードD2,平滑コンデン
サC21,およびチョークコイルL2とコンデンサC2
2とで構成されるフィルタを含む。
The first circuit 24 is a so-called flyback circuit, and includes a rectifier diode D1 connected to a first terminal of a secondary winding of the transformer T, a smoothing capacitor C11 receiving a DC voltage from the diode D1, and a smoothing capacitor C11. A filter including a choke coil L1 connected to the capacitor C11 and a capacitor C12 is included. The second circuit 26 is also a flyback circuit, and the second circuit 26
Rectifier diode D2, smoothing capacitor C21, and choke coil L2 and capacitor C2
2 is included.

【0015】この実施例において、第1端子24aと第
2端子26aとの間に、スイッチング素子として機能す
るFETQ2とそのFETQ2に直列接続された抵抗R
1とを含む短絡回路28が接続される。すなわち、FE
TQ2のソースが第1端子24aに接続され、FETQ
2のドレインは抵抗R1の一端に接続される。抵抗R1
の他端が第2端子26aに接続される。FETQ2のソ
ースとゲートとの間にプルアップ抵抗R2が接続され
る。
In this embodiment, an FET Q2 functioning as a switching element and a resistor R connected in series to the FET Q2 are provided between the first terminal 24a and the second terminal 26a.
1 is connected. That is, FE
The source of TQ2 is connected to the first terminal 24a and the FET Q
2 is connected to one end of the resistor R1. Resistance R1
Is connected to the second terminal 26a. A pull-up resistor R2 is connected between the source and the gate of the FET Q2.

【0016】短絡回路28を構成するFETQ2のゲー
トはnpnトランジスタQ3のコレクタに接続され、ト
ランジスタQ3のエミッタは接地され、ベースにはバイ
アス抵抗R3およびR4が接続される。抵抗R4にはス
ピードアップコンデンサC1が並列接続される。トラン
ジスタQ3のベースは、したがって、抵抗R4とコンデ
ンサC1との並列回路を介して、npnトランジスタQ
4のコレクタに接続される。トランジスタQ4のコレク
タはコレクタ抵抗R5を介して、電池(図示せず)から
の電源電圧VBに接続される。トランジスタQ4のベー
スが、カメラ12のマイコン18から出力される前述の
電源制御信号を受ける。
The gate of FET Q2 forming short circuit 28 is connected to the collector of npn transistor Q3, the emitter of transistor Q3 is grounded, and the bases are connected to bias resistors R3 and R4. A speed-up capacitor C1 is connected in parallel to the resistor R4. The base of transistor Q3 is thus connected via a parallel circuit of resistor R4 and capacitor C1 to npn transistor Q3.
4 collector. The collector of transistor Q4 is connected to power supply voltage VB from a battery (not shown) via collector resistor R5. The base of the transistor Q4 receives the aforementioned power control signal output from the microcomputer 18 of the camera 12.

【0017】電源スイッチ20のオンに応答して、マイ
コン18から、たとえば5Vの電源オン信号が出力され
る。応じて、スイッチングコントローラ22が能動化さ
れ、周知のPWM方式に従って、第1端子24aに15
Vが出力され、第2端子26aに−7.5Vが出力され
る。他方、電源オン信号がトランジスタQ4のベースに
印加されるため、このトランジスタQ4がオンし、トラ
ンジスタQ3のベースが略0Vととなり、トランジスタ
Q3がオフする。このとき、FETQ2のゲートは抵抗
R2よって15Vにプルアップされているので、FET
Q2もオフである。したがって、短絡回路28は動作せ
ず、第1回路24および第2回路26は正常動作を続け
る。
In response to turning on the power switch 20, the microcomputer 18 outputs a power on signal of, for example, 5V. In response, the switching controller 22 is activated and the first terminal 24a is connected to the first terminal 24a according to the well-known PWM method.
V is output, and −7.5 V is output to the second terminal 26a. On the other hand, since the power-on signal is applied to the base of the transistor Q4, the transistor Q4 is turned on, the base of the transistor Q3 becomes substantially 0 V, and the transistor Q3 is turned off. At this time, since the gate of the FET Q2 is pulled up to 15V by the resistor R2,
Q2 is also off. Therefore, the short circuit 28 does not operate, and the first circuit 24 and the second circuit 26 continue normal operation.

【0018】電源スイッチ20のオフに応答して、マイ
コン18から、たとえば0Vの電源オフ信号が出力され
る。応じて、スイッチングコントローラ22が不能動化
されるので、第1回路24および第2回路26が動作を
停止する。したがって、第1端子24aの15Vおよび
第2端子26aの−7.5Vが共にシャットオフされ
る。しかしながら、平滑コンデンサC11およびC21
ならびにフィルタコンデンサC12およびC22に電荷
が蓄積されているため、15Vおよび−7.5Vは直ち
に0Vにはならない。
In response to the turning off of the power switch 20, the microcomputer 18 outputs a power off signal of, for example, 0V. In response, switching controller 22 is deactivated, so that first circuit 24 and second circuit 26 stop operating. Therefore, both 15V of the first terminal 24a and -7.5V of the second terminal 26a are shut off. However, the smoothing capacitors C11 and C21
15V and -7.5V do not immediately become 0V because charges are stored in the filter capacitors C12 and C22.

【0019】他方、電源オフ信号がトランジスタQ4の
ベースに印加されるため、このトランジスタQ4がオフ
し、トランジスタQ3のベースが電圧VBと抵抗R5,
R4およびR3で決まるバイアス電圧を受ける。したが
って、トランジスタQ3がオンし、FETQ2のゲート
は略0Vとなり、FETQ2もオンする。そのため、短
絡回路28が動作し、第1端子24aおよび第2端子2
6aは抵抗R1を介して短絡される。したがって、平滑
コンデンサC11およびフィルタコンデンサC12に蓄
積されている正の電荷と、平滑コンデンサC21および
フィルタコンデンサC22に蓄積されている負の電荷と
によって、抵抗R1を通して電流が流れる。このとき、
FETQ2に過大なラッシュ電流が流れないように、電
流値が抵抗R1によって制限される。つまり、抵抗R1
は限流抵抗として機能する。
On the other hand, since the power-off signal is applied to the base of the transistor Q4, the transistor Q4 is turned off, and the base of the transistor Q3 is connected to the voltage VB and the resistor R5.
It receives a bias voltage determined by R4 and R3. Therefore, the transistor Q3 is turned on, the gate of the FET Q2 becomes substantially 0 V, and the FET Q2 is also turned on. Therefore, the short circuit 28 operates, and the first terminal 24a and the second terminal 2
6a is short-circuited via the resistor R1. Therefore, a current flows through the resistor R1 due to the positive charge stored in the smoothing capacitor C11 and the filter capacitor C12 and the negative charge stored in the smoothing capacitor C21 and the filter capacitor C22. At this time,
The current value is limited by the resistor R1 so that an excessive rush current does not flow through the FET Q2. That is, the resistance R1
Functions as a current limiting resistor.

【0020】短絡回路28が動作して、限流抵抗R1に
電流が流れると、この電流によって限流抵抗R1が発熱
する。換言すれば、上述の各コンデンサC11,C1
2,C21およびC22の残留電荷は抵抗R1によって
熱エネルギとして消費される。したがって、残留電荷は
やがてゼロとなる。このようにして、図1実施例によれ
ば、図2に示すように、15Vおよび−7.5Vの放電
時間がたとえば7.5ミリ秒程度と短縮される。因み
に、図1実施例において短絡回路28およびその関連回
路がない従来技術においては、図3に示すように、15
Vの放電時間は200ミリ秒程度であり、−7.5Vの
放電時間はさらに長く20秒程度である。したがって、
図1実施例によって、平滑コンデンサや放電抵抗(図示
せず)を変更することなく、放電時間を大幅に短縮する
ことができることがわかる。
When the short circuit 28 operates and a current flows through the current limiting resistor R1, the current causes the current limiting resistor R1 to generate heat. In other words, the above-mentioned capacitors C11 and C1
2, the residual charges of C21 and C22 are consumed as heat energy by the resistor R1. Therefore, the residual charge eventually becomes zero. In this manner, according to the embodiment of FIG. 1, as shown in FIG. 2, the discharge time at 15 V and -7.5 V is reduced to, for example, about 7.5 milliseconds. Incidentally, in the prior art in which the short circuit 28 and its related circuits are not provided in the embodiment of FIG. 1, as shown in FIG.
The discharge time of V is about 200 milliseconds, and the discharge time of -7.5V is longer, about 20 seconds. Therefore,
It can be seen from FIG. 1 that the discharge time can be greatly reduced without changing the smoothing capacitor and the discharge resistance (not shown).

【0021】図1実施例において、15Vおよび−7.
5Vのための第1回路24および第2回路26をそれぞ
れ独立に設けた場合には、放電時間を前述の定格を充足
するように個別に調整することは可能である。しかしな
がら、第1回路24および第2回路26がトランスTを
個別に設けていても、スイッチングコントローラ22を
共通にする限り、従来技術と同様に−7.5Vの放電時
間が長くなりすぎるという問題は解消できない。
In the embodiment of FIG. 1, 15 V and -7.
When the first circuit 24 and the second circuit 26 for 5 V are provided independently of each other, it is possible to individually adjust the discharge time so as to satisfy the above-described rating. However, even if the first circuit 24 and the second circuit 26 separately provide the transformer T, as long as the switching controller 22 is used in common, the problem that the discharge time of -7.5 V becomes too long similarly to the related art. It cannot be resolved.

【0022】なお、上述の実施例における短絡回路28
のFETQ2や他のトランジスタQ3−Q4等の極性あ
るいは電源制御信号の極性は任意に選択設定することが
できるのはいうまでもない。そして、短絡回路28はF
ETのようなスイッチング素子だけで構成されてもよ
い。この場合、限流抵抗がなくなるので残留電荷はスイ
ッチング素子のオン抵抗だけで放電(熱エネルギとして
の消費)される。
It should be noted that the short circuit 28 in the above-described embodiment is used.
Needless to say, the polarity of the FET Q2 and the other transistors Q3-Q4, etc., or the polarity of the power supply control signal can be arbitrarily selected and set. And the short circuit 28 is F
It may be composed only of a switching element such as ET. In this case, since the current limiting resistance is eliminated, the residual charge is discharged (consumed as heat energy) only by the ON resistance of the switching element.

【0023】また、短絡回路28に限流抵抗を設けない
場合、残留電荷によるラッシュ電流が大きくなることが
予想されるので、この場合にはより大きい電流定格のス
イッチング素子を用いることが望ましい。スイッチング
素子としては、実施例のFETの他に、バイポーラトラ
ンジスタやGTO等がが用いられてもよい。
If the current limiting resistor is not provided in the short circuit 28, the rush current due to the residual charge is expected to increase. In this case, it is desirable to use a switching element having a higher current rating. As the switching element, a bipolar transistor, a GTO, or the like may be used in addition to the FET of the embodiment.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【図2】図1実施例における放電時間を示すグラフであ
り、横軸に時間を、縦軸に電圧をそれぞれ示す。
FIG. 2 is a graph showing the discharge time in the embodiment of FIG. 1, in which the horizontal axis represents time and the vertical axis represents voltage.

【図3】図1実施例の短絡回路がない従来技術における
放電時間を示すグラフであり、横軸に時間を、縦軸に電
圧をそれぞれ示す。
FIG. 3 is a graph showing a discharge time in the prior art without a short circuit of the embodiment of FIG. 1, wherein the horizontal axis represents time and the vertical axis represents voltage.

【符号の説明】[Explanation of symbols]

10 …正負電圧電源回路 12 …カメラ 14 …CCDイメージャ 18 …マイコン 20 …電源スイッチ 22 …スイッチングコントローラ 24 …第1回路 26 …第2回路 24a …第1端子 26a …第2端子 28 …短絡回路 Q2 …FET R1 …限流抵抗 DESCRIPTION OF SYMBOLS 10 ... Positive and negative voltage power supply circuit 12 ... Camera 14 ... CCD imager 18 ... Microcomputer 20 ... Power switch 22 ... Switching controller 24 ... First circuit 26 ... Second circuit 24a ... First terminal 26a ... Second terminal 28 ... Short circuit Q2 ... FET R1 ... current limiting resistance

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】整流回路とコンデンサとを含み正値電圧を
発生する第1回路、前記第1回路からの前記正値電圧を
出力する正値電圧力端子、整流回路とコンデンサとを含
み負値電圧を発生する第2回路、前記第2回路からの前
記負値電圧を出力する負値電圧力端子、および前記正値
電圧と前記負値電圧との基準電位を与えるアース端子
備える正負電圧電源回路において、 電源オフ信号に応答して前記正値電圧出力端子および前
負値電圧出力端子を実質的に短絡する短絡回路をさら
に備え、電源オフ時前記コンデンサの残留電荷が前記短
絡回路を通るようにしたことを特徴とする、正負電圧電
源回路。
A first circuit for generating a positive voltage including a rectifier circuit and a capacitor; a positive voltage terminal for outputting the positive voltage from the first circuit; a negative value including a rectifier circuit and a capacitor; second circuit for generating a voltage, negative value voltage input terminal and outputs a pre-Symbol the negative value voltage from the second circuit, and the positive value
In a positive / negative voltage power supply circuit having a ground terminal for providing a reference potential between a voltage and the negative voltage, a short circuit for substantially short-circuiting the positive voltage output terminal and the negative voltage output terminal in response to a power-off signal Wherein the residual charge of the capacitor passes through the short circuit when power is turned off.
【請求項2】前記短絡回路は前記正値電圧出力端子およ
び前記負値電圧出力端子の間に接続されるスイッチング
素子と限流素子との直列回路を含む、請求項1記載の正
負電圧電源回路。
2. The positive / negative voltage power supply circuit according to claim 1, wherein said short circuit includes a series circuit of a switching element and a current limiting element connected between said positive voltage output terminal and said negative voltage output terminal. .
【請求項3】前記短絡回路は前記正値電圧出力端子およ
び前記負値電圧出力端子の間に接続されるスイッチング
素子を含む、請求項1記載の正負電圧電源回路。
3. The positive / negative voltage power supply circuit according to claim 1, wherein said short circuit includes a switching element connected between said positive voltage output terminal and said negative voltage output terminal.
JP13178697A 1997-05-22 1997-05-22 Positive and negative voltage power supply circuit Expired - Fee Related JP3332797B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13178697A JP3332797B2 (en) 1997-05-22 1997-05-22 Positive and negative voltage power supply circuit
DE69819597T DE69819597T2 (en) 1997-05-22 1998-05-20 Power supply circuit and CCD camera using it
EP98109228A EP0880087B1 (en) 1997-05-22 1998-05-20 Power supply circuit and CCD camera using same
US09/082,581 US7046293B1 (en) 1997-05-22 1998-05-21 Power supply circuit and CCD camera using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13178697A JP3332797B2 (en) 1997-05-22 1997-05-22 Positive and negative voltage power supply circuit

Publications (2)

Publication Number Publication Date
JPH10322900A JPH10322900A (en) 1998-12-04
JP3332797B2 true JP3332797B2 (en) 2002-10-07

Family

ID=15066117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13178697A Expired - Fee Related JP3332797B2 (en) 1997-05-22 1997-05-22 Positive and negative voltage power supply circuit

Country Status (1)

Country Link
JP (1) JP3332797B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050527B2 (en) * 2007-01-11 2012-10-17 富士電機株式会社 Discharge circuit, power supply circuit, and semiconductor device
KR20180053769A (en) * 2013-12-27 2018-05-23 가부시키가이샤 니콘 Imaging unit and imaging device

Also Published As

Publication number Publication date
JPH10322900A (en) 1998-12-04

Similar Documents

Publication Publication Date Title
US20020154524A1 (en) Charge pump rash current limiting circuit
JPS5911420A (en) Voltage controller
KR20000053261A (en) Quick-reset circuit for auxiliary power supply
JP3358588B2 (en) Switching power supply circuit
JPH0947023A (en) Switching power supply
WO2006030569A1 (en) Discharge lamp lighting device
JP3462881B2 (en) Power supply for video display device
KR20010111459A (en) Power supply, electronic device using the same and output short-circuit protection method for the same
US5892353A (en) Power supply apparatus
US7046293B1 (en) Power supply circuit and CCD camera using same
JP3527636B2 (en) Self-excited DC-DC converter
JP3332797B2 (en) Positive and negative voltage power supply circuit
JPH055408B2 (en)
JP3469455B2 (en) Switching power supply
JP3332800B2 (en) CCD camera
JP3253475B2 (en) Switching control type power supply circuit
JP3339955B2 (en) Switching power supply
JP2672692B2 (en) EL lighting circuit
EP1271757B1 (en) Power supply circuit and CCD camera using same
JP2600103Y2 (en) Power circuit
JP2002136108A (en) Voltage-boosting circuit
JP3360419B2 (en) Amplifier circuit
JP3101696B2 (en) Switching regulator
JP2000184702A (en) Power supply equipment
WO1997032388A1 (en) Power-supply circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees